TW201626268A - 積體電路熱模擬裝置及方法 - Google Patents

積體電路熱模擬裝置及方法 Download PDF

Info

Publication number
TW201626268A
TW201626268A TW104100829A TW104100829A TW201626268A TW 201626268 A TW201626268 A TW 201626268A TW 104100829 A TW104100829 A TW 104100829A TW 104100829 A TW104100829 A TW 104100829A TW 201626268 A TW201626268 A TW 201626268A
Authority
TW
Taiwan
Prior art keywords
functional blocks
temperature
thermal
boundary
grids
Prior art date
Application number
TW104100829A
Other languages
English (en)
Other versions
TWI522830B (zh
Inventor
邱瀝毅
呂良盈
Original Assignee
國立成功大學
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 國立成功大學 filed Critical 國立成功大學
Priority to TW104100829A priority Critical patent/TWI522830B/zh
Priority to CN201610011891.XA priority patent/CN105787152A/zh
Priority to US14/991,227 priority patent/US9996641B2/en
Application granted granted Critical
Publication of TWI522830B publication Critical patent/TWI522830B/zh
Publication of TW201626268A publication Critical patent/TW201626268A/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/20—Design optimisation, verification or simulation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
    • G06F2119/08—Thermal analysis or thermal optimisation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本發明提供一種有效的積體電路熱模擬裝置及方法。此熱模擬裝置包含一熱分析單元和一網格數量分析單元。熱分析單元能獲得積體電路內所有功能區塊之溫度分佈，而網格數量分析單元決定每個功能區塊內的最佳網格數量。而且此熱模擬方法是先使用熱分析單元對所有功能區塊進行熱分析，以得到每個功能區塊之中心點和邊界溫度，然後利用網格數量分析單元決定每個功能區塊的最佳網格數量，並且再利用熱分析單元依據此功能區塊之邊界溫度求得此功能區塊內的每個網格之邊界溫度，進而得到此功能區塊內的每個網格之中心點溫度。

Description

積體電路熱模擬裝置及方法
本發明係關於一種熱模擬裝置及方法，特別關於一種積體電路熱模擬裝置及方法。
於積體電路(integrated circuit,IC)的設計中，由於高功率密度容易導致嚴重的熱效應問題，若於積體電路的設計中沒有考慮溫度效應，則晶片的可靠度可能會大幅降低，不僅使得晶片的功率消耗增加，系統效能也會跟著降低。因此，若能在早期積體電路的設計中即藉由熱模擬器進行熱分析，以考慮溫度效應對晶片的影響，即可大幅提高晶片之可靠性，進而降低功率消耗以及提升系統效能。
於習知技術中，熱模擬器大都使用以下兩種分析模式對積體電路進行熱分析，一種稱為功能區塊(function block)模式熱分析，功能區塊模式熱分析是針對積體電路內的功能區塊進行熱分析，如圖1A所示，積體電路的佈局C1被區分為5個功能區塊C11~C15，每個功能區塊可對應一個功能模組，並以功能區塊為單位對積體電路進行熱分析，以得到每個區塊的發熱點(每個區塊都有一個發熱點，此發熱點假設為區塊的中心點)。由於功能區塊熱分析係以功能區塊為單位進行分析，因此，所得到的晶片熱分析精度及準確性並不佳。
另一種稱為結構性網格(structured mesh)模式熱分析，如圖1B所示，其將積體電路的佈局C1區分成有規則的網格C16(每個網格C16例如可對應一個元件，例如邏輯閘)，並以網格為單位對積體電路進行熱分析，以得到每個網格C16的發熱點(每個網格的中心點假設為該網格的發熱點)。雖然規則網格熱分析可得到相當高的溫度分析精度及準確性， 但是，由於規則網格分析模式係採用矩陣運算方式求得每個網格的溫度，因此當網格的數目增加時，所需運算矩陣的大小也成平方倍數的增加，相對會大幅增加分析及運算的時間。
因此，如何提供一種積體電路熱模擬裝置及熱模擬方法，可減化習知技術熱分析計算的複雜度，並可具有較佳的熱分析精度及準確性，已成為重要課題之一。
有鑑於上述課題，本發明之目的為提供一種可減化習知技術熱分析計算的複雜度，並可具有較佳的熱分析精度及準確性，不僅可大幅縮短熱分析的時間，也可降低積體電路的開發時間及成本之積體電路熱模擬裝置及熱模擬方法。
為達上述目的，依據本發明之一種積體電路熱模擬裝置，其係對一積體電路的佈局進行熱分析，熱模擬裝置包括一熱分析單元以及一網格數量分析單元。熱分析單元對積體電路之複數功能區塊進行熱分析，以得到各該些功能區塊之中心點溫度及邊界溫度。網格數量分析單元決定各該些功能區塊內的網格數量，且熱分析單元更依據各該些功能區塊之邊界溫度計算各該些功能區塊內的每一個網格之邊界溫度，進而得到各該些功能區塊內的每一個網格之中心點溫度。
為達上述目的，依據本發明之一種積體電路熱模擬方法，其係與一積體電路熱模擬裝置配合，以對一積體電路進行熱分析，熱模擬裝置包括一熱分析單元及一網格數量分析單元，熱模擬方法包括以下步驟：由熱分析單元對積體電路之複數功能區塊進行熱分析，以計算各該些功能區塊之中心點溫度；由熱分析單元依據各該些功能區塊之中心點溫度計算各該些功能區塊之邊界溫度；由網格數量分析單元決定各該些功能區塊內的網格數量，由熱分析單元依據各該些功能區塊之邊界溫度計算各該些功能區塊內的每一個網格之邊界溫度；以及由熱分析單元依據各該些功能區塊內的每一個網格之邊界溫度計算各該些功能區塊內的每一個網格的中心點溫度。
在一實施例中，該些功能區塊分別對應於積體電路的複數電 路模組。
在一實施例中，熱分析單元係使用一功能區塊模式之一熱模型對該些功能區塊進行熱分析，以計算各該些功能區塊之中心點溫度，進而得到各該些功能區塊之邊界溫度。
在一實施例中，各該些功能區塊之中心點溫度係依據熱模型之熱導、各功能區塊的功率消耗及環境功率消耗而得到。
在一實施例中，各該些功能區塊之邊界溫度包含各該些功能區塊與環境接觸之表面溫度、各該些功能區塊與相鄰功能區塊接觸之表面溫度、各該些功能區塊與環境接觸之角落溫度及各該些功能區塊與相鄰功能區塊接觸之角落溫度。
在一實施例中，網格數量分析單元係依據各該些功能區塊之邊界溫度及一使用者設定的溫度解析度來決定各該些功能區塊的網格數量。
在一實施例中，熱分析單元係藉由一內插法得到各該些功能區塊內的每一個網格之邊界溫度。
在一實施例中，該些功能區塊內的一網格之中心點溫度係為該網格之所有邊界溫度的平均值。
承上所述，因本發明之積體電路熱模擬裝置及熱模擬方法中，係先計算各功能區塊之中心點溫度後，再計算各功能區塊之邊界溫度，之後，在決定各功能區塊的最佳網格數量後，再依據各功能區塊之邊界溫度計算各功能區塊內的每一個網格之邊界溫度後，進而得到各功能區塊內的每一個網格的中心點溫度。因此，本發明之積體電路熱模擬裝置及熱模擬方法係採用一種混和尺寸的規則網格模式熱分析方式，以將積體電路上每個功能區塊區分成不同數量的規則網格，並求得每個網格的中心點溫度，相較於習知之功能區塊模式熱分析以功能區塊為單位進行熱分析而言，本發明可明顯提高溫度分析的精度及準確性。另外，相較於習知之結構性網格模式熱分析而言，本發明係利用混合架構模式減少熱分析計算的複雜度，避免透過運算一個巨大矩陣來求得每個網格的溫度，因此，不僅可大幅縮短熱分析的時間，也可降低積體電路的開發時間及成本。
1、2、3、C11~C15‧‧‧功能區塊
C、C1‧‧‧佈局
C16‧‧‧網格
d0,3‧‧‧距離
gx‧‧‧水平方向網格數量
gy‧‧‧垂直方向網格數量
R1~R9、R10~R91、Ra1~Ra7‧‧‧熱阻
S‧‧‧積體電路熱模擬裝置
S01~S05‧‧‧步驟
S1‧‧‧熱分析單元
S2‧‧‧網格數量分析單元
T1、T2、T3、T8、Tcen‧‧‧中心點溫度
T5、T7、T1、T3、T4、T6、Tsur_I、Tsur_II‧‧‧表面溫度
T6、T10、T0、T2、T5、T7、TC1~TC9、Tcor_I、Tcor_II‧‧‧角落溫度
Tamb‧‧‧環境溫度
圖1A為習知一種功能區塊模式熱分析的示意圖。
圖1B為習知一種結構性網格模式熱分析的示意圖。
圖2A為本發明較佳實施例之一種積體電路熱模擬方法的流程步驟圖。
圖2B為本發明較佳實施例之一種積體電路熱模擬裝置的功能方塊示意圖。
圖3為一實施例之積體電路的佈局示意圖。
圖4至圖6分別為圖3之積體電路佈局的功能區塊模式熱模型的等效電路示意圖。
圖7為圖3之積體電路佈局的功能區塊模式熱模型的另一等效電路示意圖。
圖8A為圖7之功能區塊的其中之一示意圖。
圖8B為圖8A之功能區塊的中心點溫度和邊界溫度之示意圖。
圖8C及圖8D分別為圖8B的功能區塊被區分為複數網格的示意圖。
以下將參照相關圖式，說明依本發明較佳實施例之積體電路熱模擬裝置及熱模擬方法，其中相同的元件將以相同的照符號加以說明。
請分別參照圖2A及圖2B所示，其中，圖2A為本發明較佳實施例之一種積體電路熱模擬方法的流程步驟圖，而圖2B為本發明較佳實施例之一種積體電路熱模擬裝置S的功能方塊示意圖。
本發明之積體電路熱模擬方法(以下稱為熱模擬方法)係與積體電路熱模擬裝置S(以下稱為熱模擬裝置S)配合，以對一積體電路進行熱分析。其中，積體電路的佈局中可具有複數功能區塊，而每一個功能區塊可對應於一個電路模組。於此，電路模組係指元件級的電路，例如：算術邏輯單元(arithmetic logic unit,ALU)、暫存器(register)、…等。
本發明之熱模擬方法包括步驟S01至步驟S05。另外，熱模擬裝置S包括一熱分析單元S1及一網格數量分析單元S2。於此，熱分析 單元S1及網格數量分析單元S2可以軟體程式方式來實現其功能，或者，也可應用硬體或韌體的方式來實現熱分析單元S1及網格數量分析單元S2的功能，本發明並不限制。
請參照圖2A及圖2B並配合圖3至圖6所示，以說明本發明之熱模擬裝置S的功能及熱模擬方法。其中，圖3為一實施例之積體電路的佈局C之示意圖，圖4至圖6分別為圖3之佈局C的功能區塊模式熱模型的等效電路示意圖。本實施例係以圖3之佈局C具有3個功能區塊(標示1、2、3)為例來說明。
如圖2A及圖2B所示，首先，步驟S01為：由熱分析單元S1對積體電路之複數功能區塊1、2、3進行熱分析，以計算各該些功能區塊1、2、3之中心點溫度。其中，中心點溫度為功能區塊的幾何中心的溫度。另外，於計算各該些功能區塊1、2、3之中心點溫度的步驟S01中，熱分析單元S1係使用一功能區塊模式之熱模型對該些功能區塊1、2、3進行熱分析，以計算而得到各該些功能區塊1、2、3之中心點溫度。功能區塊模式之熱模型一般包含六種溫度節點、三種熱阻和一種熱容。這六種溫度節點分別為環境溫度(Tamb)節點、區塊中心點溫度(Tcen)節點、區塊與環境接觸之表面溫度(Tsur_I)節點、區塊與相鄰區塊接觸之表面溫度(Tsur_II)節點、區塊與環境接觸之角落溫度(Tcor_I)節點和區塊與相鄰區塊接觸之角落溫度(Tcor_II)節點。另外，三種熱阻可分別是傳導熱阻(Rcond)、對流熱阻(Rconv)和輻射熱阻(Rrad)。另外，本實施例更引進稱為混和尺寸的規則網格(hybrid-sized regular mesh)模式熱模型，此熱模型除了包含上述之溫度節點外，更增加兩種新的溫度節點為：網格中心溫度(Tcen,Cel，未顯示)節點和角落溫度(Tcen,Cor，未顯示)節點。
如圖4所示，其係將圖3的積體電路佈局C轉換成熱模型，再等效成一電路模型之後，再進行熱分析。於此，矩形方塊符號為已知的環境溫度(即Tamb)節點，圓形符號為未知的區塊中心點溫度(即Tcen，包含T1、T2、T3)節點。藉由圖4的熱模型可求得每個區塊1、2、3之中心點溫度T1、T2、T3。另外，圖4中顯示了熱阻R(即電阻的符號)，於晶片外部的環境熱阻包含R7、R8、R71~R76、R81~R86；於功能區塊1內 的熱阻包含R1、R6、R61、R9、R91，於功能區塊2的熱阻包含R2、R21、R3、R31，於功能區塊3的熱阻包含R4、R41、R5、R51，且其連接關係例如R7與R8並聯後與功能區塊1之R9串聯，其餘的連接關係可參照圖示，本領域的技術人員可由圖4中明確得知該些熱阻的連接關係，不再贅述。
因此，圖4之電路模型可以被轉換成矩陣運算模式為：G×T=P，以矩陣表示為：
其中，G為熱導(即熱阻R的倒數，因為有三個功能區塊，故為3×3矩陣，包含G11~G33，G11為功能區塊1的熱導總和，G12為功能區塊1與功能區塊2之間的熱導，G13為功能區塊1與功能區塊3之間的熱導，以此類推)；T為區塊的中心點溫度(包含T1、T2、T3)，P為每個區塊的功率消耗(包含P1、P2、P3)；Pa為環境功率消耗，亦即環境溫度對晶片內之功能區塊所造成的虛擬功率消耗(包含Pa1、Pa2、Pa3)。其中，G可藉由晶片佈局圖轉換成熱模型分析而得知，P可藉由軟體模擬分析或實際晶片量測可得知，Tamb為使用者設定晶片分析時的環境溫度，一般設定為室溫(Tamb=25℃)，且環境功率消耗Pa亦為已知的值。
在本實施例中，G11的值為1/(R1+R2)+1/(R5+R6)+1/(R7//R8+R9)+1/(R72//R82+R61)+1/(R73//R83+R91)(//：並聯；+：串聯)，G12的值為-1/(R1+R2)，G13的值為-1/(R5+R6)，G21的值與G12相同，而G22的值為1/(R1+R2)+1/(R3+R4)+1/(R71//R81+R31)+1/(R76//R86+R21)，…以此類推。另外，Pa1的值則是Tamb/(Ra1+Ra2+Ra3)，Pa2的值則是Tamb/(Ra6+Ra7)，而Pa3的值則是Tamb/(Ra4+Ra5)。其中，Ra1的值則是R9+R7//R8(即R7並聯R8之後再與R9串聯)，Ra2的值則是R61+R72//R82(即R72並聯R82之後再與R61串聯)，其他的以此類推。因此，各該些功能區塊1、2、3之中心點溫度T1、T2、T3可依據熱模型之熱導G、各功能區塊1、2、3的功率消耗P及環境功率消耗Pa藉由上式的矩陣運算而得到。
得到各該些功能區塊1、2、3之中心點溫度T1、T2、T3之後，可進行步驟S02：由熱分析單元S1依據各該些功能區塊1、2、3之中心點溫度T1、T2、T3計算各該些功能區塊1、2、3之邊界溫度。於此，「邊界溫度」是一種統稱，其可包含表面溫度及角落溫度。如圖5及圖6所示，圖5的電路模型與圖4相同，但增加二個符號：×及▲，而圖6的電路模型也與圖4相同，但圖6未顯示外部環境的熱阻(例如R7、R8…)、功能區塊1、2、3與外部環境之間的熱阻(例如R9、R61…)及環境溫度節點，不過增加了三種符號：×、◆及★。
如圖5及圖6所示，每個功能區塊1、2、3都具有四種邊界溫度，其包含各該些功能區塊1、2、3與環境接觸之表面溫度(Tsur_I)(以×表示)、各該些功能區塊1、2、3與相鄰功能區塊接觸之表面溫度(Tsur_II)(以▲表示)、各該些功能區塊1、2、3與環境接觸之角落溫度(Tcor_I)(以◆表示)及各該些功能區塊1、2、3與相鄰功能區塊接觸之角落溫度(Tcor_II)(以★表示)。上述這四種邊界溫度Tsur_I、Tsur_II、Tcor_I及Tcor_II可以由熱分析單元S1透過以下的算式來得到，例如：T7(Tsur_I)=[(Tamb×R9)+T1×(R7//R8)]/[R9+(R7//R8)]，T8(Tsur_II)=(T1×R2+T2×R1)/(R1+R2)]，T6(Tcor_I)=(T7×R11+T5×R10)/(R10+R11)]，T10(Tcor_II)=(T1/R12+T2/R13+T3/R14)/(1/R12+1/R13+1/R14)]。
需注意的是，圖5及圖6並未顯示全部的熱阻及邊界溫度的符號，只顯示與上述提到的熱分析計算式有關的熱阻及邊界溫度，本領域的技術人員應可由上下文的說明及圖4至圖6中得知所有的熱阻、邊界溫度及其相對關係。另外，以上的算式只是舉例，本領域的技術人員也可由上述例子推知功能區塊1、2、3的所有邊界溫度(Tsur_I、Tsur_II、Tcor_I及Tcor_II)的計算。
另外，請再參照圖2A、圖2B並配合圖7至圖8D所示，其中，圖7為佈局C的功能區塊模式熱模型的另一等效電路示意圖，圖8A為圖7之功能區塊2的示意圖，圖8B為圖8A之功能區塊2的中心點溫度和邊界溫度之示意圖，圖8C及圖8D分別為圖8B的功能區塊2被區分為 複數網格的示意圖。其中，圖7顯示了所有熱阻及溫度符號，但未標示代號。
於步驟S02得到了功能區塊1、2、3的所有邊界溫度之後，如圖2所示，接著執行步驟S03：由網格數量分析單元S2決定各該些功能區塊1、2、3的網格數量。於此，仍以功能區塊2為例來說明，以由上述四種邊界溫度得到功能區塊2的最佳網格數量，其算式可如下所示：
如圖8B及圖8C所示，gy、gx分別為功能區塊2於垂直方向(直立方向)及水平方向的網格數量。以垂直方向為例，先找出垂直方向最大的溫度密度。於此，垂直方向的溫度密度之表示式為： 其中，是功能區塊2於垂直方向的邊界溫度差，例如為T5-T3、T3-T0、T7-T4、T4-T2。而di,j是該邊界溫度差之距離，例如圖8B之T3-T0的邊界溫度差的距離即為d0,3。依照上述之算式可得到垂直方向最大的溫度密度，之後，乘以功能區塊2的垂直長度(wblock)，再除以溫度解析度ResT，以得到功能區塊2於垂直方向的最佳網格數量。其中，溫度解析度ResT為已知的值，即使用者想觀察晶片內部的溫度點解析度所設定的值。舉例而言，假設使用者將溫度解析度設定為0.1℃，則表示使用者設定每個相鄰網格的溫差基本都不超過0.1℃。
另外，於水平方向的網格數量的計算中，是功能區塊2於水平方向的邊界溫度差，而功能區塊2的水平長度為l block。於此，水平方向的網格數量的計算可參照上述垂直方向網格數量的說明，不再贅述。因此，透過上述計算式可得到功能區塊2於垂直方向及水平方向的最佳網格數量。
如圖8C所示，本實施例得到的功能區塊2於垂直方向的最 佳網格數量例如為4，而水平方向的最佳網數量例如亦為4，故可將功能區塊2區分成16個網格。同樣地，可依照上述的算式及說明得到功能區塊1、3於垂直方向及水平方向的最佳網格數量，於此不再多作說明。特別注意的是，上述實施例係將功能區塊2區分成16個網格，而功能區塊1、3被區分的網格數量可與功能區塊2的數量相同或不相同，並不限制。
因此，於步驟S03中，係依據各該些功能區塊1、2、3之邊界溫度(包含表面溫度Tsur_I、Tsur_II及角落溫度Tcor_I、Tcor_II)以及使用者設定的溫度解析度ResT來決定各該些功能區塊1、2、3的網格數量。
得到各功能區塊1、2、3的網格數量之後，接著，執行步驟S04：由熱分析單元S1依據各該些功能區塊1、2、3之邊界溫度計算各該些功能區塊1、2、3內的每一個網格之邊界溫度。於此，熱分析單元S1係藉由一內插法得到各該些功能區塊1、2、3內的每一個網格之邊界溫度。
在本實施例中，由於已得到功能區塊2於垂直方向的最佳網格數量為4，而水平方向的最佳網格數量亦為4，因此，可藉由內插法求得功能區塊2內部網格與邊界接觸的每個網格之角落溫度。例如圖8C之網格與環境接觸之角落溫度：TC1至TC8(四周邊界上的菱形)可由角落溫度：T0、T2、T5、T7(四個角落的星形)經內插法而得到(TC1、TC2可由T0、T5經內插得到…)。另外，沒有與邊界接觸之每個網格的角落溫度則是利用功能區塊2之邊界溫度使用內插法而得到。例如圖8D之左上角之網格的角落溫度TC9(及該列水平方向的角落溫度)可藉由TC1和TC6使用內插法求得；同樣地，也可藉由TC3與TC8使用內插法得到該行垂直方向的所有網格的角落溫度，因此，角落溫度TC9會得到兩個溫度值，再將這兩個溫度值求其平均，得到最終的角落溫度TC9的值，其他者以此類推，即可得到每個功能區塊2內部的每個網格之四個角落溫度(菱形)。同樣地方法，也可得到功能區塊1、3內部的每個網格之四個角落溫度。
最後，進行步驟S05：由熱分析單元S1依據各該些功能區塊1、2、3內的每一個網格之邊界溫度計算各該些功能區塊1、2、3內的每一個網格的中心點溫度。於步驟S04中已得到所有功能區塊1、2、3內的每一個網格之邊界溫度(角落溫度)，則該些功能區塊1、2、3內的每一 網格之中心點溫度係為該網格之所有邊界溫度的平均值。本實施例係將功能區塊1、2、3內每個網格的四個角落溫度的加權平均(相加後除以4)後得到每個網格的中心點溫度，例如T8等於(TC1+TC9+TC8+T5)/4，以此類推。
承上，本發明之積體電路熱模擬裝置及熱模擬方法係採用混和尺寸的規則網格模式熱分析方式，以將積體電路上每個功能區塊區分成不同數量的規則網格，並求得每個網格的中心點溫度來代表該些網格的發熱點。其中，係藉由使用者設定的溫度解析度參數自動決定每個功能區塊之最佳網格的數量，以減少不必要的網格溫度運算，進而加速熱分析的速度。另外，本發明令每個功能區塊內之網格溫度與其他功能區塊內之網格溫度都具有獨立性，因而可利用平行運算技術提升其熱分析速度。因此，相較於習知之功能區塊模式熱分析以功能區塊為單位進行熱分析而言，本發明可明顯提高溫度分析的精度及準確性。另外，相較於習知之規則網格模式熱分析而言，本發明係利用混合架構模式減少熱分析計算的複雜度，避免透過運算一個巨大矩陣來求得每個網格的溫度，因此，不僅可大幅縮短熱分析的時間，也可降低積體電路的開發時間及成本。
綜上所述，因本發明之積體電路熱模擬裝置及熱模擬方法中，係先計算各功能區塊之中心點溫度後，再計算各功能區塊之邊界溫度，之後，在決定各功能區塊的最佳網格數量後，再依據各功能區塊之邊界溫度計算各功能區塊內的每一個網格之邊界溫度後，進而得到各功能區塊內的每一個網格的中心點溫度。因此，本發明之積體電路熱模擬裝置及熱模擬方法係採用一種混和大小的規則網格模式熱分析方式，以將積體電路上每個功能區塊區分成不同數量的規則網格，並求得每個網格的中心點溫度，相較於習知之功能區塊模式熱分析以功能區塊為單位進行熱分析而言，本發明可明顯提高溫度分析的精度及準確性。另外，相較於習知之結構性網格模式熱分析而言，本發明係利用混合架構模式減少熱分析計算的複雜度，避免透過運算一個巨大矩陣來求得每個網格的溫度，因此，不僅可大幅縮短熱分析的時間，也可降低積體電路的開發時間及成本。
以上所述僅為舉例性，而非為限制性者。任何未脫離本發明之精神與範疇，而對其進行之等效修改或變更，均應包含於後附之申請專 利範圍中。
S01~S05‧‧‧步驟

Claims (15)

  1. 一種積體電路熱模擬裝置，係對一積體電路進行熱分析，該熱模擬裝置包括：一熱分析單元，其對該積體電路之複數功能區塊進行熱分析，以得到各該些功能區塊之中心點溫度及邊界溫度；以及一網格數量分析單元，其決定各該些功能區塊的網格數量，且該熱分析單元更依據各該些功能區塊之邊界溫度計算各該些功能區塊內的每一個網格之邊界溫度，進而得到各該些功能區塊內的每一個網格之中心點溫度。
  2. 如申請專利範圍第1項所述之熱模擬裝置，其中該些功能區塊分別對應於該積體電路的複數電路模組。
  3. 如申請專利範圍第1項所述之熱模擬裝置，其中該熱分析單元係使用一功能區塊模式之一熱模型對該些功能區塊進行熱分析，以計算各該些功能區塊之中心點溫度，進而得到各該些功能區塊之邊界溫度。
  4. 如申請專利範圍第3項所述之熱模擬裝置，其中各該些功能區塊之中心點溫度係依據該熱模型之熱導、各該功能區塊的功率消耗及環境功率消耗而得到。
  5. 如申請專利範圍第1項所述之熱模擬裝置，其中各該些功能區塊之邊界溫度包含各該些功能區塊與環境接觸之表面溫度、各該些功能區塊與相鄰功能區塊接觸之表面溫度、各該些功能區塊與環境接觸之角落溫度及各該些功能區塊與相鄰功能區塊接觸之角落溫度。
  6. 如申請專利範圍第1項所述之熱模擬裝置，其中該網格數量分析單元係依據各該些功能區塊之邊界溫度及一使用者設定的溫度解析度來決定各該些功能區塊的網格數量。
  7. 如申請專利範圍第1項所述之熱模擬裝置，其中該熱分析單元係藉由一內插法得到各該些功能區塊內的每一個網格之邊界溫度。
  8. 如申請專利範圍第1項所述之熱模擬裝置，其中該些功能區塊內的一網格之中心點溫度係為該網格之所有邊界溫度的平均值。
  9. 一種積體電路熱模擬方法，係與一積體電路熱模擬裝置配合，以對一積體電路進行熱分析，該熱模擬裝置包括一熱分析單元及一網格數量分析單元，該熱模擬方法包括以下步驟：由該熱分析單元對該積體電路之複數功能區塊進行熱分析，以計算各該些功能區塊之中心點溫度；由該熱分析單元依據各該些功能區塊之中心點溫度計算各該些功能區塊之邊界溫度；由該網格數量分析單元決定各該些功能區塊的網格數量；由該熱分析單元依據各該些功能區塊之邊界溫度計算各該些功能區塊內的每一個網格之邊界溫度；以及由該熱分析單元依據各該些功能區塊內的每一個網格之邊界溫度計算各該些功能區塊內的每一個網格的中心點溫度。
  10. 如申請專利範圍第9項所述之熱模擬方法，其中於計算各該些功能區塊之中心點溫度的步驟中，係使用一功能區塊模式之一熱模型對該些功能區塊進行熱分析。
  11. 如申請專利範圍第10項所述之熱模擬方法，其中各該些功能區塊之中心點溫度係依據該熱模型之熱導、各該功能區塊的功率消耗及環境功率消耗而得到。
  12. 如申請專利範圍第9項所述之熱模擬方法，其中各該些功能區塊之邊界溫度包含各該些功能區塊與環境接觸之表面溫度、各該些功能區塊與相鄰功能區塊接觸之表面溫度、各該些功能區塊與環境接觸之角落溫度及各該些功能區塊與相鄰功能區塊接觸之角落溫度。
  13. 如申請專利範圍第9項所述之熱模擬方法，其中於決定各該些功能區塊的網格數量的步驟中，係依據各該些功能區塊之邊界溫度及一使用者設定的溫度解析度來決定。
  14. 如申請專利範圍第9項所述之熱模擬方法，其中於計算各該些功能區塊內的每一個網格之邊界溫度的步驟中，係藉由一內插法來得到。
  15. 如申請專利範圍第9項所述之熱模擬方法，其中該些功能區塊內的一網格的中心點溫度係為該網格之所有邊界溫度的平均值。
TW104100829A 2015-01-09 2015-01-09 積體電路熱模擬裝置及方法 TWI522830B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW104100829A TWI522830B (zh) 2015-01-09 2015-01-09 積體電路熱模擬裝置及方法
CN201610011891.XA CN105787152A (zh) 2015-01-09 2016-01-08 集成电路热模拟装置及方法
US14/991,227 US9996641B2 (en) 2015-01-09 2016-01-08 Thermal simulation device and method for integrated circuits

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW104100829A TWI522830B (zh) 2015-01-09 2015-01-09 積體電路熱模擬裝置及方法

Publications (2)

Publication Number Publication Date
TWI522830B TWI522830B (zh) 2016-02-21
TW201626268A true TW201626268A (zh) 2016-07-16

Family

ID=55810443

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104100829A TWI522830B (zh) 2015-01-09 2015-01-09 積體電路熱模擬裝置及方法

Country Status (3)

Country Link
US (1) US9996641B2 (zh)
CN (1) CN105787152A (zh)
TW (1) TWI522830B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11416429B1 (en) * 2016-08-05 2022-08-16 ZT Group Int'l, Inc. Multi-functional PCI dummy card design
CN108242200B (zh) * 2016-12-23 2020-06-09 中芯国际集成电路制造(上海)有限公司 自加热效应模型及测试方法
US10204198B2 (en) 2017-01-20 2019-02-12 International Business Machines Corporation Method for efficient localized self-heating analysis using location based deltat analysis
US11314305B2 (en) * 2019-05-13 2022-04-26 Ansys, Inc. Dynamic thermal management simulation using improved reduced order modeling
US20230117009A1 (en) * 2021-10-18 2023-04-20 Taiwan Semiconductor Manufacturing Company, Ltd. Systems and methods of estimating thermal properties of semiconductor devices

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7401304B2 (en) * 2004-01-28 2008-07-15 Gradient Design Automation Inc. Method and apparatus for thermal modeling and analysis of semiconductor chip designs
US8286111B2 (en) * 2004-03-11 2012-10-09 Gradient Design Automation Inc. Thermal simulation using adaptive 3D and hierarchical grid mechanisms
CN101976281A (zh) * 2010-10-15 2011-02-16 复旦大学 一种堆叠式三维fpga芯片的稳态热分析方法
CN103324836B (zh) * 2013-05-31 2016-04-27 清华大学 基于三维区域分解的芯片热分析方法
US10289777B2 (en) * 2014-06-18 2019-05-14 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit designs based on temperature distribution determination
CN104021260B (zh) * 2014-06-26 2017-01-25 北京师范大学 一种基于预采样的模块级热分析方法
CN104182568B (zh) * 2014-07-30 2018-08-21 广东顺德中山大学卡内基梅隆大学国际联合研究院 一种基于ansys有限元热分析的芯片温度预测方法

Also Published As

Publication number Publication date
TWI522830B (zh) 2016-02-21
CN105787152A (zh) 2016-07-20
US9996641B2 (en) 2018-06-12
US20160203246A1 (en) 2016-07-14

Similar Documents

Publication Publication Date Title
TWI522830B (zh) 積體電路熱模擬裝置及方法
TWI678632B (zh) 用於使用估計電路的自熱特徵之模擬工具來設計電路之方法
Tran et al. NoCTweak: a highly parameterizable simulator for early exploration of performance and energy of networks on-chip
Juan et al. A learning-based autoregressive model for fast transient thermal analysis of chip-multiprocessors
Yuan et al. PACT: An extensible parallel thermal simulator for emerging integration and cooling technologies
CN112347638B (zh) 一种基于对偶单元法的三维集成微系统电热耦合分析方法
CN112818535A (zh) 建立电热仿真模型及获得电热仿真值的方法和装置
Norollah et al. PAT-NOXIM: a precise power & thermal cycle-accurate NoC SImulator
Chen et al. Temperature tracking and management with number-limited thermal sensors for thermal-aware NoC systems
JP2005346527A (ja) 回路シミュレーション方法、デバイスモデル及びシミュレーション回路
US20210224435A1 (en) Method for designing new purley cpu heat sink
US8495538B1 (en) Power estimation of a circuit design
Halavar et al. Extending BookSim2. 0 and HotSpot6. 0 for power, performance and thermal evaluation of 3D NoC architectures
Yuan et al. Improved Cauer thermal network considering thermal coupling effects of multi‐chip modules
Xu et al. An efficient energy and thermal-aware mapping for regular network-on-chip
Soteriou et al. Polaris: A system-level roadmapping toolchain for on-chip interconnection networks
CN114611232B (zh) 一种三维热阻网络模型及壳温和最大散热功率预测方法
CN113779742B (zh) 热阻网络简化模型建模方法、装置及芯片结温预测方法
Feng et al. MSP based thermal-aware mapping approach for 3D Network-on-Chip under performance constraints
Fu et al. Thermal sensor placement and thermal reconstruction under Gaussian and non-Gaussian sensor noises for 3-D NoC
Yang et al. Thermal-stress analysis of 3D-IC based on artificial neural network
WO2020093525A1 (zh) 一种半导体器件的等效模型建立方法、装置及终端设备
Abdelrehim et al. BIC: Blind Identification Countermeasure for Malicious Thermal Sensor Attacks in Mobile SoCs
CN114384391B (zh) 一种域控制器主要芯片结温估算的方法
De Paola et al. Enhancing commercial CAD tools toward the electrothermal simulation of power transistors

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees