TW201602991A - 畫素電路及其控制方法與具該電路的顯示裝置 - Google Patents

Abstract

本發明之一種畫素電路及其控制方法與具該電路的顯示裝置，其中畫素電路主要包括主畫素電路、次畫素電路、電荷控制電路及訊號控制開關，主畫素電路及次畫素電路分別電性耦接第一閘極線與資料線，訊號控制開關是依據第二閘極線傳輸的閘極脈衝，控制次畫素電路的電荷分享至電荷控制電路，而電荷控制電路則是接收具有不同控制模式的控制訊號，並依據控制訊號儲存次畫素電路的電荷，或釋放已儲存的電荷。

Description

畫素電路及其控制方法與具該電路的顯示裝置

本發明是關於一種供多域切換時釋放暫存的分流電荷的畫素電路及其控制方法與具該電路的顯示裝置。

液晶顯示螢幕具有高畫質、體積小、重量輕及應用範圍廣等優點，因此被廣泛應用於智慧型手機、筆記型電腦、桌上型顯示器以及電視等消費性電子產品，並已經逐漸取代傳統的陰極射線管顯示螢幕並成主流。

當使用者透過液晶顯示螢幕觀看所顯示的畫面時，若使用者超過液晶顯示螢幕的可視角度範圍時，會隨視角位置產生色偏(color washout)，目前液晶顯示螢幕為了能改善色偏問題，皆採用具多個域(domain)的液晶面板技術，例如以閘極電荷分享(Gate charge sharing)機制，使原本僅有4域(4-domain)的液晶排列架構，能夠提升至8域(8-domain)的液晶排列架構，令液晶面板的可視角得到大幅提升。

其中液晶面板具有多個畫素電路，而每一畫素電路可分為三個區塊，分別是主畫素(Main Pixel Circuit)、次畫素(Sub Pixel Circuit)及閘極電荷分享電路(Gate charge sharing Circuit)，並於不同幀(Frame)分別受所屬的閘極訊號驅動，且 閘極電荷分享電路更具有一個電荷暫存電容，是供暫存主畫素及子畫素分流的電荷，然而以往的4域及8域之間的切換時，若遇畫面進行極性反轉，則會發生暫存電容內電荷分享不均勻的問題，使畫面產生縱向干擾(crosstalk)。

如圖1所示，是畫素電路在第N幀(Frame N)時，儲存於電荷暫存電容的電荷極性排列示意圖，其中每一行的電荷極性分別以正、負相鄰排列，在進行4域及8域的切換時，於第N+1幀(Frame N+1)的閘極電荷分享電路中的電荷極性排列則如圖2所示，由於受到第N幀所儲存的電荷影響，導致第N+1幀有部分相鄰排列的電荷極性，無法再以正、負相鄰排列，為能清楚說明，將上述第1幀電荷排列1、3及第N+1幀的電荷排列2、4分別標示出，以供比較其差異。

一併參考圖3及圖4所示，其中圖3所示的第N幀的電荷排列1與第N+1幀的電荷排列2所產生的波形相同，未發生極性反轉，而圖4所示的第N幀的電荷排列3與第N+1幀的電荷排列4所產生的波形則不相同，表示發生極性反轉，此時會發生縱線干擾，使畫面轉換產生垂直閃線。

其問題在於進行4域及8域的切換時，電荷暫存電容仍殘存有切換前的分流電荷，殘存電荷將會影響到產生的電位訊號，如圖4所示，其電荷暫存電容所儲存的電荷之間的電位差41過大，便會造成畫面出現縱向干擾，導致畫面產生垂直閃線，例如當驅動極性1V轉2V+1後，第N+1幀電荷暫存電容於圖3和圖4之電荷不同，導致相鄰兩縱線顯示有明暗差異。

因此，如何避免進行4域及8域的切換時，電荷暫存電容仍存有屬於切換前的分流電荷，導致當極性切換後暫 存電荷之間的電位差過大，造成畫面出現縱向干擾及閃爍的問題，這即是本案所要重視的問題與重點。

本發明之一目的在提供一種供液晶面板進行多域切換且進行極性切換時，釋放暫存的分流電荷的畫素電路。

本發明之一目的在提供一種避免液晶面板暫存的電荷之間電位差過大的畫素電路。

本發明之另一目的在提供一種避免多域切換時，造成顯示畫面出現縱向干擾及閃爍的顯示裝置。

本發明之又一目的在提供一種供液晶面板進行多域切換時，釋放暫存的分流電荷的畫素電路控制方法。

本發明之一種畫素電路，包括：一個主畫素電路，電性耦接一個第一閘極線與一個資料線；一個次畫素電路，電性耦接該第一閘極線與該資料線，用以儲存與該主畫素電路不同比例的電荷；一個電荷控制電路，用以接收複數具有不同控制模式的驅動訊號，並依據該些驅動訊號儲存該次畫素電路的電荷，以及釋放該儲存的電荷；及一個訊號控制開關，具有一個第一端、一個第二端及一個控制端，其中該第一端係電性耦接該次畫素電路，該第二端係電性耦接該電荷控制電路，該控制端電性耦接一個第二閘極線並依據該第二閘極線傳輸的一個閘極脈衝，導通該第一端及該第二端，以控制該次畫素電路的電荷分享至該電荷控制電路。

本發明之一種畫素電路，包括：一主畫素電路，電性耦接一第一閘極線與一資料線；一次畫素電路，電性耦接該第一閘極線與該資料線；一電荷控制電路，用以接收複 數具有不同控制模式的控制訊號，並依據該些控制訊號控制該次畫素電路與該電荷控制電路之間的電荷分享機制；及一訊號控制開關，具有一第一端、一第二端及一控制端，其中該第一端係電性耦接該次畫素電路，該第二端係電性耦接該電荷控制電路，該控制端電性耦接一第二閘極線並依據該第二閘極線傳輸的一閘極脈衝，導通該第一端及該第二端，以致能或禁能該次畫素電路與該電荷控制電路之間的該電荷分享機制。

本發明之一種液晶顯示裝置，包括：一驅動器，係用以產生一組控制訊號；一液晶面板，該液晶面板具有多個畫素電路，該些畫素電路分別包括：一主畫素電路，電性耦接一個第一閘極線與一個資料線；一次畫素電路，電性耦接該第一閘極線與該資料線；一電荷控制電路，用以接收複數具有不同控制模式的控制訊號，並依據該些控制訊號控制該次畫素電路與該電荷控制電路之間的電荷分享機制；及一訊號控制開關，具有一第一端、一第二端及一控制端，其中該第一端係電性耦接該次畫素電路，該第二端係電性耦接該電荷控制電路，該控制端電性耦接一第二閘極線並依據該第二閘極線傳輸的一閘極脈衝，導通該第一端及該第二端，以致能或禁能該次畫素電路與該電荷控制電路之間的該電荷分享機制。

本發明之一種一種畫素電路的控制方法，包括下列步驟：a)提供一畫素電路，包括一主畫素電路、一次畫素電路、一電荷控制電路及一訊號控制開關，該主畫素電路及該次畫素電路係電性耦接一第一閘極線與一資料線，該訊號控制開關係電性耦接該次畫素電路與該電荷控制電路之間，並且電性耦 接一第二閘極線；b)依據該第一閘極線之一第一閘極訊號，對該主畫素電路及次畫素電路進行充電；c)依據該第二閘極線傳輸的一第二閘極訊號而導通該訊號控制開關，用以接收來自該次畫素電路的電荷；d)該電荷控制電路接收一組具有不同控制模式的控制訊號，並依據該控制訊號的其中一控制模式，儲存來自該次畫素電路的該電荷；及e)該電荷控制電路依據該控制訊號的另一個控制模式，釋放該儲存的電荷。

本發明之畫素電路及其控制方法與具該電路的液晶顯示裝置，是在進行多域切換且驅動極性切換時，先將電荷控制電路儲存的次畫素電路的電荷釋放，使得切換後不會受前一幀的電荷影響，即可避免液晶面板暫存的電荷之間電位差過大，而導致顯示畫面出現縱向干擾及閃爍的問題，並達成上述所有之目的。

1、2、3、4‧‧‧電荷排列

41‧‧‧電位差

5‧‧‧驅動器

6‧‧‧液晶面板

51‧‧‧時序控制單元

52‧‧‧電壓位準單元

50‧‧‧訊號反相電路

61‧‧‧液晶畫素電路

611‧‧‧主畫素電路

612‧‧‧次畫素電路

613‧‧‧電荷控制電路

614‧‧‧訊號控制開關

621‧‧‧第一電晶體

622‧‧‧第二電晶體

623‧‧‧第三電晶體

624‧‧‧第四電晶體

625‧‧‧第五電晶體

626‧‧‧第六電晶體

630‧‧‧電荷暫存電容

631、633‧‧‧液晶電容

632、634‧‧‧儲存電容

621₁、622₁、623₁、624₁、625₁、626₁‧‧‧第一端

621₂、622₂、623₂、624₂、625₂、626₂‧‧‧第二端

621₃、622₃、623₃、624₃、625₃、626₃‧‧‧控制端

630₁、631₁、632₁、633₁、634₁‧‧‧第一電極端

630₂、631₂、632₂、633₂、634₂‧‧‧第二電極端

S1‧‧‧第一儲存控制訊號

S2‧‧‧第二儲存控制訊號

S3‧‧‧分流控制訊號

Gn‧‧‧第一閘極線

Gn+1‧‧‧第二閘極線

Dn‧‧‧資料線

圖1是習知畫素電路儲存於電荷暫存電容的電荷極性排列示意圖；圖2是圖1儲存於電荷暫存電容的電荷經多域切換時的電荷極性排列示意圖；圖3是圖1之電荷暫存電容的電荷極性訊號曲線圖；圖4是圖2之電荷暫存電容的電荷極性訊號的曲線圖；圖5是本案之顯示裝置的示意圖； 圖6是圖5之顯示裝置之驅動器的示意圖；圖7是圖6之驅動器產生之驅動訊號的曲線圖；圖8本案之液晶畫素電路的電路圖；圖9是本案之液晶畫素電路控制方法的流程圖；圖10是圖6之驅動器產生之驅動訊號的波形圖；及圖11是圖6之驅動器進行多域切換前及切換後的電荷極性訊號曲線圖。

本案之液晶顯示裝置的內部電路，如圖5及圖6所示，主要包括驅動器5及液晶面板6，其中驅動器5包括時序控制單元(T-con)51及電壓位準單元(Level shift)52，時序控制單元51用以在預定的工作時間輸出時脈訊號(ck)及反相的時脈訊號(xck)，並由電壓位準單元52接收這些時脈訊號以產生控制訊號，一併參考圖7所示，其中控制訊號包括第一儲存控制訊號S1、第二儲存控制訊號S2及分流控制訊號S3，且在本例中更可設置反相電路50，用以改變電壓位準單元52接收到的訊號相位，令產生的第一儲存控制訊號S1及第二儲存控制訊號S2的工作時間週期為互補模式，彼此間的相位是呈反相輸出。

液晶面板6則具有多個液晶畫素電路61，一併參考圖8所示，其中液晶畫素電路61分別包括主畫素電路(Main Pixel Circuit)611、次畫素電路(Sub Pixel Circuit)612、電荷控制電路613及訊號控制開關614，其中電荷控制電路613則包括有第一電晶體621、第二電晶體622、第三電晶體623及電荷暫存電容630，訊號控制開關614則包括有第四電晶體624，主 畫素電路611則包括有第五電晶體625、液晶電容631及儲存電容632，而次畫素電路612亦包括有第六電晶體626、液晶電容633及儲存電容634。

上述的電晶體均具有第一源/汲極、第二源/汲極與閘極，為方便說明，以下將第一源/汲極用以作為各電晶體的第一端，第二源/汲極用以作為各電晶體的第二端，閘極則用以作為各電晶體的控制端。

而主畫素電路611及次畫素電路612分別電性耦接至第一閘極線Gn與資料線Dn，且在進行多域切換時次畫素電路612儲存的電荷比例與主畫素電路611不同，其中主畫素電路611與第一閘極線Gn及資料線Dn的電性耦接方式，是由第五電晶體625的第一端625₁電性耦接資料線Dn，用以接收資料訊號，並由控制端625₃接收第一閘極線Gn傳輸的閘極脈衝，並依閘極脈衝導通第五電晶體625的第一端625₁與第二端625₂，以輸出資料訊號，主畫素電路611的液晶電容631及儲存電容632分別具有第一電極端631₁、632₁與第二電極端631₂、632₂，而液晶電容631及儲存電容632的第一電極端631₁、632₁是供電性耦接至一個參考電位，例如分別為對向基板端的共同電壓與陣列基板端的共同電壓，第二電極端631₂、632₂則是供電性耦接至第五電晶體625的第二端625₂，用以接收所輸出的資料訊號。

次畫素電路612與第一閘極線Gn及資料線Dn的電性耦接方式，則是由第六電晶體626的第一端626₁電性耦接資料線Dn，用以接收資料訊號，並由控制端626₃接收第一閘極線Gn傳輸的閘極脈衝，並依閘極脈衝導通第六電晶體626的第一端626₁與第二端626₂，以輸出資料訊號，次畫素電路 612的液晶電容633及儲存電容634分別具有第一電極端633₁、634₁與第二電極端633₂、634₂，而液晶電容633及儲存電容634的第一電極端633₁、634₁是供電性耦接至一個參考電位，例如分別為對向基板端的共同電壓與陣列基板端的共同電壓，第二電極端633₂、634₂則是供電性耦接至第六電晶體626的第二端626₂，用以接收所輸出的資料訊號。

訊號控制開關614的第四電晶體624的第一端624₁是電性耦接至次畫素電路612的第六電晶體626的第二端626₂以及電性耦接至次畫素電路612的液晶電容633與儲存電容634，控制端624₂則電性耦接第二閘極線Gn+1，並依據第二閘極線Gn+1傳輸的閘極脈衝導通第一端624₁及第二端624₂，以控制次畫素電路612的電荷分享至電荷控制電路613，在本例中，第二閘極線Gn+1即第一閘極線GN的下一級閘極線。

電荷控制電路613的第一電晶體621及第二電晶體622的各第一端621₁、622₁，均電性耦接至訊號控制開關614的第二端624₂，各第二端621₂、622₂則均電性耦接至電荷暫存電容630，各控制端621₃、622₃則分別接收第一儲存控制訊號S1及第二儲存控制訊號S2，並分別依據接收到的訊號導通第一電晶體621的第一端621₁與第二端621₂，及導通第二電晶體622的第一端622₁與第二端622₂，在本例中，第一電晶體621及第二電晶體622是分別受第一儲存控制訊號S1及第二儲存控制訊號S2控制，輪流導通以供交替釋放次畫素電路612的電荷至電荷暫存電容630。

而電荷暫存電容630具有第一電極端630₁與第二電極端630₂，第一電極端630₁是電性耦接至參考電位，例 如陣列基板端的共同電壓，第二電極端630₂則是電性耦接至第一電晶體621及第二電晶體622的第二端621₂、622₂，用以接收及暫存來自次畫素電路612的電荷。第三電晶體623的第一端623₁是電性耦接至電荷暫存電容630的第二電極端630₂，第二端623₂是電性耦接至參考電位，例如陣列基板端的共同電壓，控制端623₃則是接收分流控制訊號S3，並依據分流控制訊號S3導通第三電晶體623的第一端623₁及第二端623₂，使得在進行液晶面板6的多域切換時，便可透過電荷暫存電容630的第三電晶體623，以釋放電荷暫存電容630暫存的電荷。

請參考圖9所示，其為液晶畫素電路的控制方法的流程圖，開始步驟901為提供前述畫素電路61，再如步驟902依據第一閘極線Gn提供的第一閘極訊號與資料線Dn的資料訊號，對主畫素電路611及次畫素電路612進行充電，此時主畫素電路611及次畫素電路612所儲存的電荷相同，接下來如步驟903，訊號控制開關614的第四電晶體624的控制端624₂依據第二閘極線Gn+1傳輸的第二閘極脈衝導通第一端624₁及第二端624₂，並分流次畫素電路612的液晶電容633與儲存電容634所儲存的電荷，使得次畫素電路612儲存的電荷比例與主畫素電路611不同。

如步驟904，由電荷控制電路613的第一電晶體621及第二電晶體622的各控制端621₃、622₃分別接收第一儲存控制訊號S1及第二儲存控制訊號S2，以導通第一電晶體621的第一端621₁與第二端621₂，或通第二電晶體622的第一端622₁與第二端622₂，以供儲存次畫素電路612分流的電荷於電荷暫存電容630。最後如步驟905，一併參考圖10所示，在釋放該 電荷同一幀中，第一儲存控制訊號S1及第二儲存控制訊號S2轉為低準位，使得第一電晶體621及第二電晶體622停止分流電荷，而分流控制訊號S3則轉為高準位，並提供至第三電晶體623的控制端623₃，令第三電晶體623第一端623₁及第二端623₂導通，以釋放電荷暫存電容630所暫存的電荷。如圖11所示，分別是本案液晶畫素電路進行多域切換前、切換中及切換後的電荷極性訊號曲線圖，在進行多域切換前，其驅動極性為1V，欲進行多域切換時，則將驅動極性轉換為2V+1，在此同時，殘留於暫存電容630的電荷將被釋放並歸零，因此，已進行多域切換的暫存電容630在下一幀時，則如圖11最右側所示之電荷極性訊號曲線，其電荷暫存電容所儲存的電荷之間的電位差已保持在正常範圍內，使得切換後的顯示畫面不會產生干擾訊號，令畫面正常呈現。

本發明之液晶畫素電路及控制方法與具該電路的顯示裝置，是在進行液晶畫面的多域切換時，控制電荷控制電路的第三電晶體，並將電荷暫存電容所暫存的電荷釋放，令切換後的電容不儲存殘留電荷，即可有效解決液晶面板暫存的電荷之間電位差過大的問題，以及避免顯示畫面出現縱向干擾及閃爍的問題發生，並達成上述所有之目的。

611‧‧‧主畫素電路

612‧‧‧次畫素電路

613‧‧‧電荷控制電路

614‧‧‧訊號控制開關

621‧‧‧第一電晶體

622‧‧‧第二電晶體

623‧‧‧第三電晶體

624‧‧‧第四電晶體

625‧‧‧第五電晶體

626‧‧‧第六電晶體

630‧‧‧電荷暫存電容

631、633‧‧‧液晶電容

632、634‧‧‧儲存電容

621₁、622₁、623₁、624₁、625₁、626₁‧‧‧第一端

621₂、622₂、623₂、624₂、625₂、626₂‧‧‧第二端

621₃、622₃、623₃、624₃、625₃、626₃‧‧‧控制端

630₁、631₁、632₁、633₁、634₁‧‧‧第一電極端

630₂、631₂、632₂、633₂、634₂‧‧‧第二電極端

S1‧‧‧第一儲存控制訊號

S2‧‧‧第二儲存控制訊號

S3‧‧‧分流控制訊號

Gn‧‧‧第一閘極線

Gn+1‧‧‧第二閘極線

Dn‧‧‧資料線

Claims (15)

1. 一種畫素電路，包括：一主畫素電路，電性耦接一第一閘極線與一資料線；一次畫素電路，電性耦接該第一閘極線與該資料線；一電荷控制電路，用以接收複數具有不同控制模式的控制訊號，並依據該些控制訊號控制該次畫素電路與該電荷控制電路之間的電荷分享機制；及一訊號控制開關，具有一第一端、一第二端及一控制端，其中該第一端係電性耦接該次畫素電路，該第二端係電性耦接該電荷控制電路，該控制端電性耦接一第二閘極線並依據該第二閘極線傳輸的一閘極脈衝，導通該第一端及該第二端，以致能或禁能該次畫素電路與該電荷控制電路之間的該電荷分享機制。
2. 如申請專利範圍第1項所述的畫素電路，其中該電荷控制電路包括：一第一電晶體，具有一第一端、一第二端與一控制端，該第一端係電性耦接至該訊號控制開關的該第二端，用以依據一第一控制訊號導通該第一電晶體的該第一端與該第二端；一第二電晶體，具有一第一端、一第二端與一控制端，該第一端電性耦接至該訊號控制開關的該第二端，用以依據一第二控制訊號導通該第二電晶體的該第一端與該第二端；一電荷暫存電容，具有一第一電極端與一第二電極端，該第一電極端電性 耦接至一參考電位，該第二電極端電性耦接至該第一電晶體之該第二端及該第二電晶體之該第二端，用以接收及暫存來自該次畫素電路的電荷；及一第三電晶體，具有一第一端、一第二端與一控制端，該第一端係電性耦接至該電荷暫存電容的該第二電極端，用以依據一分流控制訊號導通該第三電晶體的該第一端與該第二端，以釋放該電荷暫存電容暫存的該電荷。
3. 如申請專利範圍第2項所述的畫素電路，其中該第一電晶體及該第二電晶體係分別受該第一控制訊號及該第二控制訊號用以交替控制該次畫素電路之電荷釋放至該電荷暫存電容。
4. 如申請專利範圍第1項所述的畫素電路，其中該訊號控制開關包括一第四電晶體，具有一第一源/汲極、一第二源/汲極與一閘極，該第一源/汲極用以作為該第一端，該第二源/汲極用以作為該第二端，該閘極用以作為控制端。
5. 如申請專利範圍第1項所述的畫素電路，其中該主畫素電路包括：一第五電晶體，具有一第一端、一第二端及一控制端，該第一端係電性耦接該資料線，用以接收一資料訊號，該控制端係用以接收該第一閘極線傳輸的一閘極脈衝，並依該閘極脈衝導通該第五電晶體的該第一端與該第二端，以輸出該資料訊號； 一液晶電容，具有一第一電極端與一第二電極端，該第一電極端係電性耦接至一參考電位，該第二電極端係電性耦接至該第五電晶體的該第二端；及一個儲存電容，具有一第一電極端與一第二電極端，該第一電極端係電性耦接至該參考電位，該第二電極端係電性耦接至該第五電晶體的該第二端。
6. 如申請專利範圍第1項所述的畫素電路，其中該次畫素電路包括：一第六電晶體，具有一第一端、一第二端及一控制端，該第一端係電性耦接該資料線，用以接收一資料訊號，該控制端係接收該第一閘極線傳輸的一閘極脈衝，並依該閘極脈衝導通該第六電晶體的該第一端與該第二端，以輸出該資料訊號；一液晶電容，具有一第一電極端與一第二電極端，該第一電極端係電性耦接至一參考電位，該第二電極端係電性耦接至該第六電晶體的該第二端；及一儲存電容，具有一第一電極端與一第二電極端，該第一電極端係電性耦接至該參考電位，該第二電極端係電性耦接至該第六電晶體的該第二端。
7. 如申請專利範圍第6項所述的畫素電路，其中該訊號控制開關之該第一端係電性耦接至該次畫素電路的該第六電晶體的該第二端。
8. 如申請專利範圍第1項所述的畫素電路，其中該第二閘極線為該第一閘極線之下一級閘極線。
9. 一種液晶顯示裝置，包括：一驅動器，係用以產生一組控制訊號；一液晶面板，該液晶面板具有多個畫素電路，該些畫素電路分別包括：一主畫素電路，電性耦接一個第一閘極線與一個資料線；一次畫素電路，電性耦接該第一閘極線與該資料線；一電荷控制電路，用以接收複數具有不同控制模式的控制訊號，並依據該些控制訊號控制該次畫素電路與該電荷控制電路之間的電荷分享機制；及一訊號控制開關，具有一第一端、一第二端及一控制端，其中該第一端係電性耦接該次畫素電路，該第二端係電性耦接該電荷控制電路，該控制端電性耦接一第二閘極線並依據該第二閘極線傳輸的一閘極脈衝，導通該第一端及該第二端，以致能或禁能該次畫素電路與該電荷控制電路之間的該電荷分享機制。
10. 如申請專利範圍第9項所述的液晶螢幕，其中該驅動器包括：一時序控制單元，用以在一預定的工作時間輸出一時脈訊號及一反相時脈訊號；及一電壓位準單元，用接收該時序控制單元提供的該時脈訊號及該反相時脈訊號，並產生該些控制訊號，其中該控制訊號包括一組儲存控制訊 號及一分流控制訊號。
11. 如申請專利範圍第10項所述的液晶螢幕，其中該電荷控制電路係依據接收的該些控制訊號儲存該次畫素電路之電荷，及依據接收的該分流控制訊號釋放所儲存之電荷。
12. 一種畫素電路的控制方法，包括下列步驟：a)提供一畫素電路，包括一主畫素電路、一次畫素電路、一電荷控制電路及一訊號控制開關，該主畫素電路及該次畫素電路係電性耦接一第一閘極線與一資料線，該訊號控制開關係電性耦接該次畫素電路與該電荷控制電路之間，並且電性耦接一第二閘極線；b)依據該第一閘極線之一第一閘極訊號，對該主畫素電路及次畫素電路進行充電；c)依據該第二閘極線傳輸的一第二閘極訊號而導通該訊號控制開關，用以接收來自該次畫素電路的電荷；d)該電荷控制電路接收一組具有不同控制模式的控制訊號，並依據該控制訊號的其中一控制模式，儲存來自該次畫素電路的該電荷；及e)該電荷控制電路依據該控制訊號的另一個控制模式，釋放該儲存的電荷。
13. 如申請專利範圍第12項所述的控制方法，其中該控制訊號包括一第一儲存控制訊號與一第二儲存控制訊號，該步驟d)更包括該電荷控制電路依 據該第一或該第二儲存控制訊號儲存來自該次畫素電路的該電荷，其中該第一與該第二儲存控制訊號的工作時間週期為互補模式。
14. 如申請專利範圍第13項所述的控制方法，其中該控制訊號更包括一分流控制訊號，該步驟e)更包括該電荷控制電路依據該分流控制訊號釋放該儲存的電荷。
15. 如申請專利範圍第14項所述的控制方法，其中該步驟e)更包括該電荷控制電路的工作時間為一幀，並在釋放該電荷的同一幀，暫停該電荷控制電路儲存該訊號控制開關分流的電荷。