TW201600454A - 一種奈米級微結構的製備方法 - Google Patents

一種奈米級微結構的製備方法 Download PDF

Info

Publication number
TW201600454A
TW201600454A TW103125401A TW103125401A TW201600454A TW 201600454 A TW201600454 A TW 201600454A TW 103125401 A TW103125401 A TW 103125401A TW 103125401 A TW103125401 A TW 103125401A TW 201600454 A TW201600454 A TW 201600454A
Authority
TW
Taiwan
Prior art keywords
carbon nanotube
substrate
carbon
nano
layer
Prior art date
Application number
TW103125401A
Other languages
English (en)
Other versions
TWI560140B (en
Inventor
金元浩
李群慶
范守善
Original Assignee
鴻海精密工業股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 鴻海精密工業股份有限公司 filed Critical 鴻海精密工業股份有限公司
Publication of TW201600454A publication Critical patent/TW201600454A/zh
Application granted granted Critical
Publication of TWI560140B publication Critical patent/TWI560140B/zh

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C23C16/045—Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00214—Processes for the simultaneaous manufacturing of a network or an array of similar microstructural devices
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/04—Coating on selected surface areas, e.g. using masks
    • C23C14/046—Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C23C16/042—Coating on selected surface areas, e.g. using masks using masks
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F4/00—Processes for removing metallic material from surfaces, not provided for in group C23F1/00 or C23F3/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B1/00—Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors
    • H01B1/04—Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors mainly consisting of carbon-silicon compounds, carbon or silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30612—Etching of AIIIBV compounds
    • H01L21/30621—Vapour phase etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/05—Arrays
    • B81B2207/056—Arrays of static structures
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]

Abstract

本發明涉及一種奈米級微結構的製備方法，其包括：提供一奈米碳管結構，該奈米碳管結構包括複數有序排列的奈米碳管；將所述奈米碳管結構懸空設置，並在所述奈米碳管結構的表面設置一預製層，使每個奈米碳管表面的預製層的厚度為3奈米~50奈米，而得到一奈米碳管複合結構；將所述奈米碳管複合結構設置於一基板的表面形成一掩模層，該掩模層具有複數微孔，暴露出所述基板的部份表面；以及，幹法蝕刻所述基板，在所述基板的表面形成微結構。

Description

一種奈米級微結構的製備方法
本發明涉及一種微結構的製備方法，尤其涉及一種奈米級微結構的製備方法。
在先前技術中，製作各種半導體設備時，常需要製作具有數十奈米到數百奈米的微結構。具有上述微結構的製作方法主要有電子束的光刻方法、電漿蝕刻法等。在該些方法中，掩模層圖案化需要較複雜的步驟，上述方法均需要大型的設備和儀器，工藝較複雜，時間較長，並且尺寸難以做到奈米級尺寸。
有鑒於此，提供一種微結構的製備方法，該製備方法工藝簡單實為必要。
一種奈米級微結構的製備方法，其包括：提供一奈米碳管結構，該奈米碳管結構包括複數有序排列的奈米碳管；將所述奈米碳管結構懸空設置，並在所述奈米碳管結構的表面設置一預製層，使每個奈米碳管表面的預製層的厚度為3奈米~50奈米，而得到一奈米碳管複合結構；將所述奈米碳管複合結構設置於一基板的表面形成一掩模層，該掩模層具有複數微孔，暴露出所述基板的部份表面；以及，幹法蝕刻所述基板，在所述基板的表面形成微結構。
一種奈米級微結構的製備方法，其包括：提供一奈米碳管結構，該奈米碳管結構包括複數有序排列的奈米碳管；將所述奈米碳管結構懸空設置，並在所述奈米碳管結構的表面設置一預製層，使每個奈米碳管表面的預製層的厚度為3奈米~50奈米，而得到一奈米碳管複合結構；提供一基板，在所述基板的表面預先沈積一過渡層；將所述奈米碳管複合結構設置於帶有過渡層的基板的表面形成一掩模層，該掩模層具有複數微孔，暴露所述過渡層的部份表面；以及，依次幹法蝕刻所述過渡層以及基板，在所述基板的表面形成微結構。
一種奈米級微結構的製備方法，其包括：提供一懸空設置的奈米碳管結構，該奈米碳管結構包括複數有序排列的奈米碳管；在所述奈米碳管結構中的每個奈米碳管表面形成一預製層，所述預製層的厚度為3奈米~50奈米，而得到一奈米碳管複合結構，所述奈米碳管複合結構具有複數通孔；將所述奈米碳管複合結構設置於一基板的表面形成一掩模層，該掩模層具有複數微孔，對應通孔位置處的基板暴露出來；以及，對通孔位置處的基板進行幹法蝕刻，在所述基板的表面形成微結構。
相較於先前技術，本發明所述微結構的製備方法通過在奈米碳管結構的表面設置預製層得到奈米碳管複合結構，然後以奈米碳管複合結構作為掩模層蝕刻基板，得到所述微結構。由於採用奈米碳管結構作為骨架，奈米碳管結構具有複數微孔，因而得到的掩模層也相應的具有複數微孔，該方法可輕易的實現圖案化的掩模層。並且由於所述奈米碳管複合結構的尺寸以及圖形可以根據具體需要設置，從而實現可控的製備不同圖案的所述微結構。該製備方法簡單、效率高，且易於產業化。
圖1為本發明第一實施例提供的所述微結構的製備方法的流程圖。
圖2為本發明第一實施例提供的所述奈米碳管複合結構的截面圖。
圖3為本發明採用的奈米碳管拉膜的掃描電鏡照片。
圖4為本發明採用的非扭轉的奈米碳管線的掃描電鏡照片。
圖5為本發明採用的扭轉的奈米碳管線的掃描電鏡照片。
圖6為本發明第一實施例提供的奈米碳管複合結構的掃描電鏡照片。
圖7為本發明第一實施例提供的微結構的掃描電鏡照片。
圖8為本發明第二實施例提供的所述微結構的製備方法的流程圖。
以下將結合附圖對奈米級微結構及其製備方法的各個實施例作進一步的詳細說明。
請參閱圖1以及圖2，本發明第一實施例提供一種奈米級微結構的製備方法，其包括以下步驟：
步驟S10，提供一奈米碳管結構110，該奈米碳管結構110包括複數有序排列的奈米碳管；
步驟S20，在所述奈米碳管結構110的表面設置一預製層120，使每個奈米碳管表面的預製層120的厚度為3奈米~50奈米，而得到一奈米碳管複合結構130；
步驟S30，將所述奈米碳管複合結構130設置於一基板140的表面形成一掩模層150，該掩模層具有複數微孔152，暴露出所述基板140的部份表面；以及
步驟S40，幹法蝕刻所述基板140，在所述基板140的表面形成微結構160。
在步驟S10中，所述奈米碳管結構110中的奈米碳管包括單壁奈米碳管、雙壁奈米碳管及多壁奈米碳管中的一種或複數種。所述奈米碳管結構110中的奈米碳管平行於所述奈米碳管結構110的表面。所述單壁奈米碳管的直徑為0.5奈米~10奈米，雙壁奈米碳管的直徑為1.0奈米~15奈米，多壁奈米碳管的直徑為1.5奈米~50奈米。所述奈米碳管的長度大於50微米。優選地，該奈米碳管的長度為200微米~900微米。
所述奈米碳管結構110包括至少一奈米碳管膜、至少一奈米碳管線狀結構或其組合。所述奈米碳管膜包括複數均勻分佈的奈米碳管。該奈米碳管膜中的複數奈米碳管沿一個方向延伸，該複數奈米碳管組成複數奈米碳管束，所述奈米碳管的延伸方向平行於所述奈米碳管膜的表面。具體地，該奈米碳管膜可包括一奈米碳管拉膜。該奈米碳管線狀結構包括至少一非扭轉的奈米碳管線、至少一扭轉的奈米碳管線或其組合。當所述奈米碳管線狀結構包括複數非扭轉的奈米碳管線或扭轉的奈米碳管線時，該非扭轉的奈米碳管線或扭轉的奈米碳管線可以相互平行呈一束狀結構，或相互扭轉呈一絞線結構。請參閱圖3，具體地，該奈米碳管拉膜包括複數連續且定向排列的奈米碳管束。該複數奈米碳管束通過凡得瓦力首尾相連。每一奈米碳管束包括複數相互平行的奈米碳管，該複數相互平行的奈米碳管通過凡得瓦力緊密結合。該奈米碳管束的直徑為10 奈米~200奈米，優選的，10奈米~100奈米。該奈米碳管拉膜中的奈米碳管沿同一方向擇優取向排列。所述奈米碳管拉膜包括複數第一微孔111。該第一微孔111為一貫穿該層狀的奈米碳管結構的厚度方向的通孔。該第一微孔111可為孔隙和/或間隙。當所述奈米碳管結構110僅包括單層奈米碳管拉膜時，該奈米碳管拉膜中相鄰的奈米碳管片段之間具有間隙，其中，該間隙的尺寸為1奈米~0.5微米。可以理解，在由多層奈米碳管拉膜組成的奈米碳管結構110中，相鄰兩個奈米碳管拉膜中的奈米碳管的排列方向有一夾角α，且0°＜α≦90°，從而使相鄰兩層奈米碳管拉膜中的奈米碳管相互交叉組成一網狀結構，該網狀結構包括複數孔隙，該複數孔隙均勻且規則分佈於奈米碳管結構110中，其中，該孔隙直徑為1奈米~0.5微米。所述奈米碳管拉膜的厚度為0.01微米~100微米。所述奈米碳管拉膜可以通過拉取一奈米碳管陣列直接獲得。所述奈米碳管拉膜的結構及其製備方法請參見范守善等人於2007年2月12日申請的，於2010年7月11日公告的第I327177號台灣公告專利“奈米碳管薄膜結構及其製備方法”，申請人：鴻海精密工業股份有限公司。為節省篇幅，僅引用於此，但上述申請所有技術揭露也應視為本發明申請技術揭露的一部份。
該複數奈米碳管線狀結構相互平行間隔或者呈一定角度交叉排列而形成一層狀的奈米碳管結構。該層狀的奈米碳管結構包括複數第一微孔111，該第一微孔111為一貫穿該層狀的奈米碳管結構的厚度方向的通孔。該第一微孔111的尺寸為1奈米~0.5微米。
請參閱圖4，該非扭轉的奈米碳管線包括複數沿該非扭轉的奈米碳管線長度方向排列的奈米碳管。具體地，該非扭轉的奈米碳管線包括複數奈米碳管片段，該複數奈米碳管片段通過凡得瓦力首尾相連，每一奈米碳管片段包括複數相互平行並通過凡得瓦力緊密結合的奈米碳管。該奈米碳管片段具有任意的長度、厚度、均勻性及形狀。該非扭轉的奈米碳管線長度不限，直徑為0.5奈米~100微米。非扭轉的奈米碳管線為將奈米碳管拉膜通過有機溶劑處理得到。具體地，將有機溶劑浸潤所述奈米碳管拉膜的整個表面，在揮發性有機溶劑揮發時產生的表面張力的作用下，奈米碳管拉膜中的相互平行的複數奈米碳管通過凡得瓦力緊密結合，從而使奈米碳管拉膜收縮為一非扭轉的奈米碳管線。該有機溶劑為揮發性有機溶劑，如乙醇、甲醇、丙酮、二氯乙烷或氯仿，本實施例中採用乙醇。通過有機溶劑處理的非扭轉的奈米碳管線與未經有機溶劑處理的奈米碳管膜相比，比表面積減小，黏性降低。
所述扭轉的奈米碳管線為採用一機械力將所述奈米碳管拉膜兩端沿相反方向扭轉獲得。請參閱圖5，該扭轉的奈米碳管線包括複數繞該扭轉的奈米碳管線軸向螺旋排列的奈米碳管。具體地，該扭轉的奈米碳管線包括複數奈米碳管片段，該複數奈米碳管片段通過凡得瓦力首尾相連，每一奈米碳管片段包括複數相互平行並通過凡得瓦力緊密結合的奈米碳管。該奈米碳管片段具有任意的長度、厚度、均勻性及形狀。該扭轉的奈米碳管線長度不限，直徑為0.5奈米~100微米。進一步地，可採用一揮發性有機溶劑處理該扭轉的奈米碳管線。在揮發性有機溶劑揮發時產生的表面張力的作用下，處理後的扭轉的奈米碳管線中相鄰的奈米碳管通過凡得瓦力緊密結合，使扭轉的奈米碳管線的比表面積減小，密度及強度增大。
所述奈米碳管線狀結構及其製備方法請參見范守善等人於2002年11月5日申請的，於2008年11月21日公告的第I303239號台灣公告專利“一種奈米碳管繩及其製造方法”，申請人：鴻海精密工業股份有限公司，以及於2005年12月16日申請的，於2009年7月21日公告的第I312337號台灣公告專利申請“奈米碳管絲及其製作方法”，申請人：鴻海精密工業股份有限公司。為節省篇幅，僅引用於此，但上述申請所有技術揭露也應視為本發明申請技術揭露的一部份。
本實施例中，所述奈米碳管結構110為兩層垂直交叉設置的奈米碳管拉膜，所述奈米碳管拉膜直接從生長好的奈米碳管陣列拉取得到，該奈米碳管結構110中的複數奈米碳管通過凡得瓦力首尾相連且沿同一方向排列。
所述奈米碳管結構110中複數奈米碳管通過凡得瓦力緊密連接形成一自支撐結構。所謂自支撐結構是指該結構可以無需一基底而保持一特定的膜狀結構。因而，當將所述奈米碳管結構110懸空設置時，所述奈米碳管結構110具有自支撐性而可部份懸空設置。
在步驟S20中，在所述奈米碳管結構110的表面設置一預製層120之前，可先將所述奈米碳管結構110懸空設置，以使所述奈米碳管結構110中的每個奈米碳管表面均有所述預製層120。
所述奈米碳管結構110具有相對的兩個表面(圖未標)，所述奈米碳管結構110可通過一框架（圖未示）固定，位於框架內部的部份懸空設置，從而使得奈米碳管結構110充分暴露，以利於後續的在奈米碳管結構110相對的兩個表面同時形成所述預製層120。所述框架為一中空的結構，具有一通孔。所述奈米碳管結構110的邊緣可固定於所述框架中，位於中間的部份通過所述通孔暴露出來且懸空設置。通過所述框架，使得所述奈米碳管結構的邊緣能夠牢固的固定，並保持位於通孔位置處的奈米碳管結構110充分暴露。本實施例中，所述框架為一“口”字形的邊框，所述奈米碳管結構110的邊緣通過所述邊框固定。
可以理解，所述奈米碳管結構110懸空設置的方式也可以為其他手段，比如金屬網柵、具有中空結構的環狀體等，只要實現使該奈米碳管結構110懸空即可。
可通過電子束蒸鍍法將所述預製層120沈積於所述奈米碳管結構110的表面。可以理解，所述沈積的方法不限於上述列舉的方法，還可以為磁控濺射法、原子層沈積法等氣相沈積法，只要保證所述預製層120在沈積的過程中不破壞所述奈米碳管結構110的形態和結構即可。
由於所述奈米碳管結構110懸空設置，因而所述奈米碳管結構110的兩個表面均被所述預製層120覆蓋。具體的，該預製層120包覆所述奈米碳管結構110中複數奈米碳管的至少部份表面。所述奈米碳管結構110包括複數微孔結構，可以理解，所述微孔結構中也可分佈有所述預製層120。所述奈米碳管結構110中的奈米碳管與所述預製層120緊密結合，形成一整體的奈米碳管複合結構130。其中，所述奈米碳管結構110對所述預製層120起到支撐作用。所述奈米碳管複合結構130包括複數第二微孔132。所述第二微孔132為貫穿所述奈米碳管複合結構130的厚度方向的凹陷空間，該凹陷空間可為間隙或者微孔。本實施例中，所述奈米碳管結構110中複數奈米碳管被所述預製層120完全包覆。此時，所述第二微孔132的尺寸為所述第一微孔111的尺寸減去所述預製層120的厚度的差值。
所述預製層120的材料可為金、鎳、鈦、鐵、鋁、鈦、鉻等金屬、氧化鋁、氧化鎂、氧化鋅、氧化鉿等金屬氧化物、或者金屬硫化物等中的至少一種。可以理解，所述預製層120的材料不限於上述列舉材料，還可以為二氧化矽等非金屬氧化物等，只要可以物理性的沈積於所述奈米碳管結構110的表面，且在後續的蝕刻基板140過程中不被蝕刻即可。所述物理性的沈積是指所述預製層120不與所述奈米碳管結構110發生化學反應，而是通過凡得瓦力與所述奈米碳管結構110緊密結合，並附於所述奈米碳管結構110中奈米碳管的表面。所述預製層120的厚度不限，可為3奈米~50奈米。為了得到奈米級尺寸的微結構160以及考慮到所述奈米碳管結構110中的第一微孔111的尺寸大小，以避免所述第一微孔111過多的被所述預製層120覆蓋，所述預製層120的厚度優選為3奈米~20奈米。
本實施例中，通過電子束蒸鍍法在所述奈米碳管結構110的表面設置預製層120得到所述奈米碳管複合結構130（具體請參閱圖6），所述預製層120的材料為氧化鋁，所述預製層120的厚度為5奈米。
在步驟S30中，所述奈米碳管複合結構130設置於所述基板140的表面用作掩模層150，起到掩模的作用。可以理解，所述掩模層150在步驟S40的幹法蝕刻基板140的過程中，基本保持不變，即不會被蝕刻。此時，所述掩模層150中的微孔152對應於所述奈米碳管複合結構130的第二微孔132。
具體的，可將所述框架和所述奈米碳管複合結構130一起轉移至所述基板140的表面，再移除所述框架。
進一步的，所述奈米碳管複合結構130與所述基板140之間並非完全緊密接觸，部份的奈米碳管複合結構130與所述基板140之間可能存在空氣。在移除所述框架之後，還包括一通過一溶劑對所述奈米碳管複合結構130進行處理，使所述奈米碳管複合結構130貼附在所述基板140的表面的步驟。當向所述奈米碳管複合結構130的表面滴加溶劑，所述溶劑會浸潤所述奈米碳管複合結構130，軟化所述奈米碳管複合結構130，並將所述奈米碳管複合結構130與所述基板140之間的空氣排出。當所述溶劑被去除後，所述奈米碳管複合結構130與所述基板140的表面形成緊密的接觸，從而使得在後續的退火過程中形成的微結構160緊密結合於所述基板140的表面。
所述溶劑可為水、有機溶劑等。所述有機溶劑為揮發性有機溶劑，如乙醇、甲醇、丙酮、二氯乙烷及氯仿。本實施例中，所述溶劑為乙醇，通過將所述乙醇滴加於所述奈米碳管複合結構130的表面，然後自然風乾，使得所述奈米碳管複合結構130緊密貼附於所述基板140。
所述基板140的材料不限，可為二氧化矽、氮化矽等材料形成的絕緣基板、金、鋁、鎳、鉻、銅等材料形成的金屬基板或者矽、氮化鎵、砷化鎵等材料形成的半導體基板，只要所述基板140在後續的蝕刻過程中，可被蝕刻即可。本實施例中，所述基板140的材料為二氧化矽。
由於所述掩模層150包括複數微孔152，因而所述基板140的部份表面通過該複數微孔152暴露出來。
在步驟S40中，所述蝕刻該基板140是指以所述掩模層150為範本，幹法蝕刻被暴露的基板140的表面。所述幹法蝕刻是指通入一氣體在電場作用下得到一電漿，該電漿可與被蝕刻物質發生反應而得到揮發性物質，比如：電漿蝕刻、反應性離子蝕刻(RIE)。本實施例中，通過反應性離子蝕刻法蝕刻所述被暴露的基板140的表面。具體的，通過向一電漿系統通入一氣體，所述氣體可以為氧氣、氯氣、氫氣、氯氣、氬氣、四氟化碳等。所述氣體不限於上述列舉氣體，只要該氣體可與基板140發生反應即可。優選的，採用氯氣和氬氣的反應性離子蝕刻法蝕刻所述基板140，其中，所述電漿系統的功率是20瓦~70瓦，氯氣電漿的通入速率為10標況毫升每分鐘(standard-state cubic centimeter per minute，sccm)，氬氣電漿的通入速率為25sccm，形成的氣壓為6帕，蝕刻時間為10秒~20秒。該通過反應性離子蝕刻法蝕刻被暴露的基板140的部份表面，由於電漿充分與基板140反應，故，該過程反應時間短，效率較高。
在蝕刻所述基板140的過程中，所述蝕刻氣體與被暴露的基板140的部份發生化學反應，而並不與所述奈米碳管複合結構130中的預製層120發生化學反應或者與預製層120發生化學反應的速度和程度遠遠小於蝕刻氣體與基板140發生的化學反應。即，所述奈米碳管複合結構130起到掩模的作用。所述蝕刻氣體與基板140的材料以及預製層120的材料可參見下表1。
表1 蝕刻氣體與基板的材料、預製層的材料的對應表
在蝕刻的過程中，由於選擇的蝕刻氣體與預製層120不發生化學反應，而是與基板140發生化學反應，因而被暴露的基板140的表面會逐漸被蝕刻，而該基板140被所述奈米碳管複合結構130覆蓋的表面不會有變化。最後得到的微結構160的整體圖案與所述奈米碳管複合結構130的整體圖案基本相一致。並且，由於所述奈米碳管複合結構130與所述基板140的表面緊密結合，因而該基板140被所述奈米碳管複合結構130覆蓋的表面所形成的圖形，與所述奈米碳管複合結構130懸空時向所述基板140的正向投影所形成的圖形一致。
當所述奈米碳管結構110採用單層的奈米碳管拉膜時，或多層同向層疊的奈米碳管拉膜時，所述預製層120不會改變奈米碳管結構110的整體結構，所述預製層120形成在所述奈米碳管拉膜中的奈米碳管表面。得到的所述奈米碳管複合結構130的第二微孔132的尺寸小於奈米碳管拉膜中奈米碳管的間隙。所述奈米碳管複合結構130整體具有自支撐性，能夠直接鋪設在所述基板140表面。利用奈米碳管拉膜本身的圖形及間隙，生成的微結構160的圖形與奈米碳管拉膜本身的圖形對應。
當所述奈米碳管結構110採用多層交叉的奈米碳管拉膜時，相鄰的奈米碳管拉膜相互層疊形成的微孔或間隙被預製層120覆蓋之後形成所述奈米碳管複合結構130的第二微孔132。所述第二微孔132的尺寸比所述奈米碳管結構110的微孔或間隙的尺寸要小。利用多層交叉的奈米碳管拉膜層疊形成的圖形及第二微孔132，生成的微結構160的圖形與第二微孔132形成的圖形相對應。因此，可進一步通過相鄰的奈米碳管拉膜交叉的角度來得到具有不同圖案的微結構160。可以理解，當採用正向交叉的奈米碳管拉膜作為奈米碳管結構時，得到的所述複數微結構160沿兩個垂直的方向交叉排列。
當所述奈米碳管結構110採用奈米碳管線狀結構時，得到的複合結構為奈米碳管線狀複合結構。可以理解，可將一根奈米碳管線狀複合結構彎折延伸形成掩模層150，也可將複數奈米碳管線狀複合結構排列形成掩模層150，排列方式包括相互平行排列、相互交叉排列等。通過將奈米碳管線狀複合結構設計成不同的圖案，可得到具有不同圖案的微結構160。
請一併參見圖1及圖2，本實施例中，所述奈米碳管複合結構130為相互間隔設置的線狀結構，直徑為d。得到的所述複數微結構160為相互平行的條形結構，設所述條形結構在垂直於延伸方向上的寬度為l。所述微結構160的尺寸l比所述奈米碳管複合結構130的尺寸d大20奈米~30奈米。因此，可通過設計所述奈米碳管複合結構130的圖形而得到需要的微結構160，所述微結構160的形狀與所述奈米碳管複合結構130的形狀基本一致，而且，可進一步通過控制所述奈米碳管複合結構130的尺寸進而控制所述微結構160的尺寸。該微結構160的製備方法簡單可控，易於工業化。
所述微結構160的形狀為類條狀或條狀結構。所述微結構160的尺寸大小為20奈米~150奈米，優選的，為20奈米~100奈米。在垂直於奈米碳管的延伸方向上相鄰的兩個微結構之間的間距為10奈米~300奈米，優選的，為20奈米~100奈米。所述微結構160在垂直於所述基板140的表面的方向上的尺寸定義為微結構160的高度。所述微結構160的高度不限，可根據具體蝕刻的時間而定，可為10奈米~100奈米。
本實施例中，所述微結構160的尺寸l為50奈米~100奈米，所述微結構160的間距為100奈米~200奈米，所述微結構160的高度為50奈米~60奈米。請參閱圖7，所述微結構160為複數條形體呈相互垂直交叉分佈，而呈一網狀結構。
進一步，在步驟S50之後，可包括一去除所述掩模層150的步驟。所述去除掩模層150的方法不限，可為超聲法、撕除法、氧化法等。本實施例中，採用超聲法去除所述掩模層150。具體的，將帶有所述掩模層150的基板140置於一N-甲基吡咯烷酮的溶液中超聲數分鐘，由於N-甲基吡咯烷酮的極性較大，因而可容易的將掩模層150與基板140分離。
本實施例提供的所述微結構160的製備方法，通過在奈米碳管結構110的表面設置預製層120得到奈米碳管複合結構130，然後以奈米碳管複合結構130作為掩模層蝕刻基板，得到所述微結構160。相對於直接用奈米碳管結構110作掩模層的方法而言，相當將掩模的尺寸增大，並且可根據想得到的微結構160的尺寸調整所述預製層120的厚度。並且，本方法中通過在奈米碳管結構110的表面設置預製層120，增大了掩模奈米碳管複合結構130與基板的接觸面積，從而避免了僅用奈米碳管結構110作掩模時由於奈米碳管的形狀為圓形且直徑小，奈米碳管僅較小的部份表面與基底接觸，蝕刻的氣體可能過度蝕刻位於奈米碳管的下方的基底，導致得到的微結構失真。另外，由於採用奈米碳管結構110作為骨架，奈米碳管結構110具有複數微孔，因而得到的掩模層150也相應的具有複數微孔，該方法可輕易的實現圖案化的掩模層150。並且，由於所述奈米碳管複合結構130的尺寸以及第二微孔132的大小可以根據具體需要設置，從而實現可控的製備具有不同圖案的微結構160。該製備方法簡單、效率高，且易於產業化。該微結構160的製備方法可應用於太陽能電池、發光二極體等領域。
請參閱圖8，本發明第二實施例提供一種奈米級微結構的製備方法，其包括以下步驟：
步驟S11，提供一奈米碳管結構110，該奈米碳管結構110包括複數有序排列的奈米碳管；
步驟S21，在所述奈米碳管結構110的表面設置一預製層120，使每個奈米碳管表面的預製層120的厚度為5奈米~50奈米，而得到一奈米碳管複合結構130；
步驟S31，提供一基板140，在所述基板140的表面預先設置一過渡層142；
步驟S41，將所述奈米碳管複合結構130設置於所述帶有過渡層142的基板140的表面形成一掩模層150，該掩模層150具有複數微孔152，暴露所述過渡層142的部份表面；以及
步驟S51，幹法蝕刻所述過渡層142，暴露所述基板140的部份表面；以及
步驟S61，幹法蝕刻所述基板140的被暴露表面，在所述基板140的表面形成微結構160。
步驟S11至S21、S61與所述第一實施例中的步驟S10至S20、S50相同，在此不再贅述。
在步驟S31中，所述過渡層142的材料不限，可為二氧化矽、氧化鉿、氧化鋁、鋁、金等，只要可通過先前的方法如電子束蒸鍍法、磁控濺射法或原子層沈積法等沈積於所述基板140，並可通過蝕刻的方法形成圖案即可。
在步驟S41至步驟S51中，通過先以所述奈米碳管複合結構130作為掩模，蝕刻所述過渡層142以使過渡層142圖形化。然後再以圖形化的過渡層142為掩模，蝕刻所述基板140以使所述基板140圖形化，即得到所述微結構160。這一方法，相當於將所述奈米碳管複合結構130的圖形進行了兩次轉移。
所述基板140、過渡層142及預製層120的材料與蝕刻基板140及過渡層142的氣體成分具體請參見下表2。
表2 所述基板140、過渡層142及預製層120的材料與蝕刻基板140及過渡層142的氣體成分
本實施例中，所述基板140的材料為Au，所述過渡層142的材料為SiO2 ，所述過渡層142的厚度為約50奈米，所述預製層120的材料為Al，所述預製層120的厚度約為10奈米。
可以理解，在步驟S51之後，步驟S61之前，可包括一去除所述掩模層150的步驟。
本實施例通過在基板140的表面預先設置一過渡層142，再以奈米碳管複合結構130為範本圖形化過渡層142，然後進一步圖形化基板140，而得到所述微結構160。該方法相當於將奈米碳管複合結構130的圖形進行了二次轉移，從而，可在不同材質的基板上得到微結構。由於所述奈米碳管結構可大面積製備，因而該方法可實現大規模製備，成本較低。
綜上所述，本發明確已符合發明專利之要件，遂依法提出專利申請。惟，以上所述者僅為本發明之較佳實施例，自不能以此限制本案之申請專利範圍。舉凡習知本案技藝之人士援依本發明之精神所作之等效修飾或變化，皆應涵蓋於以下申請專利範圍內。
110‧‧‧奈米碳管結構
111‧‧‧第一微孔
120‧‧‧預製層
130‧‧‧奈米碳管複合結構
132‧‧‧第二微孔
140‧‧‧基板
150‧‧‧掩模層
152‧‧‧微孔
160‧‧‧微結構
142‧‧‧過渡層
無
110‧‧‧奈米碳管結構
111‧‧‧第一微孔
130‧‧‧奈米碳管複合結構
132‧‧‧第二微孔
140‧‧‧基板
150‧‧‧掩模層
152‧‧‧微孔
160‧‧‧微結構

Claims (15)

  1. 一種奈米級微結構的製備方法，其包括：
    提供一奈米碳管結構，該奈米碳管結構包括複數有序排列的奈米碳管；
    在所述奈米碳管結構的表面設置一預製層，使每個奈米碳管表面的預製層的厚度為3奈米~50奈米，而得到一奈米碳管複合結構；
    將所述奈米碳管複合結構設置於一基板的表面形成一掩模層，該掩模層具有複數微孔，暴露出所述基板的部份表面；以及
    幹法蝕刻所述基板，在所述基板的表面形成微結構。
  2. 如請求項1所述的奈米級微結構的製備方法，其中，所述預製層的厚度為3奈米~20奈米。
  3. 如請求項1所述的奈米級微結構的製備方法，其中，通過電子束蒸鍍法、磁控濺射法或原子層沈積法將所述預製層沈積於所述奈米碳管結構的表面。
  4. 如請求項1所述的奈米級微結構的製備方法，其中，所述奈米碳管結構為複數奈米碳管通過凡得瓦力結合形成的自支撐結構。
  5. 如請求項1所述的奈米級微結構的製備方法，其中，所述奈米碳管結構包括至少一奈米碳管膜，該奈米碳管膜中的奈米碳管平行於所述奈米碳管膜的表面且沿同一方向擇優取向延伸，在延伸方向上相鄰的奈米碳管通過凡得瓦力首尾相連，所述奈米碳管膜中至少部份奈米碳管平行且間隔設置。
  6. 如請求項5所述的奈米級微結構的製備方法，其中，所述奈米碳管結構包括複數層疊設置的奈米碳管膜，該相鄰的兩個奈米碳管膜中奈米碳管的延伸方向成一α角度，0°＜α≦90°。
  7. 如請求項5所述的奈米級微結構的製備方法，其中，所述奈米碳管結構中複數奈米碳管組成複數奈米碳管束，所述預製層包覆所述複數奈米碳管束的至少部份表面，所述奈米碳管束的直徑範圍為10奈米~100奈米。
  8. 如請求項1所述的奈米級微結構的製備方法，其中，所述預製層完全包覆所述奈米碳管結構中的複數奈米碳管。
  9. 如請求項1所述的奈米級微結構的製備方法，其中，所述奈米碳管結構包括至少一奈米碳管線狀結構，所述奈米碳管線狀結構包括至少一非扭轉的奈米碳管線、至少一扭轉的奈米碳管線或其組合，所述奈米碳管線由複數奈米碳管構成。
  10. 如請求項1所述的奈米級微結構的製備方法，其中，所述預製層的材料為金屬、金屬氧化物、金屬硫化物或者非金屬氧化物。
  11. 如請求項1所述的奈米級微結構的製備方法，其中，所述蝕刻基板的方法為等離子蝕刻法或反應性離子蝕刻法。
  12. 如請求項1所述的奈米級微結構的製備方法，其中，所述微結構為條狀結構，所述微結構的尺寸大小為20奈米~150奈米。
  13. 一種奈米級微結構的製備方法，其包括：
    提供一奈米碳管結構，該奈米碳管結構包括複數有序排列的奈米碳管；
    在所述奈米碳管結構的表面設置一預製層，使每個奈米碳管表面的預製層的厚度為3奈米~50奈米，而得到一奈米碳管複合結構；
    提供一基板，在所述基板的表面預先沈積一過渡層；
    將所述奈米碳管複合結構設置於帶有過渡層的基板的表面形成一掩模層，該掩模層具有複數微孔，暴露所述過渡層的部份表面；以及
    依次幹法蝕刻所述過渡層以及基板，在所述基板的表面形成微結構。
  14. 如請求項13所述的奈米級微結構的製備方法，其中，所述過渡層通過電子束蒸鍍法、磁控濺射法或原子層沈積法將所述預製層沈積於所述基板的表面。
  15. 一種奈米級微結構的製備方法，其包括：
    提供一懸空設置的奈米碳管結構，該奈米碳管結構包括複數有序排列的奈米碳管；
    在所述奈米碳管結構中的每個奈米碳管表面形成一預製層，所述預製層的厚度為3奈米~50奈米，而得到一奈米碳管複合結構，所述奈米碳管複合結構具有複數通孔；
    將所述奈米碳管複合結構設置於一基板的表面形成一掩模層，該掩模層具有複數微孔，對應通孔位置處的基板暴露出來；以及
    對通孔位置處的基板進行幹法蝕刻，在所述基板的表面形成微結構。
TW103125401A 2014-06-27 2014-07-24 Method of making nanostructure TWI560140B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410295285.6A CN105336566B (zh) 2014-06-27 2014-06-27 一种纳米级微结构的制备方法

Publications (2)

Publication Number Publication Date
TW201600454A true TW201600454A (zh) 2016-01-01
TWI560140B TWI560140B (en) 2016-12-01

Family

ID=54929885

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103125401A TWI560140B (en) 2014-06-27 2014-07-24 Method of making nanostructure

Country Status (3)

Country Link
US (1) US9695506B2 (zh)
CN (1) CN105336566B (zh)
TW (1) TWI560140B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6559187B2 (ja) * 2016-07-01 2019-08-14 ツィンファ ユニバーシティ 単一分子検出用のキャリア及び単一分子検出装置
CN107561053B (zh) * 2016-07-01 2020-04-28 清华大学 一种单分子检测方法
CN107561052B (zh) * 2016-07-01 2020-04-28 清华大学 一种用于单分子检测的分子载体的制备方法
CN108132579B (zh) * 2016-12-01 2020-09-25 清华大学 光刻掩模板
CN108132582B (zh) * 2016-12-01 2020-06-09 清华大学 光刻掩模板
CN109427983B (zh) * 2017-08-30 2020-08-11 清华大学 有机发光二极管

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7563722B2 (en) * 2004-03-05 2009-07-21 Applied Nanotech Holdings, Inc. Method of making a textured surface
US7229909B2 (en) * 2004-12-09 2007-06-12 International Business Machines Corporation Integrated circuit chip utilizing dielectric layer having oriented cylindrical voids formed from carbon nanotubes
CN101497437B (zh) * 2008-02-01 2012-11-21 清华大学 碳纳米管复合膜的制备方法
CN101499328B (zh) 2008-02-01 2013-06-05 清华大学 绞线
CN101526683A (zh) * 2008-03-07 2009-09-09 北京京东方光电科技有限公司 Lcd基板的制造方法
TWI380949B (zh) * 2008-03-07 2013-01-01 Hon Hai Prec Ind Co Ltd 奈米碳管長線結構
TWI385809B (zh) * 2008-12-17 2013-02-11 Ind Tech Res Inst 表面織化的方法
US20110034008A1 (en) * 2009-08-07 2011-02-10 Nantero, Inc. Method for forming a textured surface on a semiconductor substrate using a nanofabric layer
CN103681356A (zh) * 2013-12-27 2014-03-26 上海集成电路研发中心有限公司 以碳纳米管为掩膜制备FinFET的方法
CN103641059B (zh) * 2013-12-30 2016-03-30 中国人民解放军国防科学技术大学 硅柱支撑的金属膜纳米结构阵列及其制备方法

Also Published As

Publication number Publication date
CN105336566A (zh) 2016-02-17
CN105336566B (zh) 2018-10-02
US9695506B2 (en) 2017-07-04
TWI560140B (en) 2016-12-01
US20150376777A1 (en) 2015-12-31

Similar Documents

Publication Publication Date Title
TWI557067B (zh) 一種奈米線陣列的製備方法
TW201600454A (zh) 一種奈米級微結構的製備方法
TWI679273B (zh) 疏水鏡子以及使用該疏水鏡子的汽車
TWI677478B (zh) 疏水窗戶以及使用該疏水窗戶的房子和汽車
TWI481554B (zh) 奈米結構的製備方法
TWI639881B (zh) 光刻掩模板及其製備方法
Ding et al. Transfer patterning of large-area graphene nanomesh via holographic lithography and plasma etching
US9365428B2 (en) Graphene nanoribbons and methods
TWI573892B (zh) 一奈米管膜的製備方法
TWI606008B (zh) 奈米管膜
TWI730216B (zh) 疏水膜
JP6538803B2 (ja) マイクロナノ構造体の製造方法
TWI673168B (zh) 疏水膜
TW201520163A (zh) 一種微結構層及發光二極管
US10606167B2 (en) Photolithography mask plate
TWI694002B (zh) 疏水窗戶以及使用該疏水窗戶的房子和汽車
TW201520164A (zh) 一種奈米級微結構的製備方法
JP6471205B2 (ja) フォトマスク及びその製造方法
TW201203306A (en) Transmission electron microscope grid and method for making same
Ren et al. Technologies to achieve carbon nanotube alignment