TW201547277A - 固體攝像裝置 - Google Patents

固體攝像裝置 Download PDF

Info

Publication number
TW201547277A
TW201547277A TW104105048A TW104105048A TW201547277A TW 201547277 A TW201547277 A TW 201547277A TW 104105048 A TW104105048 A TW 104105048A TW 104105048 A TW104105048 A TW 104105048A TW 201547277 A TW201547277 A TW 201547277A
Authority
TW
Taiwan
Prior art keywords
photoelectric conversion
transistor
voltage
conversion unit
pixel
Prior art date
Application number
TW104105048A
Other languages
English (en)
Inventor
Yoshitaka Egawa
Original Assignee
Toshiba Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Kk filed Critical Toshiba Kk
Publication of TW201547277A publication Critical patent/TW201547277A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H01L27/14605—Structural or functional details relating to the position of the pixel elements, e.g. smaller pixel elements in the center of the imager compared to pixel elements at the periphery
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14645—Colour imagers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/57—Control of the dynamic range
    • H04N25/59—Control of the dynamic range by controlling the amount of charge storable in the pixel, e.g. modification of the charge conversion ratio of the floating node capacitance
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/771—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising storage means other than floating diffusion
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/778—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising amplifiers shared between a plurality of pixels, i.e. at least one part of the amplifier must be on the sensor array itself

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

若藉由實施形態時，具備：畫素，其係在半導體基板上設置有蓄積被光電轉換之電荷的光電轉換部；光閘，其係從上述光電轉換部之光射入面之相反面控制上述光電轉換部之電位；電壓轉換部，其係將從上述光電轉換部讀出之訊號電荷轉換成電壓；及轉換電容控制部，其係控制上述電壓轉換部之轉換電容。

Description

固體攝像裝置 [相關申請案之參考]
本申請案享有於2014年6月9日申請的日本專利申請號2014-118335之優先權的權利，該日本專利申請的全部內容在本申請案中被援用。
本發明之實施形態係關於固體攝像裝置。
隨著固體攝像裝置之小型化及高畫質化的需求，朝向畫素之微細化。當朝向畫素之微細化時，朝向畫素之射入光量減少，尤其在低照度時，由於白點或或洩漏電流等所產生的畫質劣化變得顯著。
本發明所欲解決之課題係提供可以邊抑制畫質之劣化，邊謀求畫素之微細化的固體攝像裝置。
一實施形態的固體攝像裝置具備：畫素，其係在半導體基板上設置有蓄積被光電轉換之電荷的光電轉 換部；光閘，其係從上述光電轉換部之光射入面之相反面控制上述光電轉換部之電位；電壓轉換部，其係將從上述光電轉換部讀出之訊號電荷轉換成電壓；及轉換電容控制部，其係控制上述電壓轉換部之轉換電容。
另外之實施形態之固體攝像裝置具備：畫素，其設置有被設置在光射入面之第1光電轉換部和被設置在上述光射入面之相反面側之第2光電轉換部；和光閘，其係控制上述第2光電轉換部之電位。
再者，另外之實施形態之固體攝像裝置具備：畫素，其係在半導體基板設置蓄積被光電轉換之電荷的光電轉換部；光閘，其係從上述光電轉換部之光射入面之相反面控制上述光電轉換部之電位；及時序控制電路，其係根據上述畫素之射入光量來控制被施加至上述光閘之電壓。
若藉由上述構成之固體攝像裝置，可以邊抑制畫質之劣化，邊謀求畫素之微細化。
1‧‧‧畫素陣列部
2‧‧‧垂直掃描電路
3‧‧‧負載電路
4‧‧‧列ADC電路
5‧‧‧線記憶體
6‧‧‧水平掃描電路
7‧‧‧基準電壓產生電路
8‧‧‧時序控制電路
9‧‧‧切換控制部
11‧‧‧數位照相機
12‧‧‧照相機模組
13‧‧‧後段處理部
14‧‧‧攝像光學系統
15‧‧‧固體攝像裝置
16‧‧‧影像訊號處理器
17‧‧‧記憶部
18‧‧‧顯示部
PC‧‧‧畫素
PD‧‧‧光二極體
TRadr‧‧‧行選擇電晶體
TRamp‧‧‧放大電晶體
TRrst‧‧‧重置電晶體
FD1~FDm‧‧‧浮動擴散部
TPG‧‧‧光閘
TG‧‧‧讀出電晶體
Vlin1‧‧‧垂直訊號線
H1~H7‧‧‧擴散層
PD_Gr、PD_B、PD_R‧‧‧光電轉換部
TRmix‧‧‧切換電晶體
TRc‧‧‧結合電晶體
21‧‧‧照相機模組
22‧‧‧透鏡
23‧‧‧主反射鏡
24‧‧‧副反射鏡
25‧‧‧自動對焦
26‧‧‧透鏡
27‧‧‧稜鏡
28‧‧‧機械快門
29‧‧‧固體攝像裝置
30‧‧‧取景器
圖1為表示與第1實施形態有關之固體攝像裝置之概略構成的方塊圖。
圖2為表示圖1之固體攝像裝置之2畫素1單元構成中之拜耳排列之畫素的構成例之電路圖。
圖3(a)為表示圖2之畫素之構成例的剖面圖，圖3(b)為圖3(a)之構成例中之電位分佈的圖示。
圖4(a)為表示圖3(a)之構成之低照度時之狀態的剖面圖，圖4(b)為表示圖4(a)之狀態之電位分佈的圖示。
圖5(a)為表示圖3(a)之構成之高照度時之狀態的剖面圖，圖5(b)為表示圖5(a)之狀態之電位分佈的圖示。
圖6為表示與第2實施形態有關之固體攝像裝置之2畫素1單元構成中之橫2×縱4畫素分之畫素之構成例的電路圖。
圖7(a)為表示圖6之畫素之第1讀出動作時之各部之電壓波形的時序圖，圖7(b)為表示圖6之畫素之第2讀出動作時之各部之電壓波形的時序圖。
圖8為表示與第3實施形態有關之固體攝像裝置之2畫素1單元構成中之拜耳排列之畫素的構成例之電路圖。
圖9(a)為表示圖8之畫素之構成例的剖面圖，圖9(b)為圖9(a)之構成例中之電位分佈的圖示。
圖10(a)為表示圖9(a)之構成之低照度時之狀態的剖面圖，圖10(b)為表示圖10(a)之狀態之電位分佈的圖示。
圖11(a)為表示圖9(a)之構成之高照度時之狀態的剖面圖，圖11(b)為表示圖11(a)之狀態之電位分佈的圖示。
圖12(a)為表示圖8之畫素之第1讀出動作時 之各部之電壓波形的時序圖，圖12(b)為表示圖8之畫素之第2讀出動作時之各部之電壓波形的時序圖。
圖13為表示與第4實施形態有關之固體攝像裝置之概略構成的方塊圖。
圖14為表示圖13之畫素之讀出動作時之各部之電壓波形的時序圖。
圖15(a)為表示與第5實施形態有關之固體攝像裝置之畫素之構成例的剖面圖，圖15(b)為圖15(a)之構成例中之電位分佈的圖示。
圖16(a)為表示圖15(a)之構成之電荷積蓄時之狀態的剖面圖，圖16(b)為表示圖15(a)之狀態之電位分佈的圖示。
圖17為表示圖15(a)之畫素之讀出動作時之各部之電壓波形的時序圖。
圖18(a)為表示適用於與第6實施形態有關之固體攝像裝置的切換電晶體之構成例的電路圖，圖18(b)為表示圖18(a)之切換電晶體之佈局構成例的俯視圖。
圖19為表示與第7實施形態有關之固體攝像裝置之2畫素1單元構成中之橫1×縱4畫素分之畫素之構成例的電路圖。
圖20為表示與第8實施形態有關之固體攝像裝置之2畫素1單元構成中之橫1×縱4畫素分之畫素之構成例的電路圖。
圖21為表示與第9實施形態有關之固體攝像 裝置之2畫素1單元構成中之橫1×縱4畫素分之畫素之構成例的電路圖。
圖22為表示與第10實施形態有關之固體攝像裝置之2畫素1單元構成中之橫1×縱4畫素分之畫素之構成例的電路圖。
圖23(a)為表示適用於與第11實施形態有關之固體攝像裝置的切換電晶體之構成例的電路圖，圖23(b)為表示圖23(a)之切換電晶體之佈局構成例的俯視圖。
圖24(a)為表示適用於與第12實施形態有關之固體攝像裝置的切換電晶體之構成例的電路圖，圖24(b)為表示圖24(a)之切換電晶體之佈局構成例的俯視圖。
圖25(a)為表示適用於與第13實施形態有關之固體攝像裝置的切換電晶體之構成例的電路圖，圖25(b)為表示圖25(a)之切換電晶體之佈局構成例的俯視圖。
圖26(a)為表示適用於與第14實施形態有關之固體攝像裝置的切換電晶體之構成例的電路圖，圖26(b)為表示圖26(a)之切換電晶體之佈局構成例的俯視圖。
圖27(a)為表示適用於與第15實施形態有關之固體攝像裝置的2畫素1單元構成中之橫1×縱4畫素分之畫素之構成例的電路圖，圖27(b)為表示圖27(a)之分 割電晶體之佈局構成例的俯視圖。
圖28(a)為表示適用於與第16實施形態有關之固體攝像裝置的2畫素1單元構成中之橫1×縱4畫素分之畫素之構成例的電路圖，圖28(b)為表示圖28(a)之分割電晶體之佈局構成例的俯視圖。
圖29為表示圖28之畫素之第1讀出動作時之各部之電壓波形的時序圖。
圖30為表示圖28之畫素之第2讀出動作時之各部之電壓波形的時序圖。
圖31為表示圖28之畫素之第3讀出動作時之各部之電壓波形的時序圖。
圖32為表示適用與第17實施形態有關之固體攝像裝置之數位照相機之概略構成的方塊圖。
圖33為表示適用與第18實施形態有關之固體攝像裝置之數位照相機之概略構成的剖面圖。
若藉由本發明之一個實施形態時，具備：畫素，其係在半導體基板上設置有蓄積被光電轉換之電荷的光電轉換部；光閘，其係從上述光電轉換部之光射入面之相反面控制上述光電轉換部之電位；電壓轉換部，其係將從上述光電轉換部讀出之訊號電荷轉換成電壓；及轉換電容控制部，其係控制上述電壓轉換部之轉換電容。
以下，參照附件圖面，詳細說明與實施形態 有關之固體攝像裝置。並且，並不藉由該些實施形態限定本發明。
(第1實施形態)
圖1為表示與第1實施形態有關之固體攝像裝置之概略構成的方塊圖。並且，該固體攝像裝置可以使用背面照射型CMOS感測器。
在圖1中，於固體攝像裝置設置有畫素陣列部1。在畫素陣列部1中，於行方向RD及列方向CD上僅以m(m為正的整數)行×(n為正的整數)列的量呈矩陣狀地配置有設置有蓄積進行光電轉換後之電荷之光電轉換部的畫素PC。並且，光電轉換部可以使用光二極體。在此，在各畫素PC之光電轉換部之光射入面之相反面設置有光閘TPG。光閘TPG可以控制光電轉換部之光射入面之相反面之電位。再者，在該畫素陣列部1中，於行方向RD，設置有進行畫素PC之讀出控制的水平控制線Hlin，在列方向CD，設置有傳送從畫素PC被讀出之訊號的垂直訊號線Vlin。並且，畫素PC可以構成由兩個綠色用畫素Gr、Gb和1個紅色用畫素R和1個藍色用畫素B所構成之拜耳(Bayer)排列。
再者，在固體攝像裝置，設置有在垂直方向掃描成為讀出對象之畫素PC的垂直掃描電路2、藉由在與畫素PC之間進行源極隨耦動作，從畫素PC朝向垂直訊號線Vlin按照每列讀出畫素訊號的負載電路3、實施用 以僅抽出各畫素PC之訊號成分的CDS處理，並且轉換成數位訊號的列ADC電路4、在每列記憶利用列ADC電路4所檢測出之各畫素PC之訊號成分的線記憶體5、在水平方向掃描成為讀出對象之畫素PC的水平掃描電路6、對列ADC電路4輸出基準電壓VREF之基準電壓產生電路(DAC)7及控制各畫素PC之讀出或蓄積之時序的時序控制電路8。在此，時序控制電路8可以各畫素PC之光電轉換部之射入光量小之時比起大於時，光電轉換部之電位較淺之方式，來控制光閘TPG之電壓。並且，在時序控制電路8被輸入主時脈MCK。基準電壓VREF可以使用斜波。
而且，利用垂直掃描電路2以每次一條在垂直方向掃描畫素PC，依此在行方向RD選擇畫素PC。而且，在負載電路3中，藉由在與其畫素PC之間按照每列進行源極隨耦動作，從畫素PC被讀出之畫素訊號經垂直訊號線Vlin被傳送，被送往列ADC電路4。再者，在基準電壓產生電路7中，設定斜波當作基準電壓VREF，被送往至列ADC電路4。而且，在列ADC電路4中，進行時脈之計數動作直至從畫素PC被讀出之訊號位準和重置位準與斜波之位準一致，依此被轉換成數位訊號。藉由取得此時之訊號位準和重置位準之差量，利用CDS檢測出各畫素PC之訊號成分，經由線記憶體5當作輸出訊號Sout被輸出。
在此，可以在低照度時，以各畫素PC之光電 轉換部之電位變淺之方式來控制光閘TPG之電壓，於高照度時，以各畫素PC之光電轉換部之電位變深之方式來控制光閘TPG之電壓。因此，於低照度時，可以將各畫素PC之光電轉換部之表面側予以釘扎(pinning)，可以降低由於白點或洩漏電流等所產生的畫質劣化。於高照度時，由於可以增大各畫素PC之電荷蓄積電容，並可以增大各畫素PC之飽和電子數，故可以降低由於光射雜訊所產生的畫質劣化。
圖2為表示圖1之固體攝像裝置之2畫素1單元構成中之橫2×縱2畫素分之畫素的構成例之電路圖。
圖2中，在拜耳排列BH中，相對於綠色用畫素Gr設置有光電轉換部PD_Gr，相對於藍色用畫素B設置有光電轉換部PD_B，相對於紅色用畫素R設置有光電轉換部PD_R，相對於綠色用畫素Gb設置有光電轉換部PD_Gb。在光電轉換部PD_Gr設置有光閘TPGgr，在光電轉換部PD_B設置有光閘TPGb，在光電轉換部PD_R設置有光閘TPGr，在光電轉換部PD_Gb設置有光閘TPGgb。再者，在拜耳排列BH，設置有行選擇電晶體TRadrA、TRadrB、放大電晶體TRampA、TRampB、重置電晶體TRrstA、TRrstB及讀出電晶體TGgr、TGb、TGr、TGgb。再者，在放大電晶體TRampA和重置電晶體TRrstA和讀出電晶體TGgr、TGb之連接點形成有浮動擴散部FDA以作為電壓轉換部。在放大電晶體TRampB和重置電晶體TRrstB 和讀出電晶體TGr、TGgb之連接點形成有浮動擴散部FDB以作為電壓轉換部。在此，藉由以光電轉換部PD_Gr、PD_B共有浮動擴散部FDA，構成2畫素1單元，以光電轉換部PD_R、PD_Gb共有浮動擴散部FDB，構成2畫素1單元。
而且，光電轉換部PD_Gr經讀出電晶體TGgr被連接於浮動擴散部FDA，光電轉換部PD_B經讀出電晶體TGb被連接於浮動擴散部FDA。放大電晶體TRampA之閘極被連接於浮動擴散部FDA，放大電晶體TRampA之汲極經行選擇電晶體TRadrA被連接於電源電位VDD，放大電晶體TRampA之源極被連接於垂直訊號線Vlin1。再者，浮動擴散部FDA係經重置電晶體TRrstA被連接於電源電位VDD。
光電轉換部PD_R經讀出電晶體TGr被連接於浮動擴散部FDB，光電轉換部PD_Gb經讀出電晶體TGgb被連接於浮動擴散部FDB。放大電晶體TRampB之閘極被連接於浮動擴散部FDB，放大電晶體TRampB之汲極經行選擇電晶體TRadrB被連接於電源電位VDD，放大電晶體TRampB之源極被連接於垂直訊號線Vlin2。再者，浮動擴散部FDB係經重置電晶體TRrstB被連接於電源電位VDD。並且，在行選擇電晶體TRadrA、TRadrB、重置電晶體TRrstA、TRrstB及讀出電晶體TGgr、TGb、TGr、TGgb之閘極TPGgr、TPGb、TPGr、TPGgb可以經水平控制線Hlin輸入訊號。
圖3(a)為表示圖2之畫素之構成例的剖面圖，圖3(b)為表示圖3(a)之構成例中之電位分佈之圖示，圖4(a)為表示圖3(a)之構成之低照度時之狀態的剖面圖，圖4(b)為表示圖4(a)之狀態之電位分佈(最深的電位剖面)的圖示，圖5(a)為表示圖3(a)之構成之高照度時之狀態的剖面圖，圖5(b)為表示圖5(a)之狀態之電位分佈(最深的電位剖面)的圖示。並且，從圖3(a)至圖5(a)中，表示圖1之藍色用畫素B之概略構成。
在圖3(a)中，在半導體層H0之表面上形成絕緣膜Z1，在半導體層H0之背面上形成有絕緣膜Z2。並且，半導體層H0之材料可以從例如Si、Ge、SiGe、SiC、SiSn、PbS、GaAs、InP、InGaAsP、GaP、GaN及ZnSe等選擇。絕緣膜Z1、Z2之材料可以使用例如氧化矽膜。藉由從半導體層H0之表面跨到背面形成擴散層H1，形成光電轉換部PD_B。在擴散層H1之背面側形成有釘扎層H4。藉由在半導體層H0之表面側與擴散層H1間隔開形成擴散層H2，形成有浮動擴散部FDA。再者，在半導體層H0之表面側形成與擴散層H2間隔開形成擴散層H3，擴散層H3被連接於電源電位VDD。並且，半導體層H0可以設定成p型。擴散層H1可以設定成n-型。擴散層H2、H3可以設定成n+型。釘扎層H4可以設定成p+型。藉由在擴散層H1上隔著絕緣膜Z1形成閘極電極G1，形成有光閘TPGb。藉由在擴散層H1、H2間隔著絕緣膜Z1形成閘極電極G2，形成有讀出電晶體TGb。並且，即使 在閘極G1、G2間設置1μm以下之間隔亦可，即使閘極電極G1、G2之端部重疊亦可。藉由在擴散層H2、H3上隔著絕緣膜Z1形成閘極電極G3，形成有重置電晶體TRrstA。並且，閘極電極G1~G3之材料即使例如使用多晶矽亦可，即使使用Cu、Al、W等之金屬亦可。在擴散層H1之背面側隔著絕緣膜Z2形成藍色濾光器FB，在藍色濾光器FB上形成有微透鏡ML。
而且，以微透鏡ML被聚光的射入光LI利用藍色濾色器FB選擇藍色光，射入至擴散層H1。而且，如圖4(a)及圖5(a)所示般，射入光LI在擴散層H1被轉換成電荷e，被蓄積於擴散層H1。並且，藉由以金屬等之反射率高之材料形成閘極電極G1，可以藉由光閘TPGb使射入至擴散層H1之射入光LI予以反射，並可以提升射入光LI之利用效率。
在此，於低照度時，如圖3(b)及圖4(b)所示般，可以以光電轉換部PD_B之電位變淺之方式，將光閘TPGb之電壓設定成VPG_L。此時，光閘TPGb之電壓VPG_L可以設定成0V或-1~-2V。依此，可以在光電轉換部PD_B之表面側形成p+型之釘扎層H5，並可以降低由於白點或洩漏電流等所產生的畫質劣化。
另外，於高照度時，如圖3(b)及圖5(b)所示般，可以以光電轉換部PD_B之電位變淺之方式，將光閘TPGb之電壓設定成VPG_H。此時，光閘TPGb之電壓VPG_H可以設定成3~5V。依此，由於可以增大光電轉 換部PD_B之電荷蓄積電容，並可增大光電轉換部PD_B之飽和電子數，故可以降低由於光射雜訊所產生的畫質劣化。
並且，於中照度時，即使以光電轉換部PD_B之電位成為中間位準之方式，控制光閘TPGb之電壓VPG_M亦可。此時，光閘TPGb之電壓VPG_M可以設定成1~3V。依此，可以使由於白點或洩漏電流所產生的畫質劣化和由於光射雜訊所產生的畫質劣化平衡。
(第2實施形態)
圖6為表示與第2實施形態有關之固體攝像裝置之2畫素1單元構成中之橫2×縱4畫素分之畫素之構成例的電路圖。
在圖6中，該固體攝像裝置係在畫素PC間設置有切換將以畫素所生成之電荷轉換成電壓之電壓轉換部之電容的切換電晶體TRmixA、TRmixB。切換電晶體TRmixA、TRmixB可以設置在與列方向CD相鄰接之畫素PC間。當將在複數之畫素PC共有將蓄積於畫素PC之電荷轉換成電壓之電壓轉換部的畫素構成稱為單元時，即使切換電晶體TRmixA、TRmixB設置在單元間亦可。
在此，於低照度時，以各畫素PC之光電轉換部之電位變淺之方式，控制光閘TPG之電壓，且可以使切換電晶體TRmixA、TRmixB斷開。依此，由於可以使各畫素PC之光電轉換部之表面側釘扎，可降低由於白點 或洩漏電流等所造成的畫質劣化，並且可以縮小將蓄積於畫素PC之電荷轉換成電壓的電壓轉換部之電容，並可以提升將電荷轉換至電壓之轉換增益，故可以提升SN比。此時，當將電壓轉換部之電容設為Cfd，將被蓄積於電壓轉換部之電荷量設為Qsig，將藉由電壓轉換部被轉換之電壓設為Vsig時，可以以Vsig=Qsig/Cfd表示。
於高照度時，以各畫素PC之光電轉換部之電位變深之方式，控制光閘TPG之電壓，且可以使切換電晶體TRmixA、TrmixB導通。依此，可增大光電轉換部之電荷蓄積電容，並且可以將電壓轉換部之飽和電子數增大至兩倍以上，可以增大動態範圍。
以下，針對切換電晶體TRmixA、TRmixB之連接關係予以具體性說明。在此，設為以在列方向CD相鄰接之方式配置有拜耳排列BH1、BH2者。
在拜耳排列BH1中，相對於綠色用畫素Gr設置有光電轉換部PD_Gr1，相對於藍色用畫素B設置有光電轉換部PD_B1，相對於紅色用畫素R設置有光電轉換部PD_R1，相對於綠色用畫素Gb設置有光電轉換部PD_Gb1。在光電轉換部PD_Gr1設置有光閘TPGgr1，在光電轉換部PD_B1設置有光閘TPGb1，在光電轉換部PD_R1設置有光閘TPGr1，在光電轉換部PD_Gb1設置有光閘TPGgb1。再者，在拜耳排列BH1，設置有行選擇電晶體TRadrA1、TRadrB1、放大電晶體TRampA1、TRampB1、重置電晶體TRrstA1、TRrstB1及讀出電晶體 TGgr1、TGb1、TGr1、TGgb1。再者，在放大電晶體TRampA1和重置電晶體TRrstA1和讀出電晶體TGgr1、TGb1之連接點形成有浮動擴散部FDA1以作為電壓轉換部。在放大電晶體TRampB1和重置電晶體TRrstB1和讀出電晶體TGr1、TGgb1之連接點形成有浮動擴散部FDB1以作為電壓轉換部。
而且，光電轉換部PD_Gr1經讀出電晶體TGgr1被連接於浮動擴散部FDA1，光電轉換部PD_B1經讀出電晶體TGb1被連接於浮動擴散部FDA1。放大電晶體TRampA1之閘極被連接於浮動擴散部FDA1，放大電晶體TRampA1之汲極經行選擇電晶體TRadrA1被連接於電源電位VDD，放大電晶體TrampA1之源極被連接於垂直訊號線Vlin1。再者，浮動擴散部FDA1係經重置電晶體TRrstA1被連接於電源電位VDD。
光電轉換部PD_R1經讀出電晶體TGr1被連接於浮動擴散部FDB1，光電轉換部PD_Gb1經讀出電晶體TGgb1被連接於浮動擴散部FDB1。放大電晶體TRampB1之閘極被連接於浮動擴散部FDB1，放大電晶體TRampB1之汲極經行選擇電晶體TRadrB1被連接於電源電位VDD，放大電晶體TRampB1之源極被連接於垂直訊號線Vlin2。再者，浮動擴散部FDB1係經重置電晶體TRrstB1被連接於電源電位VDD。
在拜耳排列BH2中，相對於綠色用畫素Gr設置有光電轉換部PD_Gr2，相對於藍色用畫素B設置有光 電轉換部PD_B2，相對於紅色用畫素R設置有光電轉換部PD_R2，相對於綠色用畫素Gb設置有光電轉換部PD_Gb2。在光電轉換部PD_Gr2設置有光閘TPGgr2，在光電轉換部PD_B2設置有光閘TPGb2，在光電轉換部PD_R2設置有光閘TPGr2，在光電轉換部PD_Gb2設置有光閘TPGgb2。再者，在拜耳排列BH2，設置有行選擇電晶體TRadrA2、TRadrB2、放大電晶體TRampA2、TRampB2、重置電晶體TRrstA2、TRrstB2及讀出電晶體TGgr2、TGb2、TGr2、TGgb2。再者，在放大電晶體TRampA2和重置電晶體TRrstA2和讀出電晶體TGgr2、TGb2之連接點形成有浮動擴散部FDA2以作為電壓轉換部。在放大電晶體TrampB2和重置電晶體TRrstB2和讀出電晶體TGgr2、TGb2之連接點形成有浮動擴散部FDB2以作為電壓轉換部。
而且，光電轉換部PD_Gr2經讀出電晶體TGgr2被連接於浮動擴散部FDA2，光電轉換部PD_B2經讀出電晶體TGb2被連接於浮動擴散部FDA2。放大電晶體TrampA2之閘極被連接於浮動擴散部FDA2，放大電晶體TRampA2之汲極經行選擇電晶體TRadrA2被連接於電源電位VDD，放大電晶體TRampA2之源極被連接於垂直訊號線Vlin1。再者，浮動擴散部FDA2係經重置電晶體TRrstA2被連接於電源電位VDD。
光電轉換部PD_R2經讀出電晶體TGr2被連接於浮動擴散部FDB2，光電轉換部PD_Gb2經讀出電晶 體TGgb2被連接於浮動擴散部FDB2。放大電晶體TRampB2之閘極被連接於浮動擴散部FDB2，放大電晶體TRampB2之汲極經行選擇電晶體TRadrB2被連接於電源電位VDD，放大電晶體TRampB2之源極被連接於垂直訊號線Vlin2。再者，浮動擴散部FDB2係經重置電晶體TRrstB2被連接於電源電位VDD。並且，在行選擇電晶體TRadrA1、TRadrB1、TRadrA2、TRadrB2、重置電晶體TRrstA1、TRrstB1、TRrstA2、TRrstB2及讀出電晶體TGgr1、TGb1、TGr1、TGgb1、TGgr2、TGb2、TGr2、TGgb2之閘極可以經水平控制線Hlin輸入訊號。
浮動擴散部FDA1、FDA2經切換電晶體TRmixA而互相連接，浮動擴散部FDB1、FDB2經切換電晶體TRmixB而互相連接。
圖7(a)為表示圖6之畫素之第1讀出動作時之各部之電壓波形的時序圖，圖7(b)為表示圖6之畫素之第2讀出動作時之各部之電壓波形的時序圖。並且，在圖(a)及圖7(b)中之例中，針對圖6之光電轉換部PD_B1之讀出動作予以表示。
在圖7(a)中，該第1讀出動作係藉由切換電晶體TRmixA被導通，浮動擴散部FDA1、FDA2互相結合。再者，於電荷蓄積時，光閘TPG之電壓被設定成VPG_H。
而且，藉由讀出電晶體TGb1被導通，光電轉換部PD_B1之殘留電荷被排出至浮動擴散部FDA1。之後，藉由讀出電晶體TGb1被斷開，開始在光電轉換部PD_B1蓄 積訊號電荷。而且，藉由重置電晶體TRrstA1被導通，於浮動擴散部FDA1之電荷被排出之後，重置電晶體TRrstA1被斷開。
接著，於讀出電晶體TGb1斷開時，藉由行選擇電晶體TRadrA1被導通，放大電晶體TRampA1進行源極隨耦動作，因應浮動擴散部FDA1之黑位準之電荷的電壓被讀出至垂直訊號線Vlin1。而且，根據此時之垂直訊號線Vlin1之電壓檢測出黑位準之畫素訊號Srst1。之後，藉由讀出電晶體TGb1被導通，光電轉換部PD_B1之訊號電荷被讀出至浮動擴散部FDA1。而且，藉由放大電晶體TRampA1進行源極隨耦動作，因應浮動擴散部FDA1之訊號位準之電荷的電壓被讀出至垂直訊號線Vlin1。而且，根據此時之垂直訊號線Vlin1之電壓檢測出訊號位準之畫素訊號Ssig1。而且，藉由取得訊號位準之畫素訊號Ssig1和黑位準之畫素訊號Srst1的差量，檢測出因應被蓄積於光電轉換部PD_B1之電荷的訊號成分。此時，光電轉換部PD_B1之蓄積時間成為TM1。再者，黑位準之畫素訊號Srst1和訊號位準之畫素訊號Ssig1與水平同步訊號HG同步依序被讀出。並且，為了形成從光電轉換部PD_B朝浮動擴散部FDA1之電位坡度，於讀出電晶體TGb1從導通移行至斷開之時，即使光閘TPGb1之電壓暫時性地下降亦可。
在此，在第1讀出動作係利用光閘TPG使光電轉換部PD_B1之電位變深，可以利用切換電晶體 TRmixA結合浮動擴散部FDA1、FDA2，並可以增加畫素PC之飽和電子數。
另外，在圖7(b)中，該第2讀出動作係藉由切換電晶體TRmixA被斷開，浮動擴散部FDA1、FDA2互相分離。再者，於電荷蓄積時，光閘TPG之電壓被設定成VPG_L。
而且，藉由讀出電晶體TGb1被導通，光電轉換部PD_B1之殘留電荷被排出至浮動擴散部FDA1。之後，藉由讀出電晶體TGb1被斷開，開始在光電轉換部PD_B蓄積訊號電荷。而且，藉由重置電晶體TRrstA1被導通，於浮動擴散部FDA1之電荷被排出之後，重置電晶體TRrstA1被斷開。
接著，於讀出電晶體TGb1斷開時，藉由行選擇電晶體TRadrA1被導通，放大電晶體TRampA1進行源極隨耦動作，因應浮動擴散部FDA1之黑位準之電荷的電壓被讀出至垂直訊號線Vlin1。而且，根據此時之垂直訊號線Vlin1之電壓檢測出黑位準之畫素訊號Srst2。之後，藉由讀出電晶體TGb1被導通，光電轉換部PD_B1之訊號電荷被讀出至浮動擴散部FDA1。而且，藉由放大電晶體TRampA1進行源極隨耦動作，因應浮動擴散部FDA1之訊號位準之電荷的電壓被讀出至垂直訊號線Vlin1。而且，根據此時之垂直訊號線Vlin1之電壓檢測出位準之畫素訊號Ssig2。而且，藉由取得訊號位準之畫素訊號Ssig2和黑位準之畫素訊號Srst2的差量，檢測出因 應被蓄積於光電轉換部PD_B1之電荷的訊號成分。此時，光電轉換部PD_B1之蓄積時間成為TM2。並且，為了形成從光電轉換部PD_B之背面側朝表面側之電位坡度，於讀出電晶體TGb1從斷開移行至導通之時，即使光閘TPGb1之電壓暫時性地下降亦可。
在此，第2讀出動作係可以利用光閘TPG使光電轉換部PD_B1之電位變淺，並且利用切換電晶體TRmixA分離浮動擴散部FDA1、FDA2，並可以降低由於白點或洩漏電流等所產生之畫質劣化，並且可以提升SN比。
(第3實施形態)
圖8為表示與第3實施形態有關之固體攝像裝置之2畫素1單元構成中之拜耳排列之畫素的構成例之電路圖。在該固體攝像裝置中，設置有拜耳排列BH’以取代圖2之拜耳排列BH。在拜耳排列BH’中，設置有光電轉換部PDd_Grd、PDu_Gru以作為光電轉換部PD_Gr，設置有光電轉換部PDd_Bd、PDu_Bu以作為光電轉換部PD_B，設置有光電轉換部PDd_Rd、PDu_Ru以作為光電轉換部PD_R，設置有光電轉換部PDd_Gbd、PDu_Gbu以作為光電轉換部PD_Gb。在光電轉換部PDd_Grd設置有光閘TPGgr，在光電轉換部PDd_Bd設置有光閘TPGb，在光電轉換部PDd_Rd設置有光閘TPGr，在光電轉換部PDd_Gbd設置有光閘TPGgb。
圖9(a)為表示圖8之畫素之構成例的剖面圖，圖9(b)為表示圖9(a)之構成例中之電位分佈之圖示，圖10(a)為表示圖9(a)之構成之低照度時之狀態的剖面圖，圖10(b)為表示圖10(a)之狀態之電位分佈的圖示，圖11(a)為表示圖9(a)之構成之高照度時之狀態的剖面圖，圖11(b)為表示圖11(a)之狀態之電位分佈的圖示。並且，從圖9(a)至圖11(a)中，表示圖1之藍色用畫素B之概略構成。
在圖9(a)中，該構成例設置有擴散層H6、H7以取代圖3(a)之擴散層H1。擴散層H6被配置在半導體層H0之表面側，擴散層H7被配置在半導體層H0之背面側。再者，擴散層H6、H7被配置成重疊。在此，可以以從半導體層H0之背面側到表面側形成電位坡度之方式，設定擴散層H6、H7之雜質濃度。再者，可以以飽和電子數增大之方式，擴散層H6使電位變深，並以洩漏電流減少之方式，擴散層H7使電位變淺。例如，擴散層H6可以設定成n型，擴散層H7可以設定成n-型。
而且，以微透鏡ML被聚光的射入光LI利用藍色濾色器FB選擇藍色光，射入至擴散層H6、H7。而且，如圖10(a)及圖11(a)所示般，射入光LI在擴散層H6、H7被轉換成電荷e，被蓄積於擴散層H6、H7。
在此，於低照度時及中照度時，如圖9(b)及圖10(b)所示般，可以以光電轉換部PD_Bd之電位變淺之方式，將光閘TPGb之電壓設定成VPG_L，在光電轉換部 PDd_Bd、PDu_Bu形成電位障。而且，於低照度時，可以於排出被蓄積於光電轉換部PDd_Bd之電荷e之後，讀出被蓄積於光電轉換部PDu_Bu之電荷e。依此，可以降低於訊號檢測時由於白點或洩漏電流等所引起之電荷之影響，並可以降低由於白點或洩漏電流等所產生的畫質劣化。於中照度時，可以加算被蓄積於光電轉換部PDd_Bd、PDu_Bu之電荷e而予以讀出。依此，可以一面抑制飽和電子數減少，一面降低由於白點或洩漏電流等所產生的畫質劣化。
另外，於高照度時，如圖9(b)及圖11(b)所示般，可以以光電轉換部PDd_B之電位變深之方式，將光閘TPGb之電壓設定成VPG_H，形成從光電轉換部PDu_Bu朝向光電轉換部PDd_Bd之電位坡度。依此，可以結合光電轉換部PDd_Bd、PDu_Bu之電容，並可以增大畫素PC之飽和電子數。
圖12(a)為表示圖8之畫素之第1讀出動作時之各部之電壓波形的時序圖，圖12(b)為表示圖8之畫素之第2讀出動作時之各部之電壓波形的時序圖。並且，在圖12(a)及圖12(b)中之例中，針對圖8之光電轉換部PDd_Bd、PDu_Bu之讀出動作予以表示。第1讀出動作可適用於中照度時，第2讀出動作可適用於低照度時。於高照度時，可適用圖7(a)之時序圖。在圖12(a)中，該第1讀出動作係於電荷蓄積時，光閘TPGb之電壓被設定成VPG_L。
而且，藉由讀出電晶體TGb被導通，光電轉換部PDd_Bd、PDu_Bu之殘留電荷被排出至浮動擴散部FDA。之後，藉由讀出電晶體TGb被斷開，開始在光電轉換部PDd_Bd、PDu_Bu蓄積訊號電荷。而且，藉由重置電晶體TRrstA被導通，於浮動擴散部FDA之電荷被排出之後，重置電晶體TRrstA被斷開。
接著，於讀出電晶體TGb斷開時，藉由行選擇電晶體TRadrA被導通，放大電晶體TRampA進行源極隨耦動作，因應浮動擴散部FDA之黑位準之電荷的電壓被讀出至垂直訊號線Vlin1。而且，根據此時之垂直訊號線Vlin1之電壓檢測出黑位準之畫素訊號Srst3。之後，藉由讀出電晶體TGb被導通，光電轉換部PDd_Bd、PDu_Bu之訊號電荷被讀出浮動擴散部FDA。而且，藉由放大電晶體TRampA進行源極隨耦動作，因應浮動擴散部FDA之訊號位準之電荷的電壓被讀出至垂直訊號線Vlin1。而且，根據此時之垂直訊號線Vlin1之電壓檢測出訊號位準之畫素訊號Ssig3。而且，藉由取得訊號位準之畫素訊號Ssig3和黑位準之畫素訊號Srst3的差量，檢測出因應被蓄積於光電轉換部PDd_Bd、PDu_Bu之電荷的訊號成分。此時，光電轉換部PD_B1之蓄積時間成為TM3。並且，為了形成從光電轉換部PD_Bu朝向光電轉換部PDd_Bd之電位坡度，於讀出電晶體TGb從斷開移行至導通之時，即使光閘TPGb之電壓暫時性地下降亦可。
另外，在圖12(b)中，該第2讀出動作係於電 荷蓄積時，光閘TPGb之電壓被設定成VPG_L。
而且，藉由讀出電晶體TGb被導通，光電轉換部PDd_Bd、PDu_Bu之殘留電荷被排出至浮動擴散部FDA。之後，藉由讀出電晶體TGb被斷開，開始在光電轉換部PDd_Bd、PDu_Bu蓄積訊號電荷。而且，藉由重置電晶體TRrstA被導通，於浮動擴散部FDA之電荷被排出之後，重置電晶體TRrstA被斷開。
之後，藉由讀出電晶體TGb被導通，被蓄積於光電轉換部PDd_Bd之電荷被排出至浮動擴散部FDA。之後，於讀出電晶體TGb被斷開之後，藉由重置電晶體TRrstA被導通，浮動擴散部FDA之電荷被排出，重置電晶體TRrstA被斷開。
接著，於讀出電晶體TGb斷開時，藉由行選擇電晶體TRadrA被導通，放大電晶體TRampA進行源極隨耦動作，因應浮動擴散部FDA之黑位準之電荷的電壓被讀出至垂直訊號線Vlin1。而且，根據此時之垂直訊號線Vlin1之電壓檢測出黑位準之畫素訊號Srst4。之後，藉由讀出電晶體TGb被導通，光電轉換部PDu_Bu之訊號電荷被讀出至浮動擴散部FDA。而且，藉由放大電晶體TRampA進行源極隨耦動作，因應浮動擴散部FDA之訊號位準之電荷的電壓被讀出至垂直訊號線Vlin1。而且，根據此時之垂直訊號線Vlin1之電壓檢測出訊號位準之畫素訊號Ssig4。而且，藉由取得訊號位準之畫素訊號Ssig4和黑位準之畫素訊號Srst4的差量，檢測出因應被蓄積於 光電轉換部PDu_Bu之電荷的訊號成分。此時，光電轉換部PDu_Bu之蓄積時間成為TM4。並且，為了形成從光電轉換部PDu_Bu朝向光電轉換部PDd_Bd之電位坡度，於讀出電晶體TGb從斷開移行至導通之時，即使光閘TPGb之電壓暫時性地下降亦可。
在此，第2讀出動作係於排出被蓄積於洩漏電流大的光電轉換部PDd_Bd的電荷之後，可以讀出蓄積於洩漏電流小的光電轉換部PDu_Bu之電荷，可以降低由於白點或洩漏電流等所產生的畫質劣化。
(第4實施形態)
圖13為表示與第4實施形態有關之固體攝像裝置之概略構成的方塊圖。
在圖13中，該固體攝像裝置係設置有線記憶體5L、5S以取代圖1之線記憶體5。再者，該固體攝像裝置之畫素PC可以使用圖8之構成。而且，例如光電轉換部PDd_Grd、PDd_Bd、PDd_Rd、PDd_Gbd之蓄積時間被設定成較光電轉換部PDu_Gru、PDu_Bu、PDu_Ru、PDu_Gbu之蓄積時間短。
而且，利用垂直掃描電路2以每次一條在垂直方向掃描畫素PC，依此在行方向RD選擇畫素PC，從光電轉換部PDd_Grd、PDd_Bd、PDd_Rd、PDd_Gbd讀出訊號。而且，在負載電路3中，在與其畫素PC之間按每列進行源極隨耦動作，依此從光電轉換部PDd_Grd、 PDd_Bd、PDd_Rd、PDd_Gbd被讀出之畫素訊號經垂直訊號線Vlin被傳送，被送至列ADC電路4。而且，在列ADC電路4中，進行時脈之計數動作直至從光電轉換部PDd_Grd、PDd_Bd、PDd_Rd、PDd_Gbd被讀出之訊號位準和重置位準與斜波之位準一致，依此被轉換成數位訊號。藉由取得此時之訊號位準和重置位準之差量，利用CDS檢測出光電轉換部PDd_Grd、PDd_Bd、PDd_Rd、PDd_Gbd之訊號成分，經線記憶體5S作為輸出訊號SSout被輸出。
再者，接續於來自光電轉換部PDd_Grd、PDd_Bd、PDd_Rd、PDd_Gbd之訊號的讀出，從光電轉換部PDu_Gru、PDu_Bu、PDu_Ru、PDu_Gbu讀出訊號。而且，在負載電路3中，在與其畫素PC之間按每列進行源極隨耦動作，依此從光電轉換部PDu_Gru、PDu_Bu、PDu_Ru、PDu_Gbu被讀出之畫素訊號經垂直訊號線Vlin被傳送，被送至列ADC電路4。而且，在列ADC電路4中，進行時脈之計數動作直至從光電轉換部PDu_Gru、PDu_Bu、PDu_Ru、PDu_Gbu被讀出之訊號位準和重置位準與斜波之位準一致，依此被轉換成數位訊號。藉由取得此時之訊號位準和重置位準之差量，利用CDS檢測出光電轉換部PDu_Gru、PDu_Bu、PDu_Ru、PDu_Gbu之訊號成分，經線記憶體5L作為輸出訊號SLout被輸出。
在此，設定成光電轉換部PDd_Grd、PDd_Bd、PDd_Rd、PDd_Gbd之蓄積時間較光電轉換部PDu_Gru、 PDu_Bu、PDu_Ru、PDu_Gbu之蓄積時間短，藉由個別讀出來自光電轉換部PDd_Grd、PDd_Bd、PDd_Rd、PDd_Gbd之訊號，和來自光電轉換部PDu_Gru、PDu_Bu、PDu_Ru、PDu_Gbu之訊號，不會降低解像度，可以擴大動態範圍。
圖14為表示圖13之畫素之讀出動作時之各部之電壓波形的時序圖。並且，在圖14之例中，針對圖8之光電轉換部PDd_Bd、PDu_Bu之讀出動作予以表示。
在圖14中，該讀出動作係於電荷蓄積時，光閘TPGb之電壓被設定成VPG_L。
而且，在光閘TPGb之電壓上升之狀態下，讀出電晶體TGb被導通，依此光電轉換部PDd_Bd、PDu_Bu之殘留電荷被排出至浮動擴散部FDA。之後，於光閘TPGb之電壓下降之後，藉由讀出電晶體TGb被斷開，開始在光電轉換部PDu_Bu蓄積訊號電荷。依此，在光電轉換部PDu_Bu的蓄積時間可以設定成TL。而且，藉由重置電晶體TRrstA被導通，於浮動擴散部FDA之電荷被排出之後，重置電晶體TRrstA被斷開。
之後，藉由讀出電晶體TGb被導通，被蓄積於光電轉換部PDd_Bd之電荷被排出至浮動擴散部FDA。而且，藉由讀出電晶體TGb被斷開，開始在光電轉換部PDd_Bd蓄積訊號電荷。依此，在光電轉換部PDd_Bd的蓄積時間可以設定成TS。之後，於讀出電晶體TGb被斷開之後，藉由重置電晶體TRrstA被導通，浮動擴散部FDA之電荷被排出，重置電晶體TRrstA被斷開。
接著，於讀出電晶體TGb斷開時，藉由行選擇電晶體TRadrA被導通，放大電晶體TRampA進行源極隨耦動作，因應浮動擴散部FDA之黑位準之電荷的電壓被讀出至垂直訊號線Vlin1。而且，根據此時之垂直訊號線Vlin1之電壓檢測出黑位準之畫素訊號Srst5。之後，藉由讀出電晶體TGb被導通，光電轉換部PDd_Bd之訊號電荷被讀出至浮動擴散部FDA。而且，藉由放大電晶體TRampA進行源極隨耦動作，因應浮動擴散部FDA之訊號位準之電荷的電壓被讀出至垂直訊號線Vlin1。而且，根據此時之垂直訊號線Vlin1之電壓檢測出訊號位準之畫素訊號Ssig5。而且，藉由取得訊號位準之畫素訊號Ssig5和黑位準之畫素訊號Srst5的差量，檢測出因應被蓄積於光電轉換部PDd_Bd之電荷的訊號成分。
接著，於讀出電晶體TGb被斷開之狀態，重置電晶體TRrstA被導通，依此浮動擴散部FDA之電荷被排出之後，重置電晶體TRrstA被斷開。
接著，藉由於讀出電晶體TGb斷開，行選擇電晶體TRadrA導通之時，放大電晶體TRampA進行源極隨耦動作，因應浮動擴散部FDA之黑位準之電荷的電壓被讀出至垂直訊號線Vlin1。而且，根據此時之垂直訊號線Vlin1之電壓檢測出黑位準之畫素訊號Srst6。而且，在光閘TPGb之電壓上升之後，讀出電晶體TGb被導通，依此光電轉換部PDu_Bu之訊號電荷被排出至浮動擴散部FDA。而且，光閘TPGb之電壓下降之後，讀出電晶體 TGb被斷開，並且放大電晶體TRampA進行源極隨耦動作，依此因應浮動擴散部FDA之訊號位準之電荷的電壓被讀出至垂直訊號線Vlin1。而且，根據此時之垂直訊號線Vlin1之電壓檢測出訊號位準之畫素訊號Ssig6。而且，藉由取得訊號位準之畫素訊號Ssig6和黑位準之畫素訊號Srst6的差量，檢測出因應被蓄積於光電轉換部PDu_Bu之電荷的訊號成分。
因應被蓄積於光電轉換部PDd_Bd、PDu_Bu之電荷的訊號成分之檢測在1水平期間進行，分別保持於線記憶體5S、5L。而且，在下一個1水平期間被保持在線記憶體5S、5L之訊號成分同時被輸出，以蓄積時間TL、TS相等之方式，在後段之訊號處理中放大輸出訊號SSout。此時之放大係數可以由TL/TS給出。而且，藉由蓄積時間TL、TS被同等化之輸出訊號SSout、SLout被合成相對於射入光量成為線形，擴大動態範圍。
(第5實施形態)
圖15(a)表示與第5實施形態有關之固體攝像裝置之畫素之構成例的剖面圖，圖15(b)表示圖15(a)之構成例中之電位分佈的圖示，圖16(a)表示圖15(a)之構成之電荷蓄積時之狀態的剖面圖，圖16(b)表示圖15(a)之狀態的電位分佈之圖示。並且，從圖15(a)至圖16(a)中，表示圖1之藍色用畫素B之概略構成。
在圖15(a)中，該構成例在半導體層H0設置有擴散層 H8、H9以取代圖3(a)之擴散層H1。擴散層H8可構成與紅色用畫素R之光電轉換部PD_R，擴散層H9可構成與藍色用畫素B對應之光電轉換部PD_B。擴散層H8係為了提升相對於紅色光的敏感度，以配置在離半導體層H0之光射入面2μm~3μm之位置為佳。擴散層H9係為了提升相對於藍色光的敏感度，以配置在離半導體層H0之光射入面0.3μm~0.5μm之位置為佳。再者，設置有洋紅濾色器FM以取代藍色濾色器FB。並且，即使無洋紅濾色器FM亦可。擴散層H8被配置在半導體層H0之表面側，擴散層H9被配置在半導體層H0之背面側。再者，擴散層H8、H9被配置成重疊。並且，擴散層H8、H9可以設定成n-型。
而且，利用微透鏡ML被聚光之射入光LI藉由洋紅濾色器FM選擇藍色光及紅色光，藍色光在擴散層H9被光電轉換，並且紅色光在擴散層H8被光電轉換。而且，如圖16(a)所示般，與藍色光對應之電荷e被蓄積於擴散層H8，與紅色光對應之電荷e被蓄積於擴散層H9。
在此，如圖16(b)所示般，以光電轉換部PD_R、PD_B之電位互相相等之方式，可以設定光閘TPGb之電壓。而且，從光電轉換部PD_R讀出電荷e之後，可以從光電轉換部PD_B讀出電荷e。依此，由於可以互相疊層光電轉換部PD_R、PD_B，並能放大光電轉換部PD_R、PD_B之受光面積，故可以提升紅色光及藍色光之敏感度。
圖17為表示圖15(a)之畫素之讀出動作時之各部之電壓波形的時序圖。
在圖17中，該讀出動作係於電荷蓄積時，光閘TPGb之電壓被設定成VPG_L。
而且，在光閘TPGb之電壓上升之狀態下，讀出電晶體TGb被導通，依此光電轉換部PD_R、PD_BB之殘留電荷被排出至浮動擴散部FDA。之後，於光閘TPGb之電壓下降之後，藉由讀出電晶體TGb被斷開，開始在光電轉換部PD_R、PD_B蓄積訊號電荷。而且，藉由重置電晶體TRrstA被導通，於浮動擴散部FDA之電荷被排出之後，重置電晶體TRrstA被斷開。
接著，於讀出電晶體TGb斷開時，藉由行選擇電晶體TRadrA被導通，放大電晶體TRampA進行源極隨耦動作，因應浮動擴散部FDA之黑位準之電荷的電壓被讀出至垂直訊號線Vlin1。而且，根據此時之垂直訊號線Vlin1之電壓檢測出黑位準之畫素訊號Srst7。之後，藉由讀出電晶體TGb被導通，光電轉換部PD_R之訊號電荷被讀出至浮動擴散部FDA。而且，藉由放大電晶體TRampA進行源極隨耦動作，因應浮動擴散部FDA之訊號位準之電荷的電壓被讀出至垂直訊號線Vlin1。而且，根據此時之垂直訊號線Vlin1之電壓檢測出訊號位準之畫素訊號Ssig7。而且，藉由取得訊號位準之畫素訊號Ssig7和黑位準之畫素訊號Srst7的差量，檢測出因應被蓄積於光電轉換部PD_R之電荷的訊號成分。此時，光電轉換部 PD_R之蓄積時間成為TM5。
接著，於讀出電晶體TGb被斷開之狀態，重置電晶體TRrstA被導通，依此浮動擴散部FDA之電荷被排出之後，重置電晶體TRrstA被斷開。之後，藉由讀出電晶體TGb被導通，被蓄積於光電轉換部PD_R之1水平期間分的電荷被排出至浮動擴散部FDA。接著，於讀出電晶體TGb被斷開之狀態，重置電晶體TRrstA被導通，依此浮動擴散部FDA之電荷被排出之後，重置電晶體TRrstA被斷開。
接著，藉由於讀出電晶體TGb斷開，行選擇電晶體TRadrA導通之時，放大電晶體TRampA進行源極隨耦動作，因應浮動擴散部FDA之黑位準之電荷的電壓被讀出至垂直訊號線Vlin1。而且，根據此時之垂直訊號線Vlin1之電壓檢測出黑位準之畫素訊號Srst8。而且，在光閘TPGb之電壓上升之後，讀出電晶體TGb被導通，依此光電轉換部PD_B之訊號電荷被讀出至浮動擴散部FDA。而且，光閘TPGb之電壓下降之後，讀出電晶體TGb被斷開，並且放大電晶體TRampA進行源極隨耦動作，依此因應浮動擴散部FDA之訊號位準之電荷的電壓被讀出至垂直訊號線Vlin1。而且，根據此時之垂直訊號線Vlin1之電壓檢測出訊號位準之畫素訊號Ssig8。而且，藉由取得訊號位準之畫素訊號Ssig8和黑位準之畫素訊號Srst8的差量，檢測出因應被蓄積於光電轉換部PD_B之電荷的訊號成分。此時，光電轉換部PD_B之蓄 積時間成為TM6。
(第6實施形態)
圖18(a)為表示適用於與第6實施形態有關之固體攝像裝置的切換電晶體之構成例的電路圖，圖18(b)為表示圖18(a)之切換電晶體之佈局構成例的俯視圖。
在圖18(a)中，該固體攝像裝置係在圖2之浮動擴散部FDA經結合電晶體TRc附加電容Cp。再者，如圖18(b)所示般，在結合電晶體TRc設置有閘極電極G11，在重置電晶體TRrstA設置有閘極電極G12。再者，在閘極電極G11、G12間形成有擴散層D12。相對於閘極電極G11在擴散層D12之相反側形成有擴散層D11，相對於閘極電極G12在擴散層D12之相反側形成有擴散層D13。在擴散層D11連接有電容Cp。
在此，藉由使結合電晶體TRc導通，可以在浮動擴散部FDA附加電容Cp。因此，可使浮動擴散部FDA之飽和電子數增大，並且可以降低轉換增益。
(第7實施形態)
圖19為表示與第7實施形態有關之固體攝像裝置之2畫素1單元構成中之橫1×縱4畫素分之畫素之構成例的電路圖。並且，在圖19之例中，僅針對圖6之藍色用畫素B及綠色用畫素Gr予以表示。即使針對圖6之紅色用畫素R及綠色用畫素Gb亦可以構成相同。
在圖19中，該固體攝像裝置係設置有切換電晶體TRmixA1、TRmixA2以取代圖6之切換電晶體TRmixA。再者，設置有重置電晶體TRrstA以取代圖6之重置電晶體TRrstA1、TRrstA2。
切換電晶體TRmixA1、TRmixA2互相串聯連接，其串聯電路被連接於浮動擴散FDA1、FDA2間。切換電晶體TRmixA1、TRmixA2之閘極共同被連接。重置電晶體TRrstA係被連接於切換電晶體TRmixA1、TRmixA2之連接點和電源電位VDD之間。在切換電晶體TRmixA1、TRmixA2之連接點形成有浮動擴散部FDAm。並且，切換電晶體TRmixA1可以配置成接近浮動擴散部FDA1。切換電晶體TRmixA2可以配置成接近浮動擴散部FDA2。
切換電晶體TRmixA1、TRmixA2與切換電晶體TRmixA進行同樣動作，重置電晶體TRrstA可以與重置電晶體TRrstA1、TRrstA2進行相同動作。
在此，藉由切換電晶體TRmixA1、TRmixA2分別配置成接近浮動擴散部FDA1、FDA2，可以於圖7(b)之第2讀出動作時被附加於降低浮動擴散部FDA1、FDA2之配線電容，並可以提升轉換增益。並且，可以將圖6之重置電晶體TRrstA1、TRrstA2之兩個刪減成1個。同樣，可以將重置電晶體TRrstB1、TRrstB2之兩個刪減成1個。
(第8實施形態)
圖20為表示與第8實施形態有關之固體攝像裝置之 2畫素1單元構成中之橫1×縱4畫素分之畫素之構成例的電路圖。並且，在圖20之例中，僅針對圖6之藍色用畫素B及綠色用畫素Gr予以表示。即使針對圖6之紅色用畫素R及綠色用畫素Gb亦可以構成相同。
在圖20中，在該固體攝像裝置中，除去圖6之行選擇電晶體TRadrA1、TRadrA2。再者，在該固體攝像裝置中，浮動擴散部FDA1係經重置電晶體TRrstA1被連接於電源電位VRD，浮動擴散部FDA2係經重置電晶體TRrstA2被連接於電源電位VRD。
在此，在圖6之構成中，藉由行選擇電晶體TRadrA1、TRadrA2被斷開，設定非選擇行。對此，在圖20之構成中，於重置電晶體TRrstA1、TRrstA2導通之時，電源電位VRD下降，藉由放大電晶體TRampA1、TRampA2斷開，設定非選擇行。除此之外，可以進行與圖6之構成相同的動作。
依此，即使在除去行選擇電晶體TRadrA1、TRadrA2之時，可以藉由切換電晶體TRmixA進行分離或結合浮動擴散部FDA1、FDA2。
(第9實施形態)
圖21為表示與第9實施形態有關之固體攝像裝置之2畫素1單元構成中之橫1×縱4畫素分之畫素之構成例的電路圖。
在圖21中，該固體攝像裝置係在圖19之構成附加結 合電晶體TRc及電容Cp。電容Cp係經結合電晶體TRc而被連接於切換電晶體TRmixA1、TRmixA2之連接點FDAm。
在此，藉由於切換電晶體TRmixA1、TRmixA2被導通時，使結合電晶體TRc導通，可以在浮動擴散部FDA1、FDA2附加電容Cp。因此，可使浮動擴散部FDA1、FDA2之飽和電子數增大，並且可以降低轉換增益。
(第10實施形態)
圖22為表示與第10實施形態有關之固體攝像裝置之2畫素1單元構成中之橫1×縱4畫素分之畫素之構成例的電路圖。
在圖22中，在該固體攝像裝置中，從圖21之構成除去結合電晶體TRc。電容Cp被直接連接於切換電晶體TRmixA1、TRmixA2之連接點。
在此，藉由使切換電晶體TRmixA1、TRmixA2導通，可以在浮動擴散部FDA1、FDA2附加電容Cp。因此，可使浮動擴散部FDA1、FDA2之飽和電子數增大，並且可以降低轉換增益。
(第11實施形態)
圖23(a)為表示適用於與第11實施形態有關之固體攝像裝置的切換電晶體之構成例的電路圖，圖23(b)為表示圖23(a)之切換電晶體之佈局構成例的俯視圖。
在圖23(a)中，該固體攝像裝置係在圖6之切換電晶體TRmixA之通道區域附加電容Cp。再者，如圖23(b)所示般，在切換電晶體TRmixA設置閘極電極G21，在閘極電極G21下形成有通道區域。再者，在通道區域之兩側形成有擴散層D1、D2。並且，在通道區域之腋部形成有擴散層D3，在擴散層D3連接有電容Cp。
在此，藉由使切換電晶體TRmixA導通，可以在浮動擴散部FDA1、FDA2附加電容Cp。因此，可使浮動擴散部FDA1、FDA2之飽和電子數增大，並且可以降低轉換增益。再者，藉由在通道區域之腋部配置連接電容Cp之擴散層D3，可以抑制佈局面積之增大。
(第12實施形態)
圖24(a)為表示適用於與第12實施形態有關之固體攝像裝置的切換電晶體之構成例的電路圖，圖24(b)為表示圖24(a)之切換電晶體之佈局構成例的俯視圖。
在圖24(a)中，該固體攝像裝置係經結合電晶體TRc在圖23(a)之切換電晶體TRmixA之通道區域附加電容Cp。再者，如圖24(b)所示般，在結合電晶體TRc設置有閘極電極G22。再者，在閘極電極G22下之通道區域之兩側形成有擴散層D4、D5。在此，擴散層D4被配置在切換電晶體TRmixA之通道區域之腋部。再者，在擴散層D5連接有電容Cp。
在此，藉由於切換電晶體TRmixA被導通時，使結合 電晶體TRc導通，可以在浮動擴散部FDA1、FDA2附加電容Cp。因此，可使浮動擴散部FDA1、FDA2之電壓轉換部之飽和電子數增大，並且可以降低轉換增益。再者，藉由在切換電晶體TRmixA之通道區域之腋部配置結合電晶體TRc之擴散層D4，可以不需要連接切換電晶體TRmixA和結合電晶體TRc之配線，可以抑制佈局面積之增大。
(第13實施形態)
圖25(a)為表示適用於與第13實施形態有關之固體攝像裝置的切換電晶體之構成例的電路圖，圖25(b)為表示圖25(a)之切換電晶體之佈局構成例的俯視圖。
在圖25(a)中，該固體攝像裝置係設置有重置電晶體TRrst以取代圖6之重置電晶體TRrstA1、TRrstA2。在此，切換電晶體TRmixA之通道區域係經重置電晶體TRrst而連接於電源電位VDD。再者，如圖25(b)所示般，在重置電晶體TRrst設置有閘極電極G23。再者，在閘極電極G23下之通道區域之兩側形成有擴散層D6、D7。在此，擴散層D6被配置在切換電晶體TRmixA之通道區域之腋部。再者，在擴散層D7連接有電源電位VDD。
在此，藉由於切換電晶體TRmixA被導通之時，使重置電晶體TRrst導通，可以重置浮動擴散部FDA1、FDA2。再者，藉由在切換電晶體TRmixA之通道區域之腋部配置重置電晶體TRrst之擴散層D6，可以在浮動擴 散部FDA1、FDA2共有重置電晶體TRrst。因此，不需要在浮動擴散部FDA1、FDA2各設置圖6之重置電晶體TRrstA1、TRrstA2，可以減少重置電晶體之個數。
(第14實施形態)
圖26(a)為表示適用於與第14實施形態有關之固體攝像裝置的切換電晶體之構成例的電路圖，圖26(b)為表示圖26(a)之切換電晶體之佈局構成例的俯視圖。
在圖26(a)中，該固體攝像裝置係經結合電晶體TRc在圖25(a)之切換電晶體TRmixA之通道區域附加電容Cp。並且，結合電晶體TRc與圖24(a)及圖24(b)之構成相同。在此，結合電晶體TRc之擴散層D4和重置電晶體TRrst之擴散層D6係可以以中間隔著閘極電極G21互相相向之方式，配置在閘極電極G21下之通道區域之腋部。
再者，藉由在切換電晶體TRmixA之通道區域之腋部配置結合電晶體TRc之擴散層D4，可以不需要連接切換電晶體TRmixA和結合電晶體TRc之配線，可以抑制佈局面積之增大。再者，藉由在切換電晶體TRmixA之通道區域之腋部配置重置電晶體TRrst之擴散層D6，不需要在浮動擴散部FDA1、FDA2各配置圖6之重置電晶體TRrstA1、TRrstA2，可以降低重置電晶體之個數。
(第15實施形態)
圖27(a)為表示適用於與第15實施形態有關之固體攝 像裝置的2畫素1單元構成中之橫1×縱4畫素分之畫素之構成例的電路圖，圖27(b)為表示圖27(a)之分割電晶體之佈局構成例的俯視圖。並且，在圖27(a)之例中，僅針對圖1之藍色用畫素B及綠色用畫素Gr予以表示。即使針對圖1之紅色用畫素R及綠色用畫素Gb亦可以構成相同。
在圖27(a)中，在該固體攝像裝置設置有分割電晶體TRmix1、TRmix2，該些係將藉由畫素PC所生成之電荷轉換成電壓的電壓轉換部分割成電位互不相同的第1電壓轉換部和第2電壓轉換部。分割電晶體TRmix1、TRmix2可以在每個畫素PC設置。在此，藉由使第1電壓轉換部和第2電壓轉換部之電位互不相同，可以互相分割第1電壓轉換部之電容和第2電壓轉換部之電容。在低照度攝像時，經由分割電晶體TRmix1、TRmix2分割電壓轉換部，依此可以提升轉換增益。在高照度攝像時，不經由分割電晶體TRmix1、TRmix2分割電壓轉換部，依此可以增大飽和電子數。分割電晶體TRmix1、TRmix2即使根據外部之照度之測量結果自動被切換亦可，即使使用者任意切換亦可。
在此，於電壓轉換部之電容被分割之時，比起電壓轉換部之電容不被分割之時，可以縮小將蓄積於畫素PC之電荷轉換成電壓之電壓轉換部之電容，且可以提升SN比。另外，於電壓轉換部之電容不被分割之時，比起電壓轉換部之電容被分割之時，可以增大電壓轉換部之 飽和電子數，並可以增大動態範圍。
以下，針對分割電晶體TRmix1、TRmix2之連接關係予以具體性說明。設為以在列方向CD相鄰接之方式配置有拜耳排列BH1”、BH2”者。
拜耳排列BH1”係相對於綠色用畫素Gr設置有光電轉換部PD_Gr1，相對於藍色用畫素B設置有光電轉換部PD_B1。拜耳排列BH2”係相對於綠色用畫素Gr設置有光電轉換部PD_Gr2，相對於藍色用畫素B設置有光電轉換部PD_B2。再者，在拜耳配列BH1”中，設置有讀出電晶體TGgr1、TGb1、TGr1及分割電晶體TRmix1，在拜耳排列BH2”中設置有讀出電晶體TGgr2、TGb2及分割電晶體TRmix2。再者，在拜耳排列BH”、BH2”共同設置有行選擇電晶體TRadr、放大電晶體TRamp、重置電晶體TRrst。再者，在讀出電晶體TGgr1、TGb1之連接點，形成有浮動擴散部FDA1以作為第1電壓轉換部，在放大電晶體TRamp和重置電晶體TRrst之連接點形成有浮動擴散部FDm以當作第2電壓轉換部，在讀出電晶體TGgr2、TGb2之連接點形成有浮動擴散部FD2以作為第3電壓轉換部。
而且，光電轉換部PD_Gr1經讀出電晶體TGgr1被連接於浮動擴散部FD1，光電轉換部PD_B1經讀出電晶體TGb1被連接於浮動擴散部FD1。光電轉換部PD_Gr2經讀出電晶體TGgr2被連接於浮動擴散部FD2，光電轉換部PD_B2經讀出電晶體TGb2被連接於浮動擴散 部FD2。
放大電晶體TRamp之閘極被連接於浮動擴散部FDm，放大電晶體TRamp之源極經行選擇電晶體TRadr被連接於垂直訊號線Vlin1，放大電晶體TRamp之汲極被連接於電源電位VDD。再者，浮動擴散部FDm係經重置電晶體TRrst被連接於電源電位VDD。
在浮動擴散部FD1、FDm間連接分割電晶體TRmix1，在浮動電擴散部FD2、FDAm間連接分割電晶體TRmix2。
在圖27(b)中，在分割電晶體TRmix1設置有閘極電極G32，在分割電晶體TRmix2設置有閘極電極G33，在重置電晶體TRrst設置有閘極電極G34。在閘極電極G32~G34間形成擴散層H22，相對於閘極電極G32在擴散層H22之相反側上形成有擴散層H23，相對於閘極電極G33在擴散層H22之相反側上形成有擴散層H24，相對於閘極電極G34在擴散層H22之相反側上形成有擴散層H25。依此，由於可以鄰接配置分割電晶體TRmix1、TRmix2，能夠縮小浮動擴散部FDm之電容，故可提升轉換增益。
(第16實施形態)
圖28(a)為表示適用於與第16實施形態有關之固體攝像裝置的2畫素1單元構成中之橫1×縱4畫素分之畫素之構成例的電路圖，圖28(b)為表示圖28(a)之分割電晶體 之佈局構成例的俯視圖。
在圖28(a)中，該固體攝像裝置係在圖27(a)之浮動擴散部FDm經結合電晶體TRc附加電容Cp。再者，如圖28(b)所示般，在結合電晶體TRc設置有閘極電極G31。在閘極電極G31~G34間形成有擴散層H22，相對於閘極電極G31在擴散層H22之相反側形成有擴散層H21。在擴散層H21連接有電容Cp。
在此，藉由使結合電晶體TRc導通，可以對浮動擴散部FDm附加電容Cp，能夠增大飽和電子數。再者，藉由與浮動擴散部FDm鄰接來配置閘極電極G31，可以不需要連接浮動擴散部FDm和結合電晶體TRc之配線，並可以抑制佈局面積之增大。
圖29為表示圖28之畫素之第1讀出動作時之各部之電壓波形的時序圖。
在圖29中，第1讀出動作係藉由分割電晶體TRmix1、TRmix2被導通，浮動擴散部FD1、FD2、FDm之電容被互相結合。再者，藉由光閘TPGgr1、TPGb1、TPGgr2、TPGb2之電位被設定成高位準H，光電轉換部PD_Gr1、PD_B1、PD_Gr2、PD_B2之電位被設定成變深。再者，藉由使結合電晶體TRc導通，可以在浮動擴散部FDm附加電容Cp。
而且，於讀出電晶體TGgr1、TGgr2、TGb1、TGb2斷開時，若行選擇電晶體TRadr導通，則在放大電晶體TRamp之汲極被施加電源電位VDD，依此放大電晶體 TRamp進行源極隨耦動作。而且，藉由因應浮動擴散部FD1、FD2、FDm之重置位準Srst11的電壓施加於放大電晶體TRamp之閘極，垂直訊號線Vlin1之電壓追隨放大電晶體TRamp之閘極電壓，重置位準Srst11之畫素訊號經垂直訊號線Vlin1而被輸出至列ADC電路4。
接著，當讀出電晶體TGgr1導通時，被蓄積於光電轉換部PD_Gr1之電荷e被傳送至浮動擴散部FDA1、FDA2、FDAm。而且，藉由因應浮動擴散部FDA1、FDA2、FDAm之訊號位準Ssig11的電壓施加於放大電晶體TRamp之閘極，垂直訊號線Vlin1之電壓追隨放大電晶體TRamp之閘極電壓，訊號位準Ssig11之畫素訊號經垂直訊號線Vlin1而被輸出至列ADC電路4。而且，藉由取得訊號位準Ssig11之畫素訊號和重置位準Srst11之畫素訊號的差量，檢測出因應被蓄積於光電轉換部PD_Gr1之電荷的訊號成分。此時，光電轉換部PD_Gr1之蓄積時間成為TM7。並且，即使於讀出電晶體TGgr1導通之後，降低光閘TPGgr1之電位，於讀出電晶體TGgr1斷開之後，提升光閘TPGgr1之電位亦可。在此，於讀出電晶體TGgr1導通之後，藉由降低光閘TPGgr1之電位，可以形成從光電轉換部PD_Gr1朝向浮動擴散部FDA1、FDA2、FDAm之電位坡度，且可以效率佳地將電荷從光電轉換部PD_Gr1傳送至浮動擴散部FDA1、FDA2、FDAm。
於訊號位準Ssig11之畫素訊號被輸出至垂直 訊號線Vlin1之後，藉由重置電晶體TRrst被導通，排出浮動擴散部FDA1、FDA2、FDAm之電荷。
而且，於讀出電晶體TGgr1、TGgr2、TGb1、TGb2斷開時，行選擇電晶體TRadr導通之情況下，則在放大電晶體TRamp之汲極被施加電源電位VDD，依此放大電晶體TRamp進行源極隨耦動作。而且，藉由因應浮動擴散部FD1、FD2、FDm之重置位準Srst12的電壓施加於放大電晶體TRamp之閘極，垂直訊號線Vlin1之電壓追隨放大電晶體TRamp之閘極電壓，重置位準Srst12之畫素訊號經垂直訊號線Vlin1而被輸出至列ADC電路4。
接著，當讀出電晶體TGb1導通時，被蓄積於光電轉換部PD_B1之電荷e被傳送至浮動擴散部FDA1、FDA2、FDAm。而且，藉由因應浮動擴散部FDA1、FDA2、FDAm之訊號位準Ssig12的電壓施加於放大電晶體TRampA之閘極，垂直訊號線Vlin1之電壓追隨放大電晶體TRamp之閘極電壓，訊號位準Ssig12之畫素訊號經垂直訊號線Vlin1而被輸出至列ADC電路4。而且，藉由取得訊號位準Ssig12之畫素訊號和重置位準Srst12之畫素訊號的差量，檢測出因應被蓄積於光電轉換部PD_B1之電荷的訊號成分。並且，即使於讀出電晶體TGb1導通之後，降低光閘TPGb1之電位，於讀出電晶體TGb1斷開之後，提升光閘TPGb1之電位亦可。
於訊號位準Ssig12之畫素訊號被輸出至垂直訊號線Vlin1之後，藉由重置電晶體TRrst被導通，排出 浮動擴散部FDA1、FDA2、FDAm之電荷。
而且，於讀出電晶體TGgr1、TGgr2、TGb1、TGb2斷開時，行選擇電晶體TRadr導通之情況下，則在放大電晶體TRamp之汲極被施加電源電位VDD，依此放大電晶體TRamp進行源極隨耦動作。而且，藉由因應浮動擴散部FD1、FD2、FDm之重置位準Srst13的電壓施加於放大電晶體TRamp之閘極，垂直訊號線Vlin1之電壓追隨放大電晶體TRamp之閘極電壓，重置位準Srst13之畫素訊號經垂直訊號線Vlin1而被輸出至列ADC電路4。
接著，當讀出電晶體TGgr2導通時，被蓄積於光電轉換部PD_Gr2之電荷e被傳送至浮動擴散部FDA1、FDA2、FDAm。而且，藉由因應浮動擴散部FDA1、FDA2、FDAm之訊號位準Ssig13的電壓施加於放大電晶體TRamp之閘極，垂直訊號線Vlin1之電壓追隨放大電晶體TRamp之閘極電壓，訊號位準Ssig13之畫素訊號經垂直訊號線Vlin1而被輸出至列ADC電路4。而且，藉由取得訊號位準Ssig13之畫素訊號和重置位準Srst13之畫素訊號的差量，檢測出因應被蓄積於光電轉換部PD_gr2之電荷的訊號成分。並且，即使於讀出電晶體TGgr2導通之後，降低光閘TPGgr2之電位，於讀出電晶體TGgr2斷開之後，提升光閘TPGgr2之電位亦可。
於訊號位準Ssig13之畫素訊號被輸出至垂直訊號線Vlin1之後，藉由重置電晶體TRrst被導通，排出浮動擴散部FDA1、FDA2、FDAm之電荷。
而且，於讀出電晶體TGgr1、TGgr2、TGb1、TGb2斷開時，行選擇電晶體TRadr導通之情況下，則在放大電晶體TRamp之汲極被施加電源電位VDD，依此放大電晶體TRamp進行源極隨耦動作。而且，藉由因應浮動擴散部FD1、FD2、FDm之重置位準Srst14的電壓施加於放大電晶體TRamp之閘極，垂直訊號線Vlin1之電壓追隨放大電晶體TRamp之閘極電壓，重置位準Srst14之畫素訊號經垂直訊號線Vlin1而被輸出至列ADC電路4。
接著，當讀出電晶體TGb2導通時，被蓄積於光電轉換部PD_B2之電荷e被傳送至浮動擴散部FDA1、FDA2、FDAm。而且，藉由因應浮動擴散部FDA1、FDA2、FDAm之訊號位準Ssig14的電壓施加於放大電晶體TRampA之閘極，垂直訊號線Vlin1之電壓追隨放大電晶體TRamp之閘極電壓，訊號位準Ssig14之畫素訊號經垂直訊號線Vlin1而被輸出至列ADC電路4。而且，藉由取得訊號位準Ssig14之畫素訊號和重置位準Srst14之畫素訊號的差量，檢測出因應被蓄積於光電轉換部PD_B2之電荷的訊號成分。並且，即使於讀出電晶體TGb2導通之後，降低光閘TPGb2之電位，於讀出電晶體TGb2斷開之後，提升光閘TPGb2之電位亦可。
在此，藉由一面互相結合浮動擴散部FD1、FD2、FDm之電容，一面在浮動擴散部FDm附加電容Cp，並且使浮動擴散部FD1、FD2、FDm之電位變深，可以增大浮動擴散部FD1、FD2、FDm及光電轉換部 PD_Gr1、PD_B1、PD_Gr2、PD_B2及光電轉換部PD_Gr1、PD_B1、PD_Gr2、PD_B2之飽和電子數，並可以對應於射入光量之增大。
圖30為表示圖28之畫素之第2讀出動作時之各部之電壓波形的時序圖。
在圖30中，第2讀出動作係藉由分割電晶體TRmix1、TRmix2被導通，浮動擴散部FD1、FD2、FDm之電容被互相結合。再者，藉由光閘TPGgr1、TPGb1、TPGgr2、TPGb2之電位被設定成低位準LO和高位準HI之間的中間電位M，光電轉換部PD_Gr1、PD_B1、PD_Gr2、PD_B2之電位被設定成中間位準。該中間電位M可以設定成0V~2V。再者，藉由使結合電晶體TRc斷開，可以從浮動擴散部FDm分離電容Cp。
而且，於讀出電晶體TGgr1、TGgr2、TGb1、TGb2斷開時，若行選擇電晶體TRadr導通，則在放大電晶體TRamp之汲極被施加電源電位VDD，依此放大電晶體TRamp進行源極隨耦動作。而且，藉由因應浮動擴散部FD1、FD2、FDm之重置位準Srst21的電壓施加於放大電晶體TRamp之閘極，垂直訊號線Vlin1之電壓追隨放大電晶體TRamp之閘極電壓，重置位準Srst21之畫素訊號經垂直訊號線Vlin1而被輸出至列ADC電路4。
接著，當讀出電晶體TGgr1導通時，被蓄積於光電轉換部PD_Gr1之電荷e被傳送至浮動擴散部FDA1、FDA2、FDAm。而且，藉由因應浮動擴散部FDA1、 FDA2、FDAm之訊號位準Ssig21的電壓施加於放大電晶體TRamp之閘極，垂直訊號線Vlin1之電壓追隨放大電晶體TRamp之閘極電壓，訊號位準Ssig21之畫素訊號經垂直訊號線Vlin1而被輸出至列ADC電路4。而且，藉由取得訊號位準Ssig21之畫素訊號和重置位準Srst21之畫素訊號的差量，檢測出因應被蓄積於光電轉換部PD_Gr1之電荷的訊號成分。此時，光電轉換部PD_Gr1之蓄積時間成為TM8。並且，即使於讀出電晶體TGgr1導通之前，提升光閘TPGgr1之電位，讀出電晶體TGgr1導通之後，降低光閘TPGgr1之電位，於讀出電晶體TGgr1斷開之後，使光閘TPGgr1之電位返回至中間位準亦可。在此，於讀出電晶體TGgr1導通之前，藉由提升光閘TPGgr1之電位，可以在光電轉換部PD_Gr1之深度方向形成電位坡度，並可以有效率地將電荷從光電轉換部PD_Gr1之底面傳送至表面側。再者，於讀出電晶體TGgr1導通之後，藉由降低光閘TPGgr1之電位，可以形成從光電轉換部PD_Gr1朝向浮動擴散部FDA1、FDA2、FDAm之電位坡度，且可以效率佳地將電荷從光電轉換部PD_Gr1傳送至浮動擴散部FDA1、FDA2、FDAm。
於訊號位準Ssig21之畫素訊號被輸出至垂直訊號線Vlin1之後，藉由重置電晶體TRrst被導通，排出浮動擴散部FDA1、FDA2、FDAm之電荷。
而且，於讀出電晶體TGgr1、TGgr2、TGb1、TGb2斷開時，行選擇電晶體TRadr導通之情況下，則在放大電 晶體TRamp之汲極被施加電源電位VDD，依此放大電晶體TRamp進行源極隨耦動作。而且，藉由因應浮動擴散部FD1、FD2、FDm之重置位準Srst22的電壓施加於放大電晶體TRamp之閘極，垂直訊號線Vlin1之電壓追隨放大電晶體TRamp之閘極電壓，重置位準Srst22之畫素訊號經垂直訊號線Vlin1而被輸出至列ADC電路4。
接著，當讀出電晶體TGb1導通時，被蓄積於光電轉換部PD_B1之電荷e被傳送至浮動擴散部FDA1、FDA2、FDAm。而且，藉由因應浮動擴散部FDA1、FDA2、FDAm之訊號位準Ssig22的電壓施加於放大電晶體TRampA之閘極，垂直訊號線Vlin1之電壓追隨放大電晶體TRamp之閘極電壓，訊號位準Ssig22之畫素訊號經垂直訊號線Vlin1而被輸出至列ADC電路4。而且，藉由取得訊號位準Ssig22之畫素訊號和重置位準Srst12之畫素訊號的差量，檢測出因應被蓄積於光電轉換部PD_B1之電荷的訊號成分。並且，即使於讀出電晶體TGb1導通之前，提升光閘TPGb1之電位，讀出電晶體TGb1導通之後，降低光閘TPGb1之電位，於讀出電晶體TGb1斷開之後，使光閘TPGb1之電位返回至中間位準亦可。
於訊號位準Ssig22之畫素訊號被輸出至垂直訊號線Vlin1之後，藉由重置電晶體TRrst被導通，排出浮動擴散部FDA1、FDA2、FDAm之電荷。
而且，於讀出電晶體TGgr1、TGgr2、TGb1、TGb2斷開時，行選擇電晶體TRadr導通之情況下，則在放大電 晶體TRamp之汲極被施加電源電位VDD，依此放大電晶體TRamp進行源極隨耦動作。而且，藉由因應浮動擴散部FD1、FD2、FDm之重置位準Srst23的電壓施加於放大電晶體TRamp之閘極，垂直訊號線Vlin1之電壓追隨放大電晶體TRamp之閘極電壓，重置位準Srst23之畫素訊號經垂直訊號線Vlin1而被輸出至列ADC電路4。
接著，當讀出電晶體TGgr2導通時，被蓄積於光電轉換部PD_Gr2之電荷e被傳送至浮動擴散部FDA1、FDA2、FDAm。而且，藉由因應浮動擴散部FDA1、FDA2、FDAm之訊號位準Ssig23的電壓施加於放大電晶體TRamp之閘極，垂直訊號線Vlin1之電壓追隨放大電晶體TRamp之閘極電壓，訊號位準Ssig23之畫素訊號經垂直訊號線Vlin1而被輸出至列ADC電路4。而且，藉由取得訊號位準Ssig23之畫素訊號和重置位準Srst23之畫素訊號的差量，檢測出因應被蓄積於光電轉換部PD_gr2之電荷的訊號成分。並且，即使於讀出電晶體TGgr2導通之前，提升光閘TPGgr2之電位，讀出電晶體TGgr2導通之後，降低光閘TPGgr2之電位，於讀出電晶體TGgr2斷開之後，使光閘TPGgr2之電位返回至中間位準亦可。
於訊號位準Ssig23之畫素訊號被輸出至垂直訊號線Vlin1之後，藉由重置電晶體TRrst被導通，排出浮動擴散部FDA1、FDA2、FDAm之電荷。
而且，於讀出電晶體TGgr1、TGgr2、TGb1、TGb2斷開時，行選擇電晶體TRadr導通之情況下，則在放大電 晶體TRamp之汲極被施加電源電位VDD，依此放大電晶體TRamp進行源極隨耦動作。而且，藉由因應浮動擴散部FD1、FD2、FDm之重置位準Srst24的電壓施加於放大電晶體TRamp之閘極，垂直訊號線Vlin1之電壓追隨放大電晶體TRamp之閘極電壓，重置位準Srst24之畫素訊號經垂直訊號線Vlin1而被輸出至列ADC電路4。
接著，當讀出電晶體TGb2導通時，被蓄積於光電轉換部PD_B2之電荷e被傳送至浮動擴散部FDA1、FDA2、FDAm。而且，藉由因應浮動擴散部FDA1、FDA2、FDAm之訊號位準Ssig24的電壓施加於放大電晶體TRampA之閘極，垂直訊號線Vlin1之電壓追隨放大電晶體TRamp之閘極電壓，訊號位準Ssig24之畫素訊號經垂直訊號線Vlin1而被輸出至列ADC電路4。而且，藉由取得訊號位準Ssig24之畫素訊號和重置位準Srst24之畫素訊號的差量，檢測出因應被蓄積於光電轉換部PD_B2之電荷的訊號成分。並且，即使於讀出電晶體TGgr2導通之前，提升光閘TPGgr2之電位，讀出電晶體TGgr2導通之後，降低光閘TPGgr2之電位，於讀出電晶體TGgr2斷開之後，使光閘TPGgr2之電位返回至中間位準亦可。
在此，藉由互相結合浮動擴散部FD1、FD2、FDm之電容，使浮動擴散部FD1、FD2、FDm之電位成為中間位準，可以一面抑制浮動擴散部FD1、FD2、FDm及光電轉換部PD_Gr1、PD_B1、PD_Gr2、PD_B2之飽和電子數之減少，一面抑制白點或洩漏電流等所產生的畫質劣 化，並可以謀求於中照度攝像時的畫質適當化。
圖31為表示圖28之畫素之第3讀出動作時之各部之電壓波形的時序圖。
圖31中，第3讀出動作係藉由光閘TPGgr1、TPGb1、TPGgr2、TPGb2之電位被設定成低位準L，光電轉換部PD_Gr1、PD_B1、PD_Gr2、PD_B2之電位被設定成變淺。再者，藉由使結合電晶體TRc斷開，可以從浮動擴散部FDm分離電容Cp。
而且，藉由分割電晶體TRmix1導通，分割電晶體TRmix2斷開，浮動擴散部FD1、FDm之電容互相結合，浮動擴散部FD2、FDm之電容互相分離。而且，於讀出電晶體TGgr1、TGgr2、TGb1、TGb2斷開時，若行選擇電晶體TRadr導通，則在放大電晶體TRamp之汲極被施加電源電位VDD，依此放大電晶體TRamp進行源極隨耦動作。而且，藉由因應浮動擴散部FD1、FDm之重置位準Srst31的電壓施加於放大電晶體TRamp之閘極，垂直訊號線Vlin1之電壓追隨放大電晶體TRamp之閘極電壓，重置位準Srst31之畫素訊號經垂直訊號線Vlin1而被輸出至列ADC電路4。
接著，當讀出電晶體TGgr1導通時，被蓄積於光電轉換器PD_Gr1之電荷e被傳送至浮動擴散部FDA1、FDAm。而且，藉由因應浮動擴散部FDA1、FDAm之訊號位準Ssig31的電壓施加於放大電晶體TRamp之閘極，垂直訊號線Vlin1之電壓追隨放大電晶體TRamp之 閘極電壓，訊號位準Ssig31之畫素訊號經垂直訊號線Vlin1而被輸出至列ADC電路4。而且，藉由取得訊號位準Ssig31之畫素訊號和重置位準Srst31之畫素訊號的差量，檢測出因應被蓄積於光電轉換部PD_Gr1之電荷的訊號成分。此時，光電轉換部PD_Gr1之蓄積時間成為TM9。並且，即使於讀出電晶體TGgr1導通之前，提升光閘TPGgr1之電位，於讀出電晶體TGgr1導通之後，降低光閘TPGgr1之電位亦可。在此，於讀出電晶體TGgr1導通之前，藉由提升光閘TPGgr1之電位，可以在光電轉換部PD_Gr1之深度方向形成電位坡度，並可以有效率地將電荷從光電轉換部PD_Gr1之底面傳送至表面側。
於訊號位準Ssig31之畫素訊號被輸出至垂直訊號線Vlin1之後，藉由重置電晶體TRrst被導通，排出浮動擴散部FDA1、FDA2、FDAm之電荷。
而且，於讀出電晶體TGgr1、TGgr2、TGb1、TGb2斷開時，行選擇電晶體TRadr導通之情況下，則在放大電晶體TRamp之汲極被施加電源電位VDD，依此放大電晶體TRamp進行源極隨耦動作。而且，藉由因應浮動擴散部FD1、FDm之重置位準Srst32的電壓施加於放大電晶體TRamp之閘極，垂直訊號線Vlin1之電壓追隨放大電晶體TRamp之閘極電壓，重置位準Srst32之畫素訊號經垂直訊號線Vlin1而被輸出至列ADC電路4。
接著，當讀出電晶體TGb1導通時，被蓄積於光電轉換部PD_B1之電荷e被傳送至浮動擴散部FDA1、 FDAm。而且，藉由因應浮動擴散部FDA1、FDAm之訊號位準Ssig32的電壓施加於放大電晶體TRampA之閘極，垂直訊號線Vlin1之電壓追隨放大電晶體TRamp之閘極電壓，訊號位準Ssig32之畫素訊號經垂直訊號線Vlin1而被輸出至列ADC電路4。而且，藉由取得訊號位準Ssig22之畫素訊號和重置位準Srst32之畫素訊號的差量，檢測出因應被蓄積於光電轉換部PD_B1之電荷的訊號成分。並且，即使於讀出電晶體TGgr1導通之前，提升光閘TPGb1之電位，於讀出電晶體TGb1導通之後，降低光閘TPGb1之電位亦可。
而且，於訊號位準Ssig32之畫像訊號被輸出至垂直訊號線Vlin1之後，分割電晶體TRmix1斷開，分割電晶體TRmix2被導通，依此浮動擴散部FD2、FDm之電容互相被結合，並且浮動擴散部FD1、FDm之電容互相分離。再者，藉由重置電晶體TRrst被導通，排出浮動擴散部FDA1、FDAm。
而且，於讀出電晶體TGgr1、TGgr2、TGb1、TGb2斷開時，當行選擇電晶體TRadr導通之情況，則在放大電晶體TRamp之汲極被施加電源電位VDD，依此放大電晶體TRamp進行源極隨耦動作。而且，藉由因應浮動擴散部FD2、FDm之重置位準Srst33的電壓施加於放大電晶體TRamp之閘極，垂直訊號線Vlin1之電壓追隨放大電晶體TRamp之閘極電壓，重置位準Srst33之畫素訊號經垂直訊號線Vlin1而被輸出至列ADC電路4。
接著，當讀出電晶體TGgr2導通時，被蓄積於光電轉換部PD_gr2之電荷e被傳送至浮動擴散部FDA2、FDAm。而且，藉由因應浮動擴散部FDA2、FDAm之訊號位準Ssig33的電壓施加於放大電晶體TRamp之閘極，垂直訊號線Vlin1之電壓追隨放大電晶體TRamp之閘極電壓，訊號位準Ssig33之畫素訊號經垂直訊號線Vlin1而被輸出至列ADC電路4。而且，藉由取得訊號位準Ssig33之畫素訊號和重置位準Srst33之畫素訊號的差量，檢測出因應被蓄積於光電轉換部PD_Gr2之電荷的訊號成分。並且，即使於讀出電晶體TGgr2導通之前，提升光閘TPGgr2之電位，於讀出電晶體TGgr2導通之後，降低光閘TPGgr2之電位亦可。
於訊號位準Ssig33之畫素訊號被輸出至垂直訊號線Vlin1之後，藉由重置電晶體TRrst被導通，排出浮動擴散部FDA2、FDAm之電荷。
而且，於讀出電晶體TGgr1、TGgr2、TGb1、TGb2斷開時，行選擇電晶體TRadr導通之情況下，則在放大電晶體TRamp之汲極被施加電源電位VDD，依此放大電晶體TRamp進行源極隨耦動作。而且，藉由因應浮動擴散部FD2、FDm之重置位準Srst34的電壓施加於放大電晶體TRamp之閘極，垂直訊號線Vlin1之電壓追隨放大電晶體TRamp之閘極電壓，重置位準Srst34之畫素訊號經垂直訊號線Vlin1而被輸出至列ADC電路4。
接著，當讀出電晶體TGb2導通時，被蓄積於 光電轉換部PD_B2之電荷e被傳送至浮動擴散部FDA2、FDAm。而且，藉由因應浮動擴散部FDA2、FDAm之訊號位準Ssig34的電壓施加於放大電晶體TRamp之閘極，垂直訊號線Vlin1之電壓追隨放大電晶體TRamp之閘極電壓，訊號位準Ssig34之畫素訊號經垂直訊號線Vlin1而被輸出至列ADC電路4。而且，藉由取得訊號位準Ssig34之畫素訊號和重置位準Srst34之畫素訊號的差量，檢測出因應被蓄積於光電轉換部PD_B2之電荷的訊號成分。並且，即使於讀出電晶體TGb2導通之前，提升光閘TPGb2之電位，於讀出電晶體TGb2導通之後，降低光閘TPGb2之電位亦可。
在此，藉由使浮動擴散部FD1、FD2、FDm之電容互相分離，可提升轉換增益，並且藉由使光電轉換部PD_Gr1、PD_B1、PD_Gr2、PD_B2之電位變淺，可以降低由於白點或洩漏電流等所產生的畫質劣化，可以提升低照度攝像時的畫質。
(第17實施形態)
圖32為表示適用與第7實施形態有關之固體攝像裝置之數位照相機之概略構成的方塊圖。
在圖32中，數位照相機11具有照相機模組12及後段處理部13。照相機模組12具有攝像光學系統14及固體攝像裝置15。後段處理部13具有影像訊號處理器(ISP)16、記憶部17及顯示部18。並且，即使ISP16之至 少一部分的構成與固體攝像裝置15成為一晶片化亦可。作為固體攝像裝置15，可以使用例如圖1、圖8、圖13、圖15、圖19至圖22、圖23(a)至圖27(a)或圖28中之任一構成。
攝像光學系統14擷取來自被照體之光，使被照體像成像。固體攝像裝置15攝像被照體像。ISP16係對藉由在固體攝像裝置15的攝像所取得之畫像訊號進行訊號處理。記憶部17儲存經過在ISP16進行訊號處理的畫像。記憶部17係因應使用者之操作等將畫像訊號輸出至顯示部18。顯示部18係因應從ISP16或記憶部17被輸入之畫像訊號，顯示畫像。顯示部18為例如液晶顯示器。並且，照相機模組12除數位照相機11之外，即使適用於例如具有照相機之行動終端等之電子機器亦可。
(第18實施形態)
圖33為表示適用與第8實施形態有關之固體攝像裝置之數位照相機之概略構成的方塊圖。
在圖33中，從被照體朝向照相機模組21射入透鏡22之光經主反射鏡23、副反射鏡24及機械快門28而射入至固體攝像裝置29。
副反射鏡24反射的光射入至自動對焦(AF)感測器25。在照相機模組21中，根據在AF感測器25的檢測結果，進行對焦調整。在主反射鏡23反射之光經透鏡26及稜鏡27射入至取景器30。
並且，在上述實施形態中，雖然以畫素PC構成拜耳排列之彩色感測器為例，但是適用於單色感測器亦可。畫素PC即使為正方配列亦可，即使為僅45度傾斜的蜂巢排列亦可。再者，即使在畫素PC有行選擇電晶體亦可，即使在畫素PC無行選擇電晶體亦可。再者，即使適用於2畫素1單元構成亦可，即使適用於1畫素1單元構成亦可，即使適用於4畫素1單元構成亦可。再者，即使搭載列ADC電路，即使適用於輸出數位訊號的構成亦可，即使不搭載列ADC電路，適用於輸出類比訊號的構成亦可。
雖然說明本發明之幾個實施形態，但是該些實施形態僅為例示，並無限定發明之範圍的意圖。該些嶄新的實施形態可以其他各種形態來實施，只要在不脫離發明之主旨的範圍下，可進行各種省略、置換、變更。該些實施形態或其變形，包含在發明之範圍或主旨，並且也包含在申請專利範圍所記載之發明和其均等之範圍內。
1‧‧‧畫素陣列部
2‧‧‧垂直掃描電路
3‧‧‧負載電路
4‧‧‧列ADC電路
5‧‧‧線記憶體
6‧‧‧水平掃描電路
7‧‧‧基準電壓產生電路
8‧‧‧時序控制電路
TPG‧‧‧光閘
PC‧‧‧畫素
Hlin‧‧‧水平控制線
Vlin‧‧‧垂直訊號線
MCK‧‧‧主時脈
VREF‧‧‧基準電壓

Claims (20)

  1. 一種固體攝像裝置，具備：畫素，其係在半導體基板設置有蓄積被光電轉換之電荷的光電轉換部；光閘，其係從上述光電轉換部之光射入面之相反面控制上述光電轉換部之電位；電壓轉換部，其係將從上述光電轉換部讀出之訊號電荷轉換成電壓；及轉換電容控制部，其係控制上述電壓轉換部之轉換電容。
  2. 如請求項1所記載之固體攝像裝置，其中上述轉換電容控制部係在上述電壓轉換部連接結合電晶體，在上述結合電晶體連接電容。
  3. 如請求項1所記載之固體攝像裝置，其中上述轉換電容控制部具備結合複數之電壓轉換部間的切換電晶體。
  4. 如請求項3所記載之固體攝像裝置，其中上述切換電晶體在上述相鄰接之畫素之電壓轉換部間被串聯連接兩個。
  5. 如請求項3所記載之固體攝像裝置，其中上述電壓轉換部具備：第1電壓轉換部，其係在上述列方向相鄰接之第1畫素和第2畫素被共有；和第2電壓轉換部，其係在上述列方向相鄰接之第3畫 素和第4畫素被共有，上述切換電晶體具備使上述第1電壓轉換部和上述第2電壓轉換部連接之第1切換電晶體。
  6. 如請求項1所記載之固體攝像裝置，其中上述轉換電容切換部具備分割電晶體，分割電晶體係將以上述畫素所生成之電荷轉換成電壓之電壓轉換部分割成第1電壓轉換部和第2電壓轉換部。
  7. 如請求項6所記載之固體攝像裝置，其中上述畫素具備：讀出電晶體，其係將藉由上述光電轉換部所生成之訊號電荷讀出至上述電壓轉換部；放大電晶體，其係放大藉由上述電壓轉換部被轉換的訊號電壓；及重置電晶體，其係對上述電壓轉換部進行重置，上述分割電晶體係上述電壓轉換部分割成上述讀出電晶體側之上述第1電壓轉換部和上述放大電晶體側之上述第2電壓轉換部。
  8. 如請求項7所記載之固體攝像裝置，其中上述光電轉換部係經上述讀出電晶體被連接至上述電壓轉換部，上述讀出電晶體係經上述分割電晶體而被連接至上述放大電晶體之閘極。
  9. 如請求項8所記載之固體攝像裝置，其中上述重置電晶體被連接於上述第2電壓轉換部。
  10. 如請求項9所記載之固體攝像裝置，其中具備被串聯連接於上述放大電晶體之行選擇電晶體。
  11. 如請求項7所記載之固體攝像裝置，其中上述放大電晶體及上述電壓轉換部係在依序被配列在列方向的第1畫素和第2畫素和第3畫素和第4畫素被共有，上述第1畫素具備：第1光電轉換部，其係生成進行光電轉換後的電荷；和第1讀出電晶體，其係將藉由上述第1光電轉部所生成之電荷讀出至上述電壓轉換部，上述第2畫素具備：第2光電轉換部，其係生成進行光電轉換後的電荷；和第2讀出電晶體，其係將藉由上述第2光電轉換部所生成之電荷讀出至上述電壓轉換部，上述第3畫素具備：第3光電轉換部，其係生成進行光電轉換後的電荷；和第3讀出電晶體，其係將藉由上述第3光電轉換部所生成之電荷讀出至上述電壓轉換部，上述第4畫素具備：第4光電轉換部，其係生成進行光電轉換後的電荷；和 第4讀出電晶體，其係將藉由上述第4光電轉換部所生成之電荷讀出至上述電壓轉換部，上述分割電晶體具備：第1分割電晶體，其係將上述電壓轉換部分割成上述第1讀出電晶體側及上述第2讀出電晶體側之第3電壓轉換部和上述第2電壓轉換部；和第2分割電晶體，其係將上述電壓轉換部分割成上述第3讀出電晶體側及上述第4讀出電晶體側之第4電壓轉換部和上述第2電壓轉換部。
  12. 一種固體攝像裝置，具備：畫素，其設置有被設置在光射入面側之第1光電轉換部和被設置在上述光射入面之相反面側的第2光電轉換部；和光閘，其係控制上述第2光電轉換部之電位。
  13. 如請求項12所記載之固體攝像裝置，其中上述第2光電轉換部之電位較上述第1光電轉換部之電位深。
  14. 如請求項13所記載之固體攝像裝置，其中排出被蓄積於上述第2光電轉換部之電荷後，讀出被蓄積於上述第1光電轉換部之電荷。
  15. 如請求項12所記載之固體攝像裝置，其中讀出被蓄積於上述第2光電轉換部之電荷後，讀出被蓄積於上述第1光電轉換部之電荷。
  16. 如請求項15所記載之固體攝像裝置，其中 上述第2光電轉換部對應於紅色光電轉換部，上述第1光電轉換部對應於藍色用光電轉換部。
  17. 如請求項12所記載之固體攝像裝置，其中上述第2光電轉換部之蓄積時間較上述第1光電轉換部之蓄積時間短。
  18. 如請求項17所記載之固體攝像裝置，其中具備：第1線記憶體，其係傳送從上述第1光電轉換部被檢測出之訊號：和第2線記憶體，其係傳送從上述第2光電轉換部被檢測出之訊號。
  19. 一種固體攝像裝置，具備：畫素，其係在半導體基板設置有蓄積被光電轉換之電荷的光電轉換部；光閘，其係從上述光電轉換部之光射入面之相反面控制上述光電轉換部之電位；及時序控制電路，其係根據上述畫素之射入光量而控制被施加至上述光閘之電壓。
  20. 如請求項19所記載之固體攝像裝置，其中上述時序控制電路係以上述光電轉換部之射入光量小之時比起大之時，上述光電轉換部之電位較淺之方式，來控制上述光閘之電壓。
TW104105048A 2014-06-09 2015-02-13 固體攝像裝置 TW201547277A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014118335A JP2015231046A (ja) 2014-06-09 2014-06-09 固体撮像装置

Publications (1)

Publication Number Publication Date
TW201547277A true TW201547277A (zh) 2015-12-16

Family

ID=54770578

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104105048A TW201547277A (zh) 2014-06-09 2015-02-13 固體攝像裝置

Country Status (5)

Country Link
US (1) US20150358569A1 (zh)
JP (1) JP2015231046A (zh)
KR (1) KR20150141127A (zh)
CN (1) CN105282465A (zh)
TW (1) TW201547277A (zh)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017101864A1 (zh) * 2015-12-18 2017-06-22 广东欧珀移动通信有限公司 图像传感器、控制方法和电子装置
US10917625B1 (en) 2016-10-20 2021-02-09 Facebook Technologies, Llc Time multiplexed dual-band sensor
US10419701B2 (en) 2017-06-26 2019-09-17 Facebook Technologies, Llc Digital pixel image sensor
US10686996B2 (en) 2017-06-26 2020-06-16 Facebook Technologies, Llc Digital pixel with extended dynamic range
US10598546B2 (en) 2017-08-17 2020-03-24 Facebook Technologies, Llc Detecting high intensity light in photo sensor
US11393867B2 (en) 2017-12-06 2022-07-19 Facebook Technologies, Llc Multi-photodiode pixel cell
US10969273B2 (en) 2018-03-19 2021-04-06 Facebook Technologies, Llc Analog-to-digital converter having programmable quantization resolution
US11004881B2 (en) 2018-04-03 2021-05-11 Facebook Technologies, Llc Global shutter image sensor
US10923523B2 (en) * 2018-04-16 2021-02-16 Facebook Technologies, Llc Multi-photodiode pixel cell
US11233085B2 (en) 2018-05-09 2022-01-25 Facebook Technologies, Llc Multi-photo pixel cell having vertical gate structure
US11089210B2 (en) 2018-06-11 2021-08-10 Facebook Technologies, Llc Configurable image sensor
US11089241B2 (en) 2018-06-11 2021-08-10 Facebook Technologies, Llc Pixel cell with multiple photodiodes
US11906353B2 (en) 2018-06-11 2024-02-20 Meta Platforms Technologies, Llc Digital pixel with extended dynamic range
US11463636B2 (en) 2018-06-27 2022-10-04 Facebook Technologies, Llc Pixel sensor having multiple photodiodes
US10897586B2 (en) 2018-06-28 2021-01-19 Facebook Technologies, Llc Global shutter image sensor
US10931884B2 (en) 2018-08-20 2021-02-23 Facebook Technologies, Llc Pixel sensor having adaptive exposure time
US11956413B2 (en) 2018-08-27 2024-04-09 Meta Platforms Technologies, Llc Pixel sensor having multiple photodiodes and shared comparator
US11595602B2 (en) 2018-11-05 2023-02-28 Meta Platforms Technologies, Llc Image sensor post processing
US11102430B2 (en) 2018-12-10 2021-08-24 Facebook Technologies, Llc Pixel sensor having multiple photodiodes
US11218660B1 (en) 2019-03-26 2022-01-04 Facebook Technologies, Llc Pixel sensor having shared readout structure
US11943561B2 (en) 2019-06-13 2024-03-26 Meta Platforms Technologies, Llc Non-linear quantization at pixel sensor
US11936998B1 (en) 2019-10-17 2024-03-19 Meta Platforms Technologies, Llc Digital pixel sensor having extended dynamic range
US11902685B1 (en) 2020-04-28 2024-02-13 Meta Platforms Technologies, Llc Pixel sensor having hierarchical memory
US11910114B2 (en) 2020-07-17 2024-02-20 Meta Platforms Technologies, Llc Multi-mode image sensor
US11956560B2 (en) 2020-10-09 2024-04-09 Meta Platforms Technologies, Llc Digital pixel sensor having reduced quantization operation
JP7574051B2 (ja) 2020-10-28 2024-10-28 キヤノン株式会社 光電変換装置、光電変換システム、および移動体
US12022218B2 (en) 2020-12-29 2024-06-25 Meta Platforms Technologies, Llc Digital image sensor using a single-input comparator based quantizer

Also Published As

Publication number Publication date
KR20150141127A (ko) 2015-12-17
JP2015231046A (ja) 2015-12-21
CN105282465A (zh) 2016-01-27
US20150358569A1 (en) 2015-12-10

Similar Documents

Publication Publication Date Title
TW201547277A (zh) 固體攝像裝置
KR102430114B1 (ko) 고체 촬상 소자 및 그 제조 방법 및 전자 기기
US20180077372A1 (en) Solid-state imaging element and driving method therefor, and electronic apparatus
EP3111479B1 (en) Imaging element and imaging apparatus
KR101621158B1 (ko) 고체 촬상 장치
WO2015166900A1 (ja) 固体撮像装置および撮像装置
TW201541963A (zh) 固體攝像裝置
KR20150067005A (ko) 고체 촬상 장치
TW202205652A (zh) 固體攝像裝置、固體攝像裝置的製造方法、以及電子機器
JP6514076B2 (ja) 固体撮像装置
US11664404B2 (en) Image sensor and electronic camera
TW201545557A (zh) 固體攝像裝置
JP6733159B2 (ja) 撮像素子、及び撮像装置
JP6825675B2 (ja) 撮像素子及び撮像装置
JP6217338B2 (ja) 固体撮像素子及び撮像装置
JP2016219589A (ja) 固体撮像装置
US10455173B2 (en) Image sensor and electronic camera
JP6375613B2 (ja) 固体撮像素子及び撮像装置
JP7247975B2 (ja) 撮像素子及び撮像装置
JP5555336B2 (ja) 固体撮像装置
JP6760907B2 (ja) 撮像素子及び撮像装置
JP2021073772A (ja) 固体撮像素子及び撮像装置
JP2024074850A (ja) 撮像素子及び撮像装置