TW201545967A - N型半導體層及n型薄膜電晶體的製備方法 - Google Patents

N型半導體層及n型薄膜電晶體的製備方法 Download PDF

Info

Publication number
TW201545967A
TW201545967A TW103121113A TW103121113A TW201545967A TW 201545967 A TW201545967 A TW 201545967A TW 103121113 A TW103121113 A TW 103121113A TW 103121113 A TW103121113 A TW 103121113A TW 201545967 A TW201545967 A TW 201545967A
Authority
TW
Taiwan
Prior art keywords
layer
type semiconductor
semiconductor layer
carbon nanotube
source
Prior art date
Application number
TW103121113A
Other languages
English (en)
Other versions
TWI560137B (en
Inventor
Yuan-Hao Jin
Qun-Qing Li
Shou-Shan Fan
Original Assignee
Hon Hai Prec Ind Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hon Hai Prec Ind Co Ltd filed Critical Hon Hai Prec Ind Co Ltd
Publication of TW201545967A publication Critical patent/TW201545967A/zh
Application granted granted Critical
Publication of TWI560137B publication Critical patent/TWI560137B/zh

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/30Doping active layers, e.g. electron transporting layers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/468Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics
    • H10K10/472Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics the gate dielectric comprising only inorganic materials
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/20Carbon compounds, e.g. carbon nanotubes or fullerenes
    • H10K85/221Carbon nanotubes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/464Lateral top-gate IGFETs comprising only a single gate
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/466Lateral bottom-gate IGFETs comprising only a single gate

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Nanotechnology (AREA)
  • Inorganic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

一種N型半導體層的製備方法,包括以下步驟:提供一半導體奈米碳管層;通過原子層沈積方法在半導體層表面沈積一氧化鉿層,該原子層沈積的方法具體包括:將半導體奈米碳管層置於原子層沈積系統反應腔的工作平臺上,將工作平臺加熱至140-200攝氏度;向反應腔內持續通入一保護氣體;在載氣承載下分別以脈衝形式向反應腔內通入鉿源與水蒸汽,在半導體奈米碳管層表面生成連續的氧化鉿層,形成一N型半導體層,其中,含鉿源的載氣的一次脈衝時間為0.02s-0.03s,含水蒸汽的載氣的一次脈衝時間為0.010s-0.015s。

Description

N型半導體層及N型薄膜電晶體的製備方法
本發明涉及一種半導體層的製備方法及採用該半導體層製備薄膜電晶體的方法,尤其涉及一種N型半導體層的製備方法及採用該N型半導體層製備薄膜電晶體的方法。
奈米碳管由於其優異的電學、光學和力學性質成為了新一代半導體材料的有力競爭者,目前已經廣泛用於薄膜電晶體的製備和研究。不過,暴露於空氣中的奈米碳管由於表面吸附了空氣中的氧氣,普遍呈現P型半導體性質,所以容易製備P型薄膜電晶體,但僅有P型薄膜電晶體會極大降低積體電路的相關性能,增加損耗。
先前技術中,N型奈米碳管半導體層的製備主要通過化學摻雜、更換源汲極金屬或者高溫(大於250℃)製備氧化層等方法實現,然利用化學摻雜或者更換源汲電極的方案較為複雜且無法保持器件性能長期穩定,而主流的柔性基底無法承受高溫,並且該方法對於半導體工藝的各種步驟來說,也是個極大的限制,因而限制了N型奈米碳管半導體層及N型薄膜電晶體在柔性基底上的製備。
有鑒於此,提供一種在低溫條件下製備N型半導體層及N型薄膜電晶體的方法實為必要。
一種N型半導體層的製備方法,包括以下步驟:提供一半導體奈米碳管層;通過原子層沈積的方法在所述半導體層表面沈積一氧化鉿層,該原子層沈積的方法具體包括:將該半導體奈米碳管層置於一原子層沈積系統反應腔內的工作平臺上,將該工作平臺加熱至140-200攝氏度;向反應腔內持續通入一保護氣體;在載氣承載下分別以脈衝形式向反應腔內通入鉿源與水蒸汽,在該半導體奈米碳管層表面生成連續的氧化鉿層,形成一N型半導體層,其中,所述含鉿源的載氣的一次脈衝時間為0.02s-0.03s,所述含水蒸汽的載氣的一次脈衝時間為0.010s-0.015s。
一種N型半導體層製備的N型薄膜電晶體的製備方法,包括以下步驟:提供一絕緣基底,在所述絕緣基底表面形成一閘極;在所述閘極表面形成一絕緣層;採用所述的N型半導體層的製備方法,在所述絕緣層表面形成一N型半導體層,且與所述閘極絕緣設置;在所述N型半導體層表面間隔設置一源極和一汲極,使源極、汲極分別與半導體奈米碳管層電連接。
一種N型薄膜電晶體的製備方法,包括以下步驟:提供一絕緣基底,採用所述的N型半導體層的製備方法,在所述絕緣基底表面形成一N型半導體層;在所述N型半導體層表面形成間隔設置的一源極和一汲極,使得源極、汲極與半導體奈米碳管層電連接;在所述N型半導體層表面形成一閘極與所述半導體奈米碳管層絕緣設置。
與先前技術相比較,本發明提供的N型半導體層的製備方法,通過在140-200攝氏度的低溫下利用原子層沈積(ALD)方法在奈米碳管層的表面沈積氧化鉿層,可在柔軟的、抗裂的、且輕的柔性基底上製備薄膜電晶體。
圖1係本發明第一實施例提供的N型半導體層的製備方法流程圖。
圖2係本發明第一實施例製備的N型半導體層的剖視圖。
圖3係本發明第一實施例中採用電弧放電法製備得到的半導體奈米碳管膜層的掃描電鏡照片。
圖4係本發明第二實施例提供的N型薄膜電晶體的製備方法流程圖。
圖5係本發明第二實施例製備的N型薄膜電晶體的剖視圖。
圖6係本發明第二實施例的對比P型薄膜電晶體的I-V圖。
圖7係本發明第二實施例提供的N型薄膜電晶體的I-V圖。
圖8係本發明第三實施例提供的N型薄膜電晶體的製備方法流程圖。
圖9係本發明第三實施例製備的N型薄膜電晶體的剖視圖。
以下將結合附圖詳細說明本發明提供的N型半導體層的製備方法及採用該半導體層製備N型薄膜電晶體的方法。
請一併參閱圖1及圖2,本發明第一實施例提供一種N型半導體層107的製備方法,依次包括如下步驟:
S11,提供一半導體奈米碳管層102;
S12,通過原子層沈積的方法在所述半導體奈米碳管層的表面沈積一氧化鉿層101,獲得一N型半導體層107。
在步驟S11中,所述半導體奈米碳管層102包括複數奈米碳管,該複數奈米碳管相互連接形成一導電網路。所述半導體奈米碳管層102可由複數奈米碳管組成,複數奈米碳管的排列方向可以係無序、無規則的,比如複數奈米碳管交叉、纏繞排列的網狀結構。所述半導體奈米碳管層102中複數奈米碳管的排列方向也可以係有序、有規則的。如複數奈米碳管沿同一方向排列或分別沿兩個方向有序排列。所述半導體奈米碳管層102可以由奈米碳管膜、奈米碳管線狀結構或奈米碳管線狀結構與奈米碳管膜的組合構成。所述奈米碳管線狀結構可由單根或複數平行排列的奈米碳管線組成。所述半導體奈米碳管層102可以係一自支撐結構,所謂自支撐係指奈米碳管層不需要大面積的載體支撐,而只要相對兩邊提供支撐力即能整體上懸空而保持自身層狀狀態。所述半導體奈米碳管層102也可形成在一絕緣支撐體的表面。所述半導體奈米碳管層102可由單層或複數奈米碳管組成。
所述半導體奈米碳管層102整體表現出良好的半導體性。該半導體奈米碳管層102可僅由半導體性奈米碳管組成,也可由半導體性奈米碳管與少量金屬性奈米碳管共同組成。具體的,可通過電弧放電法製備得到包括金屬性奈米碳管和半導體性奈米碳管的混合型奈米碳管,該方法製備的混合型奈米碳管中半導體性奈米碳管與金屬性奈米碳管的比例為2:1,該混合型奈米碳管中的半導體性奈米碳管所佔比例約為66.7%。進一步,可通過化學分離等手段去除金屬性奈米碳管得到僅包括半導體性奈米碳管的奈米碳管;或者通過化學分離等手段去除部份金屬性奈米碳管得到含有少量金屬性奈米碳管的奈米碳管。所述半導體奈米碳管層102中半導體性奈米碳管所佔比例可以為大於66.7%,優選地,半導體性奈米碳管所佔比例為90%-99%。所述半導體奈米碳管層102可由複數平行排列的長的單壁奈米碳管組成。該半導體奈米碳管層102中的單壁奈米碳管的直徑小於2奈米,該半導體奈米碳管層102的厚度為0.5奈米-2奈米。優選地,該單壁奈米碳管的直徑小於等於1奈米。
請參閱圖3,本實施例中,所述半導體奈米碳管層102係由單壁奈米碳管組成,該半導體層奈米碳管中半導體性奈米碳管所佔比例為95%。所述半導體奈米碳管層102中複數單壁奈米碳管交叉、纏繞形成網路結構,該半導體奈米碳管層102中單壁奈米碳管的直徑為1奈米,該半導體奈米碳管層102厚度為1奈米。
在步驟S12中,所述原子層沈積的方法具體包括以下步驟:
S121,將該半導體奈米碳管層102置於一ALD系統的反應腔內,調節系統內溫度和壓強保持在適當範圍內;
S122,向反應腔內通入保護氣體,所述保護氣體在沈積過程中持續通入;
S123,在載氣承載下分別以脈衝形式向反應腔內通入鉿源與水蒸汽,在半導體奈米碳管層表面生成連續的氧化鉿層101,得到N型半導體層107。
在步驟S121中,所述ALD系統包括進氣管道、反應腔體、反應腔內的工作平臺和出氣管道。所述半導體奈米碳管層102放置於反應腔內的工作平臺上。所述ALD系統內進氣管道、反應腔體、反應腔內的工作平臺和出氣管道的溫度可根據需要分別進行調節。所述反應腔內壓強也可根據需要進行調節。具體地,所述ALD系統內進氣管道的溫度可為70℃-75℃,以確保通入物質為氣態,而且通入物質在進氣管道內不會發生反應。所述反應腔體溫度可為90℃-100℃。所述反應腔內工作平臺的溫度可為140℃-200℃,優選地,所述反應腔內工作平臺溫度可為140℃-150℃。這係因為所述工作平臺所需溫度越低,應用範圍越廣泛,如可用於熔點較低的柔性基底上製備半導體器件;可以與半導體加工工藝完全相容;可以節約能耗。當然,所述反應腔內溫度過低時,如低於140℃時,吸附於半導體奈米碳管層中的氧氣不能完全脫離半導體奈米碳管層,這就間接影響了後續製備的N型半導體奈米碳管層的性能。所述ALD系統內出氣管道的溫度為120℃-130℃,以確保廢氣能順利被排出系統。所述反應腔內壓強可為0.14Torr-0.15Torr,腔內壓強的調節可根據所述反應腔的形狀、大小等參數設定,一般反應腔確定後,腔內壓強可在固定範圍內調節。本實施例中,所述進氣管道的溫度為75℃,所述反應腔體溫度為100℃,所述反應腔內工作平臺的溫度為150℃,所述出氣管道的溫度為130℃,所述反應腔內壓強為0.15Torr。
在步驟122中,通入保護氣體的作用係為了排出原反應腔內的空氣和去除反應過程中多餘的反應物。所述保護氣體可為氮氣或氬氣或其組合。本實施例中,所述保護氣體為氮氣。
在步驟123中,所述鉿源和水蒸汽在載氣承載下分別以脈衝形式進入反應腔內,且所述載氣可為氮氣或者氬氣。所述鉿源為四(二甲胺基)鉿或硝酸鉿。所述鉿源通入前被加熱到70℃-75℃,目的係為了增加鉿源的蒸發量。所述水蒸汽係水在室溫下自然蒸發得到的,所述室溫溫度可為18-35℃。所述含鉿源的載氣流量可為20sccm-40sccm,所述含鉿源的載氣的一次脈衝時間為0.02s-0.03s。所述含水蒸汽的載氣流量可為3sccm-5sccm,所述含水蒸汽的載氣的一次脈衝時間為0.010s-0.015s。
通入反應腔所述含鉿源的載氣一個脈衝後關閉,間隔一段時間T1 ,接著通入反應腔所述含水蒸汽的載氣一個脈衝後,間隔一段時間T2 ,到再次通入該含鉿源載氣之前的這個過程可設為一個迴圈單元(one cycle)。所述T1 可為55s-65s,所述T2 可為55s-60s。所述連續的氧化鉿層為含鉿源的載氣與含水蒸汽的載氣經多次迴圈過程反應生成。所述氧化鉿層的厚度為5nm-40nm,優選地,所述氧化鉿層厚度為20nm-30nm。所述氧化鉿層的生長速率為1.04Å/cycle-1.18Å/cycle。
所述生成的氧化鉿層連續的附著於奈米碳管的表面,不僅使得奈米碳管與空氣中的氧隔離,而且氧化鉿層在製備過程中向奈米碳管中引入電子,以使得沈積氧化鉿後的奈米碳管具有N型特徵。適當增加所述含鉿源的載氣的一次脈衝時間或者所述含鉿源的載氣流量,可以相應提高氧化鉿的生成量,使得氧化鉿層結構的緻密性增加,性能提高。進一步,在調節脈衝時間和載氣流量的基礎上,還可以通過控制反應腔內壓強和間隔時間T1 、T2 ,進一步調節反應物的通入量,並且及時排出廢氣以保證反應順利進行。可以理解,通過調節含鉿源載氣的脈衝時間、載氣流量反應腔內壓強和間隔時間等參數,可以在較低溫度下製備性能優異的氧化鉿層。
本實施例中,所述鉿源為四(二甲胺基)鉿,所述含鉿源的載氣流量為30sccm,該含鉿源載氣的一次脈衝時間為0.03s,所述含水蒸汽的載氣流量為5sccm,該含水蒸汽載氣的一次脈衝時間為0.015s,所述T1 為60s,所述T2 為60s。所述氧化鉿層厚度為30nm,生長速率為1.18 Å/cycle。
請一併參閱圖4及圖5,本發明第二實施例進一步提供一種N型薄膜電晶體10的製備方法,依次包括如下步驟:
S21,提供一絕緣基底110,在所述絕緣基底110表面形成一閘極106;
S22,在所述閘極106表面形成一絕緣層105;
S23,在所述絕緣層105表面形成一N型半導體層107,且與所述閘極106絕緣設置;
S24,在所述N型半導體層107表面間隔設置一源極103和一汲極104,使源極、汲極分別與半導體奈米碳管層102電連接。
在步驟S21中,所述絕緣基底110起支撐作用,該絕緣基底110材料不限,可選擇為玻璃、石英、陶瓷、金剛石等硬性材料,也可選擇塑膠、樹脂等柔性材料。進一步,所述絕緣基底110為一柔性材料,如聚對苯二甲酸乙二醇酯、聚萘二甲酸乙二醇酯、聚醯亞胺等柔性材料。本實施例中,所述絕緣基底110的材料為柔性材料,優選為聚對苯二甲酸乙二醇酯。所述絕緣基底110用於對薄膜電晶體10提供支撐。
所述閘極106可通過磁控濺射法、蒸鍍法、電子束沈積法或原子層沈積法等形成在所述絕緣基底的表面,也可以通過絲網印刷、刀片刮塗等方法直接塗覆導電漿料於所述絕緣基底110的表面的方式形成。本實施例中,通過蒸鍍法在絕緣基底110表面沈積Au和Ti的組合結構作為所述閘極。
在步驟S22中,所述絕緣層105可通過磁控濺射法、電子束沈積法或原子層沈積法等方法形成於所述閘極表面。本實施例中,所述絕緣層105採用原子層沈積法形成,所述絕緣層105為氧化鋁層,該絕緣層105的厚度為40奈米。
所述絕緣層105材料可選擇為氧化鋁、氧化鉿、氮化矽等硬性材料或苯並環丁烯(BCB)、聚酯或丙烯酸樹脂等柔性材料。該絕緣層105的厚度為0.5奈米-100微米。本實施例中,所述絕緣層105的材料為氧化鋁,其厚度為40奈米。
在步驟S23中,所述N型半導體層107可採用第一實施例的製備方法在ALD系統內形成於所述絕緣層的表面。其中,所述氧化鉿層101表面設置於遠離所述絕緣層105的一側。可以理解,所述氧化鉿層101的厚度由氧化鉿層在器件中所起作用決定。具體地,如果薄膜電晶體為底柵型器件,氧化鉿層101的作用係隔離空氣中的氧氣,並且在製備過程中向奈米碳管中引入電子,其厚度需要大於等於5nm。如果薄膜電晶體為頂柵型器件,氧化鉿層101同時也起到器件絕緣層的作用,其厚度需要大於等於10nm。
在步驟S24中,所述源極103、汲極104與半導體奈米碳管層102電連接,進一步需要去除源、汲極位置對應的氧化鉿層。所述去除氧化鉿層的方法可採用光刻或BOE(氫氟酸的一種緩衝劑)腐蝕的方法。本實施例中,去除氧化層的方法為光刻法。
所述源極103及汲極104可通過磁控濺射法、蒸鍍法電子束沈積法或原子層沈積法等形成在所述半導體奈米碳管層的表面,也可以通過絲網印刷、刀片刮塗等方法直接塗覆導電漿料於半導體奈米碳管層的表面的方式形成。本實施例中,通過蒸鍍法在所述半導體奈米碳管層的表面沈積金屬Au和Ti的組合結構作為所述源極103及汲極104。
所述源極103和汲極104由導電材料組成。優選地,所述源極103和汲極104均為一層導電薄膜。該導電薄膜的厚度為2nm-50nm。該導電薄膜的材料可以選擇為金屬、ITO、ATO、導電銀膠、導電聚合物及導電奈米碳管等。該金屬材料可以為鋁、銅、鎢、鉬、金、鈦、鈀或任意組合的合金。本實施例中,所述源極103、汲極104的材料均為金和鈦的組合結構,具體地,所述金和鈦的組合物係由金沈積在金屬鈦的表面複合而成,所述鈦的厚度為2奈米,金的厚度為50奈米。
本發明第二實施例提供的N型薄膜電晶體的製備方法,通過降低氧化鉿的生長溫度,可在柔軟的、抗裂的、且輕的柔性基底上製備薄膜電晶體;此製備方法和目前的半導體加工工藝完全相容,可與光刻等半導體加工過程穿插進行。該製備方法可以將P型CNT器件有效改變為N型CNT器件,從而可容易實現P型與N型器件共同組成CMOS高效電路的製備,從而可極大提高積體電路的相關性能,並且減少損耗。
本發明第二實施例提供的薄膜電晶體的製備方法得到的N型薄膜電晶體10為底柵型(又稱背柵型)薄膜電晶體,其包括一N型半導體層107,一源極103,一汲極104,一絕緣層105,及一閘極106。其中所述N型半導體層107包括一氧化鉿層101和一半導體奈米碳管層102。所述N型半導體層107、源極103、汲極104設置於所述絕緣層105的一表面。所述源極103與汲極104間隔設置且與半導體奈米碳管層102電連接。所述閘極106通過所述絕緣層105與所述N型半導體層107、所述源極103及汲極104間隔且絕緣設置。所述N型薄膜電晶體10可形成於一絕緣基底110的表面。
使用時,將源極接地,在閘極上施加一閘極電壓Vg ,並在汲極上施加一汲極電壓Vd 。當閘極施加一定的正電壓或負電壓,在溝道中產生電場,並在溝道表面處產生載流子。隨著閘極電壓的增加,溝道轉變為載流子積累層,當閘極電壓達到源極和汲極之間的開啟電壓時,源極與汲極之間的溝道導通,從而會在源極和汲極之間產生電流,從而使得薄膜電晶體處於開啟狀態。
請參見圖6,本發明第二實施例的對比例提供一種薄膜電晶體,該對比例與本發明第二實施例的區別在於:對比例在所述絕緣層表面形成一半導體奈米碳管層後未進一步沈積氧化鉿層,由於半導體奈米碳管層暴露在空氣中表面吸附了空氣中的氧氣,呈現為P摻雜。當汲極上施加一電壓Vd ,並且閘極施加一負電壓Vg 時,該薄膜電晶體開啟。故,採用該半導體奈米碳管層的薄膜電晶體表現為P型。
請參見圖7,本發明在半導體奈米碳管層沈積氧化鉿層後,將汲極施加一電壓Vd ,並且閘極施加一正電壓Vg 時,薄膜電晶體開啟。採用沈積氧化鉿層的半導體奈米碳管層的薄膜電晶體表現為N型。
請一併參閱圖8及圖9,本發明第三實施例進一步提供另一種N型薄膜電晶體20的製備方法,依次包括如下步驟:
S31,提供一絕緣基底110,在所述絕緣基底110表面形成一N型半導體層107;
S32,在所述N型半導體層107表面形成間隔設置的一源極103和一汲極104,使得源極103、汲極104與半導體奈米碳管層102電連接;
S33,在所述N型半導體層107表面形成一閘極106與所述半導體奈米碳管層102絕緣設置。
本發明第三實施例薄膜電晶體20的製備方法與第二實施例中的薄膜電晶體10的製備方法基本相同,其區別在於:第三實施例為頂柵型薄膜電晶體的製備方法,在所述N型半導體層107的表面形成閘極106。所述N型半導體層107中的氧化鉿層101不僅起到隔離空氣中的氧與奈米碳管接觸的作用,並且還同時作為絕緣層,起到絕緣介質的作用,使得閘極106與半導體奈米碳管層102、源極103及汲極104絕緣設置。從而無需再單獨沈積絕緣層以使閘極106與其他元件絕緣。
本發明第三實施例製備的N型薄膜電晶體20,其包括一N型半導體層107、一源極103、一汲極104、及一閘極106。所述源極103與汲極104間隔設置。所述N型半導體層107中的半導體奈米碳管層102與所述源極103及汲極104電連接設置。所述閘極106通過所述N型半導體層107中的氧化鉿層101與半導體奈米碳管層102、源極103及汲極104絕緣設置。並且,該薄膜電晶體20形成於一絕緣基底110的表面。
綜上所述,本發明確已符合發明專利之要件,遂依法提出專利申請。惟,以上所述者僅為本發明之較佳實施例,自不能以此限制本案之申請專利範圍。舉凡習知本案技藝之人士援依本發明之精神所作之等效修飾或變化,皆應涵蓋於以下申請專利範圍內。
10,20‧‧‧薄膜電晶體
101‧‧‧氧化鉿層
102‧‧‧半導體奈米碳管層
103‧‧‧源極
104‧‧‧汲極
105‧‧‧絕緣層
106‧‧‧閘極
107‧‧‧N型半導體層
110‧‧‧絕緣基底

Claims (13)

  1. 一種N型半導體層的製備方法,包括以下步驟:
    提供一半導體奈米碳管層;
    通過原子層沈積的方法在所述半導體層表面沈積一氧化鉿層,該原子層沈積的方法具體包括:
    將該半導體奈米碳管層置於一原子層沈積系統反應腔內的工作平臺上,將該工作平臺加熱至140-200攝氏度;
    向反應腔內持續通入一保護氣體;
    在載氣承載下分別以脈衝形式向反應腔內通入鉿源與水蒸汽,在該半導體奈米碳管層表面生成連續的氧化鉿層,形成一N型半導體層,且所述含鉿源的載氣的一次脈衝時間為0.02s-0.03s,所述含水蒸汽的載氣的一次脈衝時間為0.010s-0.015s。
  2. 如請求項第1項所述的N型半導體層的製備方法,其中,所述反應腔內的壓強為0.14Torr-0.15Torr。
  3. 如請求項第1項所述的N型半導體層的製備方法,其中,所述保護氣體為氮氣或者氬氣或者二者混合物。
  4. 如請求項第1項所述的N型半導體層的製備方法,其中,所述鉿源為四(二甲胺基)鉿或硝酸鉿。
  5. 如請求項第1項所述的N型半導體層的製備方法,其中,所述鉿源通入前加熱溫度為70℃-75℃。
  6. 如請求項第1項所述的N型半導體層的製備方法,其中,所述含鉿源的載氣流量為20sccm-40sccm,含水蒸汽的載氣流量為3sccm-5sccm。
  7. 如請求項第1項所述的N型半導體層的製備方法,其中,通入反應腔所述含鉿源的載氣一個脈衝後關閉,間隔一段時間T1 ,接著通入反應腔所述含水蒸汽的載氣一個脈衝後,間隔一段時間T2 ,到再次通入該含鉿源載氣之前的這個過程為一個迴圈單元,所述T1 為55s-65s,所述T2 為55s-60s。
  8. 如請求項第1項所述的N型半導體層的製備方法,其中,所述氧化鉿層的厚度為5nm-40nm。
  9. 如請求項第1項所述的N型半導體層的製備方法,其中,所述氧化鉿層的生長速率為1.04Å/cycle-1.18Å/cycle。
  10. 如請求項第1項所述的N型半導體層的製備方法,其中,所述半導體奈米碳管層係由複數單壁奈米碳管交叉、纏繞形成的網路結構,所述氧化鉿沈積於所述複數奈米碳管的表面。
  11. 一種N型薄膜電晶體的製備方法,包括以下步驟:
    提供一絕緣基底,在所述絕緣基底表面形成一閘極;
    在所述閘極表面形成一絕緣層;
    採用請求項第1-10項中任一項所述的N型半導體層的製備方法,在所述絕緣層表面形成一N型半導體層,且與所述閘極絕緣設置;
    在所述N型半導體層表面間隔設置一源極和一汲極,使源極、汲極分別與半導體奈米碳管層電連接。
  12. 如請求項第11項所述的N型薄膜電晶體的製備方法,其中,所述柔性絕緣基底可為聚對苯二甲酸乙二醇酯、聚萘二甲酸乙二醇酯、聚醯亞胺材料。
  13. 一種N型薄膜電晶體的製備方法,包括以下步驟:
    提供一絕緣基底,採用請求項第1-10項中任一項所述的N型半導體層的製備方法,在所述絕緣基底表面形成一N型半導體層;
    在所述N型半導體層表面形成間隔設置的一源極和一汲極,使得源極、汲極與半導體奈米碳管層電連接;
    在所述N型半導體層表面形成一閘極與所述半導體奈米碳管層絕緣設置。
TW103121113A 2014-06-11 2014-06-18 Method of making n-type semiconductor layer and n-type thin film transistor TWI560137B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410257169.5A CN105448674B (zh) 2014-06-11 2014-06-11 N型半导体层以及n型薄膜晶体管的制备方法

Publications (2)

Publication Number Publication Date
TW201545967A true TW201545967A (zh) 2015-12-16
TWI560137B TWI560137B (en) 2016-12-01

Family

ID=54836912

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103121113A TWI560137B (en) 2014-06-11 2014-06-18 Method of making n-type semiconductor layer and n-type thin film transistor

Country Status (3)

Country Link
US (1) US9768400B2 (zh)
CN (1) CN105448674B (zh)
TW (1) TWI560137B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI633641B (zh) * 2016-10-31 2018-08-21 鴻海精密工業股份有限公司 半導體層的製備方法
TWI636575B (zh) * 2016-10-31 2018-09-21 鴻海精密工業股份有限公司 薄膜電晶體的製備方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105679676A (zh) 2016-03-01 2016-06-15 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板
CN109427974B (zh) * 2017-08-22 2021-02-19 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法、电子器件

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI220269B (en) * 2002-07-31 2004-08-11 Ind Tech Res Inst Method for fabricating n-type carbon nanotube device
US20050252449A1 (en) * 2004-05-12 2005-11-17 Nguyen Son T Control of gas flow and delivery to suppress the formation of particles in an MOCVD/ALD system
US20110101302A1 (en) * 2009-11-05 2011-05-05 University Of Southern California Wafer-scale fabrication of separated carbon nanotube thin-film transistors
TWI466816B (zh) * 2009-12-30 2015-01-01 Univ Tunghai 筆直直立奈米線陣列結構及其製造方法
US9401490B2 (en) * 2010-10-29 2016-07-26 Lintec Corporation Transparent conductive film, electronic device, and method for manufacturing electronic device
EP2648239B1 (en) * 2012-04-05 2014-07-23 Novaled AG A method for producing a vertical organic field effect transistor and a vertical organic field effect transistor
US9299940B2 (en) * 2012-11-02 2016-03-29 The Regents Of The University Of California Carbon nanotube network thin-film transistors on flexible/stretchable substrates

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI633641B (zh) * 2016-10-31 2018-08-21 鴻海精密工業股份有限公司 半導體層的製備方法
TWI636575B (zh) * 2016-10-31 2018-09-21 鴻海精密工業股份有限公司 薄膜電晶體的製備方法

Also Published As

Publication number Publication date
CN105448674B (zh) 2018-12-21
TWI560137B (en) 2016-12-01
CN105448674A (zh) 2016-03-30
US9768400B2 (en) 2017-09-19
US20150364706A1 (en) 2015-12-17

Similar Documents

Publication Publication Date Title
TWI452009B (zh) 石墨烯奈米窄帶的製備方法
US20130130011A1 (en) Method for preparing graphene, graphene sheet, and device using same
TWI426048B (zh) 石墨烯奈米窄帶的製備方法
TW201545967A (zh) N型半導體層及n型薄膜電晶體的製備方法
JP2009286688A (ja) カーボンナノチューブフィルムの製造方法
US8859044B2 (en) Method of preparing graphene layer
US10497893B2 (en) Method for doping graphene, method for manufacturing graphene composite electrode, and graphene structure comprising same
CN107012443B (zh) 一种绝缘衬底图形化直接生长石墨烯的工艺方法
TWI485100B (zh) 石墨烯奈米窄帶的製備方法
CN110600350B (zh) 一种双环栅结构的纳米冷阴极电子源及其制作方法
TWI427032B (zh) 石墨烯奈米窄帶的製備方法
JP5959990B2 (ja) グラフェン膜の製造装置及びグラフェン膜の製造方法
TWI517265B (zh) 薄膜電晶體的製造方法
JP5246938B2 (ja) カーボンナノチューブ成長用基板、トランジスタ及びカーボンナノチューブ成長用基板の製造方法
JP2004186245A (ja) カーボンナノチューブの製造方法とカーボンナノチューブ・デバイス
CN103101906B (zh) 石墨烯、石墨烯制备方法和应用
TW200949954A (en) Mathod for making thin film transistor
CN109183145A (zh) 一种在石墨烯基底上制备酞菁铁单晶薄膜的方法
US11532448B2 (en) Laser remote control switching system
KR101449278B1 (ko) 반도체를 이용한 그래핀 성장 방법
US11190114B2 (en) Nano manipulater
JP2013152969A (ja) グラフェントランジスタ
JP4912542B2 (ja) 成膜方法及び成膜装置
US20210336562A1 (en) Bionic arm
US11811337B2 (en) Nanofiber actuator and method for making the same