TW201528689A - 積體電路以及調整其工作週期的方法 - Google Patents
積體電路以及調整其工作週期的方法 Download PDFInfo
- Publication number
- TW201528689A TW201528689A TW103109128A TW103109128A TW201528689A TW 201528689 A TW201528689 A TW 201528689A TW 103109128 A TW103109128 A TW 103109128A TW 103109128 A TW103109128 A TW 103109128A TW 201528689 A TW201528689 A TW 201528689A
- Authority
- TW
- Taiwan
- Prior art keywords
- duty cycle
- temperature
- integrated circuit
- adjustment
- clock
- Prior art date
Links
Landscapes
- Pulse Circuits (AREA)
- Oscillators With Electromechanical Resonators (AREA)
- Electric Clocks (AREA)
Abstract
一種積體電路包含：一溫度感測器，用以感測該積體電路的一當前溫度，並且據以產生溫度資訊；以及一工作週期調整電路，耦接於該溫度感測器。該工作週期調整電路包含：一溫度補償相位濾波器，用以根據該溫度資訊產生一第一調整訊號；以及一工作週期調整器，耦接於該溫度補償相位濾波器，用以接收一時脈輸入以及該第一調整訊號，並且利用該第一調整訊號來調整該時脈輸入的工作週期，以產生一經修正工作週期的時脈輸出。
Description
本發明係關於一工作週期調整器，尤指一種用以調整工作週期的裝置及方法，使得工作週期具有較佳的溫度不敏感度(temperature-insensitivity)。
積體電路(integrated circuit,IC)或晶片係以半導體技術來製造，特別是互補式金氧半導體(complementary metal-oxide semiconductor,CMOS)、P型金氧半導體(PMOS)以及N型金氧半導體(NMOS)電路等金氧半導體裝置。在此領域的技術成長促進了裝置的微型化，而使半導體裝置的通道長度以及閘極氧化層(gate oxide)的厚度得以減少，進而增加了記憶體的效能，但同時也增加了裝置對於製程、電壓、溫度(process,voltage and temperature,PVT)變化的敏感度。
積體電路係根據一輸入電壓以及一時脈來接收或傳送資料，例如當一輸入電壓係在一第一臨界範圍內時，輸出資料將會是位元”0”，而當一輸入電壓係在一第二臨界範圍內時，輸出資料將會是位元”1”，且資料係於輸入時脈訊號的上升邊緣(rising edge)或下降邊緣(falling edge)被取得。在積體電路中，資料會於裝置之間被緩衝並傳送，其中輸入時脈訊號係用來對資料傳送進行同步(synchronization)。PMOS裝置以及NMOS裝置的非線性特性會造成積體電路具有多個不同的緩衝級(buffer stage)，這將導致時脈訊號的工作週期之間發生錯誤。
時脈工作週期係為一時脈波形處在高邏輯準位的時間長度與該時脈波形之整個時脈區間(clock period)的時間長度的比值。當資料已被取得(無論是於時脈週期的上升邊緣或下降邊緣取得)，在一定數量的時脈週期再加上輸出延遲時間的時段中，資料將會保持有效(valid)。資料在一特定時間內保持有效，則該特定時間即為所謂的輸出保持時間(output hold time)。
緩衝級之間的工作週期變化將造成資料眼窗(data eye window)的變化，其中資料眼窗係為要讀取的資料的中間點(mid-point)，而上述變化會造成緩衝級之間同步上的問題。雖然低臨界電壓裝置允許積體電路達到良好的電壓不敏感度(voltage insensitivity)，但相較於一般裝置，低臨界電壓裝置的工作週期將會更容易受溫度變化所影響。當環境溫度由熱變至冷時，工作週期將會變化2~3%。因此在設計上，電壓不敏感度與溫度不敏感度之間必須有所取捨(tradeoff)。
為了補償PVT變化，習知的方法係對每一積體電路進行分析，以得知PVT的變化將如何影響晶片，再據以將工作週期修正為較快或較慢。然而，此方法既費時又成本昂貴，而且無法完全地修正工作週期的變化。
因此，本發明之一目的在於提供一種讓一輸出的工作週期經修正後而不敏感於溫度變化的設計概念。
本發明之一實施例提供一種積體電路，包含：一溫度感測器，用以感測該積體電路的一當前溫度，並且據以產生溫度資訊；以及一工作週期調整電路，耦接於該溫度感測器。該工作週期調整電路包含：一溫度補償相位濾波器，用以根據該溫度資訊產生一第一調整訊號；以及一工作週期調整
器，耦接於該溫度補償相位濾波器，用以接收一時脈輸入以及該第一調整訊號，並且利用該第一調整訊號來調整該時脈輸入的工作週期，以產生一經修正工作週期的時脈輸出。
本發明之另一實施例提供一種用以調整一積體電路的工作週期的方法，包含：感測該積體電路的一當前溫度；利用感測到的該當前溫度來產生溫度資訊；根據該溫度資訊來產生一第一調整訊號；接收該積體電路的一時脈輸入；以及利用該第一調整訊號來調整該時脈輸入的工作週期，以產生一經修正工作週期的時脈輸出。
本發明係藉由調整一時脈的工作週期來對溫度變化進行補償，其中藉由利用設置在晶片上的溫度感測器可據以產生當前溫度的資訊，並且可根據一控制訊號來使用所產生的當前溫度的資訊來控制該溫度補償相位濾波器。由於該控制訊號係線性相關於所感測到的溫度，該溫度補償相位濾波器可在維持對於該積體電路中的電壓變化的不敏感性時，仍能夠進行所需的補償。
100‧‧‧積體電路
110‧‧‧工作週期修正感測電路
120‧‧‧溫度感測器
130‧‧‧溫度控制產生器
140‧‧‧工作週期調整電路
150‧‧‧溫度補償相位濾波器
160‧‧‧工作週期調整器
170‧‧‧工作週期感測器
第1圖係為根據本發明一實施例的積體電路之示意圖。
第2圖係為第1圖所示的積體電路之一工作週期調整電路的示意圖。
請參考第1圖，第1圖係為根據本發明一實施例的積體電路(integrated circuit,IC)100之示意圖。積體電路100包含一溫度感測器(temperature sensor)120、一溫度控制產生器(temperature control generator)130、一工作週期修正(duty cycle correction,DCC)感測電路110以及一工作週期
調整電路(duty cycle adjuster circuit)140。
工作週期修正感測電路110可提供修正值(trim value)以將積體電路100的工作週期調整至一預定值。如第1圖所示，有一時脈輸入被提供至工作週期調整電路140，並據以產生一時脈輸出。製程、電壓與溫度(process,voltage,and temperature,PVT)變化可能會影響此時脈訊號的工作週期，而導致該時脈輸入以及該時脈輸出的工作週期有失真的現象。尤其是，積體電路的一記憶庫(memory bank)中的一列(row)需要一定的時間來啟動，即為所知的列至行延遲(row-to-column delay)，而PVT變化可能對該記憶庫的一時脈輸入的上升邊緣(rising edge)造成額外的延遲，因此工作週期修正感測電路110會接收用以指出總延遲量(total amount of delay)的一感測輸入，並且相對應地產生DCC修正值(DCC trim value)來延遲(或提前)訊號的上升邊緣。所述的調整修正值在第1圖中係舉例為“列(row)<0：3>/行(coulumn)<0：3>/上升延遲(delay rise)”，這些值會接著被輸入至工作週期調整電路140，並且會被用來調整該時脈輸出的工作週期，使其被修正至50%。然而，溫度的變化無法被這些修正值來自動補償。
為解決上述問題，本發明提供了溫度感測器120，其為一晶片上的(on-die)溫度感測器。溫度感測器120係用以感測積體電路100的一操作溫度以及輸出一8位元(bit)的當前溫度感測輸出訊號<0：7>(即為第1圖所示的8位元溫度資料<0：7>)，此輸出訊號係被輸入至溫度控制產生器130，其用以將8位元輸出訊號轉換至單調線性控制訊號(monotonic linear control signal)。而此單調線性控制訊號接著被輸入至工作週期調整電路140，並且用來對工作週期提供進一步的調整，以對溫度變化進行補償。
請參考第2圖，第2圖係為第1圖所示的積體電路之工作週期調
整電路140的示意圖。如第2圖所示，工作週期調整電路140包含一溫度補償相位濾波器(temperature compensation phase filter)150，一工作週期調整器(duty cycle adjuster)160以及一工作週期感測器(duty cycle sensor)170。工作週期調整器160係以感測邏輯準位的形式來自工作週期修正感測電路110接收一時脈輸入以及一修正值，所述修正值係用以修正該時脈輸入的工作週期，以產生一調整後的時脈輸出，而該時脈輸出係被回饋至工作週期感測器170，以感測該時脈輸出的工作週期以及提供此資訊至工作週期調整器160。進一步的調整可藉由將上述二工作週期(亦即該時脈輸入的工作週期以及該時脈輸出的工作週期)進行比較來實現。如前所述，積體電路100的操作溫度的變化可能會對工作週期帶來嚴重的影響，且此影響無法藉由習知的方法來完全地補償。
為了修正積體電路100的操作溫度的變化，溫度補償相位濾波器150會根據接收自溫度控制產生器130的單調線性控制訊號以及該時脈輸入，來提供調整值至工作週期調整器160，且該時脈輸入允許溫度補償相位濾波器150根據積體電路100的操作時序來產生調整值至工作週期調整器160，因而維持(maintain)輸出資料眼窗，以使得積體電路100不敏感於電壓變化以及溫度變化。
使用溫度控制產生器130來產生單調線性控制訊號，這代表溫度感測器120的準確性(accuracy)並不需要被維持在一高度準確性的級別(degree)，在一較佳實施例中，溫度感測器120可允許10℃以內的誤差，然而這僅為舉例，並不作為本發明的限制。此外，溫度補償相位濾波器150也不受積體電路100的半導體裝置中的電壓變化所影響，因而可維持理想的電壓不敏感性(voltage sensitivity)。
總言之，本發明的目的在於調整一時脈的工作週期，以對溫度變化進行補償。藉由利用設置在晶片上的(on-chip)溫度感測器120，可據以產生當前溫度的資訊，並且根據一控制訊號來使用所產生之當前溫度的資訊以控制溫度補償相位濾波器150。由於該控制訊號係線性相關於所感測到的溫度，溫度補償相位濾波器150可在維持積體電路100對於電壓變化的不敏感性時，仍能夠進行所需的補償。
以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
100‧‧‧積體電路
110‧‧‧工作週期修正感測電路
120‧‧‧溫度感測器
130‧‧‧溫度控制產生器
140‧‧‧工作週期調整電路
Claims (11)
- 一種積體電路(integrated circuit,IC)，包含：一溫度感測器，用以感測該積體電路的一當前溫度，並且據以產生一溫度資訊；以及一工作週期調整電路，耦接於該溫度感測器，該工作週期調整電路包含：一溫度補償相位濾波器，用以根據該溫度資訊產生一第一調整訊號；以及一工作週期調整器，耦接於該溫度補償相位濾波器，用以接收一時脈輸入以及該第一調整訊號，並且利用該第一調整訊號來調整該時脈輸入的工作週期，以產生一經修正工作週期的時脈輸出。
- 如請求項1所述之積體電路，另包含：一溫度控制產生器，耦接於該溫度感測器以及該工作週期調整電路之間，用以接收該溫度資訊，產生一控制訊號，以及提供該控制訊號至該工作週期調整電路。
- 如請求項2所述之積體電路，其中該控制訊號係為一單調(monotonic)線性控制訊號。
- 如請求項1所述之積體電路，另包含：一工作週期修正(duty cycle correction,DCC)感測電路，耦接於該工作週期調整電路，用以接收一感測輸入以及提供一第二調整訊號至該工作週期調整電路。
- 如請求項4所述之積體電路，其中該工作週期調整器利用該第二調整訊號以進一步調整該時脈輸入的工作週期，以產生該經修正工作週期的時脈輸出。
- 如請求項1所述之積體電路，其中該工作週期調整電路另包含：一工作週期感測器，耦接於該工作週期調整器，用以接收該時脈輸出，決定該時脈輸出的工作週期以產生一工作週期資訊，以及提供該工作週期資訊至該工作週期調整器。
- 一種用以調整一積體電路(integrated circuit,IC)的工作週期的方法，包含：感測該積體電路的一當前溫度；利用所感測到的該當前溫度來產生一溫度資訊；根據該溫度資訊來產生一第一調整訊號；接收該積體電路的一時脈輸入；以及利用該第一調整訊號來調整該時脈輸入的工作週期，以產生一經修正工作週期的時脈輸出。
- 如請求項7所述之方法，其中根據該溫度資訊來產生該第一調整訊號的步驟包含：根據該溫度資訊產生一控制訊號。
- 如請求項8所述之方法，其中該控制訊號係為一單調(monotonic)線性控制訊號。
- 如請求項7所述之方法，另包含： 接收一感測輸入；利用該感測輸入來產生一第二調整訊號；以及利用該第二調整訊號來進一步調整該時脈輸入的工作週期，以產生該經修正工作週期的時脈輸出。
- 如請求項7所述之方法，其中利用該第一調整訊號來調整該時脈輸入的工作週期，以產生該經修正工作週期的時脈輸出的步驟另包含：利用該時脈輸入來產生一時脈輸出；感測該時脈輸出的工作週期；以及將該時脈輸出的工作週期與該時脈輸入的工作週期進行比較。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US201414147601A | 2014-01-06 | 2014-01-06 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201528689A true TW201528689A (zh) | 2015-07-16 |
| TWI543540B TWI543540B (zh) | 2016-07-21 |
Family
ID=53649177
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW103109128A TWI543540B (zh) | 2014-01-06 | 2014-03-13 | 積體電路以及調整其工作週期的方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN104767522A (zh) |
| TW (1) | TWI543540B (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106877845A (zh) * | 2015-09-23 | 2017-06-20 | 万国半导体股份有限公司 | 紧凑型占空调制器 |
| CN110097906A (zh) * | 2018-01-31 | 2019-08-06 | 三星电子株式会社 | 调节占空比的存储器装置和具有存储器装置的存储器系统 |
| EP3667910A3 (en) * | 2018-12-13 | 2020-08-12 | NXP USA, Inc. | Duty cycle control for reduced dynamic power consumption |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6366115B1 (en) * | 2001-02-21 | 2002-04-02 | Analog Devices, Inc. | Buffer circuit with rising and falling edge propagation delay correction and method |
| KR100413761B1 (ko) * | 2001-05-31 | 2003-12-31 | 삼성전자주식회사 | 온도와 공정에 따라 리프레시 사이클이 조절되는 반도체메모리 장치 및 방법 |
| US7027944B2 (en) * | 2003-06-30 | 2006-04-11 | Nupower Semiconductor, Inc. | Programmable calibration circuit for power supply current sensing and droop loss compensation |
| CN1929116A (zh) * | 2005-09-06 | 2007-03-14 | 马维尔国际贸易有限公司 | 带有退火玻璃浆的集成电路封装 |
| US8248113B2 (en) * | 2010-08-23 | 2012-08-21 | Realtek Semiconductor Corp. | Method and apparatus for accurate clock synthesis |
-
2014
- 2014-03-13 TW TW103109128A patent/TWI543540B/zh active
- 2014-04-04 CN CN201410135823.5A patent/CN104767522A/zh active Pending
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106877845A (zh) * | 2015-09-23 | 2017-06-20 | 万国半导体股份有限公司 | 紧凑型占空调制器 |
| TWI633756B (zh) * | 2015-09-23 | 2018-08-21 | 萬國半導體股份有限公司 | 緊湊型占空調變器 |
| CN106877845B (zh) * | 2015-09-23 | 2020-04-07 | 万国半导体股份有限公司 | 紧凑型占空调制器 |
| CN110097906A (zh) * | 2018-01-31 | 2019-08-06 | 三星电子株式会社 | 调节占空比的存储器装置和具有存储器装置的存储器系统 |
| US11749337B2 (en) | 2018-01-31 | 2023-09-05 | Samsung Electronics Co., Ltd. | Memory device adjusting duty cycle and memory system having the same |
| US11749338B2 (en) | 2018-01-31 | 2023-09-05 | Samsung Electronics Co., Ltd. | Memory device adjusting duty cycle and memory system having the same |
| US12033686B2 (en) | 2018-01-31 | 2024-07-09 | Samsung Electronics Co., Ltd. | Memory device adjusting duty cycle and memory system having the same |
| US12106794B2 (en) | 2018-01-31 | 2024-10-01 | Samsung Electronics Co., Ltd | Memory device adjusting duty cycle and memory system having the same |
| EP3667910A3 (en) * | 2018-12-13 | 2020-08-12 | NXP USA, Inc. | Duty cycle control for reduced dynamic power consumption |
| US11048292B2 (en) | 2018-12-13 | 2021-06-29 | Nxp Usa, Inc. | Duty cycle control for reduced dynamic power consumption |
Also Published As
| Publication number | Publication date |
|---|---|
| TWI543540B (zh) | 2016-07-21 |
| CN104767522A (zh) | 2015-07-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI742926B (zh) | 用於雙倍資料率裝置的占空比更正電路 | |
| US7944262B2 (en) | Duty correction circuit | |
| KR101027679B1 (ko) | Ｄｌｌ 회로 | |
| US10491219B2 (en) | Skew compensation circuit and semiconductor apparatus including the same | |
| US20080129341A1 (en) | Semiconductor apparatus | |
| US7570094B2 (en) | Automatic duty cycle correction circuit with programmable duty cycle target | |
| KR102432873B1 (ko) | 리시버 회로 및 이를 이용하는 시스템 | |
| US10361691B2 (en) | Skew detection circuit and input circuit using the same | |
| TWI543540B (zh) | 積體電路以及調整其工作週期的方法 | |
| US9374093B2 (en) | Capacitively coupled input buffer | |
| US20230115436A1 (en) | Duty cycle correction device and method | |
| US9515636B2 (en) | Apparatuses and methods for duty cycle adjustments | |
| US7724056B2 (en) | Semiconductor integrated circuit device operating in synchronism with clock and method for controlling duty of clock | |
| CN106849939B (zh) | Cmos鉴相器 | |
| KR20230098764A (ko) | 지연 제어 시스템 | |
| KR100861373B1 (ko) | 스큐신호 생성회로 및 이를 이용한 반도체 메모리 장치 | |
| US6927612B2 (en) | Current starved DAC-controlled delay locked loop | |
| JP2006211064A (ja) | 論理回路の特性調整回路及びその方法並びにそれを用いた半導体集積回路 | |
| US8004345B2 (en) | Minimizing non-linearity errors | |
| KR20140130779A (ko) | 바이어스 전압 생성 장치, 이를 포함하는 클럭 버퍼와 클럭 버퍼 동작 방법 | |
| US10185697B2 (en) | Generating a transition signal for controlling memory data output | |
| TW202424974A (zh) | 電壓調節器 | |
| US20070057711A1 (en) | Slewing rate adjustment circuit | |
| JP2023139897A (ja) | 受信装置および受信方法 | |
| KR20080000424A (ko) | 반도체 메모리의 출력 버퍼 |