TW201523634A - 當儲存資料於多位元儲存元件時利用虛擬資料的裝置及方法 - Google Patents

當儲存資料於多位元儲存元件時利用虛擬資料的裝置及方法 Download PDF

Info

Publication number
TW201523634A
TW201523634A TW103131806A TW103131806A TW201523634A TW 201523634 A TW201523634 A TW 201523634A TW 103131806 A TW103131806 A TW 103131806A TW 103131806 A TW103131806 A TW 103131806A TW 201523634 A TW201523634 A TW 201523634A
Authority
TW
Taiwan
Prior art keywords
data
storage
bit
volatile memory
storage element
Prior art date
Application number
TW103131806A
Other languages
English (en)
Inventor
Abreu Manuel Antonio D
Dimitris Pantelakis
Original Assignee
Sandisk Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US14/028,846 external-priority patent/US9361220B2/en
Priority claimed from US14/028,885 external-priority patent/US9406385B2/en
Application filed by Sandisk Technologies Inc filed Critical Sandisk Technologies Inc
Publication of TW201523634A publication Critical patent/TW201523634A/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/564—Miscellaneous aspects
    • G11C2211/5641—Multilevel memory having cells with different number of storage levels

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Read Only Memory (AREA)

Abstract

本發明揭示一種儲存器件，其包含非揮發性記憶體及一控制器。一種執行於該資料儲存器件中之方法包含在該控制器處接收待儲存於該非揮發性記憶體處之第一資料及第二資料。該方法進一步包含將該第一資料、該第二資料及虛擬資料自該控制器發送至該非揮發性記憶體，以儲存於該非揮發性記憶體中之一單一實體頁的各別邏輯頁處。該單一實體頁包含根據位元至狀態之一映射而可程式化至多個電壓狀態中之多個儲存元件。該虛擬資料防止該單一實體頁之一儲存元件經程式化至該多個電壓狀態之一特定電壓狀態。

Description

當儲存資料於多位元儲存元件時利用虛擬資料的裝置及方法
本發明大體上係關於儲存資料於多位元儲存元件處。
非揮發性資料儲存器件(諸如通用串列匯流排(USB)快閃記憶體器件、嵌入式快閃記憶體器件或可卸除式儲存卡)已允許資料及軟體應用之增加之便攜性。快閃記憶體器件可藉由在各快閃記憶體單元中儲存多個位元而提高資料儲存密度。例如，多層單元(MLC)快閃記憶體器件藉由每儲存元件儲存2個位元、每儲存元件3個位元、每儲存元件4個位元或更多而提供增加之儲存密度。儘管增加每儲存元件位元之數目及縮小器件特徵尺寸可增加一記憶體器件之一儲存密度，然儲存於該記憶體器件處之資料之一位元錯誤率亦可增加。例如，可藉由相鄰記憶體儲存元件之間之交叉耦合效應引起錯誤。
此外，一些快閃記憶體器件可保留一記憶體之一部分以用作單層單元(SLC)儲存元件(諸如在一個二進制快取區中)，而該記憶體之一剩餘部分係用作MLC儲存元件。在具有一個二進制快取區之記憶體器件中，該二進制快取區中之記憶體儲存元件係比剩餘之記憶體儲存元件更頻繁地循環通過且比其他記憶體儲存元件磨損更快，導致縮短快閃記憶體器件之使用壽命。
用作SLC儲存元件之儲存元件之加速磨損及基於相鄰記憶體儲存元件之間之高狀態電容可藉由選擇性控制待儲存於一記憶體之一或多個多位元儲存元件處之位元之有效數目而降低。例如，一控制器可選擇一特定多位元儲存元件在一第一時間週期期間用作一單一位元儲存元件且可選擇該特定多位元儲存元件在一第二時間週期期間用作多位元儲存元件。藉由選擇性控制特定多位元儲存元件作為在第一時間週期期間之一單一位元儲存元件及在第二時間週期期間之多位元儲存元件兩者，該特定多位元儲存元件之磨損可相較於一個二進制快取區中之一專屬SLC儲存元件而降低。
此外，當儲存於特定多位元儲存元件處之位元之數目小於可儲存於該特定多位元儲存元件處之位元之總數目時，控制器可產生待儲存於該特定多位元儲存元件處之虛擬資料。該虛擬資料可防止該特定多位元儲存元件經程式化至多個電壓狀態之一特定電壓狀態。例如，該虛擬資料可防止該特定多位元儲存元件經程式化至該多個電壓狀態之一最高電壓狀態。藉由防止程式化至該最高電壓狀態，該特定多位元儲存元件之磨損可降低且相鄰多位元儲存元件之間之交插耦合效應亦可降低，從而降低錯誤之發生。
100‧‧‧系統
102‧‧‧資料儲存器件/資料儲存元件
104‧‧‧非揮發性記憶體
106‧‧‧代表性儲存元件群組/群組/儲存元件群組
108‧‧‧字線(WL)
110‧‧‧位元至狀態映射電路/位元狀態映射電路
112‧‧‧參考電壓/參考電壓組
120‧‧‧控制器
122‧‧‧每儲存元件位元選擇引擎/每儲存元件位元儲存引擎
124‧‧‧虛擬資料
125‧‧‧第一虛擬資料
126‧‧‧匯流排
127‧‧‧第二虛擬資料
128‧‧‧資料
130‧‧‧主機器件
132‧‧‧資料
160‧‧‧位元至狀態之3位元映射
166‧‧‧較高邏輯頁/邏輯頁
168‧‧‧中間邏輯頁/邏輯頁
170‧‧‧較低邏輯頁/邏輯頁
180‧‧‧圖表
182‧‧‧電壓狀態「Er」
184‧‧‧電壓狀態「A」
186‧‧‧參考電壓Va
188‧‧‧參考電壓Vb
190‧‧‧實體頁
192‧‧‧第一資料值/資料值
194‧‧‧第二資料值/資料值
196‧‧‧第三資料值/資料值
198‧‧‧第四資料值/資料值
226‧‧‧每儲存元件位元儲存方案
228‧‧‧區塊/字線追蹤引擎
230‧‧‧適應性追蹤引擎
280‧‧‧區塊
284‧‧‧第一邏輯頁
286‧‧‧第二邏輯頁
288‧‧‧第三邏輯頁
294‧‧‧第四邏輯頁
296‧‧‧第五邏輯頁
298‧‧‧第六邏輯頁
300‧‧‧第一實施例/實施例
310‧‧‧第二實施例/實施例
320‧‧‧第三實施例/實施例
400‧‧‧第一實施例/實施例
410‧‧‧第二實施例/實施例
430‧‧‧第三實施例/實施例
500‧‧‧第一實施例
502‧‧‧第一區塊/區塊
510‧‧‧第二實施例
512‧‧‧第二區塊
520‧‧‧第三實施例
522‧‧‧第三區塊
530‧‧‧第四實施例
532‧‧‧第四區塊/區塊
600‧‧‧位元至狀態之4位元映射
610‧‧‧第一實施例
620‧‧‧第二實施例
700‧‧‧闡釋性實施例
702‧‧‧區塊
800‧‧‧方法
802‧‧‧步驟
804‧‧‧步驟
900‧‧‧方法
902‧‧‧步驟
904‧‧‧步驟
Er‧‧‧電壓狀態
A‧‧‧電壓狀態
B‧‧‧電壓狀態
C‧‧‧電壓狀態
C0‧‧‧代表性儲存元件/第一儲存元件/儲存元件
C1‧‧‧代表性儲存元件/第二儲存元件/儲存元件
C2‧‧‧代表性儲存元件/第三儲存元件/儲存元件
Cn‧‧‧代表性儲存元件/第四儲存元件/儲存元件
D‧‧‧電壓狀態
E‧‧‧電壓狀態
Er‧‧‧電壓狀態
F‧‧‧電壓狀態/第二高電壓狀態
G‧‧‧電壓狀態/最高電壓狀態/狀態
H‧‧‧電壓狀態
I‧‧‧電壓狀態
J‧‧‧電壓狀態
K‧‧‧電壓狀態
L‧‧‧電壓狀態
M‧‧‧電壓狀態
N‧‧‧電壓狀態
O‧‧‧電壓狀態
Va‧‧‧參考電壓
Vb‧‧‧參考電壓
Vc‧‧‧參考電壓
Vd‧‧‧參考電壓
Ve‧‧‧參考電壓
Vf‧‧‧參考電壓
Vg‧‧‧參考電壓
WLn-1‧‧‧第一字線
WLn‧‧‧第二字線
WLn+1‧‧‧第三字線
WLn+2‧‧‧第四字線
WLn+3‧‧‧第五字線
WLn+4‧‧‧第六字線
圖1係包含一資料儲存器件之一系統之一特定闡釋性實施例之一方塊圖，該資料儲存器件包含經組態以選擇待儲存於一記憶體之多位元儲存元件處之位元之數目之一控制器；圖2係繪示可併入圖1之資料儲存器件中之組件之一特定實施例之一方塊圖；圖3描繪可程式化至用作一個2位元儲存元件之一個3位元儲存元件中之不同電壓狀態之闡釋性實施例；圖4描繪可程式化至用作一個1位元儲存元件之一個3位元儲存元 件中之不同電壓狀態之闡釋性實施例；圖5描繪可應用至一記憶體之一區塊之不同區塊儲存方案之闡釋性實施例；圖6描繪位元至狀態之一個4位元映射之一闡釋性實施例及位元至狀態之經修改之4位元映射之闡釋性實施例以繪示一個4位元儲存元件用作一個3位元儲存元件；圖7描繪可應用至一記憶體之一區塊之一區塊儲存方案之一闡釋性實施例；圖8係儲存資料於多位元儲存元件處之一方法之一第一闡釋性實施例之一流程圖；及圖9係儲存資料於多位元儲存元件處之一方法之一第二闡釋性實施例之一流程圖。
參考圖1，一系統100包含耦合至一主機器件130之一資料儲存器件102。該資料儲存器件102包含一控制器120及經組態以每儲存元件儲存多個位元之一非揮發性記憶體104(諸如多層單元(MLC)快閃記憶體)。該非揮發性記憶體104可支援每儲存元件多位元之組態(諸如每儲存元件2個位元之組態、每儲存元件3個位元之組態、每儲存元件4個位元之組態或每儲存元件大於4個位元之其他組態)。資料儲存器件102經組態以選擇待儲存於非揮發性記憶體104之一或多個多位元儲存元件處之位元之「有效」數目(諸如每儲存元件儲存之使用者資料之位元之數目)。資料儲存器件102進一步經組態以基於待儲存於一或多個多位元儲存元件處之位元之選定有效數目而選擇性提供虛擬資料至非揮發性記憶體104。提供至該一或多個多位元儲存元件之該虛擬資料可防止該一或多個多位元儲存元件經程式化至多個電壓狀態之一特定電壓狀態。
主機器件130可經組態以提供待儲存於非揮發性記憶體104處之資料132(諸如使用者資料)或請求自該非揮發性記憶體104讀取資料。例如，該資料132可包含第一資料、第二資料及/或第三資料。主機器件130可包含一行動電話、一音樂播放器、一視訊播放器、一遊戲控制台、一電子書讀取器、一個人數位助理(PDA)、一電腦(諸如一膝上型電腦、一筆記型電腦或一平板電腦)、任何其他電子器件或其等之任何組合。
主機器件130可經組態以經由能夠自非揮發性記憶體104讀取及寫入至該非揮發性記憶體104之一記憶體介面實施一通信協定。例如，主機器件130可遵照電子器件工程聯合委員會(JEDEC)工業規格操作。舉其他實例，主機器件130可遵照一或多個其他規格操作。
資料儲存器件102可經組態以耦合至主機器件130。例如，資料儲存器件102可為可為一記憶卡，諸如一安全數位SD®卡、一微型SD®卡、一迷你SD.TM卡(美國特拉華州微明頓市、SD-3C LLC之商標)、一多媒體卡TM(MMC.TM)卡(美國維吉尼亞州阿林頓、JEDEC Solid State Technology Association之商標)或一緊緻快閃®(CF)卡(美國加州苗必達市、SanDisk公司之商標)。舉另一實例，資料儲存器件102可經組態以耦合至主機器件130作為嵌入式記憶體，作為闡釋性實例，諸如eMMC®(美國維吉尼亞州阿林頓、JEDEC Solid State Technology Association之商標)及eSD。繪示地說，資料儲存器件102可對應於一eMMC(嵌入式多媒體卡)器件。資料儲存器件102可遵照一JEDEC工業規格操作。例如，資料儲存器件102可遵照一JEDEC eMMC規格、一JEDEC通用快閃儲存器(UFS)規格、一或多個其他規格或其等之一組合操作。
資料儲存器件102可經組態以經由控制器120自主機器件130接收資料132以儲存於非揮發性記憶體104中。例如，控制器120經組態以 自主機器件130接收資料及指令。控制器120進一步經組態以發送資料及命令至非揮發性記憶體104及經由一匯流排126自該非揮發性記憶體104接收資料。例如，控制器120可經組態以發送資料及一寫入命令以指示非揮發性記憶體104將資料132儲存至該非揮發性記憶體104之一規定位址(諸如對應於該非揮發性記憶體104之多位元儲存元件之一位址)。舉另一實例，控制器120可經組態以發送自非揮發性記憶體104之一規定位址讀取資料之一讀取命令。
控制器120可包含一個每儲存元件位元選擇引擎122。該每儲存元件位元選擇引擎122可選擇待儲存於非揮發性記憶體104之一或多個儲存元件處之位元之一對應數目。待儲存之位元之數目可小於或等於位元之總數目。繪示地說，每儲存元件位元選擇引擎122可選擇待儲存於一個3位元儲存元件處之位元之數目。例如，每儲存元件位元選擇引擎122可指定該3位元儲存元件用作一個1位元儲存元件、一個2位元儲存元件或一個3位元儲存元件。在另一實施方案中，每儲存元件位元選擇引擎122可選擇待儲存於一個4位元儲存元件處之位元之數目。例如，每儲存元件位元選擇引擎122可指定該4位元儲存元件用作一個1位元儲存元件、一個2位元儲存元件、一個3位元儲存元件或一個4位元儲存元件。因此，每儲存元件位元選擇引擎122可選擇待儲存於能夠儲存位元之總數目之一特定儲存元件(諸如多位元儲存元件)處之位元之數目。
為在一降低之容量下利用特定儲存元件，可仍基於該特定儲存元件可儲存之位元之總數目來程式化該特定儲存元件。當在降低之容量下利用特定儲存元件時，該特定儲存元件之至少一邏輯頁儲存虛擬資料124，而其他邏輯頁儲存使用者資料(諸如資料132)。該虛擬資料124可包含第一虛擬資料125、第二虛擬資料127或其等之一組合。因此，即使在降低之容量下利用特定儲存元件時，控制器120亦可發送 能夠儲存於該特定儲存元件處之位元之總數目。因為非揮發性記憶體104即使在待儲存於特定儲存元件處之位元之數目小於位元之總數目時亦接收位元之總數目，所以該非揮發性記憶體104可程式化該特定儲存元件以在降低之容量下儲存資料而無需任何額外硬體(如與該特定儲存元件儲存位元之總數目時相比較)。
每儲存元件位元儲存引擎122可選擇特定儲存元件之位元之總數目中哪個(哪些)位元將儲存資料132。該每儲存元件位元儲存引擎122可針對未經選擇以儲存資料132之特定儲存元件之各位元產生虛擬資料124(諸如第一虛擬資料125及/或第二虛擬資料127)。此外或替代地，每儲存元件位元儲存引擎122可選擇特定儲存元件之位元之總數目中哪個(哪些)位元將儲存虛擬資料124。藉由選擇特定儲存元件之哪個(哪些)位元將接收資料132或虛擬資料124，每儲存元件位元儲存引擎122可防止特定儲存元件經程式化至一特定電壓狀態(諸如一最高電壓狀態)，如本文中將進一步描述。控制器120可接著將資料128(包含資料132或資料132及虛擬資料124(例如，第一虛擬資料125及/或第二虛擬資料127)之一組合)發送至非揮發性記憶體104以進行儲存。
非揮發性記憶體104可包含一NAND快閃記憶體、一NOR快閃記憶體或任何其他類型之快閃記憶體。非揮發性記憶體104可包含經組態以每儲存元件儲存複數個位元之一多層單元(MLC)快閃記憶體。例如，非揮發性記憶體104可包含經組態以在該非揮發性記憶體104之各記憶體儲存元件中儲存3個位元之一個三層單元(TLC)快閃記憶體。
非揮發性記憶體104包含位元至狀態映射電路110、一組參考電壓112及一代表性儲存元件群組106。該代表性儲存元件群組106可包含一或多個代表性儲存元件C0至Cn。該儲存元件群組106可包含於一字線(WL)108中。例如，該儲存元件群組106可包含一第一儲存元件C0、一第二儲存元件C1、一第三儲存元件C2及一第四儲存元件Cn。 儘管字線108經描繪為包含四個儲存元件，然該字線108亦可包含任何數目個儲存元件。
群組106之各儲存元件可為能夠儲存多個位元之一多層單元(MLC)快閃記憶體單元。例如，各儲存元件C0至Cn可使用對應於該儲存元件之一電壓狀態(諸如對應於一特定範圍之臨限值電壓值之一預定義電壓狀態)之一電壓值程式化。各儲存元件之電壓狀態可對應於儲存於該儲存元件處之一資料值，如本文中將進一步描述。
字線108可包含一或多個實體頁。該字線108之各實體頁可包含一或多個儲存元件。非揮發性記憶體104亦可包含儲存元件之多個區塊(諸如包含多個字線於各擦除區塊中之一快閃記憶體之擦除區塊)，如將參考圖2進一步描述。
參考電壓組112可定義與儲存元件C0至Cn相關聯之電壓。該組參考電壓112可將各儲存元件C0至Cn之一可用範圍之臨限值電壓分成多個電壓狀態(各電壓狀態對應於待儲存於一特定儲存元件處之一資料值)。包含於參考電壓組112中之參考電壓之數目可將可儲存於儲存元件C0至Cn之各者處之每儲存元件位元之總數目進行分類。例如，當參考電壓組112包含三個參考電壓時，儲存元件C0至Cn之各者可具有四個可用(或可能)電壓狀態。該四個電壓狀態可對應於基於每儲存元件2個位元之四個資料值(諸如一第一位元值「0 0」、一第二位元值「0 1」、一第三位元值「1 0」及一第四位元值「1 1」)。舉另一實例，當參考電壓組112包含七個參考電壓時，儲存元件可各具有對應於基於每儲存元件3個位元產生之八個資料值之八個可用電壓狀態。舉一進一步實例，當參考電壓組112包含十五個參考電壓時，儲存元件可各具有對應於基於每儲存元件4個位元產生之十六個資料值之十六個可用電壓狀態。
非揮發性記憶體104可包含一或多個額外參考電壓組。例如，在 一個每儲存元件三位元之實施方案中，參考電壓組112可包含與非揮發性記憶體104之一區塊一起利用之七個參考電壓之一第一特定集合及與非揮發性記憶體104之另一區塊一起利用之七個參考電壓之另一集合(例如，以適應非揮發性記憶體104之區塊中之不均勻磨損之效應)。
非揮發性記憶體104可包含用於讀取資料及寫入資料至儲存元件C0至Cn之讀取電路及寫入電路(例如，讀取/寫入電路)。該讀取/寫入電路可包含位元至狀態映射電路110、參考電壓組112或其等之一組合。包含於非揮發性記憶體104中之寫入電路可經組態以藉由程式化對應於一特定電壓狀態之一電壓值至儲存元件C0至Cn之一特定儲存元件而寫入一資料值(例如，一組位元)至該特定儲存元件。可藉由位元至狀態映射電路110基於資料值選擇電壓值。例如，位元至狀態映射電路110可判定對應於自控制器120接收之一特定位元值之特定電壓狀態。寫入電路可程式化特定儲存元件至對應於特定電壓狀態之一電壓值。
讀取電路可經組態以基於自特定儲存元件讀取之特定電壓狀態來判定儲存於該特定儲存元件處之一資料值。基於特定儲存元件之電壓狀態，位元至狀態映射電路110可利用位元至狀態之映射判定儲存於特定儲存元件處之資料值。
藉由位元狀態映射電路110應用之位元至狀態之一個3位元映射160之一闡釋性實例可儲存於該位元至狀態映射電路110處或該位元至狀態映射電路110可存取該闡釋性實例。基於位元至狀態之3位元映射160，一儲存元件可經程式化至指定為「Er」(擦除)、「A」、「B」、「C」、「D」、「E」、「F」及「G」之八個可能電壓狀態之一者中。可將預定義電壓狀態之各者映射至與定位於一「較高」頁中之一第一位元、定位於一「中間」頁中之一第二位元及定位於一「較低」頁中之 一第三位元相關聯之一對應3位元資料值。例如，該第一位元可與該3位元資料值之一最高有效位元(MSB)相關聯且該第三位元可與該3位元資料值之一最低有效位元(LSB)相關聯。
一圖表180繪示在展示對於各臨限值電壓值之儲存元件之數目之一直方圖中之電壓狀態(例如，根據位元至狀態之3位元映射160)。例如，相對於可包含於參考電壓組112中之參考電壓Va、Vb、Vc、Vd、Ve、Vf、Vg描繪電壓狀態「Er」、「A」、「B」、「C」、「D」、「E」、「F」及「G」。因此，該等電壓狀態「Er」、「A」、「B」、「C」、「D」、「E」、「F」及「G」之各者具有基於該等參考電壓Va、Vb、Vc、Vd、Ve、Vf、Vg之一或多者之一對應電壓值範圍。例如，電壓狀態「Er」182具有小於一參考電壓Va 186之一電壓值(對應於一全1資料值「1 1 1」)。舉另一實例，電壓狀態「A」184具有大於或等於一參考電壓Va 186及小於一參考電壓Vb 188之一電壓值(對應於一資料值「1 1 0」)。
與字線108相關聯之一實體頁190之一實例經描繪為儲存一第一資料值192、一第二資料值194、一第三資料值196及一第四資料值198。該一或多個資料值192至198之各者可對應於包含字線108之儲存元件C0至Cn之群組106之一儲存元件。例如，第一資料值192可對應於第一儲存元件C0，第二資料值可對應於第二儲存元件C1，第三資料值196可對應於第三儲存元件C2且第四資料值198可對應於第四儲存元件Cn。儘管實體頁190經描繪為對應於四個儲存元件，然該實體頁190可對應於任何數目個儲存元件(例如，2,000個儲存元件)。
實體頁190可包含多個邏輯頁(諸如一較高邏輯頁166、一中間邏輯頁168及一較低邏輯頁170)。該等邏輯頁166至170之各者可儲存資料值192至198之各者之一位元值。例如，較高邏輯頁166可對應於資料值192至198之最高有效位元(MSB)且較低邏輯頁可對應於資料值192至198之最低有效位元(LSB)。儲存於實體頁190處之資料值192至 198可各對應於一電壓狀態(諸如位元至狀態之3位元映射160之電壓狀態「Er」、「A」、「B」、「C」、「D」、「E」、「F」及「G」之一者)。繪示地說，第一資料值192可儲存對應於電壓狀態「Er」之一全1值「1 1 1」且第二資料值194可儲存對應於電壓狀態「E」之一值「0 1 1」。
在一特定實施例中，實體頁190可基於如藉由每儲存元件位元選擇引擎122選擇之待儲存之位元之數目而儲存虛擬資料(諸如虛擬資料124)於較高邏輯頁166、中間邏輯頁168、較低邏輯頁170或其等之一組合中。例如，如實體頁190中所繪示，中間邏輯頁168儲存虛擬資料124之一全1位元序列。
在操作期間，資料儲存器件102可自主機器件130接收資料132。例如，控制器120可接收待儲存於非揮發性記憶體104處之資料132(諸如一位元值序列)。資料132可包含第一資料(例如，使用者資料之一第一頁)、第二資料(例如，使用者資料之一第二頁)及第三資料(例如，使用者資料之一第三頁)。
控制器120可接收資料132且可識別儲存資料132之一或多個儲存元件。對於經識別之該一或多個儲存元件，每儲存元件位元選擇引擎122可判定待儲存於該一或多個儲存元件之各者處之位元的有效數目。該一或多個儲存元件可包含於一單一實體頁中。例如，該一或多個儲存元件可各包含3位元儲存元件，且每儲存元件位元選擇引擎122可判定在該一或多個儲存元件之各者處是儲存1個位元、2個位元，還是3個位元。當位元之選定有效數目小於儲存元件經組態以儲存之位元的總數目時，每儲存元件位元選擇引擎122可產生虛擬資料124。當做出在各3位元儲存元件處儲存降低數目個位元之一判定時，虛擬資料124可取決於待儲存於3位元儲存元件之各者處之位元的數目而包含第一虛擬資料125，或第一虛擬資料125及第二虛擬資料127。控制器120可發送資料128(包含資料132或資料132及虛擬資料124之一組合) 至非揮發性記憶體104，以儲存於一或多個儲存元件處。虛擬資料124可防止該一或多個儲存元件經程式化至一特定電壓狀態(諸如一最高電壓狀態)。例如，虛擬資料124可包含藉由阻止對應於特定電壓狀態之一特定資料值儲存於一特定儲存元件處而防止該特定儲存元件經程式化至該特定電壓狀態之一位元值。藉由防止一特定電壓狀態(諸如最高電壓狀態)，可減少由多位元儲存元件與鄰近於該多位元儲存元件之儲存元件之間之一交叉耦合效應所引起的錯誤，且可減少基於高電壓狀態電容的錯誤量。
非揮發性記憶體104可接收資料128及將該資料128提供至位元至狀態映射電路110。該位元至狀態映射電路110可將該資料128映射至電壓狀態。非揮發性記憶體104可使用由位元至狀態映射電路110判定之電壓狀態來程式化由控制器120識別之一或多個儲存元件之各者。
在一第一闡釋性實例中，一個3位元儲存元件群組(例如，實體頁190)可包含三個邏輯頁(諸如與一最高有效位元(MSB)相關聯之一較高邏輯頁、一中間邏輯頁，及與一最低有效位元(LSB)相關聯之一較低邏輯頁)。當每儲存元件位元選擇引擎122選擇3位元儲存元件群組以每儲存元件儲存2個位元時，該每儲存元件位元儲存引擎122可選擇較高邏輯頁及較低邏輯頁來儲存資料132(或替代地，可選擇中間邏輯頁來儲存虛擬資料124)。例如，較高邏輯頁可儲存資料132之一第一部分(例如，第一資料)，且較低邏輯頁可儲存該資料132之一第二部分(例如，第二資料)。每儲存元件位元選擇引擎122可產生待儲存於中間邏輯頁處之虛擬資料124。該虛擬資料124可包含一全1序列或一全0序列。如參考實體頁190所繪示，虛擬資料124係全1的。因此，實體頁190中之全部儲存元件經約束於電壓狀態「Er」、「A」、「D」或「E」之一者中，從而防止一儲存元件經程式化至一或多個特定電壓狀態(諸如一最高電壓狀態「G」或第二高電壓狀態「F」)。控制器 120可接著發送資料128(包含虛擬資料124及資料132(例如，第一部分及第二部分))至非揮發性記憶體104，以儲存於3位元儲存元件群組處。資料132之第一部分、該資料132之第二部分及虛擬資料124之各者可儲存於3位元儲存元件群組的各別邏輯頁處。
在一第二闡釋性實例中，每儲存元件位元選擇引擎122可選擇待儲存於一個3位元儲存元件群組(例如，實體頁190)處之位元的數目。回應於由每儲存元件位元選擇引擎122之利用3位元儲存元件群組之各儲存元件作為一個1位元儲存元件之一選擇，該每儲存元件位元選擇引擎122可產生包含第一虛擬資料125及第二虛擬127之虛擬資料124。每儲存元件位元儲存引擎122可選擇與儲存元件相關聯之一邏輯頁來接收資料132(例如，該資料132之一部分)，且兩個其他邏輯頁接收第一虛擬資料125及第二虛擬資料127。例如，較高邏輯頁可接收資料132，中間邏輯頁可接收第一虛擬資料125，且較低邏輯頁可接收第二虛擬資料127。第一虛擬資料125及第二虛擬資料127可各為一全1位元序列或一全0位元序列。替代地，第一虛擬資料125可為一全1位元序列，且第二虛擬資料127可為一全0位元序列。若第一虛擬資料125及第二虛擬資料127包含中間邏輯頁及較低邏輯頁之全部1，則全部儲存元件保持於一「Er」電壓狀態(一「1」值)中，或經程式化至電壓狀態「E」(一「0」值)。電壓狀態「Er」與「E」之間的分離可歸因於個別儲存元件之臨限值電壓偏移而導致一較低錯誤率。此外，實體頁190中之全部儲存元件經約束於電壓狀態「Er」或「E」之一者中，從而防止一儲存元件經程式化至一或多個特定電壓狀態(諸如一最高電壓狀態「G」或第二高電壓狀態「F」)。
藉由選擇待儲存於多位元儲存元件處之每儲存元件位元之數目及選擇性提供虛擬資料至該多位元儲存元件，控制器120可防止該多位元儲存元件經程式化至多個電壓狀態之一特定電壓狀態。藉由防止 該多位元儲存元件經程式化至特定電壓狀態(諸如最高電壓狀態)，可減少藉由該多位元儲存元件與鄰近於該多位元儲存元件之儲存元件之間之一交叉耦合效應引起之錯誤及可減少基於高電壓狀態電容之錯誤量。替代地或此外，可選擇不同儲存元件來儲存不同數目個位元。因此，記憶體之儲存元件中沒有一者始終專用於在一特定的每儲存元件位元組態(諸如作為一個二進制快取區之部分之每儲存元件一單一位元之組態)中操作。因此，可改變儲存於一特定儲存元件處之位元之數目以防止該特定儲存元件純粹用作一專屬單一位元儲存元件，藉此降低磨損。例如，一控制器可選擇一特定多位元儲存元件在一第一時間週期期間用作一單一位元儲存元件且可選擇該特定多位元儲存元件在一第二時間週期期間用作多位元儲存元件。替代地或此外，相同指令可用於針對全部位元模式之讀取操作或寫入操作(無關於一特定位元模式是否利用虛擬資料124)。因此，並不需要不同指令以操作特定儲存元件為一個1位元儲存元件、一個2位元儲存元件、一個3位元儲存元件、一個4位元儲存元件或為儲存大於4個位元之一儲存元件。
參考圖2，描繪圖1之資料儲存器件102之展示非揮發性記憶體104及控制器120之額外細節之一特定闡釋性實施例。控制器120可包含每儲存元件位元選擇引擎122、一(若干)每儲存元件位元儲存方案226、一區塊/字線追蹤引擎228及一適應性追蹤引擎230。
該(等)每儲存元件位元儲存方案226可包含一或多個每儲存元件位元儲存方案。各每儲存元件位元儲存方案可指示待儲存於一或多個字線、一或多個實體頁、一或多個儲存元件或其等之一組合處之資料位元之數目、虛擬位元之數目或其等之一組合。一或多個每儲存元件位元儲存方案可包含一區塊儲存方案、一字線儲存方案或其等之一組合。該區塊儲存方案可識別待應用至包含於非揮發性記憶體104之一區塊中之複數個字線之每儲存元件位元之一圖案或一方案，如將參考 圖5進一步描述。字線儲存方案可識別待應用至一字線、至一字線之一或多個實體頁或至一或多個儲存元件之每儲存元件位元之一方案，如參考圖3、圖4及圖6所描述。此外或替代地，該(等)每儲存元件位元儲存方案226可包含可用於將一資料值轉譯成在一儲存元件處經程式化之一電壓狀態及將在一儲存元件處經程式化之一電壓狀態轉譯成一資料值之位元至狀態之一或多個映射(例如，與任何數目個位元相關聯之位元至狀態之一映射)。
每儲存元件位元選擇引擎122可自(若干)每儲存元件位元儲存方案226選擇一特定的每儲存元件位元儲存方案。例如，每儲存元件位元選擇引擎122可選擇待應用至非揮發性記憶體104之一區塊、一字線、一實體頁、一儲存元件或其等之一組合之特定的每儲存元件位元儲存方案。每儲存元件位元選擇引擎122可基於一預定選擇圖案、基於一計時器、基於自適應性追蹤引擎230接收之一輸入、基於區塊/字線追蹤引擎228之一輸入或其等之一組合來選擇特定的每儲存元件位元儲存方案。每儲存元件位元選擇引擎122可提供該選定之特定每儲存元件位元儲存方案之一指示至區塊/字線追蹤引擎228。
每儲存元件位元選擇引擎122可基於或根據選定之特定每儲存元件位元儲存方案來選擇或判定待儲存於一或多個儲存元件之各者處之位元之數目。例如，在其中單一實體頁包含三個或三個以上邏輯頁之一實施方案中，每儲存元件位元選擇引擎122可選擇是將使用者資料之一單一邏輯頁、使用者資料之兩個邏輯頁還是使用者資料之三個或三個以上邏輯頁指派至一特定儲存元件。此外或替代地，每儲存元件位元選擇引擎122可判定一實體頁中接收虛擬資料(諸如圖1之虛擬資料124)之邏輯頁之數目。每儲存元件位元選擇引擎122可對區塊/字線追蹤引擎228提供經儲存於多個儲存元件之各者處之位元之數目之一第一指示、哪些邏輯頁包含資料之一第二指示、哪些邏輯頁包含虛擬 資料之一第三指示或其等之一組合。
區塊/字線追蹤引擎228經組態以追蹤應用至非揮發性記憶體104之一個每儲存元件位元儲存方案(諸如應用至非揮發性記憶體104之一區塊、一字線、一實體頁及/或一儲存元件之一個每儲存元件位元儲存方案)。此外或替代地，區塊/字線追蹤引擎228可追蹤儲存於非揮發性記憶體104之一區塊、一字線、一實體頁或一儲存元件處之資料位元之一部位、虛擬位元之一部位或其等之一組合。區塊/字線追蹤引擎228可儲存及保持每儲存元件位元選擇引擎122可存取之指示器(包含對於可藉由該每儲存元件位元選擇引擎122讀取之一個每儲存元件位元儲存方案、資料位元之一部位、虛擬位元之一部位或其等之一組合之指示器)、資料儲存器件之一或多個額外組件(諸如一讀取/寫入電路或一處理器單元或其等之一組合)。
適應性追蹤引擎230可追蹤與非揮發性記憶體104之操作相關聯之一或多個參數(諸如與一區塊、一字線、一實體頁、一儲存元件或其等之一組合相關聯之一或多個參數)。該一或多個參數可包含對於一特定區塊之一擦除時間、區塊擦除之數目、記憶體操作之一設定數目、經擦除或寫入之一或多個儲存元件之一頻率、一字線中之經程式化之儲存元件之數目、與一儲存元件、一實體頁、一字線或一區塊相關聯之錯誤之數目、一字線中之經程式化單元之一密度或其等之一組合。
該一或多個參數可作為一輸入而提供至每儲存元件位元選擇引擎122。該每儲存元件位元選擇引擎122可基於該一或多個參數之一或多者選擇或起始選擇一個每儲存元件位元儲存方案。例如，每儲存元件位元選擇引擎122可回應於接收一或多個參數而起始選擇應用至非揮發性記憶體104之一區塊、一字線、一實體頁或一儲存元件之一個每儲存元件位元儲存方案。舉一闡釋性實例，每儲存元件位元選擇引 擎122可基於對於非揮發性記憶體104之一特定區塊之一擦除時間(例如，將儲存元件返回至擦除狀態所需要之脈衝之數目)在增加或已增加超過一臨限值之一指示而將用於該特定區塊之一特定的每儲存元件位元儲存方案自一第一每儲存元件位元儲存方案改變至一第二每儲存元件位元儲存方案。
非揮發性記憶體104可包含一區塊280，該區塊280包含複數個字線。該複數個字線可包含一第一字線WLn-1、一第二字線WLn、一第三字線WLn+1、一第四字線WLn+2、一第五字線WLn+3及一第六字線WLn+4。例如，該複數個字線之字線之一者可對應於圖1之字線108。儘管區塊280經描繪為包含六個字線，然該區塊280亦可包含六個以上字線(或小於六個字線)。
複數個字線之各字線可與多個邏輯頁相關聯。例如，第一字線WLn-1可與複數個邏輯頁(諸如一第一邏輯頁284、一第二邏輯頁286及一第三邏輯頁288)相關聯。與第一字線WLn-1相關聯之該複數個邏輯頁可對應於圖1之較高邏輯頁166、中間邏輯頁168及較低邏輯頁170。舉另一實例，第二字線WLn可與一第四邏輯頁294、一第五邏輯頁296及一第六邏輯頁298相關聯。儘管複數個字線之各者經描繪為包含三個邏輯頁，然各字線亦可具有任何數目個邏輯頁(諸如兩個或兩個以上邏輯頁)。
藉由每儲存元件位元選擇引擎122選擇之一特定位元至單元儲存方案可對應於應用至區塊280之複數個字線之一圖案。舉一第一闡釋性實例，每儲存元件位元選擇引擎122可選擇與其中交替字線儲存虛擬資料於一單一對應邏輯頁中之一第一圖案相關聯之一第一位元至單元儲存方案。當應用該第一位元至單元儲存方案及儲存資料於區塊280之字線之一或多者處時，虛擬資料可儲存於第一字線WLn-1、第三字線WLn+1、及第五字線WLn+3或其等之一組合之一單一邏輯頁 處。例如，第一字線WLn-1可儲存虛擬資料於第一字線WLn-1之第一邏輯頁284、第二邏輯頁286或第三邏輯頁288中。
舉一第二闡釋性實例，每儲存元件位元選擇引擎122可選擇與其中交替字線儲存虛擬資料於兩個對應邏輯頁中之一第二圖案相關聯之一第二位元至單元儲存方案。當應用該第二位元至單元儲存方案及儲存資料於區塊280之字線之一或多者處時，虛擬資料可儲存於第一字線WLn-1、第三字線WLn+1、及第五字線WLn+3或其等之一組合之邏輯頁處。例如，第一邏輯頁WLn-1可儲存虛擬資料於第一邏輯頁284、第二邏輯頁286及第三邏輯頁288之任兩個邏輯頁中。
在操作期間，每儲存元件位元選擇引擎122可自(若干)每儲存元件位元儲存方案226選擇待應用至非揮發性記憶體104之區塊280之一特定的每儲存元件位元儲存方案。例如，每儲存元件位元選擇引擎122可基於自適應性追蹤引擎230接收之一或多個參數選擇該特定的每儲存元件位元儲存方案。
控制器120可接收待儲存於非揮發性記憶體104處之使用者資料(諸如圖1之資料132)。待儲存於非揮發性記憶體104處之該使用者資料可包含第一資料及第二資料。控制器120可判定其中將儲存該使用者資料之區塊280之一部位(諸如一特定字線或一特定實體頁)。基於藉由控制器120判定之該部位及特定的每儲存元件位元儲存方案，每儲存元件位元選擇引擎122可選擇待儲存於與該部位相關聯之一或多個儲存元件之各者處之位元之數目。例如，每儲存元件位元選擇引擎122可選擇每儲存元件各儲存2個位元之一或多個儲存元件。每儲存元件位元選擇引擎122亦可判定該一或多個儲存元件之邏輯頁之哪些(若有)將接收虛擬資料。例如，當該一或多個儲存元件可每儲存元件各儲存總共3個位元時，每儲存元件位元選擇引擎122可判定該一或多個儲存元件之一特定邏輯頁將接收虛擬資料(諸如圖1之虛擬資料124)。 每儲存元件位元選擇引擎122可提供邏輯頁接收虛擬資料之一指示至區塊/字線追蹤引擎228。因此，控制器120可將虛擬資料、第一資料及第二資料發送至非揮發性記憶體104以儲存於一或多個儲存元件之各者之各別邏輯頁處。
非揮發性記憶體104可基於虛擬資料、第一資料及第二資料程式化一或多個儲存元件。例如，非揮發性記憶體104可利用位元至狀態映射電路110以基於虛擬資料、第一資料及第二資料判定一或多個儲存元件之各者之一電壓狀態。非揮發性記憶體104可設定一或多個儲存元件之各者至藉由位元至狀態映射電路110判定之一對應電壓狀態。
基於一特定的每儲存元件位元儲存方案，可將虛擬資料提供至非揮發性記憶體104之一或多個部位以防止一或多個儲存元件經程式化至多個電壓狀態之一特定電壓狀態。當該特定電壓狀態包含該多個電壓狀態之一最高電壓狀態時，防止一或多個儲存元件經程式化至一最高電壓狀態可降低相鄰儲存元件之間之一狀態電容。替代地或此外，可追蹤與區塊相關聯之一或多個參數。基於該一或多個參數，每儲存元件位元選擇引擎122可起始應用至區塊280之特定的每儲存元件位元儲存方案自一第一儲存方案至一第二儲存方案之一變化。該特定每儲存元件位元儲存方案之該變化可引起一特定儲存元件作為一單一位元儲存元件操作改變至作為多位元儲存元件操作。因此，可改變儲存於該特定儲存元件處之位元之數目以防止該特定儲存元件純粹用作一單一位元儲存元件。
圖3描繪在藉由將虛擬資料提供至一個3位元儲存元件之一單一邏輯頁而將該3位元儲存元件用作一個2位元儲存元件時可在一儲存元件處經程式化之電壓狀態之多個實施例。該多個實施例之各者進一步描繪提供至3位元儲存元件(經編索引值0至7)之資料值以繪示包含可 自一控制器提供至一記憶體之虛擬資料之資料值。該虛擬資料(諸如虛擬資料124(例如，第一虛擬資料125及第二虛擬資料127))可藉由控制器120產生且可包含於提供至圖1之非揮發性記憶體104之資料128中。
在一第一實施例300中，藉由提供第一虛擬資料至3位元儲存元件之一較高邏輯頁而將該等3位元儲存元件用作2位元儲存元件。在該第一實施例300中，第一虛擬資料包含在該等3位元儲存元件之一較高邏輯頁中之位元值零。因此，當一控制器提供待儲存於一記憶體之一特定儲存元件處之第一資料(包含第一虛擬資料)時，該第一資料可包含資料值「0 1 1」、「0 1 0」、「0 0 0」或「0 0 1」。基於提供至記憶體之該第一資料，該記憶體可利用位元至狀態之一個3位元映射(諸如圖1之位元至狀態之3位元映射160)程式化儲存元件。當第一資料包含第一虛擬資料時，記憶體可程式化儲存元件至電壓狀態「C」、「D」、「E」或「F」之一者。例如，當第一資料具有一第一資料值「0 1 1」時，記憶體可程式化儲存元件至電壓狀態「E」。舉另一實例，當第一資料具有一第二資料值「0 1 0」時，記憶體可程式化儲存元件至電壓狀態「D」。舉另一實例，當第一資料具有一第三資料值「0 0 0」時，記憶體可程式化儲存元件至電壓狀態「C」。舉另一實例，當第一資料具有一第四資料值「0 0 1」時，記憶體可程式化儲存元件至電壓狀態「F」。
在一第二實施例310中，藉由提供具有一位元值1之第二虛擬資料於3位元儲存元件之一中間邏輯頁中而將該等3位元儲存元件用作2位元儲存元件。因此，當一控制器提供待儲存於一記憶體之一儲存元件處之第二資料(包含第二虛擬資料)時，該第二資料可具有資料值「1 1 1」、「1 1 0」、「0 1 0」或「0 1 1」。基於提供至記憶體之該第二資料，可利用位元至狀態之一個3位元映射(諸如圖1之位元至狀態之3 位元映射160)將儲存元件程式化至電壓狀態「Er」、「A」、「D」或「E」之一者。
在一第三實施例320中，藉由提供具有一位元值0之第三虛擬資料於3位元儲存元件之一較低邏輯頁中而將該等3位元儲存元件用作2位元儲存元件。因此，當一控制器提供待儲存於一記憶體之一儲存元件處之第三資料(包含第三虛擬資料)時，該第三資料可具有資料值「1 1 0」、「1 0 0」、「0 0 0」或「0 1 0」。基於該第三資料，可利用位元至狀態之一個3位元映射(諸如圖1之位元至狀態之3位元映射160)將儲存元件程式化至電壓狀態「A」、「B」、「C」或「D」之一者。
當控制器包含虛擬資料連同待儲存於記憶體之儲存元件處之資料時，防止一或多個特定電壓狀態經程式化至儲存元件。例如，當控制器包含虛擬資料連同待儲存於記憶體之儲存元件處之資料時，防止一最高電壓狀態(一電壓狀態「G」)經程式化至儲存元件。儘管實施例300至320均不能將儲存元件程式化至最高電壓狀態(即，電壓狀態「G」)，然在包含虛擬資料連同待儲存於儲存元件處之資料時其他實施例可包含將儲存元件程式化至最高電壓狀態。
當在擦除處於一最低電壓狀態(例如，一電壓狀態「Er」(擦除))之儲存元件之後控制器包含虛擬資料連同待儲存於記憶體之儲存元件處之資料時，可基於包含虛擬資料之資料將全部儲存元件自「Er」電壓狀態程式化(即，並不保持於該「Er」電壓狀態中)。然而，控制器可仍提供對應於最低電壓狀態之一資料值(諸如一全1資料值)以保持儲存元件於擦除狀態中。例如，在第一實施例300及第三實施例320中，控制器可發送一資料值「1 1 1」(對應於一電壓狀態「Er」(擦除))以保持擦除資料(例如，寫入「1」值)於儲存元件之各頁中。
圖4描繪在藉由將虛擬資料提供至一個3位元儲存元件之兩個邏輯頁而將該3位元儲存元件用作一個2位元儲存元件時可在一儲存元件 處經程式化之電壓狀態之實施例。該等實施例之各者進一步描繪提供至3位元儲存元件(經編索引值0至7)之資料值以繪示包含可自一控制器提供至一記憶體之在兩個特定邏輯頁中之虛擬資料之資料值。該虛擬資料(諸如虛擬資料124(例如，第一虛擬資料125或第二虛擬資料127))可藉由控制器120產生且包含於提供至圖1之非揮發性記憶體104之資料128中。
在一第一實施例400中，藉由提供具有一位元值1之第一虛擬資料至3位元儲存元件之一中間邏輯頁及一較低邏輯頁而將該等3位元儲存元件用作2位元儲存元件。在該第一實施例400中，具有位元值1之第一虛擬資料係在該等3位元儲存元件之該中間邏輯頁及該較低邏輯頁中。因此，當一控制器提供待儲存於一記憶體之一儲存元件處之第一資料(包含第一虛擬資料)時，該第一資料可包含資料值「1 1 1」或「0 1 1」。基於提供至記憶體之該第一資料，該記憶體可利用位元至狀態之一個3位元映射(諸如圖1之位元至狀態之3位元映射160)程式化儲存元件。當第一資料包含第一虛擬資料時，可將儲存元件程式化至電壓狀態「Er」或「E」之一者。例如，當第一資料具有一第一資料值「1 1 1」時，儲存元件可具有電壓狀態「Er」。舉另一實例，當第一資料具有一第二資料值「0 1 1」時，記憶體可程式化儲存元件至電壓狀態「E」。
在一第二實施例410中，藉由提供具有一位元值1之第二虛擬資料於3位元儲存元件之一較高邏輯頁及一中間邏輯頁而將該等3位元儲存元件用作2位元儲存元件。因此，當一控制器提供待儲存於一記憶體之一儲存元件處之第二資料(包含第二虛擬資料)時，該第二資料可具有資料值「1 1 1」、「1 1 0」。基於提供至記憶體之該第二資料，可利用位元至狀態之一個3位元映射(諸如圖1之位元至狀態之3位元映射160)使儲存元件處於電壓狀態「Er」或電壓狀態「A」之任一者。
在一第三實施例430中，藉由提供具有一位元值0之第三虛擬資料於3位元儲存元件之一較高邏輯頁及一中間邏輯頁中而將該等3位元儲存元件用作2位元儲存元件。因此，當一控制器提供待儲存於一記憶體之一儲存元件處之第三資料(包含第三虛擬資料)時，該第三資料可包含資料值「0 0 0」或「0 0 1」。基於該第三資料，可利用圖1之位元至狀態之3位元映射160，將儲存元件程式化至電壓狀態「C」或「F」之一者。應注意，當控制器提供包含具有位元值0之第三虛擬資料之第三資料於較高邏輯頁及中間邏輯頁時，防止儲存元件保持於擦除電壓狀態中(即，阻止一電壓狀態「Er」(擦除))。控制器仍可提供對應於最低電壓狀態之一資料值(諸如一全1資料值)以保持擦除資料(例如，寫入「1」值)於儲存元件之各頁中。
當控制器包含虛擬資料連同待儲存於記憶體之儲存元件處的資料時，防止一或多個特定電壓狀態經程式化至儲存元件。例如，基於如實施例400至430中所描述之虛擬資料來防止一最高電壓狀態(例如，一狀態「G」)經程式化至儲存元件。儘管實施例400至430均不能將儲存元件程式化至最高電壓狀態，在控制器包含虛擬資料連同待儲存於記憶體之儲存元件處的資料時，其他實施例可包含將儲存元件程式化至最高電壓狀態。
圖5描繪各基於一對應區塊儲存方案儲存資料之區塊的闡釋性實施例。該等區塊之各者可包含複數個字線(諸如一第一字線WLn-1、一第二字線WLn、一第三字線WLn+1、一第四字線WLn+2、一第五字線WLn+3，及一第六字線WLn+4)。該等字線之各者可包含與一較高邏輯頁、一中間邏輯頁及一較低邏輯頁相關聯之至少一個3位元儲存元件。
區塊儲存方案之各者可識別待應用至一記憶體之一區塊(諸如非揮發性記憶體104之區塊280)之每儲存元件位元之一圖案。例如，區 塊儲存方案之各者可包含於圖2之(若干)每儲存元件位元儲存方案226中。一特定區塊儲存方案之一圖案可貫穿一或多個區塊應用。與該圖案相關聯之複數個字線之至少一字線可包含虛擬資料(諸如圖1之虛擬資料124)。
在一第一實施例500中，一第一區塊儲存方案已應用至一第一區塊502。當應用該第一區塊儲存方案時，該區塊502之交替字線可儲存虛擬資料於一單一對應邏輯頁中。例如，該第一區塊儲存方案可引起虛擬資料儲存於交替字線之一中間邏輯頁處。如第一實施例500中所描繪，虛擬資料係儲存於區塊502之第一字線WLn-1、第三字線WLn+1及第五字線WLn+3之中間邏輯頁處，而使用者資料係儲存於該區塊502之該第一字線WLn-1、該第三字線WLn+1及該第五字線WLn+3之較高邏輯頁及較低邏輯頁處。如第一實施例500中所描繪，使用者資料係儲存於區塊502之第二字線WLn、第四字線WLn+2及第六字線WLn+4之邏輯頁的各者處。
在一第二實施例510中，一第二區塊儲存方案已應用至一第二區塊512。當應用該第二區塊儲存方案時，交替字線可儲存虛擬資料於兩個對應邏輯頁中。例如，第一區塊儲存方案可引起第一虛擬資料儲存於一中間邏輯頁處及引起第二虛擬資料儲存於交替字線之一較低邏輯頁處。如第二實施例510中所描繪，虛擬資料係儲存於第二區塊512之第一字線WLn-1、第三字線WLn+1及第五字線WLn+3之中間邏輯頁及較低邏輯頁處，而使用者資料儲存於該第二區塊512之該第一字線WLn-1、該第三字線WLn+1及該第五字線WLn+3之較高邏輯頁處。如第二實施例510中所描繪，使用者資料係儲存於第二區塊512之第二字線WLn、第四字線WLn+2及第六字線WLn+4之邏輯頁之各者處。
在一第三實施例520中，一第三區塊儲存方案已應用至一第三區塊522。該第三區塊儲存方案可識別包含三個字線之一圖案。該圖案 之一第一字線可在該第一字線之一較高邏輯頁及一中間邏輯頁中包含虛擬資料，一第二字線可能並不包含任何虛擬資料，且一第三字線可在一較低邏輯頁中包含虛擬資料。如第三實施例520中所描繪，第一字線WLn-1、第二字線WLn及第三字線WLn+1可與圖案之一第一例項相關聯，且第四字線WLn+2、第五字線WLn+3及第六字線WLn+4可與該圖案之一第二例項相關聯。
在一第四實施例530中，一第四區塊儲存方案已應用至一第四區塊532。當應用該第四區塊儲存方案時，該第四區塊532之各字線可儲存虛擬資料於一單一對應邏輯頁中。例如，該第四區塊儲存方案可引起虛擬資料儲存於各字線之一中間邏輯頁處。如第四實施例530中所描繪，虛擬資料係儲存於中間邏輯頁處，而使用者資料係儲存於區塊532之第一字線WLn-1、第二字線WLn、第三字線WLn+1、第四字線WLn+2、第五字線WLn+3及第六字線WLn+4之較高頁及較低頁處。
儘管已描述包含對應圖案之四個闡釋性區塊儲存方案，然亦可利用其他區塊儲存方案。例如，區塊儲存方案並不限於包含每儲存元件可儲存總共3個位元之儲存元件之區塊。區塊儲存方案可用於及應用至包含每儲存元件包含2個或2個以上位元之儲存元件之區塊。
圖6描繪位元至狀態之一個4位元映射之一實施例及描繪4位元儲存元件(經編索引值0至15)之兩個實施例以繪示包含可自一控制器提供至一記憶體之虛擬資料之資料值。
在600處描繪位元至狀態之4位元映射之一特定實施例。該位元至狀態之4位元映射600可對應於藉由圖1之非揮發性記憶體104利用之位元至狀態映射電路110或可包含於該位元至狀態映射電路110中。該位元至狀態之4位元映射600可應用至一個4位元儲存元件。例如，該4位元儲存元件可對應於圖1之儲存元件C0至Cn之一者。該等儲存元件可儲存與一組位元(諸如一第一位元、一第二位元、一第三位元及一 第四位元)相關聯之一位元值。該第一位元可對應於資料值之一最高有效位元(MSB)且該第四位元可對應於該資料值之一最低有效位元(LSB)。如圖6中所描繪，位元至狀態之4位元映射600繪示藉由一記憶體(諸如圖1之非揮發性記憶體104)實施之3-5-2-5編碼。該3-5-2-5編碼指示與第一位元相關聯之一第一列包含來自0→1或1→0之3個轉變，與第二位元相關聯之一第二列包含5個轉變，與第三位元相關聯之一第三列包含2個轉變，及與第四位元相關聯之一第四列包含5個轉變。
4位元儲存元件可經程式化至十六個預定義電壓狀態之一者。例如，位元至狀態之4位元映射600包含16個可能狀態之一集合，例如，臨限值電壓範圍(諸如「Er」(擦除)、「A」、「B」、「C」、「D」、「E」、「F」、「G」、「H」、「I」、「J」、「K」、「L」、「M」、「N」及「O」)。如位元至狀態之4位元映射600中所描繪，該十六個預定義電壓狀態之各者可映射至如藉由邏輯頁組指示之一特定位元值。為繪示可能電壓狀態集合與特定位元值之間之一對應，一特定儲存元件可儲存對應於電壓狀態「A」之一第一值「1 1 1 0」。為進一步繪示可能電壓狀態集合與特定位元值之間之一對應，特定儲存元件可儲存對應於電壓狀態「K」之一第二值「1 1 0 1」。
一第一實施例610及一第二實施例620各描繪4位元儲存元件(經編索引值0至15)以繪示在藉由將虛擬資料提供至該等4位元儲存元件之一單一邏輯頁而將該等4位元儲存元件用作3位元儲存元件時可自一控制器提供至一記憶體之資料值。虛擬資料(諸如虛擬資料124)可藉由控制器120產生且包含於提供至圖1之非揮發性記憶體104之資料128中。
在第一實施例610中，藉由將第一虛擬資料提供至4位元儲存元件之一單一邏輯頁而將該等4位元儲存元件用作3位元儲存元件。在第 一實施例610中，該等4位元儲存元件包含在該等4位元儲存元件之一第二邏輯頁中之第一虛擬資料(該第一虛擬資料包含一位元值1)。因此，當一控制器提供待儲存於一記憶體之一儲存元件處之第一資料(包含第一虛擬資料)時，該第一資料可包含資料值「1 1 1 1」、「1 1 1 0」、「0 1 1 0」、「0 1 1 1」「0 1 0 1」、「0 1 0 0」、「1 1 0 0」或「1 1 0 1」。當第一資料包含第一虛擬資料時，記憶體可程式化儲存元件至電壓狀態「Er」、「A」、「B」、「C」、「F」、「G」、「J」或「K」之一者。
在第二實施例620中，藉由將包含一位元值1之第二虛擬資料提供至4位元儲存元件之一第四邏輯頁中而將該等4位元儲存元件用作3位元儲存元件。因此，當一控制器提供待儲存於一記憶體之一儲存元件處之第二資料(包含第二虛擬資料)時，該第二資料可具有資料值「1 1 1 1」、「0 1 1 1」、「0 0 1 1」、「0 0 0 1」「0 1 0 1」、「1 0 0 1」、「1 1 0 1」或「1 0 1 1」。當第一資料包含第一虛擬資料時，記憶體可程式化儲存元件至電壓狀態「Er」、「C」、「D」、「E」、「F」、「K」、「L」或「M」之一者。
應注意，當控制器包含虛擬資料連同待儲存於記憶體之儲存元件處之資料時，防止一或多個特定電壓狀態經程式化至儲存元件。例如，當控制器包含虛擬資料連同待儲存於記憶體之儲存元件處之資料時，防止一最高電壓狀態(例如，對應於一資料值「0 0 1 0」之一電壓狀態「O」)經程式化至儲存元件。儘管第一實施例610或第二實施例620兩者皆未將儲存元件程式化至最高電壓狀態，然當控制器在待儲存於記憶體之儲存元件處之資料中包含虛擬資料時其他實施例可包含將儲存元件程式化至最高電壓狀態。
應進一步注意，儘管第一實施例610及第二實施例620可包含具有一最低電壓狀態(一電壓狀態「Er」)之一特定儲存元件，然在控制器包含虛擬資料作為經程式化之一資料值之部分時一個4位元儲存元 件用作一個3位元儲存元件、一個2位元儲存元件或一個1位元儲存元件之其他實施例可防止對應於最低電壓狀態之一資料值經提供至記憶體。在此等實施例中，控制器可仍提供對應於最低電壓狀態之一資料值(諸如一全1資料值「1 1 1 1」)以保持擦除資料於儲存元件之全部頁中。
如參考圖3至圖4所繪示，虛擬資料之一位元值可提供至一儲存元件之一特定邏輯頁且可基於一位元至狀態映射之特定邏輯頁之一特定電壓狀態(諸如一最高電壓狀態)之一值來判定。例如，當特定電壓狀態係最高電壓狀態時，一特定邏輯頁中之虛擬資料之位元值可為不同於在最高電壓狀態中之邏輯頁之位元值之一值使得防止最高電壓狀態經程式化至接收虛擬資料之一儲存元件中。繪示地說，參考位元至狀態之4位元映射600，對應於最高電壓狀態(即，「O」電壓狀態)之資料值之第二位元之一位元值係零。因此，在第一實施例610中，第一虛擬資料具有供應至第二邏輯頁以防止最高電壓狀態(即，「O」電壓狀態)經程式化之一位元值1。當選擇多個邏輯頁來接收虛擬資料時，該多個邏輯頁之至少一邏輯頁可具有一虛擬位元值，該虛擬位元值係不同於該至少一邏輯頁之一最高電壓狀態之一位元值之一值。可在判定結合任何大小位元至狀態映射一起利用之虛擬資料之一值時應用此方法論或可應用此方法論以防止程式化任何特定電壓狀態。
替代地或此外，可基於包含最高數目個轉變之一位元至狀態映射之一特定邏輯頁來判定接收虛擬資料之一邏輯頁。例如，參考位元至狀態之4位元映射600，第一列包含來自0→1或1→0之3個轉變，第二列包含5個轉變，第三列包含2個邏輯轉變，及第四列包含5個轉變。因此，在第一實施例610中，4位元儲存元件在第二邏輯頁中包含第一虛擬資料，且在第二實施例620中，4位元儲存元件在第四邏輯頁中包含第二虛擬資料。在一特定實施例中，當選擇多個邏輯頁來接收 虛擬資料時，可基於在位元至狀態之一映射中之該多個邏輯頁之各者之轉變之數目來選擇該多個邏輯頁之至少一邏輯頁具有虛擬資料。例如，可選擇位元至狀態之一特定映射(諸如圖1之位元至狀態之3位元映射160或與任何數目個位元相關聯之位元至狀態之另一映射)。可分析位元至狀態之該特定映射之各邏輯頁以判定轉變之數目。可選擇具有最高數目個轉變之一特定邏輯頁來接收虛擬資料。可在判定結合任何大小位元至狀態映射一起利用之虛擬資料之一值時應用此方法論。 例如，控制器120可選擇位元至狀態之特定映射、分析位元至狀態之該特定映射之各邏輯頁及選擇特定邏輯頁來接收虛擬資料。控制器120可利用每儲存元件位元選擇引擎122、(若干)每儲存元件位元儲存方案226或其等之一組合來實施該方法論(例如，一程序)。
圖7描繪基於一對應區塊儲存方案儲存資料之一區塊702之一闡釋性實施例700。該區塊702可包含複數個字線(諸如一第一字線WLn-1、一第二字線WLn、一第三字線WLn+1、一第四字線WLn+2、一第五字線WLn+3及一第六字線WLn+4)。該等字線之各者可包含與一較高邏輯頁及一較低邏輯頁相關聯之至少一個2位元儲存元件。
區塊儲存方案可識別待應用至一記憶體之一區塊(諸如非揮發性記憶體104之區塊280)之每儲存元件位元之一圖案。例如，該區塊儲存方案可包含於圖2之(若干)每儲存元件位元儲存方案226中。一特定區塊儲存方案之一圖案可貫穿一或多個區塊應用。與該圖案相關聯之複數個字線之至少一字線可包含虛擬資料(諸如圖1之虛擬資料124)。
在闡釋性實施例700中，一特定區塊儲存方案已應用至區塊702。當應用該特定區塊儲存方案時，區塊702之各字線可儲存虛擬資料於一單一對應邏輯頁中。例如，該特定區塊儲存方案可引起虛擬資料儲存於各字線之一較低邏輯頁處。如闡釋性實施例700中所描繪，虛擬資料係儲存於所繪示之字線之較低邏輯頁處，而使用者資料係儲 存於該等字線之較高頁中。
儘管已描述包含一對應圖案之一闡釋性區塊儲存方案，然其他區塊儲存方案亦可利用。例如，區塊儲存方案並不限於包含每儲存元件可儲存總共2個位元之儲存元件之區塊。區塊儲存方案可用於及應用至包含每儲存元件包含2個或2個以上位元之儲存元件之區塊。
參考圖8，描繪選擇待儲存於多位元儲存元件處之每儲存元件位元之數目之一方法800之一第一特定實施例。可在包含一控制器及一非揮發性記憶體之一資料儲存器件中執行該方法800。該非揮發性記憶體可包含可程式化至一組電壓狀態之一儲存元件群組。該組電壓狀態之各電壓狀態可對應於一臨限值電壓值範圍(諸如在一MLC快閃記憶體器件之一實施方案中)。例如，可在圖1之資料儲存器件102中執行該方法800。
方法800包含在802處接收待儲存於非揮發性記憶體處之第一資料及第二資料。該第一資料及該第二資料可包含於使用者資料(諸如圖1之資料132)中。可在資料儲存器件之一控制器(諸如圖1之控制器120)處接收該第一資料及該第二資料。繪示地說，該第一資料及該第二資料可分別對應於待儲存於圖1之較高邏輯頁166及較低邏輯頁170處之資料。
方法800包含在804處將第一資料、第二資料及虛擬資料發送至非揮發性記憶體以儲存於該非揮發性記憶體中之一單一實體頁之各別邏輯頁處，其中該單一實體頁包含可根據位元至狀態之一映射程式化至多個電壓狀態之多個儲存元件，且其中該虛擬資料防止該單一實體頁之一儲存元件經程式化至該多個電壓狀態之一特定電壓狀態。例如，該特定電壓狀態可為該多個電壓狀態之一最高電壓狀態。可藉由控制器之一個每儲存元件位元選擇引擎(諸如圖1之每儲存元件位元選擇引擎122)產生虛擬資料。該多個儲存元件可對應於圖1之儲存元件 群組106。
在一些實施方案中，控制器可接收待儲存於非揮發性記憶體處之第三資料、第四資料及第五資料。該等第三資料、第四資料及第五資料可在第一資料及第二資料之後接收或與該等第一資料及第二資料同時接收。例如，控制器120可將該等第三資料、第四資料及第五資料發送至非揮發性記憶體104以儲存於該非揮發性記憶體104處之鄰近於單一實體頁之一實體頁處。例如，當非揮發性記憶體104儲存第一資料於圖2之第二邏輯頁286中及儲存第二資料於第一字線WLn-1之第三邏輯頁288中時，第三資料、第四資料及第五資料可分別儲存於第二字線WLn(該第二字線WLn係鄰近於該第一字線WLn-1之一字線)之第四邏輯頁294、第五邏輯頁296及第六邏輯頁298處。
在其他實施方案中，每儲存元件位元儲存方案(諸如圖2之每儲存元件位元儲存方案226之一者)可包含一區塊儲存方案、一字線儲存方案或其等之一組合。例如，每儲存元件位元選擇引擎122可選擇待儲存於單一實體頁之多個儲存元件處之每儲存元件位元之數目。基於每儲存元件位元之該選定數目，每儲存元件位元選擇引擎122可產生連同第一資料及第二資料一起發送至單一實體頁之虛擬資料。
參考圖9，描繪選擇待儲存於多位元儲存元件處之每儲存元件位元之數目之一方法900之一第二特定實施例。可在包含一控制器及一非揮發性記憶體之一資料儲存器件中執行該方法900。該非揮發性記憶體可包含可程式化至一組電壓狀態之一儲存元件群組。該組電壓狀態之各電壓狀態可對應於一臨限值電壓值範圍(諸如在一MLC快閃記憶體器件之一實施方案中)。例如，可在圖1之資料儲存器件102中執行該方法900。
方法900包含在902處接收待儲存於非揮發性記憶體處之第一資料。該第一資料可包含於在一資料儲存元件處接收之使用者資料(諸 如在圖1之資料儲存元件102處接收之資料132)中。可在資料儲存器件之一控制器處接收第一資料及第二資料。該控制器可對應於圖1之控制器120。
方法900包含在904處將第一資料、第一虛擬資料及第二虛擬資料發送至非揮發性記憶體以儲存於該非揮發性記憶體中之一單一實體頁之各別邏輯頁處。該單一實體頁包含可根據位元至狀態之一映射程式化至多個電壓狀態之多個儲存元件，且該第一虛擬資料及該第二虛擬資料防止該單一實體頁之一儲存元件經程式化至該多個電壓狀態之一特定電壓狀態。例如，該特定電壓狀態可為該多個電壓狀態之一最高電壓狀態。可藉由控制器之一個每儲存元件位元選擇引擎(諸如圖1之每儲存元件位元選擇引擎122)產生該等第一虛擬資料及第二虛擬資料。位元至狀態之映射可應用於非揮發性記憶體處(諸如位元至狀態之3位元映射160用於圖1之非揮發性記憶體104處)。多個儲存元件可對應於圖1之儲存元件群組106。第一虛擬資料及第二虛擬資料可對應於圖1之虛擬資料124(作為闡釋性、非限制性實例，諸如圖4之第一實施例400中之中間邏輯頁及較低邏輯頁中所繪示之全1虛擬資料、圖4之第二實施例410中之較高邏輯頁及中間邏輯頁中所繪示之全1虛擬資料，或圖4之第三實施例430中之較高邏輯頁及中間邏輯頁中所繪示之全0虛擬資料)。
在一些實施方案中，每儲存元件位元儲存方案(諸如圖2之每儲存元件位元儲存方案226之一者)可包含一區塊儲存方案、一字線儲存方案或其等之一組合。例如，每儲存元件位元選擇引擎122可選擇待儲存於單一實體頁之多個儲存元件處之每儲存元件位元之數目。基於每儲存元件位元之該選定數目，每儲存元件位元選擇引擎122可產生連同第一資料及第二資料一起發送至單一實體頁之虛擬資料。
在其他實施方案中，控制器可接收待儲存於非揮發性記憶體處 之第二資料、第三資料及第四資料(諸如控制器120接收包含待儲存於圖1之非揮發性記憶體104處之第二資料、第三資料及第四資料之資料132)。該等第二資料、第三資料及第四資料可在第一資料之後接收或與該第一資料同時接收。控制器120可將該等第二資料、第三資料及第四資料發送至非揮發性記憶體104以儲存於該非揮發性記憶體104處之鄰近於單一實體頁之一實體頁處。例如，當第一資料儲存於與一第一字線(諸如圖5之第二實施例510之第二區塊512之第一字線WLn-1或圖5之第三實施例520之第三區塊522之第一字線WLn-1)相關聯之一第一實體頁處時，第二資料、第三資料、第四資料可儲存於鄰近於該第一實體頁之與一第二字線(諸如圖5之第二實施例510之第二區塊512之第二字線WLn或圖5之第三實施例520之第三區塊522之第二字線WLn)相關聯之一第二實體頁處。
儘管本文中所描繪之各種組件係繪示為區塊組件且經概括地描述，然此等組件可包含經組態以啟用圖1之控制器120以選擇待儲存於多位元儲存元件處之每儲存元件位元之數目之一或多個微處理器、狀態機或其他電路。替代地或此外，該等組件可包含經組態以啟用圖1之控制器120以選擇性提供防止多位元儲存元件經程式化至多個電壓狀態之一特定電壓狀態(例如，一最高電壓狀態)之虛擬資料之一或多個微處理器、狀態機或其他電路。例如，控制器120可表示啟用圖1之控制器120以選擇待儲存於多位元儲存元件處之每儲存元件位元之數目之實體組件(諸如硬體控制器、狀態機、邏輯電路或其他結構)。舉另一實例，控制器120可表示啟用圖1之控制器120以產生虛擬資料之實體組件(諸如硬體控制器、狀態機、邏輯電路或其他結構)。舉一進一步實例，控制器120可表示啟用圖1之控制器120以將虛擬資料發送至多位元儲存元件以防止該多位元儲存元件經程式化至多個電壓狀態之一最高電壓狀態之實體組件(諸如硬體控制器、狀態機、邏輯電路 或其他結構)。
可利用經程式化以執行圖8之方法800、圖9之方法900或其等之一組合之一微處理器或微控制器實施控制器120。在一特定實施例中，微處理器或微控制器經程式化以自一或多個每儲存元件位元儲存方案(諸如(若干)每儲存元件位元儲存方案226)選擇待應用至一記憶體之一特定的每儲存元件位元儲存方案。微處理器或微控制器可進一步經程式化以接收待儲存於記憶體處之使用者資料(諸如圖1之資料132)。微處理器或微控制器可進一步經程式化以判定其中儲存使用者資料之記憶體之一部位(諸如一特定字線或一特定實體頁)。微處理器或微控制器可進一步經程式化以選擇待儲存於與該部位相關聯之一或多個儲存元件之各者處之位元之數目。微處理器或微控制器可進一步經程式化以判定該一或多個儲存元件之邏輯頁之哪些(若有)將接收虛擬資料及何時該至少一邏輯頁經判定為接收該虛擬資料。微處理器或微控制器可進一步經程式化以將虛擬資料及使用者資料發送至記憶體以儲存於一或多個儲存元件之各者之各別邏輯頁處。在一特定實施例中，控制器包含執行儲存於非揮發性記憶體104處之指令之一處理器。替代地或此外，可由該處理器執行之可執行指令可儲存於並非為非揮發性記憶體104之部分之一分離記憶體部位處(諸如在一唯讀記憶體(ROM)處)。
在一特定實施例中，資料儲存器件102可附接或嵌入於一或多個主機器件內(諸如在一主機通信器件之一殼體內)。然而，在其他實施例中，可在經組態以選擇性耦合至一或多個外部器件之一可攜式器件中實施資料儲存器件102。例如，資料儲存器件102可在一經封裝裝置(諸如一無線電話、一平板電腦、一個人數位助理(PDA)、一遊戲器件或控制台、一可攜式導航器件或利用內部非揮發性記憶體之其他器件)內。在一特定實施例中，資料儲存器件102可耦合至一非揮發性記 憶體(諸如一個三維(3D)記憶體、一快閃記憶體(例如，NAND、NOR、多層單元(MLC)、一分割位元線NOR(DINOR)記憶體、一AND記憶體、一高電容耦合比(HiCR)、不對稱的非接觸電晶體(ACT)或其他快閃記憶體)、一可擦除可程式化唯讀記憶體(EPROM)、一電可擦除可程式化唯讀記憶體(EEPROM)、一唯讀記憶體(ROM)、一單次可程式化記憶體(OTP)或任何其他類型之記憶體)。
本文中所描述之實施例之圖解意在提供各種實施例之一大致理解。其他實施例可經利用且自本發明導出使得可在不脫離本發明之範疇之情況下做出結構及邏輯替代及改變。本發明意在涵蓋各種實施例之任何及全部後續調適或變動。
以上所揭示之標的係應視為闡釋性且非限制性的，且隨附申請專利範圍意在涵蓋全部此等修改、改良及其他實施例，其等落在本發明之範疇內。因此，至法律允許之最大程度，本發明之範疇應藉由以下申請專利範圍及其等效物之最寬廣可允許解釋判定且不應受前述詳細描述限制或限定。
100‧‧‧系統
102‧‧‧資料儲存器件/資料儲存元件
104‧‧‧非揮發性記憶體
106‧‧‧代表性儲存元件群組/群組/儲存元件群組
108‧‧‧字線(WL)
110‧‧‧位元至狀態映射電路/位元狀態映射電路
112‧‧‧參考電壓/參考電壓組
120‧‧‧控制器
122‧‧‧每儲存元件位元選擇引擎/每儲存元件位元儲存引擎
124‧‧‧虛擬資料
125‧‧‧第一虛擬資料
126‧‧‧匯流排
127‧‧‧第二虛擬資料
128‧‧‧資料
130‧‧‧主機器件
132‧‧‧資料
160‧‧‧位元至狀態之3位元映射
166‧‧‧較高邏輯頁/邏輯頁
168‧‧‧中間邏輯頁/邏輯頁
170‧‧‧較低邏輯頁/邏輯頁
180‧‧‧圖表
182‧‧‧電壓狀態「Er」
184‧‧‧電壓狀態「A」
186‧‧‧參考電壓Va
188‧‧‧參考電壓Vb
190‧‧‧實體頁
192‧‧‧第一資料值/資料值
194‧‧‧第二資料值/資料值
196‧‧‧第三資料值/資料值
198‧‧‧第四資料值/資料值
A‧‧‧電壓狀態
B‧‧‧電壓狀態
C‧‧‧電壓狀態
C0‧‧‧代表性儲存元件/第一儲存元件/儲存元件
C1‧‧‧代表性儲存元件/第二儲存元件/儲存元件
C2‧‧‧代表性儲存元件/第三儲存元件/儲存元件
Cn‧‧‧代表性儲存元件/第四儲存元件/儲存元件
D‧‧‧電壓狀態
E‧‧‧電壓狀態
Er‧‧‧電壓狀態
F‧‧‧電壓狀態/第二高電壓狀態
G‧‧‧電壓狀態/最高電壓狀態/狀態
Va‧‧‧參考電壓
Vb‧‧‧參考電壓
Vc‧‧‧參考電壓
Vd‧‧‧參考電壓
Ve‧‧‧參考電壓
Vf‧‧‧參考電壓
Vg‧‧‧參考電壓

Claims (40)

  1. 一種方法，其包括：在包含一控制器及一非揮發性記憶體之一資料儲存器件中，執行：在該控制器處接收待儲存於該非揮發性記憶體處之第一資料及第二資料；及將該第一資料、該第二資料及虛擬資料自該控制器發送至該非揮發性記憶體，以儲存於該非揮發性記憶體中之一單一實體頁之各別邏輯頁處，其中該單一實體頁包含根據位元至狀態之一映射而可程式化至多個電壓狀態中之多個儲存元件，及其中該虛擬資料防止該單一實體頁之一儲存元件經程式化至該多個電壓狀態之一特定電壓狀態。
  2. 如請求項1之方法，其中一特定儲存元件之一擦除狀態對應於儲存於該特定儲存元件處之一全1值。
  3. 如請求項1之方法，其中該虛擬資料係一全1位元序列。
  4. 如請求項1之方法，其中該特定電壓狀態係該多個電壓狀態之一最高電壓狀態。
  5. 如請求項1之方法，其中該單一實體頁包含一較高邏輯頁、一中間邏輯頁及一較低邏輯頁。
  6. 如請求項5之方法，其中該虛擬資料係儲存於該較高邏輯頁、該中間邏輯頁或該較低邏輯頁處。
  7. 如請求項1之方法，其中該非揮發性記憶體包含具有複數個字線之一區塊，且其中該控制器經組態以將該虛擬資料發送至該區塊內之該複數個字線的交替字線。
  8. 如請求項1之方法，進一步包括：在該控制器處接收待儲存於該非揮發性記憶體處之第三資料、第四資料及第五資料；及將該第三資料、該第四資料及該第五資料自該控制器發送至該非揮發性記憶體，以儲存於該非揮發性記憶體處之鄰近於該單一實體頁之一實體頁處。
  9. 如請求項1之方法，其中該虛擬資料包含藉由阻止對應於該特定電壓狀態之一特定資料值儲存於該單一實體頁之一特定儲存元件處而防止該特定儲存元件經程式化至該特定電壓狀態之一位元值。
  10. 如請求項1之方法，其中該非揮發性記憶體包含一個三層單元(TLC)快閃記憶體。
  11. 一種資料儲存器件，其包括：一非揮發性記憶體，其包含複數個實體頁，各實體頁包含根據位元至狀態之一映射而可程式化至多個電壓狀態中之多個儲存元件；及一控制器，其經耦合至該非揮發性記憶體，其中該控制器經組態以：接收待儲存於該非揮發性記憶體處之第一資料及第二資料；及將該第一資料、該第二資料及虛擬資料發送至該非揮發性記憶體，以儲存於該非揮發性記憶體中之一單一實體頁之各別邏輯頁處，其中該虛擬資料防止該單一實體頁之一儲存元件經程式化至該多個電壓狀態之一最高電壓狀態。
  12. 如請求項11之資料儲存器件，其中一特定儲存元件之一擦除狀態 對應於儲存於該特定儲存元件處之一全1值，且其中該虛擬資料係一全1位元序列。
  13. 如請求項11之資料儲存器件，其中該單一實體頁包含三個或三個以上邏輯頁。
  14. 如請求項11之資料儲存器件，其中該單一實體頁包含一較高邏輯頁、一中間邏輯頁及一較低邏輯頁。
  15. 如請求項14之資料儲存器件，其中該虛擬資料係儲存於該中間邏輯頁處。
  16. 如請求項11之資料儲存器件，其中該非揮發性記憶體包含具有複數個實體頁之一區塊。
  17. 如請求項16之資料儲存器件，其中該控制器經組態以將該虛擬資料發送至該區塊內之該複數個頁的交替實體頁。
  18. 如請求項11之資料儲存器件，其中該控制器進一步經組態以：接收待儲存於該非揮發性記憶體處之第三資料、第四資料及第五資料；及將該第三資料、該第四資料及該第五資料發送至該非揮發性記憶體，以儲存於該非揮發性記憶體處之鄰近於該單一實體頁之一實體頁處。
  19. 如請求項11之資料儲存器件，其中各儲存元件儲存包含複數個位元之一對應資料值。
  20. 如請求項11之資料儲存器件，其中該非揮發性記憶體包含一快閃記憶體。
  21. 一種方法，其包括：在包含一控制器及一非揮發性記憶體之一資料儲存器件中，執行：在該控制器處接收待儲存於該非揮發性記憶體處之第一資 料；及將該第一資料、第一虛擬資料及第二虛擬資料自該控制器發送至該非揮發性記憶體，以儲存於該非揮發性記憶體中之一單一實體頁之各別邏輯頁處，其中該單一實體頁包含根據位元至狀態之一映射而可程式化至多個電壓狀態中之多個儲存元件，及其中該第一虛擬資料及該第二虛擬資料防止該單一實體頁之一儲存元件經程式化至該多個電壓狀態之一特定電壓狀態。
  22. 如請求項21之方法，進一步包括選擇是將使用者資料之一單一邏輯頁、使用者資料之兩個邏輯頁，還是使用者資料之三個邏輯頁指派至該單一實體頁。
  23. 如請求項21之方法，其中該單一實體頁包含三個或三個以上邏輯頁。
  24. 如請求項21之方法，其中該單一實體頁包含一較高邏輯頁、一中間邏輯頁及一較低邏輯頁，且其中該第一虛擬資料係儲存於該中間邏輯頁處，且其中該第二虛擬資料係儲存於該較高邏輯頁或該較低邏輯頁處。
  25. 如請求項21之方法，進一步包括判定該單一實體頁之接收虛擬資料之邏輯頁的數目。
  26. 如請求項21之方法，其中該非揮發性記憶體包含具有多個字線之一區塊，且其中該控制器經組態以將該第一虛擬資料及該第二虛擬資料兩者發送至該區塊內之該多個字線的交替字線。
  27. 如請求項21之方法，其中該第一虛擬資料及該第二虛擬資料各包含一全1位元序列。
  28. 如請求項21之方法，進一步包括： 在該控制器處接收待儲存於該非揮發性記憶體處之第二資料、第三資料及第四資料；及將該第二資料、該第三資料及該第四資料自該控制器發送至該非揮發性記憶體，以儲存於該非揮發性記憶體處之鄰近於該單一實體頁之一實體頁處。
  29. 如請求項21之方法，進一步包括追蹤儲存於該單一實體頁處之資料位元之一部位、虛擬位元之一部位或其等之一組合。
  30. 如請求項21之方法，其中該非揮發性記憶體包含一個三層單元(TLC)快閃記憶體。
  31. 一種資料儲存器件，其包括：一非揮發性記憶體，其包含複數個實體頁，各實體頁包含根據位元至狀態之一映射而可程式化至多個電壓狀態中之多個儲存元件；及一控制器，其經耦合至該非揮發性記憶體，其中該控制器經組態以：接收待儲存於該非揮發性記憶體處之第一資料；及將該第一資料、第一虛擬資料及第二虛擬資料發送至該非揮發性記憶體，以儲存於該非揮發性記憶體中之一單一實體頁之各別邏輯頁處，其中該第一虛擬資料及該第二虛擬資料防止該單一實體頁之一儲存元件經程式化至該多個電壓狀態之一特定電壓狀態。
  32. 如請求項31之資料儲存器件，其中該控制器經組態以儲存一或多個每儲存元件位元儲存方案，其中一個每儲存元件位元儲存方案指示待儲存於該單一實體頁處之資料位元之數目、虛擬位元之數目或其等之一組合。
  33. 如請求項31之資料儲存器件，其中該控制器經組態以選擇待應用至該單一實體頁之一個每儲存元件位元儲存方案，其中該每儲存元件位元儲存方案係一區塊儲存方案或一字線儲存方案。
  34. 如請求項31之資料儲存器件，其中該控制器經組態以追蹤應用至該單一實體頁之一個每儲存元件位元儲存方案。
  35. 如請求項31之資料儲存器件，其中該控制器經組態以回應於將使用者資料之一單一邏輯頁指派至該單一實體頁之一選擇而產生該第一虛擬資料及該第二虛擬資料。
  36. 如請求項31之資料儲存器件，其中該控制器經組態以：追蹤與該單一實體頁相關聯之一或多個參數；及基於該一或多個參數，選擇用於該單一實體頁之一個每儲存元件位元儲存方案。
  37. 如請求項31之資料儲存器件，其中該單一實體頁包含一較高邏輯頁、一中間邏輯頁及一較低邏輯頁，且其中該第一虛擬資料或該第二虛擬資料係儲存於該中間邏輯頁處。
  38. 如請求項31之資料儲存器件，其中該非揮發性記憶體包含具有複數個實體頁之一區塊。
  39. 如請求項31之資料儲存器件，其中各儲存元件儲存包含複數個位元之一對應資料值，且其中該特定電壓狀態係一最高電壓狀態。
  40. 如請求項31之資料儲存器件，其中該非揮發性記憶體包含一快閃記憶體。
TW103131806A 2013-09-17 2014-09-15 當儲存資料於多位元儲存元件時利用虛擬資料的裝置及方法 TW201523634A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/028,846 US9361220B2 (en) 2013-09-17 2013-09-17 Apparatus and method of using dummy data while storing data at a multi-bit storage element
US14/028,885 US9406385B2 (en) 2013-09-17 2013-09-17 Apparatus and method of storing data at a multi-bit storage element

Publications (1)

Publication Number Publication Date
TW201523634A true TW201523634A (zh) 2015-06-16

Family

ID=51570892

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103131806A TW201523634A (zh) 2013-09-17 2014-09-15 當儲存資料於多位元儲存元件時利用虛擬資料的裝置及方法

Country Status (3)

Country Link
CN (1) CN105264610B (zh)
TW (1) TW201523634A (zh)
WO (1) WO2015041858A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113571106B (zh) * 2021-07-21 2023-04-25 四川虹美智能科技有限公司 带电可擦可编程只读存储器的数据读取方法及装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7752382B2 (en) * 2005-09-09 2010-07-06 Sandisk Il Ltd Flash memory storage system and method
JP2008016112A (ja) * 2006-07-05 2008-01-24 Toshiba Corp 半導体記憶装置
US7545673B2 (en) * 2007-09-25 2009-06-09 Sandisk Il Ltd. Using MLC flash as SLC by writing dummy data
US7941592B2 (en) * 2008-08-14 2011-05-10 Bonella Randy M Method and apparatus for high reliability data storage and retrieval operations in multi-level flash cells
US8266503B2 (en) * 2009-03-13 2012-09-11 Fusion-Io Apparatus, system, and method for using multi-level cell storage in a single-level cell mode
US8301828B2 (en) * 2010-06-02 2012-10-30 Conexant Systems, Inc. Systems and methods for reliable multi-level cell flash storage
KR101727707B1 (ko) * 2010-07-26 2017-04-19 삼성전자주식회사 비휘발성 메모리 장치의 프로그램 방법과, 상기 방법을 수행할 수 있는 장치들

Also Published As

Publication number Publication date
CN105264610A (zh) 2016-01-20
WO2015041858A1 (en) 2015-03-26
CN105264610B (zh) 2018-05-22

Similar Documents

Publication Publication Date Title
US9245631B2 (en) Apparatus and method of storing data at a multi-bit storage element
US9645896B2 (en) Data storage device and flash memory control method
CN110603532B (zh) 存储器管理
US9361220B2 (en) Apparatus and method of using dummy data while storing data at a multi-bit storage element
CN111527545B (zh) 基于温度的存储器操作
KR100875539B1 (ko) 프로그램 방식을 선택할 수 있는 메모리 시스템
US20150098271A1 (en) System and method of storing data in a data storage device
CN111258793B (zh) 存储器控制器及其操作方法
US8737130B2 (en) System and method of determining a programming step size for a word line of a memory
KR101731408B1 (ko) 플래시 메모리에 데이터를 기록하는 방법 및 관련 메모리 장치 및 플래시 메모리
CN112035055A (zh) 存储设备及其操作方法
US11360885B2 (en) Wear leveling based on sub-group write counts in a memory sub-system
US20140269086A1 (en) System and method of accessing memory of a data storage device
CN112349334A (zh) 跨越块池的耗损均衡
US10095424B2 (en) Apparatus and method for programming non-volatile memory using a multi-cell storage cell group
KR20200071599A (ko) 저장 장치 및 그 동작 방법
TW201523634A (zh) 當儲存資料於多位元儲存元件時利用虛擬資料的裝置及方法
US20160322087A1 (en) Data storage device and operating method thereof
CN111949208B (zh) 数据存储装置的存储器的虚拟物理擦除
US11789861B2 (en) Wear leveling based on sub-group write counts in a memory sub-system
CN112015330A (zh) 存储器控制器以及具有存储器控制器的存储装置
CN112017718A (zh) 存储装置及其操作方法