TW201511227A - 非揮發性半導體記憶裝置及製造其之方法 - Google Patents
非揮發性半導體記憶裝置及製造其之方法 Download PDFInfo
- Publication number
- TW201511227A TW201511227A TW103101858A TW103101858A TW201511227A TW 201511227 A TW201511227 A TW 201511227A TW 103101858 A TW103101858 A TW 103101858A TW 103101858 A TW103101858 A TW 103101858A TW 201511227 A TW201511227 A TW 201511227A
- Authority
- TW
- Taiwan
- Prior art keywords
- semiconductor regions
- contact
- semiconductor
- electrode
- contact hole
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 128
- 238000000034 method Methods 0.000 title claims description 13
- 238000004519 manufacturing process Methods 0.000 title claims 2
- 238000002955 isolation Methods 0.000 claims abstract description 16
- 239000010410 layer Substances 0.000 claims description 50
- 239000011229 interlayer Substances 0.000 claims description 16
- 238000005530 etching Methods 0.000 claims description 15
- 239000000463 material Substances 0.000 description 8
- 238000001020 plasma etching Methods 0.000 description 7
- 239000000758 substrate Substances 0.000 description 7
- 238000009413 insulation Methods 0.000 description 6
- SIWVEOZUMHYXCS-UHFFFAOYSA-N oxo(oxoyttriooxy)yttrium Chemical compound O=[Y]O[Y]=O SIWVEOZUMHYXCS-UHFFFAOYSA-N 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 239000012535 impurity Substances 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 4
- 238000001039 wet etching Methods 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 239000000243 solution Substances 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- 239000010937 tungsten Substances 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 238000006386 neutralization reaction Methods 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- RUDFQVOCFDJEEF-UHFFFAOYSA-N yttrium(III) oxide Inorganic materials [O-2].[O-2].[O-2].[Y+3].[Y+3] RUDFQVOCFDJEEF-UHFFFAOYSA-N 0.000 description 2
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 239000007864 aqueous solution Substances 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- OEYIOHPDSNJKLS-UHFFFAOYSA-N choline Chemical compound C[N+](C)(C)CCO OEYIOHPDSNJKLS-UHFFFAOYSA-N 0.000 description 1
- 229960001231 choline Drugs 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910000449 hafnium oxide Inorganic materials 0.000 description 1
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 125000004435 hydrogen atom Chemical group [H]* 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- -1 tungsten nitride Chemical class 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
- H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
根據一實施例，非揮發性半導體記憶裝置包括半導體區域、元件隔離區域、控制閘極電極、浮動閘極層、第一絕緣膜、第二絕緣膜、選擇閘極電極及接觸電極。該元件隔離區域係提供於該等半導體區域之間。該等控制閘極電極係提供於該等半導體區域上。該浮動閘極層係提供於該等半導體區域與該等控制閘極電極相交之位置處。該第一絕緣膜係提供於該浮動閘極層與該等半導體區域之間。該第二絕緣膜係提供於該浮動閘極層與該等控制閘極電極之間。該選擇閘極電極係提供於該等半導體區域上。該接觸電極係設置於該選擇閘極電極與該等控制閘極電極相對之側上且與該等半導體區域中之一者接觸。
Description
本申請案基於並主張2013年9月10日申請之美國臨時專利申請案61/875,752之優先權益；其全部內容以引用方式併入本文中。
本文所述實施例概言之係關於非揮發性半導體記憶裝置及製造其之方法。
在佈置複數個NAND記憶串之非揮發性半導體記憶裝置中，NAND記憶串間之間距隨著小型化正變得越來越窄。因此，毗鄰NAND記憶串將經由連接至NAND記憶串之作用區之觸點而短路之可能性日益增加。
為避免此短路，存在將連接至作用區之觸點之寬度變窄之方法。然而，此方法將導致作用區與觸點間之開路故障及作用區與觸點間之接觸電阻增加。
本發明之實施例抑制作用區與觸點間之不良傳導。
根據一實施例，非揮發性半導體記憶裝置包括複數個半導體區域、元件隔離區域、複數個控制閘極電極、浮動閘極層、第一絕緣膜、第二絕緣膜、選擇閘極電極及接觸電極。該等半導體區域沿第一
方向延伸且係沿與該第一方向相交之第二方向佈置。該元件隔離區域係提供於該等半導體區域之毗鄰區域之間。該等控制閘極電極係提供於該等半導體區域之上側上，沿該第二方向延伸且係沿該第一方向佈置。該浮動閘極層係提供於該等半導體區域中之每一者與該等控制閘極電極中之每一者彼此相交之位置處。該第一絕緣膜係提供於該浮動閘極層與該等半導體區域中之每一者之間。該第二絕緣膜係提供於該浮動閘極層與該等控制閘極電極中之每一者之間。該選擇閘極電極係透過該第一絕緣膜提供於該等半導體區域上，沿該第二方向延伸且設置於經佈置之該等控制閘極電極末端處。該接觸電極係設置於該選擇閘極電極與該等控制閘極電極相對之側上，沿第三方向自該等控制閘極電極之一側朝向該等半導體區域之一側延伸，且與該等半導體區域中之一者接觸。該接觸電極之下端係位於在該選擇閘極電極下方之該等半導體區域之上表面之下側上。該接觸電極之一部分係提供於該等半導體區域之該上表面之位置之下側上，且在該第一方向上，其寬度寬於該接觸電極在該上表面之位置處之寬度。
1‧‧‧非揮發性半導體記憶裝置
10‧‧‧半導體層
11‧‧‧半導體區域
11u‧‧‧上表面
12‧‧‧損壞
13‧‧‧天然氧化物膜
20‧‧‧閘極絕緣膜
30‧‧‧浮動閘極層
31‧‧‧半導體層
40‧‧‧多晶矽層間介電質膜
41‧‧‧絕緣膜
50‧‧‧元件隔離區域
60‧‧‧控制閘極電極
61‧‧‧含金屬層
65‧‧‧選擇閘極電極
65sw‧‧‧側壁膜
70‧‧‧夾層絕緣膜
70b‧‧‧底部
70h‧‧‧接觸孔
71‧‧‧絕緣膜
72‧‧‧接觸電極
72a‧‧‧傳導層
72b‧‧‧障壁膜
72d‧‧‧下端
72p‧‧‧部分
73‧‧‧絕緣膜
75‧‧‧夾層絕緣膜
90‧‧‧遮罩層
A-A’‧‧‧線
B-B’‧‧‧線
R1‧‧‧內徑
R2‧‧‧內徑
W1‧‧‧寬度
W2‧‧‧寬度
圖1係顯示一實施例之非揮發性半導體記憶裝置之示意性平面圖；圖2A係處於圖1之線A-A’之位置處之示意性剖視圖，且圖2B係處於圖1之線B-B’之位置處之示意性剖視圖；圖3A至圖6B係顯示該實施例之非揮發性半導體記憶裝置之製程之示意性剖視圖；且圖7A至圖7D係描述各向同性蝕刻之作用之圖式。
將在下文中參照附圖闡述各個實施例。在下列說明中，使用相同參考數字標記相同組件，且視需要省略先前闡述之組件說明。
圖1係顯示一實施例之非揮發性半導體記憶裝置之示意性平面圖。
該實施例之非揮發性半導體記憶裝置1包括NAND快閃記憶體。非揮發性半導體記憶裝置1包括半導體區域11、控制閘極電極60、選擇閘極電極65及接觸電極72。
如圖1中所顯示，在非揮發性半導體記憶裝置1中，例如，複數個半導體區域11沿X-方向(第一方向)延伸且係沿與X-方向相交(例如，正交)之Y-方向(第二方向)佈置。在半導體區域11之間提供元件隔離區域50。在複數個半導體區域11之上側上提供複數個控制閘極電極60。複數個控制閘極電極60沿Y-方向延伸且係沿X-方向佈置。選擇閘極電極65係設置於經佈置之複數個控制閘極電極60之末端處。選擇閘極電極65沿Y-方向延伸。
接觸電極72係連接至複數個半導體區域11中之一者。接觸電極72並非沿Y-方向呈直線佈置。例如，在Y-方向上，複數個接觸電極72經設置以在X-方向上彼此移位。在半導體區域11之上表面之位置處，平行於半導體區域11之上表面11u擷取之接觸電極72之橫截面在X-方向上之寬度長於在Y-方向上之寬度。例如，沿X-Y平面擷取之接觸電極72之橫截面係橢圓形。即，X-方向係橢圓之長軸，且Y-方向係橢圓之短軸。
圖2A係在圖1之線A-A’之位置處之示意性剖視圖，且圖2B係在圖1之線B-B’之位置處之示意性剖視圖。
圖2A及圖2B顯示NAND串之選擇閘極電極附近的橫截面。
如圖2A及圖2B中所顯示，例如，複數個半導體區域11係由間隔有元件隔離區域50之半導體層10形成之區域。半導體區域11係非揮發性半導體記憶裝置1之電晶體佔據之作用區。例如，半導體區域11係p型半導體區域。
如圖2A中所顯示，在半導體區域11中佈置元件之區域上提供閘極絕緣膜20(第一絕緣膜)。閘極絕緣膜20係提供於浮動閘極層30與複數個半導體區域11中之每一者之間。閘極絕緣膜20允許電荷(例如電子)在半導體區域11與浮動閘極層30之間隧穿。
如圖2A中所顯示，浮動閘極層30係提供於複數個半導體區域11中之每一者與複數個控制閘極電極60中之每一者彼此相交之位置處。浮動閘極層30係提供於閘極絕緣膜20上。浮動閘極層30可儲存自半導體區域11經由閘極絕緣膜20穿隧之電荷。浮動閘極層30可稱為電荷儲存層。
在浮動閘極層30與複數個控制閘極電極60中之每一者之間提供IPD(多晶矽層間介電質)膜40(第二絕緣膜)。控制閘極電極60經由IPD膜40覆蓋浮動閘極層30。控制閘極電極60充當在浮動閘極層30上寫入電荷或讀取已寫入浮動閘極層30中之電荷之閘極電極。
包括浮動閘極層30、IPD膜40及控制閘極電極60之堆疊體稱為記憶單元。
選擇閘極電極65係提供於經佈置之複數個控制閘極電極60之末端處。選擇閘極電極65係經由閘極絕緣膜20提供於半導體區域11上。選擇閘極電極65包括含半導體層31、含金屬層61及由含半導體層31與含金屬層61夾住之絕緣膜41。
如圖2A及圖2B中所顯示，接觸電極72係提供於選擇閘極電極65與複數個控制閘極電極60相對之側上。接觸電極72沿Z-方向(第三方向)自複數個半導體區域11之側朝向複數個控制閘極電極60之側延伸。接觸電極72包括傳導層72a及障壁膜72b。
接觸電極72之下端72d係位於在選擇閘極電極65下方之半導體區域11之上表面11u之下側上。在X-方向上，接觸電極72提供於上表面11u之位置之下側上之部分72p之寬度W2寬於接觸電極72在上表面11u
之位置處之寬度W1。例如，在位於上表面11u之位置與接觸電極72之下端72d間之位置處，接觸電極72提供於上表面11u之位置之下側上之部分72p之寬度W2寬於接觸電極72在上表面11u之位置處之寬度。接觸電極72之部分72p與元件隔離區域50接觸。
在毗鄰浮動閘極層30之間及在浮動閘極層30與選擇閘極電極65之間，半導體區域11之上側形成擴散區域(源極汲極區域)，於其中引入n-型雜質。亦在半導體區域11中在接觸電極72之下側上引入n-型雜質，並且此區域形成具有高雜質濃度之擴散區域。
在複數個控制閘極電極60中之每一者上及在選擇閘極電極65上提供絕緣膜71。在毗鄰記憶單元之間及在記憶單元與選擇閘極電極65之間提供夾層絕緣膜75。在選擇閘極電極65之側壁上提供側壁膜65sw。在絕緣膜71上、在夾層絕緣膜75上、在側壁膜65sw上及在半導體區域11上提供絕緣膜73(襯裏膜)。在絕緣膜73上提供夾層絕緣膜70。
例如，半導體層10(或半導體區域11)之材料係矽晶體。例如，閘極絕緣膜20之材料係氧化矽(SiOx)或諸如此類。
例如，IPD膜40及絕緣膜41可為單層氧化矽膜或氮化矽膜、或其中堆疊氧化矽膜或氮化矽膜之膜。例如，IPD膜40可為稱為ONO膜(氧化矽膜/氮化矽膜/氧化矽膜)者。
浮動閘極層30及含半導體層31之材料係多晶矽(多晶-Si)或諸如此類。
例如，控制閘極電極60及含金屬層61之材料係鎢、氮化鎢或諸如此類。
例如，接觸電極72之傳導層72a之材料含有鎢，且障壁膜72b之材料含有氮化鈦。
例如，絕緣膜73係氮化矽(Si3N4)與氧化矽(SiO2)之堆疊膜。
除該等以外，在該實施例中，例如，稱為元件隔離區域、絕緣膜或絕緣層之部分之材料係氧化矽(SiO2)、氮化矽(Si3N4)或諸如此類。
圖3A至圖6B係顯示該實施例之非揮發性半導體記憶裝置之製程之示意性剖視圖。
在圖3A至圖6B中，包括「A」之編號之圖示係對應於沿圖1之線A-A’擷取之橫截面，且包括「B」之編號之圖示係對應於沿圖1之線B-B’擷取之橫截面。
首先，如圖3A及圖3B中所顯示，製備其中記憶單元及選擇閘極電極65形成於半導體區域11上之結構。換言之，圖2A及圖2B中所顯示之記憶單元及選擇閘極電極65係預先形成於半導體區域11上。在此階段中，半導體區域11、元件隔離區域50、控制閘極電極60及選擇閘極電極65係透過絕緣膜73經夾層絕緣膜70覆蓋。
然後，如圖4A及圖4B中所顯示，將遮罩層90圖案化於夾層絕緣膜70上。隨後，在自遮罩層90暴露之夾層絕緣膜70上實施RIE(反應性離子蝕刻)，以在選擇閘極電極65與複數個控制閘極電極60相對之側上形成接觸孔70h。
在此階段中，實施RIE直至絕緣膜73(襯裏膜)自接觸孔70h之底部暴露。
在形成接觸孔70h後，視需要可使用用於在接觸孔70h中膜形成絕緣膜之方式來調節接觸孔70h在X-方向或Y-方向上之寬度。
在此階段中，形成接觸孔70h以使得當平行於半導體區域11之上表面11u切割接觸孔時，接觸孔70h在X-方向上之內徑R1長於在Y-方向上之內徑R2。
然後，如圖5A及圖5B中所顯示，藉由RIE來處理暴露於接觸孔70h之底部處之絕緣膜73及絕緣膜73下方之半導體區域11。
在RIE後，接觸孔70h自夾層絕緣膜70之表面延伸以到達半導體區域11。接觸孔70h之底部70b係位於在選擇閘極電極65下方之半導體區域11之上表面11u之下側上。
一般而言，經各向同性蝕刻處理之接觸孔具有錐形形狀，其中其寬度朝向下側變得更窄。因此，在接觸孔70h之底部70b處之寬度窄於在半導體區域11之上表面11u之位置處之寬度。換言之，在上表面11u之位置處，平行於半導體區域11之上表面11u擷取之接觸孔70h之橫截面在X-方向上之寬度長於在Y-方向上之寬度。例如，橫截面係橢圓形，且Y-方向係短軸且X-方向係長軸。在上表面11u之位置與接觸孔72h之下端72d間之位置處，接觸孔72h提供於上表面11u之位置之下側上之部分72p之寬度寬於接觸孔72h在上表面11u之位置處之寬度。
因此，若自此狀態在接觸孔70h中形成接觸電極72，接觸電極72與半導體區域11間之接觸面積將較小，且接觸電極72與半導體區域11間之接觸電阻將較高。
在該實施例中，為減小接觸電極72與半導體區域11間之接觸電阻，引入下文所述處理。
然後，如圖6A及圖6B中所顯示，經由接觸孔70h將半導體區域11暴露於濕蝕刻溶液以在暴露於接觸孔70h處之半導體區域11上實施各向同性蝕刻(濕蝕刻)。
藉由各向同性蝕刻，半導體區域11之上表面11u之下側上接觸孔70h之體積變得大於圖5A及圖5B中所顯示之狀態。換言之，在半導體區域11之上表面11u之下側上之接觸孔70h中，半導體區域11之暴露面積變得大於圖5A及圖5B中所顯示之狀態。
使用膽鹼水溶液(TMY)作為蝕刻溶液，藉此矽之蝕刻速率高於氧化矽之蝕刻速率。在各向同性蝕刻中，將半導體區域11暴露於蝕刻溶液直至元件隔離區域50暴露於接觸孔70h中。在X-方向上，接觸孔70h
之寬度W2寬於在半導體區域11之上表面11u之位置處之寬度W1。
此後，藉由(例如)濺射法在接觸孔70h中形成障壁膜72b，並藉由CVD(化學氣相沈積)形成傳導層72a。即，接觸電極72係形成於接觸孔70h中(參見圖2A及圖2B)。
藉由該實施例，藉由上文所述各向同性蝕刻來增加接觸電極72之下部中之半導體區域11之暴露面積。藉此增加接觸電極72與半導體區域11間之接觸面積並減小接觸電極72與半導體區域11間之接觸電阻。因此，抑制接觸電極72與半導體區域11間之不良傳導。
現將闡述實施上文所述各向同性蝕刻之優點。
圖7A至圖7D係描述各向同性蝕刻之作用之圖式。
在圖5A及圖5B中所顯示RIE處理後，例如，可發生對Si基板之損壞。圖7A顯示此狀態。在圖7A中，損壞由參考編號12示意性地顯示。藉由RIE，可使Si與雜質元素(例如砷(As))間之鍵斷裂，且可使Si基板之暴露表面附近帶正電。
例如，若以此狀態實施電漿處理(例如灰化)，則加速對Si基板之損壞12以加速進一步帶正電。圖7B顯示此狀態。若使Si基板處於此狀態中，則正電荷將吸引空氣中之氧，且將在Si基板之暴露表面上形成天然氧化物膜13。圖7C顯示此狀態。天然氧化物膜13之膜厚度隨著所攜帶正電荷之量變得更大而變得更厚。如此之厚天然氧化物膜13係接觸電極72與半導體區域11間之不良傳導之因素。
相比而言，如圖7D中所顯示，當在形成接觸孔70h後實施濕蝕刻時，Si基板表面之損壞12之部分藉由濕蝕刻而移除，且Si基板所攜帶之正電荷由氫終止，從而產生電中和。藉由此中和，天然氧化物膜13之膜厚度以極薄狀態停止。換言之，該實施例減少接觸電極72與半導體區域11間之不良傳導之發生。
在上文中，參考特定實例闡述本發明之例示性實施例。然而，
本發明之實施例並不限於該等特定實例。熟習此項技術者可藉由添加設計變化適宜地修改該等特定實例，只要其等係屬於該等實施例之特徵內，則其亦涵蓋於本發明之範圍內。上文所述特定實例中所包括之組件及佈置、材料、條件、大小並不限於該說明，然而，可對其進行適宜地修改。
只要技術上可行，可使上文所述實施例中所包括之組件複合，且就包括該等實施例之特徵而言，組合組件包括在該等實施例之範圍內。熟習此項技術者可構想各種其他變化及修改形式在本發明之精神內，且應理解，此等變化及修改形式亦涵蓋於本發明之範圍內。
儘管已闡述了某些實施例，但此等實施例僅以實例之方式呈現且並非意欲限制本發明之範圍。實際上，本文中所述新穎實施例可以各種其他形式來體現；此外，可在不背離本發明之精神之情況下對本文中所述實施例之形式做出各種省略、替代及改變。隨附申請專利範圍及其等效物意欲涵蓋將屬於本發明之範圍及精神內之此等形式或修改形式。
1‧‧‧非揮發性半導體記憶裝置
10‧‧‧半導體層
11‧‧‧半導體區域
11u‧‧‧上表面
20‧‧‧閘極絕緣膜
30‧‧‧浮動閘極層
31‧‧‧半導體層
40‧‧‧多晶矽層間介電質膜
41‧‧‧絕緣膜
60‧‧‧控制閘極電極
61‧‧‧含金屬層
65‧‧‧選擇閘極電極
65sw‧‧‧側壁膜
70‧‧‧夾層絕緣膜
71‧‧‧絕緣膜
72‧‧‧接觸電極
72a‧‧‧傳導層
72b‧‧‧障壁膜
72d‧‧‧下端
72p‧‧‧部分
73‧‧‧絕緣膜
75‧‧‧夾層絕緣膜
W1‧‧‧寬度
W2‧‧‧寬度
Claims (13)
- 一種非揮發性半導體記憶裝置，其包含：沿第一方向延伸且沿與該第一方向相交之第二方向佈置之複數個半導體區域；提供於該複數個半導體區域之毗鄰區域之間之元件隔離區域；提供於該複數個半導體區域之上側上、沿該第二方向延伸且沿該第一方向佈置之複數個控制閘極電極；提供於該複數個半導體區域中之每一者與該複數個控制閘極電極中之每一者彼此相交之位置處之浮動閘極層；提供於該浮動閘極層與該複數個半導體區域中之每一者之間之第一絕緣膜；提供於該浮動閘極層與該複數個控制閘極電極中之每一者之間之第二絕緣膜；透過該第一絕緣膜提供於該複數個半導體區域上、沿該第二方向延伸且設置於經佈置之該複數個控制閘極電極末端處之選擇閘極電極；及設置於該選擇閘極電極與該複數個控制閘極電極相對之側上、沿第三方向自該複數個控制閘極電極之側朝向該複數個半導體區域之側延伸且與該複數個半導體區域中之一者接觸之接觸電極，該接觸電極之下端係位於在該選擇閘極電極下方之該等半導體區域之上表面之下側上，該接觸電極提供於該等半導體區域之該上表面之位置之下側上之一部分在該第一方向上之寬度寬於該接觸電極在該上表面 之位置處之寬度。
- 如請求項1之裝置，其中該接觸電極提供於該等半導體區域之該上表面之該位置之該下側上之一部分係與該元件隔離區域接觸。
- 如請求項1之裝置，其中在該等半導體區域之該上表面之該位置處，平行於該等半導體區域之該上表面擷取之該接觸電極之橫截面在該第一方向上之寬度長於在該第二方向上之寬度。
- 如請求項1之裝置，其中在該等半導體區域之該上表面之該位置處，平行於該等半導體區域之該上表面擷取之該接觸電極之橫截面係橢圓形，且該第二方向係短軸且該第一方向係長軸。
- 如請求項1之裝置，其中在該上表面之該位置與該接觸電極之該下端間之位置處，該接觸電極提供於該半導體區域之該上表面之該位置之該下側上之一部分之寬度寬於該接觸電極在該上表面之該位置處之該寬度。
- 如請求項1之裝置，其中在該第二方向上，該接觸電極及毗鄰該接觸電極之另一接觸電極係經設置以在該第一方向上互相移位。
- 如請求項1之裝置，其中該第一方向與該第二方向正交。
- 一種製造非揮發性半導體記憶裝置之方法，其包含：形成下列各物：沿第一方向延伸且沿與該第一方向相交之第二方向佈置之複數個半導體區域；提供於該等半導體區域之毗鄰區域之間之元件隔離區域；提供於該等半導體區域之上側上、沿該第二方向延伸且沿該第一方向佈置之複數個控制閘極電極；提供於該等半導體區域中之每一者與該等控制閘極電極中之每一者彼此相交之位置處之浮動閘極層；提供於該浮動閘極層與該等半導體區域中之每一者之間之第一絕緣膜；提供於 該浮動閘極層與該等控制閘極電極中之每一者之間之第二絕緣膜；透過該第一絕緣膜提供於該等半導體區域上、沿該第二方向延伸且設置於經佈置之該等控制閘極電極末端處之選擇閘極電極；及覆蓋該等半導體區域、該元件隔離區域、該等控制閘極電極及該選擇閘極電極之夾層絕緣膜；在該選擇閘極電極與該等控制閘極電極相對之側上形成自該夾層絕緣膜之表面延伸到達該等半導體區域中之一者之接觸孔，該接觸孔之底部係位於在該選擇閘極電極下方之該等半導體區域之上表面之下側上；經由該接觸孔將該等半導體區域中之一者暴露於蝕刻溶液，以在暴露於該接觸孔處之該等半導體區域上實施各向同性蝕刻；及在該接觸孔中形成接觸電極。
- 如請求項8之方法，其中在該形成該接觸孔期間，形成該接觸孔以使得當平行於該半導體區域之該上表面切割該接觸孔時，該接觸孔在該第一方向上之內徑長於在該第二方向上之內徑。
- 如請求項8之方法，其中在該暴露中，將該等半導體區域中之一者暴露於該蝕刻溶液直至該元件隔離區域暴露於該接觸孔中。
- 如請求項8之方法，其中在該半導體區域之該上表面之位置處，平行於該等半導體區域之該上表面擷取之該接觸孔之橫截面在該第一方向上之寬度長於在該第二方向上之寬度。
- 如請求項8之方法，其中在該半導體區域之該上表面之位置處，平行於該半導體區域之該上表面擷取之該接觸孔之橫截面係橢圓形，且該第二方向係短軸且該第一方向係長軸。
- 如請求項8之方法，其中在該接觸孔之上端之位置與下端之間之位置處，該接觸孔提供於該上表面之位置之下側上之一部分之寬度寬於該接觸孔在該上端之位置處之寬度。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US201361875752P | 2013-09-10 | 2013-09-10 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| TW201511227A true TW201511227A (zh) | 2015-03-16 |
Family
ID=52624722
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW103101858A TW201511227A (zh) | 2013-09-10 | 2014-01-17 | 非揮發性半導體記憶裝置及製造其之方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20150069492A1 (zh) |
| CN (1) | CN104425504A (zh) |
| TW (1) | TW201511227A (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10892274B2 (en) | 2017-11-09 | 2021-01-12 | Yangtze Memory Technologies Co., Ltd. | Three-dimensional memory devices and fabricating methods thereof |
| CN107871744B (zh) * | 2017-11-09 | 2019-03-19 | 长江存储科技有限责任公司 | 一种nand串结构及其制备方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6403421B1 (en) * | 1998-04-22 | 2002-06-11 | Sony Corporation | Semiconductor nonvolatile memory device and method of producing the same |
| KR20040017037A (ko) * | 2002-08-20 | 2004-02-26 | 삼성전자주식회사 | 반도체 콘택 구조 및 그 형성 방법 |
| JP2005109236A (ja) * | 2003-09-30 | 2005-04-21 | Toshiba Corp | 不揮発性半導体記憶装置及びその製造方法 |
| JP2010050208A (ja) * | 2008-08-20 | 2010-03-04 | Renesas Technology Corp | 半導体記憶装置 |
-
2014
- 2014-01-17 TW TW103101858A patent/TW201511227A/zh unknown
- 2014-01-27 US US14/164,692 patent/US20150069492A1/en not_active Abandoned
- 2014-02-13 CN CN201410049569.7A patent/CN104425504A/zh active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| US20150069492A1 (en) | 2015-03-12 |
| CN104425504A (zh) | 2015-03-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11552000B2 (en) | Semiconductor device and method for manufacturing same | |
| US10147736B2 (en) | Semiconductor memory device and method for manufacturing same | |
| US8617947B2 (en) | Method of manufacturing semiconductor device | |
| TWI707461B (zh) | 三維記憶裝置及其製造方法 | |
| US20130221423A1 (en) | Nonvolatile semiconductor memory device and method for manufacturing same | |
| JP2008159699A (ja) | 不揮発性半導体メモリ | |
| JP2014522122A (ja) | 高ｋ誘電体と金属ゲートとを有する不揮発性メモリセル | |
| US9466667B2 (en) | Semiconductor memory device and method for manufacturing same | |
| US20190067310A1 (en) | Method for manufacturing semiconductor device and semiconductor device | |
| US20150221665A1 (en) | Semiconductor memory device | |
| US9070746B2 (en) | Nonvolatile semiconductor memory device and method for manufacturing same | |
| US20160126251A1 (en) | Semiconductor memory device and method for manufacturing same | |
| TW201511227A (zh) | 非揮發性半導體記憶裝置及製造其之方法 | |
| US9153656B2 (en) | NAND type nonvolatile semiconductor memory device and method for manufacturing same | |
| US20120187469A1 (en) | Method of manufacturing semiconductor storage device and semiconductor storage device | |
| JP2012199313A (ja) | 不揮発性半導体記憶装置 | |
| JP2012174982A (ja) | 半導体記憶装置及びその製造方法 | |
| TWI469361B (zh) | 半導體元件及其製造方法 | |
| US9059303B2 (en) | Nonvolatile semiconductor memory device and method for manufacturing same | |
| US9006812B2 (en) | Nonvolatile semiconductor memory device and method for manufacturing the same | |
| US9142561B2 (en) | Nonvolatile semiconductor memory device and method for manufacturing same | |
| US9123823B2 (en) | Nonvolatile semiconductor memory device | |
| TW201445705A (zh) | 半導體裝置及半導體裝置之製造方法 | |
| JP2016058652A (ja) | 半導体記憶装置の製造方法 | |
| US20150069569A1 (en) | Semiconductor memory device and method for manufacturing same |