TW201503245A - 將晶片從晶圓分離的方法 - Google Patents

將晶片從晶圓分離的方法 Download PDF

Info

Publication number
TW201503245A
TW201503245A TW103114814A TW103114814A TW201503245A TW 201503245 A TW201503245 A TW 201503245A TW 103114814 A TW103114814 A TW 103114814A TW 103114814 A TW103114814 A TW 103114814A TW 201503245 A TW201503245 A TW 201503245A
Authority
TW
Taiwan
Prior art keywords
path
wafer
defect
item
power density
Prior art date
Application number
TW103114814A
Other languages
English (en)
Other versions
TWI623029B (zh
Inventor
Frank Kriebel
Laurence Singleton
Carsten Nieland
Original Assignee
Smartrac Technology Gmbh
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Smartrac Technology Gmbh filed Critical Smartrac Technology Gmbh
Publication of TW201503245A publication Critical patent/TW201503245A/zh
Application granted granted Critical
Publication of TWI623029B publication Critical patent/TWI623029B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/0006—Working by laser beam, e.g. welding, cutting or boring taking account of the properties of the material involved
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/40—Removing material taking account of the properties of the material involved
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/50—Working by transmitting the laser beam through or within the workpiece
    • B23K26/53—Working by transmitting the laser beam through or within the workpiece for modifying or reforming the material inside the workpiece, e.g. for producing break initiation cracks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/34—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being on the surface
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2101/00—Articles made by soldering, welding or cutting
    • B23K2101/36—Electric or electronic devices
    • B23K2101/40—Semiconductor devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2103/00—Materials to be soldered, welded or cut
    • B23K2103/16—Composite materials, e.g. fibre reinforced
    • B23K2103/166—Multilayered materials
    • B23K2103/172—Multilayered materials wherein at least one of the layers is non-metallic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2103/00—Materials to be soldered, welded or cut
    • B23K2103/50—Inorganic material, e.g. metals, not provided for in B23K2103/02 – B23K2103/26
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2103/00—Materials to be soldered, welded or cut
    • B23K2103/50—Inorganic material, e.g. metals, not provided for in B23K2103/02 – B23K2103/26
    • B23K2103/56—Inorganic material, e.g. metals, not provided for in B23K2103/02 – B23K2103/26 semiconducting

Abstract

本發明有關於藉由沿著定義晶片尺寸之分割線(11、12)劃分晶圓之一種製造晶片之方法，其中較佳地脈衝式雷射射線(16)之焦點(18)沿著在晶圓本體中之第一及至少一第二路徑(25、26)上之分割線移動，其中雷射射線從晶圓之後側(17)施加至晶圓，且用以產生第一路徑(25)上之缺陷(28)之功率密度係低於用以產生第二路徑(26)上之缺陷(29)之功率密度，及/或第一路徑上之缺陷之數量係小於第二路徑上之缺陷之數量。

Description

將晶片從晶圓分離的方法 【0001】
本發明有關於藉由沿著定義晶片尺寸之分割線劃分晶圓之一種將晶片從晶圓分離的方法，其中脈衝式雷射射線之焦點係沿著晶圓本體中之第一及至少一第二路徑上之分割線移動，其中第一路徑運行於設置於晶圓之前側上之功能層以及第二路徑之間，以用以產生內應力於矽本體中之多晶體缺陷形成於此些路徑上的方式作為單晶矽本體之部分融化之結果，以及其中在第一及第二路徑之路徑系統產生之後，晶圓承受機械負荷以藉由於第一及第二路徑定義之分割平面中之材料斷裂之方式，將晶片從晶圓分離並形成晶片之側表面。再者，本發明有關於包含矽之半導體本體以及功能層的一種晶片，功能層形成於半導體本體之前側上並藉由半導體基底而與半導體本體之後側隔開，其中半導體本體具有具備表面區域之側表面，其具有不同之形貌且其具有離後側一距離地於側表面上運行，且藉由半導體本體之表面之缺陷標記之至少二路徑，其中第一路徑係配置於功能層及第二路徑之間。
 【0002】
於此說明提及之那種方法中，也被稱為專業術語「隱形切割」，缺陷或缺點係產生於晶圓本體中且於晶圓表面下方之晶圓之晶體結構中，因此以隱藏方式，藉由應用雷射至晶圓之方式，前述之缺陷導致當晶圓於後續承受機械負荷時，晶圓沿著由缺陷所定義之晶圓中之路徑斷裂。
【0003】
缺陷係藉由矽本體中之精確區域之部分或離散地局部融化而形成，其導致於融化區域中之單晶矽轉換為相較於單晶矽具有較大之體積之多晶矽，以使得相應之壓應力被生成於矽本體中，當與藉由晶圓上之外部負荷引入晶圓中之應力疊加時，其會導致晶圓於由缺陷所定義之平面中斷裂。
【0004】
明確定義之上述應力或分割平面，係由EP 1338371 A1得知以產生配置於垂直於晶圓表面之平面中之二個路徑，且其藉由矽本體中之複數個缺陷之線性佈置定義。當藉由缺陷而生成於應力面中之矽本體之內應力與藉由外部負荷而招致之應力疊加時，所謂瓦爾內爾線(Wallner line)之微觀的斷裂，形成於路徑之間之區域，於路徑相應分佈或佈置於晶圓之矽本體中之情況下，前述之斷裂導致晶圓本體斷裂且矽晶圓被分割為各別之晶片。
【0005】
根據藉由從晶圓分離之已知之方法而產生晶片之檢查顯示了，事實上，矽本體中之微小裂痕不僅擴散於矽本體之晶體結構中藉由路徑所形成之斷層線之間之平面區域，而且此微小裂痕更可延伸至由此斷層線所劃定之區域之外。
【0006】
特別是於裂痕延伸至被導向朝向半導體本體之主動層或功能層之斷層線之外之那些情況下，存在著微小裂痕可延伸遠至成為緊密相鄰於功能層或甚至可到達至功能層之風險。儘管藉由從晶圓分離所產生之晶片之半導體本體之功能層可能不會於晶片產生，即從晶圓分離晶片之後受到影響，於根據已知之方法產生之晶片中總是存在延伸入功能層之附近中之微小裂痕可進一步擴散且可導致晶片因為於處理晶片或提供具有那些晶片之裝置之期間中於晶片上或於裝置上之外部負荷而失效之風險。
【0007】
由於其預期用途，由於其應用方式或是由於提供有晶片之裝置之使用而受到彎折應力之晶片係格外地處於風險中。舉例來說，此特別適用於被應用於標籤，即標記或晶片卡中之非常薄之晶片，且甚至自晶圓本體分離後更薄，藉以產生盡可能薄之晶片，即其具有降低尺寸之半導體基底且藉此之相應地降低之剛度。
 【0008】
本發明之目的提出一種用以產生晶片之方法，以及相較於藉由已知方法所產生之晶片，降低因為不受控制之斷裂而導致失效可能性之晶片。
【0009】
為了達到上述之目的，根據本發明之方法包含申請專利範圍第1項之特徵。
【0010】
根據本發明，雷射射線從晶圓之後側被施加至晶圓。用以產生缺陷於第一路徑上之功率密度係低於用以產生缺陷於第二路徑上之功率密度，及/或第一路徑上之缺陷數量係小於第二路徑上之缺陷數量，藉以使得下降應力梯度被形成於藉由缺陷而沿著第二路徑及第一路徑引入之內應力之間，且第一路徑形成防止裂痕擴散於晶圓之功能層之方向中之第一路徑之外之阻隔。
【0011】
藉由沿著第一路徑施加予焦點相對低於施加於第二路徑之焦點之功率密度之功率密度，其變得可能調整有效能量注入至於晶圓本體中之路徑之位置，且輸入至距功能層相應距離之路徑。此係基於對用以產生沿著第一路徑，即被配置相對地接近功能層之路徑，之缺陷之較低能量注入會導致較小缺陷之形成以及導致於矽本體中相對上較低應力之引入之了解。相對上較高內應力因此沿著第二路徑引入，其中研究顯示，當應力裂痕因為外加之彎折及/或張力負荷而形成於晶圓上時，此從第二路徑至第一路徑之相對應力梯度導致了於第二路徑開始形成之微裂痕，且導致第一路徑用作為對抗裂痕擴散於晶圓之功能層之方向中之第一路徑之外之阻隔。
【0012】
應當指出的是，根據本發明之方法及根據本發明之晶片不需要矽本體於全部之案例中；相反地，晶體結構，特別是結晶半導體結構，原則上必須被提供。因此，不論是術語「矽本體」或是術語「矽之半導體本體」均被理解為非限制性，而是作為例示。
【0013】
以不同之功率密度附加地或替代地產生缺陷於第一及第二路徑，相對於第一路徑較高之引入應力可沿著其中於第一路徑上之缺陷數量小於第二路徑上之缺陷數量之第二路徑達成。即使功率密度相同，若第二路徑之缺陷具有較高數量或較高之密度，即於相鄰之缺陷之間具有較小之距離，當產生第一路徑及第二路徑之缺陷時，於第二路徑上可達成類似較高之應力。
【0014】
較佳地，選擇用以產生缺陷於第一路徑上之功率密度以及用以產生缺陷於第二路徑上之功率密度之間之差異，以使得晶片之側表面相對於第一路徑與第二路徑之間之表面區域，於第一路徑與晶片之前側之間之表面區域呈現較低之粗糙度。
【0015】
較佳地，選擇第一路徑上之缺陷數量以及第二路徑上之缺陷數量之差異，以使得晶片之側表面相對於第一路徑與第二路徑之間之表面區域，於第一路徑與晶片之前側之間之表面區域呈現較低之粗糙度。
【0016】
此證明了若第一路徑之產生發生於第二路徑之產生之前之特別之優點，因為與雷射能量對晶圓之向後應用之結合，其可以此方式排除路徑相互影響，舉例來說，即第二路徑上之缺陷位置將防止與第一路徑上之缺陷之位置重合。
【0017】
若根據此方法之較佳實施例，第二路徑產生鄰近於或位於晶圓之中心平面中，於第二路徑之區域中引入之應力實際上獨立於負荷於晶圓上之外加之彎折。
【0018】
根據晶圓本體之總厚度或高度以及根據摻雜之程度，相對於用以產生第二路徑之缺陷之功率密度，用以產生第一路徑之缺陷之不同數量之功率密度已證明優點。以約120微米(μm)之晶圓厚度，若用以產生第一路徑之缺陷之功率密度係最大為75%之用以產生第二路徑之缺陷之功率密度，則其係特別地有利的。用以產生第二路徑之缺陷之功率密度之80或90%之功率密度可因此證明於更薄地形成晶圓本體上為有利的。
【0019】
若第三路徑被產生於晶圓之中心平面及後側之間，使得沿著路徑引入之應力梯度，其藉由舉例之方式被描述於後續之有利實施例中，可於第三路徑及第二路徑之間之矽本體中被調整，其結果是特別地有利。特別是，藉由產生第三路徑，可選擇用於路徑之功率密度，以使得下降梯度發生從第二路徑至第一路徑以及從第二路徑至第三路徑之二者。
【0020】
亦於產生第三路徑之案例中，用以產生第三路徑之缺陷之不同之相對功率密度已證明有利，使得用以於例如具有約120微米之厚度之晶圓主體產生第三路徑之缺陷之功率密度，被選擇為用以產生第二路徑之缺陷之功率密度之30%係特別有利的。
【0021】
於其他之有利實施例中，此相對功率密度係用以產生第二路徑之缺陷之功率密度之40或50%。
【0022】
為了達到一開始所提及之目的，根據本發明之晶片具有申請專利範圍第13項之特徵。
【0023】
根據本發明，晶片之半導體本體具有側表面，其具有第一表面區域於第一及第二路徑之間。第一路徑形成阻隔，其將第一表面區域與形成於功能層及阻隔之間之第二表面區域分離，其中第二表面區域相較於第一表面區域具有較低之表面粗糙度，且第一表面區域顯示微裂痕。
【0024】
因此，正如於外面容易觀察到來自側表面之形貌，根據本發明之晶片具有表面區域於第一及第二路徑之間，其因為將晶片從晶圓本體分離之期間中微裂痕之形成而具有相對較高之表面粗糙度。對比於此表面區域，藉由第一路徑分離且導向朝向功能層之表面區域具有類似之較低表面粗糙度，藉以使得類似之較低應力密集度嚮應於晶片上之外部負荷發生於此表面區域中。因此，相較於在第一路徑及功能層之間之表面區域中亦具有相對較高粗糙度之晶片，根據本發明之晶片呈現甚至可延伸進入功能層中之進一步微裂痕之較少可能性，微裂痕將反應晶片上之外部彎折負荷，從導向朝向功能層之表面區域開始形成。
【0025】
若，根據較佳之實施例，於第一路徑上之缺陷數量小於於第二路徑上之缺陷數量，則於導向朝向功能層之側表面之此表面區域中形成微裂痕之風險被進一步地降低。
【0026】
特別是若具有增加之粗糙度之表面區域具有微裂痕，其亦通常稱呼為「瓦爾內爾線」，其中微裂痕延伸遠至第一路徑，因為微裂痕藉由第一路徑而於長度上被限制，其容易從外面看見，各別之晶片具有相對較低之機械負荷導致之失效可能性。
【0027】
有利地，選擇路徑之排列使得於外部負荷於晶圓上之情況下，用於晶片分離之裂痕之形成特別地開始於第一及第二路徑之間之區域中，並連結前述路徑。
【0028】
若第二路徑運行鄰近於或位於側表面之中心線上，則此證明關於高機械彈性方面係特別地有利的，以及因此之低失效可能性。
【0029】
若第二路徑運行於藉由中心線以及半導體本體之後側劃定之側表面之表面區域中，以及第二路徑運行於離中心線距離m處，前述之距離對應至30%之半導體本體之高度h，則具有高機械彈性之晶片且相應地導致晶片之低失效可能性成為有可能的。
【0030】
測試顯示晶片之機械彈性可受到運行於離半導體本體之前側定義之距離處之第一路徑正向地影響，特別是作為半導體本體之高度h之函數。於大約120微米厚度之半導體本體中，其證明若前述之距離係大於前側及側表面之中心線之間之距離h/2之30%係有利的。
【0031】
伴隨著半導體本體之厚度或高度之減少量之增加，第一路徑與半導體本體之前側之間之距離相應增加，即前側與側表面之中心線之間之距離h/2之約40或50%，已證明為有利的。
【0032】
於任何之案例中，已證明若第三路徑運行於離半導體本體之後側距離c處，前述之距離大於半導體本體之高度之10%係有利的。
【0033】
於後續中，用以實施根據本發明之方法之選項以及以所述方法而生產之晶片之實施例將伴隨著圖式之輔助而被詳述。
10‧‧‧晶圓
11、12‧‧‧分割線
13、40‧‧‧晶片
14‧‧‧晶圓斷片
16‧‧‧雷射射線
17‧‧‧後側
18‧‧‧焦點
19‧‧‧前側
20‧‧‧矽本體
21、22、23、24‧‧‧分割平面
25、26、42‧‧‧路徑
27‧‧‧分割圖樣
28、29、43‧‧‧缺陷
30‧‧‧路徑系統
31、41‧‧‧側表面
32‧‧‧中心線
33‧‧‧半導體本體
34‧‧‧半導體基底
35‧‧‧功能層
36‧‧‧晶片端面
37、38、44、45‧‧‧表面區域
39‧‧‧裂痕
l‧‧‧長度
h‧‧‧高度
a、b、c、m‧‧‧距離
F‧‧‧力量
【0034】
於圖式中：
【0035】
第1圖為顯示意圖藉由分離為如分割表示之複數個各別之晶片之晶圓之圖；
【0036】
第2圖為顯示具有藉由晶圓之分割期間之分割線定義於其尺寸中之晶片之第1圖所示之晶圓之斷片之圖；
【0037】
第3圖為顯示於等角視圖中藉由從第2圖中所示之晶圓斷片分離所產生之晶片之圖；
【0038】
第4圖顯示藉由從晶圓分離所產生之作為第3圖中所示之晶片之替代品之晶片之實施例之圖。
 【0039】
第1圖顯示晶圓10，其提供具有分割圖樣27之正交分割線11、12於其之前側19之表面上，前述之分割線定義藉由將晶圓10分割成各別晶片13之於後所述方法中產生之晶片13(第2圖)之尺寸。
【0040】
隨著從晶圓斷片14之等角視圖而變得清楚，分割線11、12於晶圓平面中定義晶片13之尺寸，即於此例中為相同之晶片之長度及寬度，使得於晶圓平面中，晶片13具有邊緣長度l。晶片13之高度藉由晶圓10之厚度h而被定義。
【0041】
於第2圖所示之晶圓10之晶圓斷片14分離晶片13之方法中，雷射射線16被施加至晶圓10，藉以使得雷射射線16被施加至晶圓10之後側17，且其被聚焦以使得焦點18具有離晶圓10之前側19定義距離。
【0042】
如可從第2圖中之說明得知，於晶圓10之矽本體20中之分割線11、12定義被配置垂直於晶圓10之前側19之分割平面21、22、23及24之位置，且其中雷射射線16之焦點18沿著定義路徑25、26移動。此焦點較佳地係沿著由路徑25、26所組成之路徑系統30移動，其以雷射應用之第一相位中，雷射射線16之焦點18一開始沿著離晶圓10之前側19一距離且平行於第1圖所示之分割線12運行之第一路徑25移動之方式移動。然後，焦點18係沿著平行於分割線11(第1圖)運行之路徑25移動。
【0043】
焦點18沿著路徑25之移動較佳地發生，以使得焦點18以定速沿著路徑25移動，以及發射雷射射線16之雷射光源(未示)係以脈衝操作運作。藉由聚焦雷射射線之方法，多晶體群聚藉由部分地融化單晶矽而於矽本體中沿著路徑25產生，前述之群聚因為多晶體結構之較大體積，而於矽本體中引入壓應力。連同藉由多晶體群聚形成之缺陷28，路徑25形成平行於晶圓10之前側運行之增應力之線。
【0044】
在配置於分割圖樣27中且位於離晶圓之前側19一距離處之第一路徑25產生後，雷射射線16被聚焦以使得焦點18位於離晶圓10之前側19距離b處，且焦點18然後根據分割圖樣27而穿過矽本體沿著第二路徑26移動，以及形成缺陷29。
【0045】
沿著第一路徑25及第二路徑26之雷射應用以用於產生缺陷28於第一路徑25上之功率密度係低於用於產生缺陷29於第二路徑26上之功率密度之方式，以不同之功率密度執行。因此，藉由第二路徑26之缺陷29而引入於矽本體20中之應力係高於藉由路徑25之缺陷28而引入之應力。
【0046】
在對應於具有路徑25及26以及所對應之缺陷28及29之晶圓10之矽本體20中之分割圖樣27中所形成之路徑系統30產生後，晶圓10承受力量F，其結果是晶圓10於藉由路徑系統30所定義之分割平面21、22、23、24中斷裂，使得分割平面21、22、23、24形成第3圖中所示之分離晶片13之側表面31。
【0047】
第3圖顯示具有四個側表面31之晶片13，側表面各具有沿著第一路徑25之缺陷28以及沿著第二路徑26之缺陷29。以相對於第二路徑26之缺陷29較少之功率密度產生之第一路徑25之缺陷28，於第3圖中所示之實施例範例中較小地形成。具有缺陷28之路徑25係位於離晶片13之前側19距離a處，前述之距離a為前側19與側表面31之中心線32之間之距離之約40%。具有缺陷29之路徑26係位於離前側19距離b處且於離中心線32距離m處，其對應於晶片13之高度h之大約30%，且配置於中心線32之下方。
【0048】
如可更進一步從第3圖中之示意說明中得知，晶片13之半導體本體33可實質上分割為半導體基底34，其表示半導體本體33之基本部分，以及功能層35，其形成晶片13之前側19並於其中形成晶片13之電路且其提供有晶片端面36。
【0049】
如藉由側表面31之不同地剖面區域所指出，側表面31具有不同之表面區域37及38。表面區域37及38以形成於第一路徑25及功能層35之間之表面區域37之表面粗糙度係低於形成於第一路徑25下且相較於表面區域37明顯地顯示裂痕39(其亦稱為「瓦爾內爾線」於專業術語中)之表面區域38之粗糙度之方式，於其形貌上實質上不同。
【0050】
於另一實施例中，第4圖顯示提供有相對於第3圖所示之晶片13之側表面31之側表面41之晶片40，其除了第一及第二路徑25、26以外還具有伴隨著缺陷43之第三路徑42，前述之第三路徑42運行於第二路徑26與半導體本體33之後側17之間。
【0051】
如從第4圖中之側表面41之示意說明中可觀察到的，於第4圖所示之晶片40中之表面區域44、45之間之差異亦係有可能的，前述之表面區域44、45藉由第一路徑25彼此分離。
【0052】
類似於參考第3圖所布局之晶片13，形成於晶片40之功能層35及第一路徑25之間之表面區域44係亦被提供具有相較於第4圖所示之晶片40中之表面區域45較低之粗糙度。
【0053】
如第4圖之示意說明可觀察到的，因為缺陷28、29及43係以不同之功率密度產生，故於說明實施例範例中，缺陷28、29、43係以不同尺寸實施，其中第一路徑25之缺陷28之功率密度對應於大約70%之用以產生第二路徑26之缺陷29之功率密度，且用以產生第三路徑42之缺陷43之功率密度對應於大約25%之用以產生第二路徑26之缺陷29之功率密度。
國內寄存資訊【請依寄存機構、日期、號碼順序註記】
無
國外寄存資訊【請依寄存國家、機構、日期、號碼順序註記】
無
無
11、12‧‧‧分割線
13‧‧‧晶片
14‧‧‧晶圓斷片
16‧‧‧雷射射線
17‧‧‧後側
18‧‧‧焦點
19‧‧‧前側
20‧‧‧矽本體
21、22、23、24‧‧‧分割平面
25、26‧‧‧路徑
28、29‧‧‧缺陷
30‧‧‧路徑系統
l‧‧‧長度
h‧‧‧高度
a、b‧‧‧距離
F‧‧‧力量

Claims (22)

  1. 【第1項】
    一種將晶片(13、40)從晶圓分離的方法，其係藉由沿著定義一晶片之尺寸之一分割線(11、12)分割一晶圓(10)，
    其中脈衝式之一雷射射線(16)之一焦點(18)係沿著晶圓本體中之一第一路徑及至少一第二路徑(25、26)上之該分割線被移動，
    其中該第一路徑(25)運行於配置於該晶圓之前側(19)上之一功能層(35)以及該第二路徑(26)之間
    以用以產生內應力於一矽本體(20)中之多晶體缺陷(28、29、43)係被形成於該些路徑上之方式作為單晶矽本體之部分融化之結果，以及
    其中於該第一路徑及該第二路徑之一路徑系統(30)產生之後，該晶圓承受機械負荷以藉由於該第一路徑及該第二路徑定義之分割平面中之材料斷裂之方式，將該晶片從該晶圓分離並形成該晶片之側表面，其中：
    該雷射射線從該晶圓之後側(17)施加至該晶圓，以及
    用以產生該第一路徑(25)上之缺陷(28)之功率密度係低於用以產生該第二路徑(26)上之缺陷(29)之功率密度，及/或
    該第一路徑上之缺陷之數量係小於該第二路徑上之缺陷之數量，
    藉以使得一下降應力梯度形成於藉由缺陷沿著該第二路徑及該第一路徑而引入之內應力之間，以及該第一路徑形成防止於該晶圓之功能層之方向中之該第一路徑之外之裂痕擴散之一阻隔。
  2. 【第2項】
    如申請專利範圍第1項所述之方法，其中，選擇用以產生缺陷(28)該於第一路徑(25)上之功率密度以及用以產生缺陷(29)於該第二路徑(26)上之功率密度之間之差異，使得該晶片之側表面(31、41)於該第一路徑及該晶片(13、40)之前側(19)之間之表面區域(37、44)中，相對於該第一路徑及該第二路徑之間之表面區域(38、45)，呈現較低之粗糙度。
  3. 【第3項】
    如申請專利範圍第1項或第2項所述之方法，其中，選擇該第一路徑(25)上之缺陷(28)之數量以及該第二路徑(26)上之缺陷(29)之數量之間之差異，使得該晶片之側表面(31、41)於該第一路徑及該晶片(13、40)之前側(19)之間之表面區域(37、44)中，相對於該第一路徑及該第二路徑之間之表面區域(38、45)，呈現較低之粗糙度。
  4. 【第4項】
    如前述申請專利範圍任一項所述之方法，其中，該第一路徑(25)之產生發生於該第二路徑(26)之產生之前。
  5. 【第5項】
    如前述申請專利範圍任一項所述之方法，其中，該第二路徑(26)係產生鄰近於或位於該晶圓(10)之中心平面(32)中。
  6. 【第6項】
    如申請專利範圍第5項所述之方法，其中，一第三路徑(42)產生於該晶圓(10)之中心平面(32)及後側(17)之間。
  7. 【第7項】
    如前述申請專利範圍任一項所述之方法，其中，用以產生該第一路徑(25)之缺陷(28)之功率密度係最大為90%之用以產生該第二路徑(26)之缺陷(29)之功率密度。
  8. 【第8項】
    如申請專利範圍第7項所述之方法，其中，用以產生該第一路徑(25)之缺陷(28)之功率密度係最大為80%之用以產生該第二路徑(26)之缺陷(29)之功率密度。
  9. 【第9項】
    如申請專利範圍第7項所述之方法，其中，用以產生該第一路徑(25)之缺陷(28)之功率密度係最大為75%之用以產生該第二路徑(26)之缺陷(29)之功率密度。
  10. 【第10項】
    如申請專利範圍第6項所述之方法，其中，用以產生該第三路徑(42)之缺陷(43)之功率密度係最大為50%之用以產生該第二路徑(26)之缺陷(29)之功率密度。
  11. 【第11項】
    如申請專利範圍第6項所述之方法，其中，用以產生該第三路徑(42)之缺陷(43)之功率密度係最大為40%之用以產生該第二路徑(26)之缺陷(29)之功率密度。
  12. 【第12項】
    如申請專利範圍第6項所述之方法，其中，用以產生該第三路徑(42)之缺陷(43)之功率密度係最大為30%之用以產生該第二路徑(26)之缺陷(29)之功率密度。
  13. 【第13項】
    一種晶片(13、40)，具有矽之一半導體本體(33)以及形成於該半導體本體之前側(19)上且藉由一半導體基底(34)與該半導體本體之後側(17)間隔之一功能層(35)，
    其中，該半導體本體具有具備不同形貌之表面區域(37、38；44、45)之側表面(31、41)，以及
    具有運行於離後側一距離處，於側表面上且藉由於該半導體本體之側表面中之缺陷(28、29)標記之至少二路徑(25、26)，
    其中一第一路徑(25)配置於該功能層(35)及一第二路徑(26)之間，
    其中
    該第一路徑形成一間隔，該間隔將一第一表面區域(38、45)與形成於該功能層及該間隔之間之一第二表面區域(37、45)分離，其中相較於該第一表面區域，該第二表面區域呈現較低之表面粗糙度，且該第一表面區域具有微裂痕(39)。
  14. 【第14項】
    如申請專利範圍第13項所述之晶片，其中，於該第一路徑上之缺陷之數量係小於該第二路徑上之缺陷之數量。
  15. 【第15項】
    如申請專利範圍第13項或第14項所述之晶片，其中，具有較高表面粗糙度之該第一表面區域(38、45)具有延伸遠至該第一路徑(25)之瓦爾內爾線。
  16. 【第16項】
    如前述申請專利範圍任一項所述之晶片，其中，該第二路徑(26)運行鄰近於或位於側表面(31、41)之中心線(32)上。
  17. 【第17項】
    如申請專利範圍第16項所述之晶片，其中，一第三路徑(42)運行於中心線(32)及該半導體本體(33)之後側(17)之間。
  18. 【第18項】
    如申請專利範圍第13至17項中之任一項所述之晶片，其中，該第二路徑(26)運行於藉由中心線(32)及該半導體本體(33)之後側(17)所劃定之側表面(31、41)之一表面區域中，以及該第二路徑運行於離中心線一距離m處，該距離對應至30%之該半導體本體之高度h。
  19. 【第19項】
    如申請專利範圍第13至18項中之任一項所述之晶片，其中，該第一路徑(25)運行於離該半導體本體(33)之前側(19)之一距離a處，該距離係大於前側及側表面(31、41)之中心線之間之距離h/2之30%。
  20. 【第20項】
    如申請專利範圍第13至19項中之任一項所述之晶片，其中，該第一路徑(25)運行於離該半導體本體(33)之前側(19)之一距離a處，該距離係大於前側及側表面(31、41)之中心線之間之距離h/2之40%。
  21. 【第21項】
    如申請專利範圍第13至19項中之任一項所述之晶片，其中，該第一路徑(25)運行於離該半導體本體(33)之前側(19)之一距離a處，該距離係小於前側及側表面(31、41)之中心線之間之距離h/2之50%。
  22. 【第22項】
    如申請專利範圍第13至21項中之任一項所述之晶片，其中，該第三路徑運行於離該半導體本體(33)之該後側(17)一距離c處，該距離係大於該半導體本體之高度h之10%。
TW103114814A 2013-04-24 2014-04-24 將晶片從晶圓分離的方法 TWI623029B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
??102013207480.8 2013-04-24
DE102013207480.8A DE102013207480A1 (de) 2013-04-24 2013-04-24 Verfahren zur Vereinzelung eines Wafers in Chips

Publications (2)

Publication Number Publication Date
TW201503245A true TW201503245A (zh) 2015-01-16
TWI623029B TWI623029B (zh) 2018-05-01

Family

ID=50736045

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103114814A TWI623029B (zh) 2013-04-24 2014-04-24 將晶片從晶圓分離的方法

Country Status (5)

Country Link
US (2) US9978643B2 (zh)
EP (1) EP2988903B1 (zh)
DE (1) DE102013207480A1 (zh)
TW (1) TWI623029B (zh)
WO (1) WO2014173999A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107452716A (zh) * 2016-05-25 2017-12-08 英飞凌科技股份有限公司 用于形成半导体器件的方法以及半导体器件
CN115008025A (zh) * 2021-03-04 2022-09-06 鑫天虹(厦门)科技有限公司 基板及半导体磊晶结构的雷射分离方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10431684B2 (en) * 2016-04-22 2019-10-01 Texas Instruments Incorporated Method for improving transistor performance
EP3487656B1 (fr) * 2016-07-25 2021-08-11 Amplitude Procédé et appareil pour la découpe de matériaux par multi-faisceaux laser femtoseconde

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4659300B2 (ja) 2000-09-13 2011-03-30 浜松ホトニクス株式会社 レーザ加工方法及び半導体チップの製造方法
JP2005268752A (ja) * 2004-02-19 2005-09-29 Canon Inc レーザ割断方法、被割断部材および半導体素子チップ
US8093530B2 (en) * 2004-11-19 2012-01-10 Canon Kabushiki Kaisha Laser cutting apparatus and laser cutting method
KR100858983B1 (ko) * 2005-11-16 2008-09-17 가부시키가이샤 덴소 반도체 장치 및 반도체 기판 다이싱 방법
JP2007142001A (ja) * 2005-11-16 2007-06-07 Denso Corp レーザ加工装置およびレーザ加工方法
JP2007165850A (ja) 2005-11-16 2007-06-28 Denso Corp ウェハおよびウェハの分断方法
JP5183892B2 (ja) * 2006-07-03 2013-04-17 浜松ホトニクス株式会社 レーザ加工方法
ES2428826T3 (es) * 2006-07-03 2013-11-11 Hamamatsu Photonics K.K. Procedimiento de procesamiento por láser y chip
JP5054496B2 (ja) * 2007-11-30 2012-10-24 浜松ホトニクス株式会社 加工対象物切断方法
JP5446325B2 (ja) * 2009-03-03 2014-03-19 豊田合成株式会社 レーザ加工方法および化合物半導体発光素子の製造方法
JP5370262B2 (ja) * 2010-05-18 2013-12-18 豊田合成株式会社 半導体発光チップおよび基板の加工方法
US8877612B2 (en) * 2010-06-16 2014-11-04 Toyoda Gosei Co., Ltd. Laser processing method
JP2012000636A (ja) * 2010-06-16 2012-01-05 Showa Denko Kk レーザ加工方法
US9364863B2 (en) * 2013-01-23 2016-06-14 Siemens Medical Solutions Usa, Inc. Method for forming an ultrasound transducer array

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107452716A (zh) * 2016-05-25 2017-12-08 英飞凌科技股份有限公司 用于形成半导体器件的方法以及半导体器件
CN107452716B (zh) * 2016-05-25 2020-10-16 英飞凌科技股份有限公司 用于形成半导体器件的方法以及半导体器件
CN115008025A (zh) * 2021-03-04 2022-09-06 鑫天虹(厦门)科技有限公司 基板及半导体磊晶结构的雷射分离方法
CN115008025B (zh) * 2021-03-04 2024-05-03 鑫天虹(厦门)科技有限公司 基板及半导体磊晶结构的雷射分离方法

Also Published As

Publication number Publication date
WO2014173999A1 (de) 2014-10-30
TWI623029B (zh) 2018-05-01
DE102013207480A1 (de) 2014-10-30
EP2988903A1 (de) 2016-03-02
EP2988903B1 (de) 2017-08-30
US20160093534A1 (en) 2016-03-31
US9978643B2 (en) 2018-05-22
US20180261506A1 (en) 2018-09-13

Similar Documents

Publication Publication Date Title
TWI623029B (zh) 將晶片從晶圓分離的方法
CN104508800B (zh) 加工对象物切断方法
US9076855B2 (en) Laser machining method
JP2009124077A (ja) 半導体チップ及びその製造方法
JP2013247147A (ja) 加工対象物切断方法、加工対象物、及び、半導体素子
US20130069086A1 (en) Method for producing a plurality of optoelectronic semiconductor chips
TW201536700A (zh) 脆性材料基板之分斷方法
KR102317663B1 (ko) 취성 기판의 분단 방법
CN104508799B (zh) 加工对象物切断方法
KR20130083429A (ko) 주입 및 조사에 의해 기판을 제조하는 방법
JP2015074004A (ja) 内部加工層形成単結晶部材およびその製造方法
CN106001932A (zh) 包含脆性层的多层结构的切割方法
TW201822307A (zh) 中介載板的製造方法
CN107030377A (zh) 晶片的加工方法
KR20190016527A (ko) 레이저를 이용하여 취성 물질로 이루어진 원형 평면판을 복수 개의 직사각형 개별판들로 분리하기 위한 방법
JP2016134427A (ja) 半導体ウエハおよびその製造方法
JP2015074002A (ja) 内部加工層形成単結晶部材およびその製造方法
JP2017070961A (ja) 基板加工方法及び剥離基板製造方法
JP6288260B2 (ja) 脆性基板の分断方法
JP6050613B2 (ja) 半導体ウェーハ、半導体装置の製造方法及び半導体装置
RU2404931C1 (ru) Способ резки пластин из хрупких материалов
TW201839845A (zh) 晶圓的雷射加工方法
CN107078455B (zh) 用于生产激光芯片的方法
CN107039260A (zh) 晶片的加工方法
JP2012009517A (ja) 半導体ウエハの劈開方法