TW201443977A - 用於具有雙位準結構層和聲學埠的微機電的方法 - Google Patents

用於具有雙位準結構層和聲學埠的微機電的方法 Download PDF

Info

Publication number
TW201443977A
TW201443977A TW103106691A TW103106691A TW201443977A TW 201443977 A TW201443977 A TW 201443977A TW 103106691 A TW103106691 A TW 103106691A TW 103106691 A TW103106691 A TW 103106691A TW 201443977 A TW201443977 A TW 201443977A
Authority
TW
Taiwan
Prior art keywords
wafer
layer
fabricating
mems device
germanium
Prior art date
Application number
TW103106691A
Other languages
English (en)
Other versions
TWI605489B (zh
Inventor
Michael Julian Daneman
Mei-Lin Chan
Martin Lim
Fariboz Assaderaghi
Erhan Polatkan Ata
Original Assignee
Invensense Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Invensense Inc filed Critical Invensense Inc
Publication of TW201443977A publication Critical patent/TW201443977A/zh
Application granted granted Critical
Publication of TWI605489B publication Critical patent/TWI605489B/zh

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00222—Integrating an electronic processing unit with a micromechanical structure
    • B81C1/00246—Monolithic integration, i.e. micromechanical structure and electronic processing unit are integrated on the same substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00134—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems comprising flexible or deformable structures
    • B81C1/00158—Diaphragms, membranes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/02—Sensors
    • B81B2201/0257—Microphones or microspeakers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/02—Sensors
    • B81B2201/0264—Pressure sensors
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2203/00—Basic microelectromechanical structures
    • B81B2203/01—Suspended structures, i.e. structures allowing a movement
    • B81B2203/0127—Diaphragms, i.e. structures separating two media that can control the passage from one medium to another; Membranes, i.e. diaphragms with filtering function
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/01—Microstructural systems or auxiliary parts thereof comprising a micromechanical device connected to control or processing electronics, i.e. Smart-MEMS
    • B81B2207/012—Microstructural systems or auxiliary parts thereof comprising a micromechanical device connected to control or processing electronics, i.e. Smart-MEMS the micromechanical device and the control or processing electronics being separate parts in the same package
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/11—Treatments for avoiding stiction of elastic or moving parts of MEMS
    • B81C2201/112—Depositing an anti-stiction or passivation coating, e.g. on the elastic or moving parts
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/01—Packaging MEMS
    • B81C2203/0118—Bonding a wafer on the substrate, i.e. where the cap consists of another wafer
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/07—Integrating an electronic processing unit with a micromechanical structure
    • B81C2203/0707—Monolithic integration, i.e. the electronic processing unit is formed on or in the same substrate as the micromechanical structure
    • B81C2203/0742—Interleave, i.e. simultaneously forming the micromechanical structure and the CMOS circuit
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/07—Integrating an electronic processing unit with a micromechanical structure
    • B81C2203/0785—Transfer and j oin technology, i.e. forming the electronic processing unit and the micromechanical structure on separate substrates and joining the substrates
    • B81C2203/0792—Forming interconnections between the electronic processing unit and the micromechanical structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/83805—Soldering or alloying involving forming a eutectic alloy at the bonding interface

Abstract

一種用於製造一MEMS裝置之方法，其係包含沉積及圖案化一第一犧牲層到一矽基板之上，該第一犧牲層係部分地被移除，此係留下一第一剩餘的氧化物。再者，該方法係包含沉積一導電結構層到該矽基板之上，該導電結構層係和該矽基板的至少一部分實體接觸。再者，一第二犧牲層係形成在該導電結構層的頂端上。該矽基板的圖案化及蝕刻係被執行，此係停止在該第二犧牲層之處。此外，該MEMS基板係被接合到一CMOS晶圓，該CMOS晶圓係具有一形成在其上的金屬層。一電連接係形成在該MEMS基板以及該金屬層之間。

Description

用於具有雙位準結構層和聲學埠的微機電的方法 【相關申請案的交互參照】
此申請案係主張由Daneman等人在2013年2月27日申請的名稱為"用於具有雙位準結構層和聲學埠的微機電系統結構的方法"的美國臨時申請案號61/770,214的優先權，該申請案的揭露內容係如同完整闡述地被納入在此作為參考。
本發明的各種實施例係大致有關於一種MEMS裝置並且尤其是有關於一種用於製造其之方法。
一種製造一MEMS聲學裝置之典型的方式是以兩個個別的晶片來製作MEMS基板以及CMOS基板，該兩個基板係構成該MEMS裝置。此係造成該MEMS裝置是大的，其具有由該MEMS至CMOS的互連所引起之非所要的高寄生電容。
所要的是一種小型的CMOS-MEMS整合的聲學裝置，其具有受到密切控制的MEMS結構厚度容限以及一可靠的製造流程。
概略來說，一種用於製造一MEMS裝置之方法係包含沉積及圖案化一第一犧牲層到一矽基板之上，該第一犧牲層係部分地被移除， 此係留下一第一剩餘的氧化物。再者，該方法係包含沉積一導電結構層到該矽基板之上，該導電結構層係和該矽基板的至少一部分實體接觸。再者，一第二犧牲層係形成在該導電結構層的頂端上。該矽基板的圖案化及蝕刻係被執行，此係停止在該第二犧牲層之處。此外，該MEMS基板係被接合到一CMOS晶圓，該CMOS晶圓係具有一金屬層形成在其上。一電連接係形成在該MEMS基板以及該金屬層之間。
在此揭露的特定實施例之本質及優點的進一步理解可藉由參考說明書的剩餘部分以及所附的圖式而被實現。
10‧‧‧MEMS裝置
12‧‧‧矽晶圓
12'‧‧‧矽晶圓
13‧‧‧支座
14‧‧‧薄膜(遮罩)
16‧‧‧多晶矽
16'‧‧‧多晶矽
16"‧‧‧多晶矽
18‧‧‧矽氧化物
18'‧‧‧矽氧化物
20‧‧‧暫時的處理晶圓
22‧‧‧光阻
24‧‧‧MEMS基板
30‧‧‧處理晶圓
32‧‧‧矽(覆蓋)層
32'‧‧‧處理晶圓
33‧‧‧凹腔
34‧‧‧二氧化矽層
36‧‧‧導電層
40‧‧‧CMOS晶圓
42‧‧‧CMOS基板
42'‧‧‧CMOS基板
44‧‧‧CMOS氧化物
44'‧‧‧CMOS氧化物
46‧‧‧凸塊止擋
48‧‧‧金屬層
52‧‧‧埠
54‧‧‧CMOS晶圓
58‧‧‧埠
60‧‧‧MEMS基板
64‧‧‧MEMS裝置
200‧‧‧處理晶圓
202‧‧‧矽晶圓
204‧‧‧氧化物
206‧‧‧MEMS基板
210'‧‧‧氧化物
212‧‧‧埠
214‧‧‧導電層
260‧‧‧MEMS基板
270‧‧‧MEMS裝置
272‧‧‧MEMS裝置
300‧‧‧矽晶圓
302‧‧‧空間區域
306‧‧‧MEMS基板
311‧‧‧支座
312‧‧‧矽晶圓
314‧‧‧氧化物
316‧‧‧多晶矽
317‧‧‧MEMS基板
334‧‧‧鈦矽接合
336‧‧‧導電層
340‧‧‧CMOS晶圓
342‧‧‧CMOS基板
344‧‧‧CMOS介電質
346‧‧‧凸塊止擋
348‧‧‧金屬層
352‧‧‧光阻層
354‧‧‧覆蓋層(處理晶圓)
377‧‧‧埠
388‧‧‧埠
400‧‧‧處理晶圓
401‧‧‧裝置晶圓
402‧‧‧矽晶圓
404‧‧‧矽氧化物
406‧‧‧凹腔
408‧‧‧矽晶圓
408'‧‧‧矽晶圓
408"‧‧‧MEMS結構
410‧‧‧凹腔
412‧‧‧支座
414‧‧‧導電層
450‧‧‧CMOS晶圓
452‧‧‧MEMS基板
454‧‧‧埠
500‧‧‧絕緣體上矽(SOI)晶圓
500F‧‧‧結構
500G‧‧‧結構
502‧‧‧矽基板
504‧‧‧矽氧化物
506‧‧‧單晶矽
506'‧‧‧單晶矽
508‧‧‧凹腔
509‧‧‧凹腔
510‧‧‧矽氧化物
512‧‧‧矽基板
514‧‧‧支座
516‧‧‧導電層
518‧‧‧CMOS晶圓
520‧‧‧埠
600‧‧‧SOI晶圓(處理晶圓)
600H‧‧‧結構
602‧‧‧單晶矽
604‧‧‧矽氧化物
606‧‧‧矽基板
610‧‧‧矽氧化物
612‧‧‧矽基板
614‧‧‧矽氧化物
616‧‧‧磊晶矽(多晶矽)
616'‧‧‧多晶矽
618‧‧‧導電層
620‧‧‧CMOS晶圓
622‧‧‧埠
700‧‧‧MEMS基板
702‧‧‧單晶矽
702'‧‧‧單晶矽
704‧‧‧矽氧化物
704'‧‧‧矽氧化物
705‧‧‧多晶矽
706‧‧‧第二單晶矽
706'‧‧‧第二單晶矽
708‧‧‧氧化物層
708'‧‧‧氧化物層
710‧‧‧導電層
710'‧‧‧導電層
712‧‧‧支座
714‧‧‧MEMS基板
716‧‧‧CMOS晶圓
718‧‧‧凸塊止擋
720‧‧‧處理晶圓
722‧‧‧埠
圖1A-1S係展示根據本發明的一種方法之一製造一MEMS裝置的製程。
圖2A-2L係展示根據本發明的另一種方法之一製造一MEMS裝置的製程。
圖3A-3O係展示根據本發明的又一種方法之一製造一MEMS裝置的製程。
圖4A-4I係展示根據本發明的又一種方法之一製造一MEMS裝置的製程。
圖5A-5H係展示根據本發明的另一種方法之一製造一MEMS裝置的製程。
圖6A-6J係展示根據本發明的另一種方法之一製造一MEMS裝置的製程。
圖7A-7K係展示根據本發明的另一種方法之一製造一MEMS裝置的製 程。
在所述的實施例中，微機電系統(MEMS)係指一種類型的利用類似半導體的製程而被製造並且呈現例如是移動或變形的能力之機械特徵的結構或裝置。MEMS通常是和電性信號互動，但並非總是如此。MEMS裝置係包含但不限於致動器、陀螺儀、加速度計、磁力儀(magnetometer)、壓力感測器、麥克風以及射頻構件。包含MEMS結構的矽晶圓係被稱為MEMS晶圓。
在所述的實施例中，MEMS裝置可以指稱一實施為一微機電系統的半導體裝置。MEMS結構可以指稱可能是一較大的MEMS裝置的部分之任何特點。一改造的(engineered)絕緣體上矽(ESOI)晶圓可以指稱一種在該矽元件層或基板之下具有凹腔(cavity)的SOI晶圓。處理晶圓(handle wafer)通常是指一較厚的基板，其係被使用作為一用於在絕緣體上矽晶圓中的較薄的矽元件基板的載體。處理基板以及處理晶圓可以互換。
在所述的實施例中，一凹腔可以指稱一在基板晶圓中的開口或凹陷，並且外殼可以指稱一完全圍入的空間。柱可以是一種在MEMS裝置的凹腔中用於機械式支撐之垂直的結構。支座(standoff)可以是一提供電性接觸之垂直的結構。
在所述的實施例中，背面凹腔可以指稱一經由壓力平衡通道(PEC)而與環境壓力平衡之部分被圍起的凹腔。在某些實施例中，背面凹腔亦被稱為背面腔室。一形成在該CMOS-MEMS裝置中的背面凹腔可被稱為整合的背面凹腔。亦被稱為洩漏通道/路徑的壓力平衡通道是用於低頻的聲 學通道或是背面凹腔至環境壓力的靜態壓力平衡。
在所述的實施例中，在一MEMS裝置內之一受到力時會移動的剛性結構係可被稱為一板。一背板可以是一被使用作為一電極的多孔板。
在所述的實施例中，穿孔係指稱用於降低在移動板上的空氣阻尼之聲學開口。聲學埠可以是一用於感測聲壓的開口。聲學阻障可以是一種避免或延遲聲壓到達該裝置的某些部分之結構。鏈結是一種透過錨狀物來提供柔性的安裝到基板之結構。擴大的聲學間隙可以藉由柱的階段性蝕刻並且在PEC之上產生一部分的柱重疊而被產生。平面內凸塊止擋(stop)是該板接觸該裝置密封的延伸，以限制在該板的平面內的移動範圍。旋轉的凸塊止擋是該板的延伸，以限制旋轉範圍。
現在參照圖1A-1S，根據本發明的一種方法之一製造一MEMS裝置的製程係被展示。在圖1A中，該MEMS裝置10係被展示包含一矽晶圓12，在該矽晶圓12的頂端上係被展示有支座13。該些支座13係部分地被蝕刻到該矽晶圓12中。在圖1B中，氧化物沉積及蝕刻係被執行以形成薄的部分薄膜14之遮罩。此遮罩係由氧化物所做成的，並且形成在該些支座13之間的矽晶圓12的頂端上。在圖1C中，多晶矽16係沉積在該矽晶圓12、支座13以及遮罩14的頂端上。在所述的實施例中，多晶的矽係被稱為多晶矽。該多晶矽16的厚度係實質界定該MEMS裝置10的薄的區域的厚度。
在圖1D中，矽氧化物18係被展示為被沉積的，並且化學機械拋光(CMP)係被執行以平坦化該矽氧化物18的表面。如同相關圖1E而 將會明顯的是，該矽氧化物18係有助於接合至一暫時的處理晶圓。
在圖1E中，一暫時的處理晶圓20係被接合至該矽氧化物18。在本發明的一範例的方法中，矽氧化物熔融接合(fusion bonding)係被用來接合該暫時的處理晶圓20至該矽氧化物18。在另一實施例中，一暫時的聚合物接合係被使用。在圖1F中，該矽晶圓12的底表面係被研磨及拋光以形成在圖1G中所示的結構。因此，在圖1G，該矽晶圓12是比在圖1F或是在該研磨前的薄。在圖1G中的矽晶圓的厚度係實質界定該MEMS裝置10的厚的結構的厚度。如同在圖1G中所示，光阻22係在該矽晶圓12的底表面之選擇區域中被圖案化。根據所需的，此種光阻的圖案化係實質保護該矽晶圓12免於在一後續步驟中被蝕刻。
在圖1H中，乾式蝕刻係被執行在該光阻22上，即如同藉由在圖1H中的箭頭所展示者。在本發明的一範例的方法中，深反應性離子蝕刻(DRIE)係被選擇作為用於蝕刻的方法，並且對於矽以及多晶矽具有一比對於矽氧化物高的蝕刻速率。該矽晶圓12的選擇區域係被蝕刻穿過該多晶矽16而停止在矽氧化物18，藉此形成該矽晶圓12'以及該多晶矽16'。在蝕刻之後，該矽氧化物18係在其中沒有光阻且/或當被該氧化物遮罩14保護的區域中連接至該多晶矽16'。圖1H係展示在此蝕刻步驟的完成後之MEMS基板24。
圖1I係展示一處理晶圓30，矽係部分地被蝕刻到其中以界定該凹腔33，接著是氧化。該處理晶圓30係被展示為包含一矽(或是"覆蓋")層32，而二氧化矽層34係被形成到其上，該凹腔33係被形成在其中。在圖1J中，該MEMS基板24係被展示接合至該處理晶圓30。在一範例的方 法中，熔融接合係被使用於此製程。
在圖1K中，該暫時的處理晶圓20係藉由機械式研磨、蝕刻、或是其之一組合來加以移除。在一其中一聚合物的暫時接合被用來附接暫時的處理晶圓20的替代實施例中，該暫時的處理晶圓20係利用一聚合物溶劑、熱或是其之一組合而被移除。在被移除之前，該暫時的處理晶圓20係在處理期間保護矽晶圓12'時支援先前的薄化製程。
在圖1L中，該矽氧化物18係利用微影而部分地被蝕刻，以露出該多晶矽16'。該露出的多晶矽16"以及在其正下方的矽晶圓12'的部分係構成該些支座。應注意的是，矽氧化物18'並未完全被蝕刻，其中形成在該薄膜14的頂端上以及部分在該多晶矽16'的頂端上的部分係在圖1L的蝕刻步驟之後保留下來。
在圖1M中，一導電層36係被展示沉積在該露出的多晶矽16"的頂端上。在一範例實施例中，該導電層36係由鍺所做成的，儘管其它適當的材料亦可被採用，例如但不限於金、鋁以及錫。矽氧化物18'的氣相或液相氫氟酸(HF)蝕刻係被執行，並且圖1N的MEMS基板60係被鬆開。
圖1O係展示一包含CMOS基板42的CMOS晶圓40，圖案係在其上選配地被蝕刻在CMOS氧化物44上以形成凸塊止擋46。在其它實施例中，任何的半導體晶圓都可被利用。一金屬層48係被分散在該CMOS氧化物44中，以用於最終將該CMOS晶圓電連接至該MEMS基板。凸塊止擋46係最小化在該MEMS薄膜以及該CMOS晶圓之間的接觸，且最小化在製程中以及在操作中的黏滯(stiction)。
在圖1P中，一埠52係被蝕刻到該CMOS基板42中而穿過 該CMOS氧化物44，以分別形成該CMOS基板42'以及該CMOS氧化物44'。圖1P的CMOS晶圓54係選配地在該處理晶圓32進一步被蝕刻以形成該處理晶圓32'，此係產生該埠58。該些埠52及58分別是用於其中該MEMS裝置10是一麥克風的實施例之個別的凹腔或聲學埠。或者是，該埠58並未被蝕刻或產生，而是只有該埠52被形成，即如同在圖1R中所示者。圖1R的實施例係整合該背面凹腔到該裝置中，並且因此是更小型的而且相較於圖1Q的裝置產生一更小的裝置。然而，相對於圖1Q的聲學效能，圖1R的實施例的聲學效能通常是被降低的，因為前者的背面凹腔係小於圖1Q的實施例的背面凹腔。在圖1Q的實施例中，該裝置相對於圖1R的實施例是較大的，但效能是更佳的，因為在圖1R中的裝置的封裝係被使用作為該背面凹腔。
在圖1S中，該MEMS裝置64係被展示為利用一疏水性低表面能量的塗層而被抗黏滯的塗覆，例如像是全氟癸基三氯矽烷(FDTS)的長鏈氟碳。該塗層通常是被沉積為一自組裝單分子薄膜(SAM)、或是利用原子層沉積(ALD)來加以沉積的。一個此種ALD層是鋁氧化物Al2O3。除了其它益處之外，此塗層係作用以降低該表面能量，並且有撥水作用，藉此防止該CMOS晶圓以及該MEMS薄膜的表面彼此粘附。該塗層亦可避免腐蝕。
圖2A-2L係展示根據本發明的另一種方法之一製造一MEMS裝置的製程。此製程係類似於經由圖1H的步驟之圖1A-1S的製程。在形成圖2A中的處理晶圓上，並沒有在圖2A的處理晶圓200中蝕刻出凹腔。該處理晶圓200係被展示為包含一矽晶圓202，該矽晶圓202並未部分地被蝕刻，而是具有圖案化在該矽晶圓202的頂端上的氧化物204。換言之， 氧化物204係被沉積到該矽晶圓202之上，並且選擇性地從該矽晶圓202被移除。
在圖2B中，該MEMS基板206係被展示在該氧化物層204之處和該處理晶圓200接合。在圖2B中，熔融接合是一種範例的接合方法。類似於圖1J及1K，該暫時的處理晶圓20係在圖2C中被移除。在圖2D中，圖案化係被執行。換言之，一毯式(blanket)氧化物蝕刻係被執行以形成氧化物210'，該氧化物210'係作用為一用於該MEMS裝置的支撐結構。
在圖2E中，一導電層214係形成在其中不存在該氧化物210'的多晶矽16'的頂端上。除了其它適當的材料外，此導電層的例子係包含鍺、錫、金、及鋁。接著，如同在圖2F中所示，氧化物蝕刻係被執行以穿過該多晶矽以及矽晶圓，其係停止在氧化物之處。在一範例的方法中，反應性離子蝕刻(RIE)係被使用作為該蝕刻製程。
圖2G係展示該CMOS晶圓54。在圖2H中，該MEMS基板260係利用一適當的接合技術而被接合至該CMOS晶圓54。如同所有在此揭露且被思及的方法，範例的接合技術係包含熔融接合或是共晶接合。圖2H的結構係被研磨，並且在圖2I中，該處理晶圓係被圖案化而且蝕刻停止在該氧化物204之處，以形成該埠212。在圖2J中，蝕刻係被執行以移除該矽氧化物14，以形成該MEMS裝置270。範例的蝕刻製程係包含RIE或是HF。
在圖2K中，當該MEMS裝置的兩側(頂端及底部)係受到膠帶保護時，膠帶切割係被執行。在圖2L中，類似於圖1S的裝置，一塗層係被施加至該MEMS裝置272。
圖3A-3O係展示根據本發明的又一種方法之一製造一MEMS裝置的製程。在此製程中，沒有暫時的晶圓處理需要被採用，並且該CMOS晶圓是直接被接合至該MEMS基板。
圖3A係展示一矽晶圓300，其中該矽晶圓312係具有被蝕刻於其中的支座311。在圖3B中，氧化物314係如圖所示地加以沉積並且部分地被蝕刻。在圖3C中，多晶矽316係沉積的在該些支座311、氧化物314以及矽晶圓312之上。接著，在圖3D中，一導電層336係在該些支座311上方的區域中形成在該多晶矽316的頂端上。此係一和該些以上所展示及敘述的方法之差異，其在於沒有暫時的處理晶圓被形成。在圖3E中，該多晶矽316係被圖案化，此係留下空間區域302。該MEMS基板306係因此而被形成。
圖3F係展示一類似於圖1O的CMOS晶圓340，其中凸塊止擋346係被展示從該CMOS介電質344突出。在某些實施例中，本發明的各種實施例的凸塊止擋是由矽氮化物、矽氧化物、或是兩者的一組合所做成的。其它例如是氮化鈦及鋁之CMOS相容的材料亦可以獨立地或是結合該矽氮化物及矽氧化物而被使用。該CMOS晶圓340亦被展示為具有一CMOS基板342以及一設置在該CMOS介電質344中的金屬層348。
在圖3G中，該CMOS晶圓340係被展示為接合至該MEMS基板306，並且該MEMS基板306係被研磨及拋光。在一範例的方法中，共晶鋁鍺的接合係被採用。於是，該MEMS基板係被接合至該CMOS晶圓，並且該CMOS晶圓係作用為該支撐層。換言之，該CMOS晶圓是該背面支撐層。
在圖3H中，一光阻層352係利用微影而被加入，並且在圖3I，蝕刻係被執行，並且其係蝕刻穿過該矽晶圓312並且停止在氧化物314之處，即如同先前相關於其它圖所論述者。一種範例的蝕刻方法是DRIE。在圖3J中，該光阻352以及多晶矽316係在一由該些箭頭所示的方向上被蝕刻，以形成該MEMS基板317。在一範例的方法中，RIE係被採用作為蝕刻的方法。從此步驟到SAM塗層被施加時，該MEMS裝置可以利用兩個選項而被形成。一種選項是形成一開放的凹腔或埠，其係適合用於麥克風的應用，而另一選項是建立一閉合的凹腔之MEMS裝置。圖3K及3L係展示該開放的凹腔選項，而圖3M-3O係展示該閉合的凹腔選項。
在圖3K中，該CMOS晶圓係被研磨並且一例如是聲學埠的埠388係被蝕刻，並且在圖3L中，SAM塗層係被施加。或者是，步驟3K係在圖3G的接合步驟之前被執行。
在圖3M中，一覆蓋層354係被展示，其在此亦被稱為一處理晶圓。在圖3N中，該處理晶圓354係被接合至該MEMS基板317。在一範例的方法中，鈦係沉積在處理晶圓354上，以形成一鈦矽接合334。
在圖3O中，該CMOS晶圓係被研磨，一埠377係被蝕刻，並且膠帶切割及SAM塗層係被執行，即如同在以上相關於先前的圖所論述者。
圖4A-4I係展示根據本發明的又一種方法之一製造一MEMS裝置的製程。在圖4A中，該處理晶圓400係被展示為包含一矽晶圓402，在該矽晶圓402的頂端上係沉積矽氧化物404，而一凹腔406係部分地被蝕刻到其中。圖4B係展示一具有一矽晶圓408的裝置晶圓(或是MEMS 基板)401，而一凹腔410係部分地被蝕刻到其中。在圖4C中，該處理晶圓400係和該裝置晶圓401對準並且接合，使得該些凹腔406及410對齊。在一範例的方法中，熔融接合或是共晶接合係被採用。
在圖4D中，薄化係藉由研磨及拋光該晶圓408來加以執行，以薄化該矽晶圓408而形成矽晶圓408'。在圖4E中，支座412係被蝕刻到該矽晶圓408'中。接著，如同在圖4F中所示，一例如但不限於鍺的導電層414係沉積在該些支座412的頂端上，並且被圖案化及蝕刻。在圖4G中，該MEMS結構係藉由蝕刻圖4G中所示的結構而被圖案化，以形成該圖案化的MEMS結構408"以及該MEMS基板452。以上所揭露的範例蝕刻技術可被利用。
在圖4H中，該MEMS基板452係被接合到一CMOS晶圓450，即如同相關於先前的圖所論述者。在一實施例中，CMOS晶圓450係類似於CMOS晶圓340。在圖4I中，為了麥克風的應用，一埠454係被蝕刻穿過CMOS晶圓450。
圖5A-5H係展示根據本發明的另一種方法之一製造一MEMS裝置的製程。在圖5A中，一絕緣體上矽(SOI)晶圓500係被展示為包含單晶矽506、矽氧化物504以及矽基板502。該矽基板502以及矽氧化物504實質是該處理晶圓。在圖5B中，一凹腔508係被蝕刻到該單晶矽506中，以形成該單晶矽506'。接著，在圖5C中，該晶圓500係被接合到一包含矽氧化物510及矽基板512的MEMS基板，該矽基板512係具有一凹腔509。根據本發明之一範例的方法，熔融接合係被採用。
接著，在圖5D中，該處理晶圓係利用研磨、蝕刻、或是剝 離的任意組合而被移除，此係留下該單晶矽506'。在圖5E中，支座514係在兩個邊緣處被形成在該單晶矽506'上，並且如同在圖5F中所示，一例如是鍺的導電層516係沉積在該些支座514上。在圖5G中，一類似於圖1O的CMOS晶圓40之CMOS晶圓518係被接合至圖5F的結構500F，此係產生結構500G。一埠520係被展示為被蝕刻在該CMOS晶圓518中，以用於聲學的應用。圖5A至5H的方法的一優點是該單晶矽506具有一明確界定的厚度，其中該厚度的變化是低的並且受到良好控制的。
圖6A-6J係展示根據本發明的另一種方法之一製造一MEMS裝置的製程。除了沒有凹腔被產生在該SOI晶圓600的單晶矽602中之外，圖6A及6B的製程係類似於圖5A-5C的製程。如同在圖5A-5H的方法中，該單晶矽602的厚度係有利地被明確界定。如同在圖6B中所示，該處理晶圓600係和包含矽氧化物610及矽基板612的MEMS基板接合，其中一凹腔XXX係形成在矽基板612中。在圖6C中，該矽基板606係被展示為被移除的，並且在圖6D中，該矽氧化物604係利用微影而被蝕刻，此係產生該矽氧化物614。在圖6E中，磊晶矽或是多晶矽616係被展示沉積在該氧化物614以及該單晶矽602的頂端上。在圖6F中，CMP係被執行，其係停止在該氧化物614之處，以形成該多晶矽616'。在圖6G中，該氧化物614係被蝕刻。在圖6H中，例如是鍺的導電層618係被展示形成在該多晶矽616'的頂端上。在圖6I中，該CMOS晶圓620係被展示和圖6H中所示的結構600H接合，並且在圖6J中，該埠622係被展示形成在該CMOS晶圓620中並且是穿過該CMOS晶圓620的。
圖7A-7K係展示根據本發明的另一種方法之一製造一 MEMS裝置的製程。圖7A係展示一種包含一具有一薄的緩衝氧化物的SOI結構之MEMS基板700。該MEMS基板700係被展示為包含單晶矽702，在該單晶矽702的頂端上係形成矽氧化物704，在該矽氧化物704的頂端上係形成一第二單晶矽706，在該第二單晶矽706的頂端上係形成一薄的氧化物層708。該氧化物層708係作用為一薄的緩衝氧化物。在本發明的一實施例中，該層708大約是100奈米(nm)。
在圖7B中，該氧化物708係被圖案化及蝕刻，以形成該氧化物708'。在圖7C中，一層多晶矽705係沉積在該氧化物層708'之上。一導電層710係形成在多晶矽705的頂端上。在本發明的一實施例中，該導電層710係由鍺或是相關圖1A-1S的實施例所指出的其它材料所做成的。
在圖7D中，支座712係被圖案化，並且該結構係被蝕刻穿過至該矽氧化物704，以形成圖案化的第二單晶矽706'以及圖案化的導電層710'。在圖7E中，部分的氧化物蝕刻係被執行以蝕刻該氧化物708'。於是，該MEMS基板714係被形成。在圖7F中，類似於CMOS晶圓340的CMOS晶圓716係被接合至該MEMS基板714。在一範例的方法中是共晶接合。
在圖7G中，研磨及拋光係被執行，此係使得該單晶矽702變薄，以形成該單晶矽702'。在圖7H中，該單晶矽702'係被蝕刻，此係形成一擴大的壓力平衡通道以及凸塊止擋718。在圖7I中，該矽氧化物704係部分地被蝕刻，以形成被蝕刻的矽氧化物704'。在一範例的方法中，該部分的蝕刻係藉由氣相氫氟酸蝕刻來加以執行的。選配的是，圖7I的步驟可以在該埠被蝕刻之後加以執行。在圖7J中，一類似於354的處理晶圓720係根據具體情況而被接合至圖7I或7H的結構。一些選項係被呈現，一種 選項是接合至該具有一凹腔的處理晶圓，而另一種選項是為了使用外部的背面凹腔而接合至一未被圖案化的暫時的處理晶圓。在圖7K中，該CMOS基板716的研磨及拋光係被執行。此外，一埠722係被蝕刻，並且在擴大的背面凹腔的情形中，該暫時的處理晶圓係被移除。
在此所展示及敘述的各種實施例及方法的應用係包含但不限於麥克風、壓力感測器、共振器、開關以及其它可應用的裝置。
儘管該說明已經相關其特定實施例加以敘述，但是這些特定實施例僅是舉例說明的，而非限制性的。
如同在此的說明以及以下整個申請專利範圍所用的，除非上下文另有清楚地指出，否則"一"、"一個"以及"該"係包含複數的參照。再者，如同在此的說明以及以下整個申請專利範圍所用的，除非上下文另有清楚地指出，"之中"的意義係包含"之中"以及"之上"。
因此，儘管特定實施例已經在此敘述，大量的修改、各種的改變以及替代係欲在先前的揭露內容中，並且將會體認到的是，在某些實例中，特定實施例的某些特點將會在無對應的其它特點的使用下被採用，而不脫離如同所闡述的範疇及精神。因此，在基本的範疇及精神下可以做成許多修改以適配一特定的情況或是材料。
12'‧‧‧矽晶圓
16'‧‧‧多晶矽
32'‧‧‧處理晶圓
42'‧‧‧CMOS基板
44'‧‧‧CMOS氧化物
48‧‧‧金屬層
54‧‧‧CMOS晶圓
60‧‧‧MEMS基板
64‧‧‧MEMS裝置

Claims (54)

  1. 一種用於製造一MEMS裝置之方法，其係包括：沉積及圖案化一第一犧牲層到一矽基板之上，該第一犧牲層係部分地被移除，而留下一第一剩餘氧化物；沉積一導電結構層到該矽基板之上，該導電結構層係和該矽基板的至少一部分實體接觸；在該導電結構層的頂端上形成一第二犧牲層；圖案化及蝕刻該矽基板並且停止在該第二犧牲層之處；接合該MEMS基板至一CMOS晶圓，該CMOS晶圓係具有一形成在其上的金屬層；以及在該MEMS基板以及該金屬層之間形成一電連接。
  2. 如申請專利範圍第1項之用於製造一MEMS裝置之方法，其進一步包含形成一穿過該CMOS晶圓的第一埠。
  3. 如申請專利範圍第1項之用於製造一MEMS裝置之方法，其進一步包括在形成該第二犧牲層之後，薄化該矽基板至一所要的厚度。
  4. 如申請專利範圍第3項之用於製造一MEMS裝置之方法，其中薄化該矽基板係包含接合該MEMS基板至一暫時的處理晶圓。
  5. 如申請專利範圍第4項之用於製造一MEMS裝置之方法，其中該接合該MEMS基板至一暫時的處理晶圓係包含平坦化該第二犧牲層的步驟。
  6. 如申請專利範圍第3項之用於製造一MEMS裝置之方法，其中該薄化步驟係包含研磨或拋光、或是蝕刻步驟的一組合。
  7. 如申請專利範圍第1項之用於製造一MEMS裝置之方法，其進一步 包含，圖案化該第二犧牲層以容許接達(access)該導電結構層；以及在該導電結構層上沉積一接合層。
  8. 如申請專利範圍第7項之用於製造一MEMS裝置之方法，其中該圖案化該第二犧牲層的步驟係利用一乾式蝕刻方法來加以執行。
  9. 如申請專利範圍第7項之用於製造一MEMS裝置之方法，其中該圖案化該第二犧牲層的步驟係利用一濕式蝕刻方法來加以執行。
  10. 如申請專利範圍第1項之用於製造一MEMS裝置之方法，其進一步包含藉由利用化學機械拋光來平坦化該第二犧牲層。
  11. 如申請專利範圍第1項之用於製造一MEMS裝置之方法，其進一步包括另外接合該矽基板與一矽處理晶圓，以形成該MEMS基板。
  12. 如申請專利範圍第11項之用於製造一MEMS裝置之方法，其進一步包括在該矽處理晶圓中形成一凹腔。
  13. 如申請專利範圍第11項之用於製造一MEMS裝置之方法，其進一步包含形成一穿過該矽處理晶圓的第二埠。
  14. 如申請專利範圍第1項之用於製造一MEMS裝置之方法，其中該接合步驟係包含在該CMOS晶圓以及該MEMS基板之間利用熔融接合，該電連接係藉由穿過該矽處理晶圓的導電貫孔來加以形成。
  15. 如申請專利範圍第1項之用於製造一MEMS裝置之方法，其中該圖案化及蝕刻該矽基板係在該接合該MEMS基板至一CMOS晶圓之後加以執行。
  16. 如申請專利範圍第1項之用於製造一MEMS裝置之方法，其中該圖 案化及蝕刻該矽基板係在該接合該MEMS基板至一CMOS晶圓之前加以執行。
  17. 如申請專利範圍第1項之用於製造一MEMS裝置之方法，其中該接合步驟係包含矽氧化物的熔融接合。
  18. 如申請專利範圍第1項之用於製造一MEMS裝置之方法，其中該接合步驟係包含形成一在該CMOS晶圓以及該MEMS基板之間的共晶接合，該電連接係藉由該共晶接觸來加以形成。
  19. 如申請專利範圍第1項之用於製造一MEMS裝置之方法，其中該接合步驟係包含聚合物接合。
  20. 如申請專利範圍第1項之用於製造一MEMS裝置之方法，其中該接合步驟係包含陽極接合。
  21. 如申請專利範圍第1項之用於製造一MEMS裝置之方法，其中該矽基板的圖案化及蝕刻的蝕刻步驟係包含一深反應性離子蝕刻(DRIE)、一標準的反應性離子蝕刻(RIE)、濕式化學蝕刻、或是離子研磨。
  22. 如申請專利範圍第1項之用於製造一MEMS裝置之方法，其中移除該矽處理晶圓係藉由以下步驟的一組合：研磨及蝕刻、或是蝕刻。
  23. 如申請專利範圍第1項之用於製造一MEMS裝置之方法，其中該MEMS基板以及該CMOS晶圓的接合係包括：焊料接合、熔融接合、玻璃料接合、熱壓縮接合、或是陽極接合。
  24. 如申請專利範圍第1項之用於製造一MEMS裝置之方法，其中該接合步驟以及該形成一電連接係包括利用一具有一鋁-鍺體系的共晶焊料接合。
  25. 如申請專利範圍第1項之用於製造一MEMS裝置之方法，其進一步包含移除該第一犧牲層以及該第二犧牲層。
  26. 如申請專利範圍第1項之用於製造一MEMS裝置之方法，其中該第一及第二移除步驟的每一個係包括利用一等向性氧化物蝕刻劑、具有液體或蒸氣形式的氫氟酸、或是一電漿蝕刻。
  27. 如申請專利範圍第1項之用於製造一MEMS裝置之方法，其中在該接合步驟之前，該CMOS晶圓係利用其表面上的凸塊而被圖案化，以降低接觸及黏滯到該MEMS裝置。
  28. 如申請專利範圍第1項之用於製造一MEMS裝置之方法，其進一步包含圖案化及部分地蝕刻該矽基板以界定一支座。
  29. 如申請專利範圍第28項之用於製造一MEMS裝置之方法，其中該支座係在沉積該第一犧牲層之前加以形成。
  30. 如申請專利範圍第28項之用於製造一MEMS裝置之方法，其中該第二犧牲層係具有一厚度大於該支座的高度。
  31. 如申請專利範圍第1項之用於製造一MEMS裝置之方法，其進一步包含沉積及圖案化一第二導電層以形成一支座。
  32. 如申請專利範圍第1項之用於製造一MEMS裝置之方法，其中該導電結構層是一多晶矽層。
  33. 如申請專利範圍第1項之用於製造一MEMS裝置之方法，其中該第一犧牲層係由矽氧化物所做成的。
  34. 如申請專利範圍第1項之用於製造一MEMS裝置之方法，其中該第二犧牲層係由矽氧化物所做成的。
  35. 如申請專利範圍第1項之用於製造一MEMS裝置之方法，其中該接合步驟係包括對準該MEMS基板與該CMOS晶圓。
  36. 一種MEMS裝置，其係包括：一形成在一矽基板上之多晶矽層，該矽基板係具有藉由氧化物的移除所形成的區域，該多晶矽層係與該些區域中的該矽基板實體接觸，該矽基板是所期望地薄；一形成在該多晶矽層的頂端上的MEMS基板；一和該MEMS基板接合的CMOS晶圓，該CMOS晶圓係具有一形成在其上的金屬層，該MEMS基板以及該CMOS晶圓的接合係使得一電連接形成在該MEMS基板上的該多晶矽之間並且進一步容許露出該CMOS晶圓的該金屬層；以及一形成在該多晶矽的頂端上之鍺層，其中該CMOS晶圓係和該MEMS基板對準。
  37. 如申請專利範圍第36項之MEMS裝置，其中該MEMS裝置是一麥克風、壓力感測器、共振器、或是開關。
  38. 一種用於製造一MEMS裝置之方法，其係包括：形成一具有一第一凹腔的第一矽晶圓；形成一具有一第二凹腔的第二矽晶圓；接合該第一矽晶圓及第二矽晶圓，使得該第一凹腔及第二凹腔彼此面對；在介於該第一晶圓及該第二晶圓之間形成一氧化物層；對該第一矽晶圓及該第二矽晶圓加以第一接合； 薄化該第二矽晶圓至一所要的厚度，其中具有該第二凹腔的區域係具有一被薄化的部分；藉由部分移除該第二晶圓的矽來形成支座；以及第二接合至該第一矽層，藉此形成一電連接。
  39. 如申請專利範圍第38項之用於製造一MEMS裝置之方法，其中該第二晶圓係包括一處理層、一元件層以及一氧化物層，其中該氧化物層係被設置在該處理層以及該元件層之間，並且其中一第二凹腔係形成在該元件層中。
  40. 如申請專利範圍第39項之用於製造一MEMS裝置之方法，其中該第二晶圓的該薄化係包括移除該處理層。
  41. 如申請專利範圍第38項之用於製造一MEMS裝置之方法，其中該第一接合係包括熔融接合。
  42. 如申請專利範圍第38項之用於製造一MEMS裝置之方法，其進一步包含圖案化及蝕刻該第二矽層，並且其中該圖案化及蝕刻該第二矽層的步驟的該蝕刻係穿過該第二矽晶圓。
  43. 如申請專利範圍第38項之用於製造一MEMS裝置之方法，其進一步包含在該支座上沉積一導電層。
  44. 如申請專利範圍第38項之用於製造一MEMS裝置之方法，其進一步包含在該第一矽晶圓中形成一埠。
  45. 如申請專利範圍第38項之用於製造一MEMS裝置之方法，其中將矽部分移除係藉由蝕刻來加以執行。
  46. 一種用於製造一MEMS裝置之方法，其係包括： 形成一具有一第一凹腔的第一矽晶圓；形成一第二矽晶圓，該第二矽晶圓係包括一處理晶圓、一裝置晶圓、以及設置在該第二矽晶圓以及該處理晶圓之間的氧化物；接合該第一矽晶圓至該第二矽晶圓；移除該第二矽晶圓的該處理晶圓，而留下該氧化物層在該第二矽晶圓上；圖案化該氧化物層；在該圖案化的氧化物層上沉積一多晶矽層；平坦化該多晶矽層，並且將該平坦化停止在該氧化物層之處；移除該氧化物層；沉積及圖案化一導電層；以及利用一電連接以接合該第二矽晶圓。
  47. 如申請專利範圍第46項之用於製造一MEMS裝置之方法，其進一步包含在該第二矽晶圓中打開一埠。
  48. 如申請專利範圍第46項之用於製造一MEMS裝置之方法，其進一步包含在該第一矽晶圓中打開一埠。
  49. 如申請專利範圍第46項之用於製造一MEMS裝置之方法，其中該第二矽層包含一介電層，並且在該介電層中形成凹腔。
  50. 如申請專利範圍第46項之用於製造一MEMS裝置之方法，其中該第二矽晶圓是一CMOS層。
  51. 一種用於製造一MEMS裝置之方法，其係包括：形成一絕緣體上矽(SOI)晶圓，該SOI晶圓係包括一處理層、一元件層 以及形成在該處理層以及該元件層之間的氧化物；在該SOI晶圓上沉積一氧化物層，並且圖案化經沉積的該氧化物層；在經圖案化的該氧化物層上沉積多晶矽；在該多晶矽上沉積一導電層；圖案化及蝕刻該多晶矽以及該導電層；進一步蝕刻該元件層；移除經圖案化的該氧化物層，藉此形成一MEMS基板；接合該MEMS基板至該CMOS晶圓，該CMOS晶圓係具有至少一金屬層；在該MEMS基板以及該至少一金屬層之間形成一電連接；薄化該處理層；圖案化該處理層；移除沉積在該SOI晶圓上的該氧化物層。
  52. 如申請專利範圍第51項之用於製造一MEMS裝置之方法，其進一步包含接合該MEMS基板至一具有凹腔的矽覆蓋晶圓。
  53. 如申請專利範圍第52項之用於製造一MEMS裝置之方法，其進一步包含一在該矽覆蓋晶圓中的開口埠。
  54. 如申請專利範圍第51項之用於製造一MEMS裝置之方法，其進一步包含在該CMOS晶圓中打開一埠。
TW103106691A 2013-02-27 2014-02-27 用於具有雙位準結構層和聲學埠的微機電的方法 TWI605489B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201361770214P 2013-02-27 2013-02-27
US14/084,569 US9227842B2 (en) 2013-02-27 2013-11-19 Method for MEMS structure with dual-level structural layer and acoustic port

Publications (2)

Publication Number Publication Date
TW201443977A true TW201443977A (zh) 2014-11-16
TWI605489B TWI605489B (zh) 2017-11-11

Family

ID=51387256

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103106691A TWI605489B (zh) 2013-02-27 2014-02-27 用於具有雙位準結構層和聲學埠的微機電的方法

Country Status (2)

Country Link
US (2) US9227842B2 (zh)
TW (1) TWI605489B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI766289B (zh) * 2020-05-29 2022-06-01 大量科技股份有限公司 用於表面均化量測之方法、系統及感測器裝置
US11359906B2 (en) 2020-05-29 2022-06-14 Ta Liang Technology Co., Ltd. Method, system and apparatus for uniformed surface measurement
US11731871B2 (en) 2021-05-28 2023-08-22 Invensense, Inc. Actuator layer patterning with polysilicon and etch stop layer

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9469527B2 (en) * 2013-03-14 2016-10-18 Taiwan Semiconductor Manufacturing Company, Ltd. MEMS pressure sensor and microphone devices having through-vias and methods of forming same
US9187317B2 (en) 2013-03-14 2015-11-17 Taiwan Semiconductor Manufacturing Company, Ltd. MEMS integrated pressure sensor and microphone devices and methods of forming same
US8802473B1 (en) * 2013-03-14 2014-08-12 Taiwan Semiconductor Manufacturing Company, Ltd. MEMS integrated pressure sensor devices having isotropic cavities and methods of forming same
CN104058363B (zh) * 2013-03-22 2016-01-20 上海丽恒光微电子科技有限公司 基于mems透射光阀的显示装置及其形成方法
US9136165B2 (en) * 2013-06-04 2015-09-15 Invensense, Inc. Methods for stiction reduction in MEMS sensors
US9309109B2 (en) * 2013-07-08 2016-04-12 Taiwan Semiconductor Manufacturing Co., Ltd. MEMS-CMOS integrated devices, and methods of integration at wafer level
US8921957B1 (en) * 2013-10-11 2014-12-30 Robert Bosch Gmbh Method of improving MEMS microphone mechanical stability
US9493346B2 (en) * 2014-07-29 2016-11-15 Taiwan Semiconductor Manufacturing Co., Ltd. Capacitor with planarized bonding for CMOS-MEMS integration
US9711414B2 (en) 2014-10-21 2017-07-18 Samsung Electronics Co., Ltd. Strained stacked nanosheet FETS and/or quantum well stacked nanosheet
US10273140B2 (en) 2015-01-16 2019-04-30 Taiwan Semiconductor Manufacturing Co., Ltd. Substrate structure, semiconductor structure and method for fabricating the same
US9862600B2 (en) 2015-05-21 2018-01-09 Ams International Ag Chip structure
US9884758B2 (en) 2016-01-15 2018-02-06 Taiwan Semiconductor Manufacturing Co., Ltd. Selective nitride outgassing process for MEMS cavity pressure control
US10077187B2 (en) * 2016-02-03 2018-09-18 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacturing method thereof
US9923142B2 (en) 2016-05-31 2018-03-20 Taiwan Semiconductor Manufacturing Co., Ltd. Methods of graphene growth and related structures
US10160639B2 (en) 2016-06-27 2018-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure for MEMS Device
US10131541B2 (en) * 2016-07-21 2018-11-20 Taiwan Semiconductor Manufacturing Co., Ltd. MEMS devices having tethering structures
US10513432B2 (en) * 2017-07-31 2019-12-24 Taiwan Semiconductor Manufacturing Co., Ltd. Anti-stiction process for MEMS device
DE102018122261B4 (de) 2017-09-27 2024-03-28 Taiwan Semiconductor Manufacturing Co., Ltd. Integrationsverfahren zum waferebenenpackaging und mikroelektromechanisches system-, mems-, bauelement
US10294098B2 (en) * 2017-09-27 2019-05-21 Taiwan Semiconductor Manufacturing Co., Ltd. Method for manufacturing a MEMS device by first hybrid bonding a CMOS wafer to a MEMS wafer
US11040871B2 (en) * 2017-12-14 2021-06-22 Invensense, Inc. Device comprising a micro-electro-mechanical system substrate with protrusions of different heights that has been integrated with a complementary metal-oxide-semiconductor substrate
US20210107785A1 (en) * 2019-10-15 2021-04-15 Invensense, Inc. Selective self-assembled monolayer patterning with sacrificial layer for devices
US11851318B2 (en) * 2021-04-22 2023-12-26 Taiwan Semiconductor Manufacturing Company, Ltd. MEMS device and method for making the same

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1244142A1 (en) * 2001-03-23 2002-09-25 Universite Catholique De Louvain Fabrication method of SOI semiconductor devices
JP2008135690A (ja) * 2006-10-30 2008-06-12 Denso Corp 半導体力学量センサおよびその製造方法
US8193596B2 (en) * 2008-09-03 2012-06-05 Solid State System Co., Ltd. Micro-electro-mechanical systems (MEMS) package
JP5115618B2 (ja) * 2009-12-17 2013-01-09 株式会社デンソー 半導体装置
TWI434803B (zh) * 2010-06-30 2014-04-21 Ind Tech Res Inst 微機電元件與電路晶片之整合裝置及其製造方法
US8461656B2 (en) * 2010-06-30 2013-06-11 Freescale Semiconductor, Inc. Device structures for in-plane and out-of-plane sensing micro-electro-mechanical systems (MEMS)
US8216882B2 (en) * 2010-08-23 2012-07-10 Freescale Semiconductor, Inc. Method of producing a microelectromechanical (MEMS) sensor device
US8330559B2 (en) * 2010-09-10 2012-12-11 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer level packaging
US9540230B2 (en) 2011-06-27 2017-01-10 Invensense, Inc. Methods for CMOS-MEMS integrated devices with multiple sealed cavities maintained at various pressures
US20130001710A1 (en) * 2011-06-29 2013-01-03 Invensense, Inc. Process for a sealed mems device with a portion exposed to the environment

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI766289B (zh) * 2020-05-29 2022-06-01 大量科技股份有限公司 用於表面均化量測之方法、系統及感測器裝置
US11359906B2 (en) 2020-05-29 2022-06-14 Ta Liang Technology Co., Ltd. Method, system and apparatus for uniformed surface measurement
US11731871B2 (en) 2021-05-28 2023-08-22 Invensense, Inc. Actuator layer patterning with polysilicon and etch stop layer
TWI817392B (zh) * 2021-05-28 2023-10-01 美商伊凡聖斯股份有限公司 致動器層圖案化的方法和裝置

Also Published As

Publication number Publication date
US20160083247A1 (en) 2016-03-24
TWI605489B (zh) 2017-11-11
US9227842B2 (en) 2016-01-05
US9802815B2 (en) 2017-10-31
US20140239353A1 (en) 2014-08-28

Similar Documents

Publication Publication Date Title
TWI605489B (zh) 用於具有雙位準結構層和聲學埠的微機電的方法
US9981841B2 (en) MEMS integrated pressure sensor and microphone devices and methods of forming same
US10508029B2 (en) MEMS integrated pressure sensor devices and methods of forming same
US10221065B2 (en) CMOS-MEMS integrated device including multiple cavities at different controlled pressures and methods of manufacture
US9850125B2 (en) MEMS integrated pressure sensor devices having isotropic cavitites and methods of forming same
US10017378B2 (en) MEMS pressure sensor and microphone devices having through-vias and methods of forming same
US8822252B2 (en) Internal electrical contact for enclosed MEMS devices
US9452920B2 (en) Microelectromechanical system device with internal direct electric coupling
EP2973657B1 (en) Surface roughening to reduce adhesion in an integrated mems device
CN104003348B (zh) 用于具有双层面结构层和声学端口的mems结构的方法
US9216897B2 (en) Capacitive sensing structure with embedded acoustic channels
TW201430974A (zh) 微機電系統元件的形成方法
TW201619040A (zh) 微機電系統元件及其製造方法