TW201439802A - 電源電路容差設計最佳化系統及方法 - Google Patents

Abstract

本發明提供一種電源電路容差設計最佳化系統及方法。該方法包括步驟：檢索一資料庫中BOM表，其中該BOM表內包含若干不同電路對應的不同類型的元件、及每一元件對應的參數從該BOM表中獲取一電路採用的元件的全部類型並在其中進行篩選，確定符合條件的元件；根據分別將以上元件的參數值代入一電壓計算公式中進行計算，並得到若干待定輸出電壓值；將該些待定輸出電壓值與該電路對應的計畫輸出電壓值進行比較確定最接近該電路的計畫輸出電壓值的一待定輸出電壓值；及將該待定輸出電壓值所採用的元件類型及參數輸出。

Description

電源電路容差設計最佳化系統及方法

本發明涉及一種電源電路容差設計最佳化系統及方法，尤其涉及一種可節約人力及時間的電源電路容差設計最佳化系統及方法。

在電源電路容差設計分析時，會根據電路設計所選用的料件進行篩選，依照不同廠商找出相關參數後進行運算，再根據運算結果刪除不符合規定之元件。若計算結果找不到任符合規範之元件或與目標相差過遠，就會選擇精確度較高之元件，由資料庫中找出同樣電阻值(如同為10K Ohm)但精密度不同之元件(如 誤差值:1%, 0.5%, 0.1%)，利用較精密之元件進行運算是否符合規格，利用精準度較高之元件縮減常態分佈之範圍(降低標準差)，減少超出規定部分以達到設計規格。但以此方法進行篩選雖然可以達到設計規格，但是使用較精確之元件卻會增加生產之成本，誤差值0.1%之組件的價格為誤差值0.5%的10倍，甚至誤差值0.1%之元件的價格為誤差值1%的40倍之多，若是由誤差值為1%變更為0.1%之組件勢必會增加不少的生產成本。

有鑒於此，故需要提供一種一種可節約人力及時間的電源電路容差設計最佳化系統及方法。

一種電源電路容差設計最佳化系統，運行於一處理器上。該系統包括一檢索模組，用於檢索一資料庫中BOM表，其中該BOM表內包含若干不同電路對應的不同類型的元件、及每一元件對應的參數，該檢索模組從該BOM表中獲取一電路採用的元件的全部類型並在其中進行篩選，確定符合條件的元件；一計算模組，用於根據分別將以上元件的參數值代入一電壓計算公式中進行計算，並得到若干待定輸出電壓值；一最近值確定模組，用於將該些待定輸出電壓值與該電路對應的計畫輸出電壓值進行比較確定最接近該電路的計畫輸出電壓值的一待定輸出電壓值；及一輸出模組，用於將該待定輸出電壓值所採用的元件類型及參數輸出至一輸出單元。

一種電源電路容差設計最佳化的方法，運行於一處理器上，該方法包括步驟：檢索一資料庫中BOM表，其中該BOM表內包含若干不同電路對應的不同類型的元件、及每一元件對應的參數，該檢索模組從該BOM表中獲取一電路採用的元件的全部類型並在其中進行篩選，確定符合條件的元件；根據分別將以上元件的參數值代入一電壓計算公式中進行計算，並得到若干待定輸出電壓值；將該些待定輸出電壓值與該電路對應的計畫輸出電壓值進行比較確定最接近該電路的計畫輸出電壓值的一待定輸出電壓值；及將該待定輸出電壓值所採用的元件類型及參數輸出至一輸出單元。

本發明的電源電路容差設計最佳化系統及方法，利用可編程軟體完成資料查找、輸入及計算，有效節約了人力及時間，並提高了精確度。

10．．．電源電路容差設計最佳化系統

20．．．輸入單元

30．．．輸出單元

40．．．存儲單元

101．．．設置模組

102．．．調整判斷模組

103．．．檢索模組

104．．．計算模組

105．．．最近值確定模組

106．．．輸出模組

圖1為本發明電源電路容差設計最佳化系統的系統架構圖。

圖2為圖1所示的電源電路容差設計最佳化系統執行電源電路容差設計最佳化分析的方法流程圖。

請參閱圖1，是本發明電源電路容差設計最佳化系統的系統架構圖。該電源電路容差設計最佳化系統10為一可編程系統，運行於一處理器上。該處理器與一輸入單元20、一輸出單元30及一存儲單元40連接。

該輸入單元20可為按鍵、觸摸屏等，用於接收用戶輸入。輸出單元30可為顯示器，用於輸出電源電路容差設計最佳化系統10產生的結果。存儲單元40內存儲有一資料庫，包含一BOM表，其中該BOM表內包含若干不同電路對應的不同類型的元件、及每一元件對應的參數。

該系統10包括一設置模組101、一調整判斷模組102、一檢索模組103、一計算模組104、一最近值確定模組105、及一輸出模組106。各模組的功能將結構圖2進行說明。

請參閱圖2所示，為圖1所示的電源電路容差設計最佳化系統10執行電源電路容差設計最佳化分析的方法流程圖。

步驟S201中，設置模組101根據不同的電路，通過輸入單元20設置不同的計畫輸出電壓值，如設置計畫輸出電壓值為5V。

步驟S202中，調整判斷模組102根據該電路原始採用的元件所對應的參數及對應電路的電壓的計算公式計算該電路的原始輸出電壓值,如Vout = P4U1* (1 + P1R18 / P1R17) ，其中，P4U1為電容、P1R17及P1R18為電阻，即對輸出電壓Vout來說，有三個元件件P4U1, P1R17, P1R18會影響電壓輸出，採用元件P4U1=0.8, P1R17=422, P1R18=2150時得到Vout= 4.876。

步驟S203中，調整判斷模組102判斷該電路是否需要進行輸出電壓值調整，即判斷該原始輸出電壓值是否偏移該計畫輸出電壓值過遠，如4.876V距離5V太遠。具體的，調整判斷模組102可根據一預設方法進行判斷，例如，若原始輸出電壓值與計畫輸出電壓值的差值在一預設範圍之外，則可認為原始輸出電壓值偏移該計畫輸出電壓值過遠。若是，流程至步驟S204，若否，流程結束。

步驟S204中，檢索模組103檢索資料庫的BOM表中該電路採用的元件的全部類型並在其中進行篩選，確定符合條件的元件。如，根據P4U1=0.8， P1R17=422， P1R18=2150為中心值，搜索資料庫可得其中符合條件之P4U1有0.7， 0.9，P1R17有402，407，412，417，427，432，437，P1R18有2080，2130，2100，2180，2210，2230的元件符合條件。

步驟S205中，計算模組104根據分別將以上元件的參數值代入一電壓計算公式中進行計算，並得到若干待定輸出電壓值。

步驟S206中，最近值確定模組105將該些待定輸出電壓值與該電路對應的計畫輸出電壓值進行比較確定最接近該電路的計畫輸出電壓值的一待定輸出電壓值，如在P4U1=0.8,P1R17=422,P1R18=2210,Vout=4.9896，該4.9896為確定的最接近計畫輸出電壓值5V的待定輸出電壓值。

步驟S207中，輸出模組106將該待定輸出電壓值所採用的元件類型及參數輸出至輸出單元30，如輸出P4U1=0.8, P1R17=422, P1R18=2210。

該電源電路容差設計最佳化系統10，利用可編程軟體程式使輸出電壓更靠近設計電壓，並且落在設計規範之內，因此選擇元件就可以使用精確度較低的元件，成本也可以相對降低。

10．．．電源電路容差設計最佳化系統

20．．．輸入單元

30．．．輸出單元

40．．．存儲單元

101．．．設置模組

102．．．調整判斷模組

103．．．檢索模組

104．．．計算模組

105．．．最近值確定模組

106．．．輸出模組

Claims (10)

1. 一種電源電路容差設計最佳化系統，運行於一處理器上，該處理器與一輸入單元、一輸出單元及一存儲單元連接，其改良在於，該系統包括：
   一設置模組，用於根據不同的電路設置對應的傳輸函數及需要計算之參數；
   一獲取模組，用於獲取一BOM表，從而獲取一電路對應的若干種類的元件、及每一種類的元件所具有的全部型號及對應的參數，該BOM表內包含不同電路對應的若干種類的元件、及每一種類的元件所具有的全部型號及對應的參數，若干計算公式、傳遞函數及一用於判斷電路是否符合規範的參考標準；
   一計算模組，用於根據標準誤差值計算公式計算該BOM表中每一種類的元件內的全部型號的元件所對應的標準誤差值；
   一比較模組，用於比較每一種類的元件內的全部型號的元件所對應的標準誤差值，確定具有誤差值最大者，從而確定每一種類的元件內具有誤差值最大者的元件的型號及參數；
   一規範確定模組，用於將全部種類的具有誤差值最大者的型號的元件所對應參數帶入傳輸函數進行計算，並根據參考標準判斷這些元件是否符合規範；及
   一輸出模組，用於將規範確定模組產生的結果輸出至輸出單元。
2. 如申請專利範圍第1項所述之電源電路容差設計最佳化系統，其中，所述規範確定模組在判斷這些元件符合規範時產生一元件符合規範的結果；在判斷這些元件不符合規範時，判斷同一種類的元件內是否有其他型號的元件供選擇，並在沒有其他型號的元件供選擇時產生一沒有元件符合規範的結果。
3. 如申請專利範圍第2項所述之電源電路容差設計最佳化系統，其中，所述系統還包括一刪除模組，用於在其他型號的元件供選擇時，根據阻值*1σ誤差值計算公式計算每一種類的元件內全部型號的元件的阻值*1σ誤差值，並計算每一種類的元件內全部型號的元件對應的最大值與第二大值的差值Δ，互相比較確定Δ值最大的元件類型，並刪除Δ值最大的元件類型中標準差值最大的元件。
4. 如申請專利範圍第1項所述之電源電路容差設計最佳化系統，其中，所述系統為一可編程系統。
5. 如申請專利範圍第1項所述之電源電路容差設計最佳化系統，其中，所述計算公式為阻值*3σ標準誤差值計算公式及阻值*1σ誤差值計算公式。
6. 如申請專利範圍第1項所述之電源電路容差設計最佳化系統，其中，所述規範確定模組根據將全部誤差值最大者的元件帶入傳輸函數進行計算Cpk, Ppk值，根據參考標準中的符合規格的準則確定是否符合規格。
7. 一種電源電路容差設計最佳化的方法，運行於一處理器上，該方法包括步驟：
   根據不同的電路，設置對應的傳輸函數及需要計算之參數；
   獲取一BOM表，從而獲取該BOM表中一電路對應的若干種類的元件、及每一種類的元件所具有的全部型號及對應的參數；
   根據標準誤差值計算公式計算該BOM表中每一種類的元件內的全部型號的元件所對應的標準誤差值；
   比較每一種類的元件內的全部型號的元件所對應的標準誤差值，確定具有誤差值最大者，從而確定每一種類的元件內具有誤差值最大者的元件的型號及參數；
   將全部種類的具有誤差值最大者的型號的元件所對應參數帶入傳輸函數進行計算，並根據參考標準判斷這些元件是否符合規範；及
   輸出一判斷結果。
8. 如申請專利範圍第7項所述之電源電路容差設計最佳化的方法，其中，該方法還包括步驟：在判斷這些元件符合規範時產生一元件符合規範的結果；在判斷這些元件不符合規範時，判斷同一種類的元件內是否有其他型號的元件供選擇，並在沒有其他型號的元件供選擇時產生一沒有元件符合規範的結果。
9. 如申請專利範圍第8項所述之電源電路容差設計最佳化的方法，其中，該方法還包括步驟：在其他型號的元件供選擇時，根據阻值*1σ誤差值計算公式計算每一種類的元件內全部型號的元件的阻值*1σ誤差值，並計算每一種類的元件內全部型號的元件對應的最大值與第二大值的差值Δ，互相比較確定Δ值最大的元件類型，並刪除Δ值最大的元件類型中標準差值最大的元件。
10. 如申請專利範圍第7項所述之電源電路容差設計最佳化的方法，其中，所述計算公式為阻值*3σ標準誤差值計算公式及阻值*1σ誤差值計算公式。