TW201432647A - 顯示面板 - Google Patents

顯示面板 Download PDF

Info

Publication number
TW201432647A
TW201432647A TW103103462A TW103103462A TW201432647A TW 201432647 A TW201432647 A TW 201432647A TW 103103462 A TW103103462 A TW 103103462A TW 103103462 A TW103103462 A TW 103103462A TW 201432647 A TW201432647 A TW 201432647A
Authority
TW
Taiwan
Prior art keywords
transistor
shift register
register unit
signal
display panel
Prior art date
Application number
TW103103462A
Other languages
English (en)
Other versions
TWI520118B (zh
Inventor
Keitaro Yamashita
Original Assignee
Innolux Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Innolux Corp filed Critical Innolux Corp
Publication of TW201432647A publication Critical patent/TW201432647A/zh
Application granted granted Critical
Publication of TWI520118B publication Critical patent/TWI520118B/zh

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G11C19/287—Organisation of a multiplicity of shift registers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0223—Compensation for problems related to R-C delay and attenuation in electrodes of matrix panels, e.g. in gate electrodes or on-substrate video signal electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Shift Register Type Memory (AREA)

Abstract

一種顯示面板包含複數掃描線以及一掃描驅動電路。掃描驅動電路具有複數級串聯之次掃描驅動電路，各級該次掃描驅動電路包含一移位暫存單元及一補償單元，同一級之移位暫存單元與補償單元係位於顯示面板之相對兩側。各掃描線之二端分別連接同一級之移位暫存單元及補償單元，當位於顯示面板之一側之同一級之移位暫存單元輸出一掃描訊號至掃描線之一端時，位於另一側之前一級之一移位暫存單元或後一級之一移位暫存單元控制補償單元同步輸出一控制訊號於掃描線之另一端。

Description

顯示面板
本發明係關於一種顯示面板。
一般而言，一顯示面板主要包含一面板、一掃描驅動電路及一資料驅動電路。資料驅動電路設置於面板上並藉由複數資料線驅動面板之複數畫素。掃描驅動電路設置於面板上並藉由複數掃描線驅動該等畫素。其中，掃描驅動電路係具有一移位暫存器，其係用以傳輸掃描訊號，以依序驅動與移位暫存器電性連接之該等掃描線進而驅動畫素。
最近，大尺寸面板廣泛的製造，為解決掃描訊號由於傳輸途徑過長而導致訊號衰減的問題，而有雙邊驅動的技術產生，所謂雙邊驅動係指移位暫存器分佈於顯示面板之相對兩側，以對掃描訊號進行補償。然而，如何找到一種能夠有效補償的電路設計，是業界不斷研究的課題。雖然在面板的左、右兩側設置同樣的掃描驅動電路能改善訊號衰減的問題，但這樣會導致面板的寬度增加。
因此，如何提供一種顯示面板，能夠有效補償移位暫存器輸出之掃描訊號，進而提升顯示效能並使面板寬度減少，實為當前重要課題之一。
有鑑於上述課題，本發明之目的為提供一種能夠有效補償移位暫存器輸出之掃描訊號，進而提升顯示效能之顯示面板。
為達上述目的，依據本發明之一種顯示面板包含複數掃描線以及一掃描驅動電路。掃描驅動電路具有複數級串聯之次掃描驅動電路，各級次掃描驅動電路包含一移位暫存單元及一補償單元，同一級次掃描驅動電路之移位暫存單元與補償單元係位於顯示面板之相對兩側。各掃描線之二端分別連接同一級次掃描驅動電路之移位暫存單元及補償單元，當位 於顯示面板之一側之同一級之一移位暫存單元輸出一掃描訊號至掃描線之一端時，位於另一側之前一級之一移位暫存單元或後一級之一移位暫存單元控制補償單元同步輸出一控制訊號於掃描線之另一端。
在一實施例中，控制訊號係根據一第一時脈訊號產生。控制訊號例如為一脈衝訊號。
在一實施例中，補償單元受前一級之移位暫存單元之一第二主節點之訊號以及後一級之移位暫存單元之一第三主節點之訊號控制，並且該等主節點之訊號之至少其中之一之高準位電壓係高於掃描訊號之高準位電壓。
在一實施例中，後一級之移位暫存單元係指相同一級移位暫存單元之下一級。
在一實施例中，補償單元包含二電晶體，該等主節點之訊號分別控制該等電晶體之閘極。
在一實施例中，各電晶體之一第一端與掃描線耦接，各電晶體之一第二端係受第一時脈訊號控制。
在一實施例中，移位暫存單元包含一第一電晶體、一電容及一第一主節點，電容之一端係與第一主節點及第一電晶體之閘極耦接，電容之另一端係與第一電晶體之一第一端及掃描線耦接。
在一實施例中，第一電晶體之一第二端係受第一時脈訊號控制。
在一實施例中，移位暫存單元更包含一第二電晶體及一第三電晶體，第二電晶體之一第一端與第三電晶體之一第二端皆與第一主節點耦接，第二電晶體之一第二端與第二電晶體之閘極耦接，第三電晶體之一第一端與一低準位電壓耦接。
在一實施例中，第三電晶體之閘極係受一第四移位暫存單元所輸出之一掃描訊號控制。
在一實施例中，若移位暫存單元為第一移位暫存單元時，此第四移位暫存單元為第一移位暫存單元之下第二級。
在一實施例中，第三電晶體之閘極係受一第二時脈訊號控 制，第二時脈訊號之脈衝與第一時脈訊號之脈衝係不重疊。
在一實施例中，第二電晶體之閘極與第二端係受第二移位暫存單元所輸出之一掃描訊號控制。
在一實施例中，第二移位暫存單元係受一第三時脈訊號控制，第三時脈訊號之脈衝與第一時脈訊號之脈衝部分重疊。
在一實施例中，第三移位暫存單元係受一第四時脈訊號控制，第四時脈訊號之脈衝與第一時脈訊號之脈衝部分重疊，但與第三時脈訊號之脈衝不重疊。
在一實施例中，第二移位暫存單元係受一第三時脈訊號控制，第三時脈訊號之脈衝與第一時脈訊號之脈衝不重疊。
在一實施例中，第三移位暫存單元係受一第四時脈訊號控制，第四時脈訊號之脈衝與第一時脈訊號之脈衝不重疊，且與第三時脈訊號之脈衝不重疊。
在一實施例中，第一移位暫存單元更包含一第四電晶體、一第五電晶體與一第六電晶體，其中第四電晶體之閘極、第五電晶體之一第一端及第六電晶體之一第二端皆與第一主節點耦接，第四電晶體之一第一端及第六電晶體之一第一端皆與一低準位電壓耦接，第四電晶體之一第二端係與掃描線耦接，第五電晶體之一第二端與閘極係相互耦接。
在一實施例中，第一移位暫存單元更包含一第七電晶體，第七電晶體之第一端與第一主節點耦接，第七電晶體之第二端與閘極係相互耦接。
在一實施例中，第一主節點之訊號之高準位電壓係高於第一移位暫存單元輸出之掃描訊號之高準位電壓。
承上所述，本發明之顯示面板中，單級之移位暫存單元係對應至一補償單元，且移位暫存單元與補償單元位於顯示面板之相對二側，並且移位暫存單元與補償單元分別連接掃描線的兩端，並同時對掃描線之二端進行充電與放電，而能達到補償的功效，使得掃描訊號在經過傳輸之後，仍能保持波形，並縮短掃描訊號之上升邊緣(rising edge)與下降邊緣(falling edge)所需的時間，進而提升顯示效能，例如減少閃爍(flicker) 現象。此外，補償單元係由位於與補償單元同側之至少一移位暫存單元之主節點訊號控制，且主節點訊號之高準位電壓高於掃描訊號之高準位電壓，進而能使補償單元高效地補償對應之移位暫存單元。
1‧‧‧顯示面板
11‧‧‧面板本體
111‧‧‧第一側
112‧‧‧第二側
12‧‧‧資料驅動電路
13‧‧‧掃描驅動電路
131、21a、21b、21c、21d、31a‧‧‧移位暫存單元
132、22a、22b、22c、32a‧‧‧補償單元
C‧‧‧電容
CLKa、CLKb、CLKc、CLKd‧‧‧時脈訊號
DL‧‧‧資料線
Na、Nb、Nc、Nd‧‧‧主節點
Ra、Rb、Rc、Rd、Rfa、Rfb、Rfc‧‧‧掃描訊號
P‧‧‧畫素
S1~S5‧‧‧階段
SL‧‧‧掃描線
T1(21a)~T3(21a)、T1(22a)、T2(22a)、T1(31a)~T7(31a)‧‧‧電晶體
VGH、VGL‧‧‧準位
Z‧‧‧阻抗
圖1為本發明較佳實施例之一種顯示面板的方塊示意圖。
圖2為本發明較佳實施例之多級移位暫存單元與複數補償單元的示意圖。
圖3為用以控制圖2之移位暫存單元與補償單元之訊號的時序圖。
圖4A及圖4B為本發明較佳實施例之位於顯示面板第一側與第二側之掃描訊號的波形圖。
圖5為本發明另一實施例之多級移位暫存單元與複數補償單元連接的示意圖。
圖6為用以控制圖5之移位暫存單元與補償單元之訊號的時序圖。
圖7及圖8為本發明其他實施例之移位暫存單元的示意圖。
以下將參照相關圖式，說明依本發明較佳實施例之一種顯示面板，其中相同的元件將以相同的參照符號加以說明。
圖1為本發明較佳實施例之一種顯示面板1的方塊示意圖。本發明不限制顯示面板1之種類，其可例如為一液晶顯示面板或其他平面顯示面板。顯示面板1包含一面板本體11、一資料驅動電路12以及一掃描驅動電路13。面板本體11包含複數畫素P，該等畫素P係呈陣列設置。舉例來說，面板本體11可為一液晶顯示面板，其包含相對設置之兩基板以及位於兩基板之間的液晶層，兩基板例如分別為一薄膜電晶體基板以及一彩色濾光基板，而兩基板與液晶層係構成該等畫素。然而，本發明不限於此，例如可將彩色濾光層設置於薄膜電晶體基板上(color filter on array,COA)、將彩色濾光層及黑色矩陣設置於薄膜電晶體基板上(black matrix on array,BOA)或將薄膜電晶體陣列設置於彩色濾光片基板上(TFT on CF，亦稱為TOC或array on CF)。
資料驅動電路12設置於面板本體11上並藉由複數資料線DL驅動該等畫素P。掃描驅動電路13設置於面板本體11上並藉由複數掃描線SL驅動該等畫素P。當然，顯示面板1可更包含一時序控制電路(timing controller)(圖未顯示)，可輸送水平、垂直同步訊號以控制資料驅動電路及掃描驅動電路之時序。
掃描驅動電路13具有複數級串聯之次掃描驅動電路，各級次掃描驅動電路包含一移位暫存單元131及一補償單元132，同一級之移位暫存單元與補償單元係位於顯示面板之相對兩側，即一第一側111及一第二側112。本發明不限制第一側111與第二側112之相對位置，於此係以面板本體11之左側為第一側111，並以面板本體11之右側為第二側112為例。各掃描線SL之二端分別連接同一級之移位暫存單元及補償單元，亦即各掃描線SL係對應至一移位暫存單元131及一補償單元132。
以下以圖2及圖3來說明移位暫存單元131與補償單元132之作動，其中圖2為本發明較佳實施例之複數級之移位暫存單元與複數個補償單元連接的示意圖，圖3為用以控制圖2之移位暫存單元及補償單元之訊號的時序圖。
如圖2所示，其係顯示同一級次掃描驅動電路之一第一移位暫存單元21a、前一級次掃描驅動電路之一第二移位暫存單元21b、後一級次掃描驅動電路之一第三移位暫存單元21c以及後二級次掃描驅動電路之一第四移位暫存單元21d，本實施例係以上述移位暫存單元來作說明，其中第二移位暫存單元21b為第一移位暫存單元21a之上一級(previous stage)，第三移位暫存單元21c為第一移位暫存單元21a之下一級(next stage)，第四移位暫存單元21d為第一移位暫存單元21a之下第二級(next second stage)，也就是第三移位暫存單元21c的下一級。然而，本發明不限於此。需先說明的是，第一移位暫存單元21a可類比至任一移位暫存單元，並具有對應的第二、第三及第四移位暫存單元。
於此，第一移位暫存單元21a對應一補償單元22a，第一移位暫存單元21a位於第一側111(如圖1所示)，補償單元22a位於第二側112(如圖1所示)。掃描線SL之兩端分別與第一移位暫存單元21a及補償 單元22a耦接。補償單元22a受位於第二側之至少一移位暫存單元控制。在本實施例中，補償單元22a係以受第二側112之一第二移位暫存單元21b及一第三移位暫存單元21c控制為例。於此，補償單元22a受第二移位暫存單元21b之一第二主節點Nb之訊號以及第三移位暫存單元21c之一第三主節點Nc之訊號控制，且受一第一時脈訊號CLKa控制，第一時脈訊號CLKa同時控制第一移位暫存單元21a。當第一移位暫存單元21a於對應的掃描線SL之一端輸入一掃描訊號時，第二移位暫存單元21b與第三移位暫存單元21c控制補償單元22a於掃描線SL的另一端同步輸入一控制訊號，而同時對掃描線充電以補償掃描訊號。於此，控制訊號係根據第一時脈訊號產生。控制訊號例如為一脈衝訊號。
進一步來說，補償單元22a包含二電晶體T1(22a)、T2(22a)，第二、第三主節點Nb、Nc之訊號分別控制該等電晶體T1(22a)、T2(22a)之閘極。電晶體T1(22a)、T2(22a)之該等第一端係相互耦接且與掃描線SL耦接，該等電晶體T1(22a)、T2(22a)之該等第二端係受第一時脈訊號CLKa控制。於此需說明的是，在本發明中，第一端皆指源極，第二端皆指汲極，以上設定是以N-type電晶體為例，但只要準位作適當調整，本發明亦可適用於P-type電晶體。另外，本發明之一重點在於，補償單元22a之電晶體T1(22a)、T2(22a)係藉由施加一閘極電壓而被完全開啟，該閘極電壓係高於一般使用之一高準位電壓VGH，並且該閘極電壓係由主節點Nb、Nc提供，並不需要其他元件來提供。一般來說，N-type電晶體受到高於VGH之閘極電壓而開啟時，其導電性亦大幅提升，因此，本發明之電晶體能縮小體積並能維持同樣效能，因而減少所需的電路面積。亦即，本發明藉由補償單元補償訊號衰減的同時，亦能使面板的寬度減少。
第一移位暫存單元21a包含一第一電晶體T1(21a)、一電容C及一第一主節點Na。電容C之一端係與第一主節點Na及第一電晶體T1(21a)之閘極耦接，電容C之另一端係與第一電晶體T1(21a)之第一端及掃描線SL耦接。第一電晶體T1(21a)之第二端係受第一時脈訊號CLKa控制。第一移位暫存單元21a更包含一第二電晶體T2(21a)及一第三電晶 體T3(21a)。第二電晶體T2(21a)之第一端與第三電晶體T3(21a)之第二端皆與第一主節點Na耦接，第二電晶體T2(21a)之第二端與第二電晶體之閘極耦接，第三電晶體T3(21a)之第一端與一低準位電壓VGL耦接。其中，第二電晶體T2(21a)之第二端與閘極互相耦接而形成一二極體接法(diode connection)。第三電晶體T3(21a)之閘極係受第四移位暫存單元21d所輸出之一掃描訊號Rd控制，且掃描訊號Rd係來自第一側111之訊號。第二電晶體T2(21a)之閘極與第二端係受第二移位暫存單元21b所輸出之一掃描訊號Rfb控制，且掃描訊號Rfb係來自第一側111之訊號。第二移位暫存單元21b係受一第三時脈訊號CLKd控制，第三時脈訊號CLKd之脈衝與第一時脈訊號CLKa之脈衝部分重疊。第三移位暫存單元21c係受一第四時脈訊號CLKb控制，第四時脈訊號CLKb之脈衝與第一時脈訊號CLKa之脈衝部分重疊，但與第三時脈訊號CLKd之脈衝不重疊。此外，在本實施例中，第四時脈訊號CLKb、第二時脈訊號CLKc、第三時脈訊號CLKd分別與第一時脈訊號CLKa相差1/4、1/2、3/4個相位。然而，此僅為舉例，並非用以限制本發明。
首先，在階段S1時，掃描訊號Rfb(可參照圖3，因其幾乎等同掃描訊號Rb)達到一高準位電壓VGH，使得電容C經由第二電晶體T2(21a)充電，第二電晶體T2(21a)為一二極體接法。此時，第一主節點Na之訊號之準位為VGH-Vth，這也使第一電晶體T1(21a)開啟。在階段S2時，第一時脈訊號CLKa達到高準位電壓VGH，第一時脈訊號之脈衝係經由第一電晶體T1(21a)達到掃描線SL並轉移至掃描訊號Ra。由於電容C具有電位提升(bootstrapping)效能，且其另一端係與掃描線SL耦接，使得電容C之一端與第一主節點之訊號的準位被推升並達到2VGH-VGL-Vth，這準位較高準位電壓VGH更高許多。藉此，第一電晶體T1(21a)可被完全開啟，所以掃描訊號Ra之電壓可快速的達到VGH。以上敘述是關於掃描線的充電。
另外，在階段S2時，第二主節點Nb之訊號也達到2VGH-VGL-Vth，此準位比高準位電壓VGH更高許多，也使得補償單元22a之電晶體T1(22a)完全開啟，又電晶體T1(22a)之第二端耦接第一時脈 訊號CLKa，其亦處於高準位電壓VGH。藉此，掃描線的充電亦經由補償單元22a之電晶體T1(22a)提供。綜上所述，在本實施例中，掃描線的充電係由第一側之移位暫存單元與第二側之補償單元同時提供，進而使掃描訊號的衰減最小化。
以下敘述係關於掃描線SL的放電。在階段S4時，第一時脈訊號CLKa為低準位VGL以進行放電過程。此時，第三主節點Nc之訊號亦達到2VGH-VGL-Vth，此準位比高準位電壓VGH更高許多，也使得補償單元22a之電晶體T2(22a)完全開啟，又電晶體T2(22a)之第二端耦接第一時脈訊號CLKa。因此，掃描線SL除了可經由第三電晶體T3(21a)放電之外，更可經由電晶體T2(22a)進行放電。藉此，掃描線SL可快速的完成放電。
如此，如圖4A所示，其顯示掃描訊號Ra的波形圖，其中，實線代表具有本實施例之補償單元的情況，虛線代表不具有本實施例之補償單元的情況。由圖可見，藉由補償單元，掃描訊號Ra的上升邊緣(rising edge)與下降邊緣所需的時間縮短。同樣的，如圖4B所示，其顯示掃描訊號Rfa的波形圖，其中，實線代表具有本實施例之補償單元的情況，虛線代表不具有本實施例之補償單元的情況。由圖可見，藉由補償單元，掃描訊號Rfa的上升邊緣(rising edge)與下降邊緣所需的時間亦縮短。因此，本實施例之掃描訊號可抵抗傳輸途徑之阻抗Z(其係關於一傳輸時間常數)(如圖2所示)所產生的衰減及形變。
圖5為本發明另一實施例之多級移位暫存單元與補償單元連接的示意圖，圖6為用以控制圖5之移位暫存單元與補償單元之訊號的時序圖。
在本實施例中，與上述實施例主要不同在於，第三電晶體T3(21a)之閘極係受一第二時脈訊號CLKc控制，第二時脈訊號CLKc之脈衝與第一時脈訊號CLKa之脈衝係不重疊。並且，第二移位暫存單元21b係受一第三時脈訊號CLKd控制，第三時脈訊號CLKd之脈衝與第一時脈訊號CLKa之脈衝不重疊。此外，第三移位暫存單元21c係受一第四時脈訊號CLKb控制，第四時脈訊號CLKb之脈衝與第一時脈訊號CLKa之脈衝 不重疊，且與第三時脈訊號CLKd之脈衝不重疊。在本實施例中，上述四個時脈訊號之脈衝均不重疊。
與圖2及圖3所示之態樣類同，本實施例之掃描線SL之充電亦可經由電晶體T1(22a)來提供。在階段S5時，第二主節點Nb之訊號之脈衝剛要沿一斜率落下，該斜率係由於電阻-電容效應所產生的時間常數(time constant)而造成。雖然第二主節點Nb之準位高於VGH的時間很短，但掃描訊號Rfa依然可在第一主節點訊號衰退至VGH-Vth之前，經由電晶體T1(22a)而被充電。
另外，本發明之移位暫存單元亦可增加一些元件來達到更高的效能，以下舉例說明之。
如圖7所示，其係顯示一移位暫存單元31a與一補償單元32a。與上述實施例主要不同在於，移位暫存單元31a更包含一第四電晶體T4(31a)、一第五電晶體T5(31a)與一第六電晶體T6(31a)。其中，第四電晶體T4(31a)之閘極、第五電晶體T5(31a)之第一端及第六電晶體T6(31a)之第二端與閘極皆與第一主節點Na耦接。第四電晶體T4(31a)之第一端及第六電晶體之第一端皆與一低準位電壓VGL耦接。第四電晶體T4(31a)之第二端係與掃描線SL、第一電晶體T1(31a)之第一端與電容C耦接。第五電晶體T5(31a)之第二端與閘極係相互耦接。
在本實施例中，第四、第五及第六電晶體係作為放電元件以使掃描線SL放電。藉此，可讓移位暫存單元31a對於雜訊更具有強健性(robustness)。由於本實施例其他技術特徵已於前述實施例詳述，故於此不再贅述。
如圖8所示，與上述實施例主要不同在於，移位暫存單元31a更包含一第七電晶體T7(31a)，第七電晶體T7(31a)之第一端與第一主節點Na耦接，第七電晶體T7(31a)之第二端與閘極係相互耦接。藉由第七電晶體的設置，可使本實施例之移位暫存單元及移位暫存器(包含複數級移位暫存單元)應用於反向掃描(reverse scan)。由於本實施例其他技術特徵已於前述實施例詳述，故於此不再贅述。
綜上所述，本發明之顯示面板中，單級之移位暫存單元係對 應至一補償單元，且移位暫存單元與補償單元位於顯示面板之相對二側，並且移位暫存單元與補償單元分別連接掃描線的兩端，並同時對掃描線之二端進行充電與放電，而能達到補償的功效，使得掃描訊號在經過傳輸之後，仍能保持波形，並縮短掃描訊號之上升邊緣(rising edge)與下降邊緣(falling edge)所需的時間，進而提升顯示效能，例如減少閃爍(flicker)現象。此外，補償單元係由位於與補償單元同側之至少一移位暫存單元之主節點訊號控制，且主節點訊號之高準位電壓高於掃描訊號之高準位電壓，進而能使補償單元高效地補償對應之移位暫存單元。藉由上述移位暫存單元及補償單元，不僅可減輕訊號衰減問題，並可同時讓面板的寬度減小。
以上所述僅為舉例性，而非為限制性者。任何未脫離本發明之精神與範疇，而對其進行之等效修改或變更，均應包含於後附之申請專利範圍中。
21a、21b、21c、21d‧‧‧移位暫存單元
22a、22b、22c‧‧‧補償單元
C‧‧‧電容
CLKa、CLKb、CLKd‧‧‧時脈訊號
Na、Nb、Nc、Nd‧‧‧主節點
Ra、Rb、Rc、Rd、Rfa、Rfb、Rfc‧‧‧掃描訊號
SL‧‧‧掃描線
T1(21a)~T3(21a)、T1(22a)、T2(22a)‧‧‧電晶體
VGL‧‧‧準位
Z‧‧‧阻抗

Claims (10)

  1. 一種顯示面板，包含：複數掃描線；以及一掃描驅動電路，具有複數級串聯之次掃描驅動電路，各級次掃描驅動電路包含一移位暫存單元及一補償單元，同一級該次掃描驅動電路之該移位暫存單元與該補償單元係分別位於該顯示面板之相對兩側；其中，各該等掃描線之二端分別連接同一級該次掃描驅動電路之該移位暫存單元及該補償單元，當位於該顯示面板一側之同一級之該移位暫存單元輸出一掃描訊號至該掃描線之一端時，位於該顯示面板另一側之前一級之該移位暫存單元與後一級之該移位暫存單元會控制該補償單元同步輸出一控制訊號至該掃描線之另一端。
  2. 如申請專利範圍第1項所述之顯示面板，其中該控制訊號係根據一第一時脈訊號產生，相鄰兩級之該移位暫存單元與該補償單元彼此間係交錯設置。
  3. 如申請專利範圍第1項所述之顯示面板，其中該補償單元受前一級該移位暫存單元之一第二主節點之訊號以及下一級該移位暫存單元之一第三主節點之訊號控制，並且該等主節點之訊號之至少其中之一之高準位電壓係高於該掃描訊號之高準位電壓。
  4. 如申請專利範圍第3項所述之顯示面板，其中該補償單元包含二電晶體，該等主節點之訊號分別控制該等電晶體之閘極，各該等電晶體之一第一端與該掃描線耦接，各該等電晶體之一第二端係受該第一時脈訊號控制。
  5. 如申請專利範圍第2項所述之顯示面板，其中該移位暫存單元包含一第一電晶體、一第二電晶體、一第三電晶體、一電容及一第一主節點，該電容之一端係與該第一主節點及該第一電晶體之閘極耦接，該第二電晶體之一第一端與該第三電晶體之一第二端皆與該第一主節點耦接，該第二電晶體之一第二端與該第二電晶體之閘極耦接，該第三電晶體之一第 一端與一低準位電壓耦接，該電容之另一端係與該第一電晶體之一第一端及該掃描線耦接，而該第一電晶體之一第二端係受該第一時脈訊號控制，且該第三電晶體之閘極係受前一級之該移位暫存單元所輸出之一掃描訊號控制，該第三電晶體之閘極係受一第二時脈訊號控制，該第二時脈訊號之脈衝與該第一時脈訊號之脈衝係不重疊，其中該第二電晶體之閘極與第二端係受前一級該移位暫存單元所輸出之一掃描訊號控制。
  6. 如申請專利範圍第3項所述之顯示面板，其中前一級之該移位暫存單元係受一第三時脈訊號控制，該第三時脈訊號之脈衝與該第一時脈訊號之脈衝部分重疊。
  7. 如申請專利範圍第3項所述之顯示面板，其中前一級之該移位暫存單元係受一第三時脈訊號控制，該第三時脈訊號之脈衝與該第一時脈訊號之脈衝不重疊。
  8. 如申請專利範圍第5項所述之顯示面板，其中該移位暫存單元更包含一第四電晶體、一第五電晶體與一第六電晶體，其中該第四電晶體之閘極、該第五電晶體之一第一端及該第六電晶體之一第二端皆與該第一主節點耦接，該第四電晶體之一第一端及該第六電晶體之一第一端皆與一低準位電壓耦接，該第四電晶體之一第二端係與該掃描線耦接，該第五電晶體之一第二端與閘極係相互耦接。
  9. 如申請專利範圍第8項所述之顯示面板，其中該移位暫存單元更包含一第七電晶體，該第七電晶體之第一端與該第一主節點耦接，該第七電晶體之第二端與閘極係相互耦接。
  10. 如申請專利範圍第5項所述之顯示面板，其中該第一主節點之訊號之高準位電壓係高於同一級該移位暫存單元輸出之該掃描訊號之高準位電壓。
TW103103462A 2013-02-07 2014-01-29 顯示面板 TWI520118B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/761,913 US20140218274A1 (en) 2013-02-07 2013-02-07 Display panel

Publications (2)

Publication Number Publication Date
TW201432647A true TW201432647A (zh) 2014-08-16
TWI520118B TWI520118B (zh) 2016-02-01

Family

ID=51258811

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103103462A TWI520118B (zh) 2013-02-07 2014-01-29 顯示面板

Country Status (3)

Country Link
US (1) US20140218274A1 (zh)
CN (1) CN103985340A (zh)
TW (1) TWI520118B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103926772B (zh) * 2013-10-07 2018-01-23 上海天马微电子有限公司 Tft阵列基板、显示面板和显示装置
TWI539435B (zh) * 2014-08-29 2016-06-21 友達光電股份有限公司 驅動電路
KR102555084B1 (ko) 2015-12-30 2023-07-13 엘지디스플레이 주식회사 게이트 구동 모듈 및 게이트 인 패널
US9928809B2 (en) 2016-02-02 2018-03-27 Innolux Corporation Display panel
CN109147711B (zh) * 2018-11-27 2019-02-26 南京中电熊猫平板显示科技有限公司 一种双边驱动栅极扫描电路及显示装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101032945B1 (ko) * 2004-03-12 2011-05-09 삼성전자주식회사 시프트 레지스터 및 이를 포함하는 표시 장치
TW200703195A (en) * 2005-03-22 2007-01-16 Koninkl Philips Electronics Nv A shift register circuit
TWI330820B (en) * 2006-01-26 2010-09-21 Au Optronics Corp Flat panel display and display panel thereof
KR101298094B1 (ko) * 2006-09-25 2013-08-20 삼성디스플레이 주식회사 게이트 구동회로 및 이를 갖는 표시장치
KR101307414B1 (ko) * 2007-04-27 2013-09-12 삼성디스플레이 주식회사 게이트 구동 회로 및 이를 포함하는 액정 표시 장치
CN101408684B (zh) * 2007-10-12 2010-08-25 群康科技(深圳)有限公司 液晶显示装置及其驱动方法
TWI396915B (zh) * 2008-11-14 2013-05-21 Au Optronics Corp 液晶顯示器及其液晶顯示面板
TWI413053B (zh) * 2009-10-09 2013-10-21 Innolux Corp 平面顯示裝置及其驅動方法
JP5839896B2 (ja) * 2010-09-09 2016-01-06 株式会社半導体エネルギー研究所 表示装置
JP6009153B2 (ja) * 2011-10-06 2016-10-19 株式会社ジャパンディスプレイ 表示装置

Also Published As

Publication number Publication date
TWI520118B (zh) 2016-02-01
US20140218274A1 (en) 2014-08-07
CN103985340A (zh) 2014-08-13

Similar Documents

Publication Publication Date Title
CN108319385B (zh) 移位寄存器及具有移位寄存器的触控显示装置
US11087855B2 (en) Shift register unit and driving method, gate drive circuit and display device
US11127478B2 (en) Shift register unit and driving method thereof, gate driving circuit, and display device
EP2544186B1 (en) Bidirectional shifter register and method of driving same
US9449711B2 (en) Shift register circuit and shading waveform generating method
KR101143531B1 (ko) 액정 디스플레이 게이트 구동 장치
US8654055B2 (en) Gate driving circuit and display device having the gate driving circuit
US9384686B2 (en) Shift register, gate driving circuit and repairing method therefor, and display device
US9336720B2 (en) Organic light-emitting diode display panel
JP4876108B2 (ja) 電子回路のブートストラップポイント電圧を低下する方法、及びその方法を用いた装置
TWI537912B (zh) 移位暫存器及使用其之平面顯示器
CN105118463B (zh) 一种goa电路及液晶显示器
US20080211760A1 (en) Liquid Crystal Display and Gate Driving Circuit Thereof
US20150187313A1 (en) Display device and method of initializing gate shift register of the same
EP2341507A1 (en) Shift register circuit, display device and shift register circuit driving method
US20130235026A1 (en) Scanning signal line drive circuit and display device equipped with same
WO2010146738A1 (ja) シフトレジスタおよび表示装置
TWI520118B (zh) 顯示面板
CN105304021A (zh) 移位寄存器电路、栅极驱动电路及显示面板
CN102637401B (zh) 显示驱动电路与应用其的显示面板
US20170287424A1 (en) Shift register unit, gate driving circuit and driving method thereof, and display device
CN107871480B (zh) 栅极驱动电路、电平移位器和显示装置
US20190180671A1 (en) Gate driver circuit
JP2019536109A (ja) 駆動回路及び表示パネル
US8836633B2 (en) Display driving circuit and display panel using the same

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees