TW201430874A - 可變電感結構、製程及耦合方法 - Google Patents

Abstract

本發明提供一種可變電感結構，包含一控制主線圈以及一控制副線圈，控制副線圈與控制主線圈位於相異平面，控制主線圈與控制副線圈互相耦合產生一互感值，控制副線圈更包含複數繞圈及複數電晶體，複數電晶體連接繞圈，電晶體切換開關繞圈，用以啟閉控制主線圈與控制副線圈之互感值，令可變電感結構產生一等效感值。本發明可藉由電晶體切換來細部調整可變電感結構之有效感值。

Description

可變電感結構、製程及耦合方法

本發明為一種可變電感結構，尤其是指一種整合於一晶片且可細調電感值之可變電感結構。

現有晶片內可變電感的設計大多採用微機電方式，其透過材質、形狀及空間上的設計來改變磁耦合量，藉以改變可變電感之感值。V.M.Lubecke等人在“Self-assembling MEMS variable and fixed RF inductors,”IEEE Transactions on Microwave Theory and Techniques,vol.49,no.11,pp.45-50,Nov.2001.中的設計乃是利用微機電製程製作出兩個立體耦合線圈，此兩線圈為不同熱阻金屬所構成，因此在不同溫度下兩線圈的立體夾角可以改變，藉此改變兩線圈的磁耦合量來達到改變感值的目的。

Y.Yokoyama等人在“On-chip variable inductor using microelectromechanical systems technology,”Jpn.J.Appl.Phys.,vol.42,no.4B,pp.2190-2192,Apr.2003.則是於晶片電感的上方另以微機電方式製作一片金屬，由於磁耦合作用可以在上方金屬感應出反向電流迴路以抵銷晶片電感的感值，再藉由微機電方式控制上方金屬片到下方晶 片電感的距離，藉以調整磁耦合量以達到控制電感值之目的。

I.E.Gmati等人在“Fabrication and evaluation of an on-chip liquid micro-variable inductor,”J.Micromech.Microeng.,vol.21,no.2,pp.1-9,Feb.2011.中則是在雙金屬所構成的迴圈中，另製作可以灌入液體的通道，藉由注入液體的量及位置可以改變雙金屬迴圈結構中內存的磁能，進而改變電感值。

但前述幾種使用微機電的方式除了需要後製程額外的成本外，這些晶片本體以外的微機電結構也不利於封裝使用。例如需要額外立體空間或注入液體等，這使得這些微機電方式製成之可變電感不利於和其他半導體製程電路整合。

此外，如不使用微機電製程而改變電感之感值，一般利用電晶體作為開關之方式，切換電感的串聯或並聯，達到改變電感之感值變化的目的，如此雖然可達到感值變化，但是可切換的感值差通常較大且較無法連續性變化，而且需要耗用多顆電感的面積。

另一方面藉由改變磁耦合量來改變電感之感值亦是其中一種方法，以下介紹電感的互感原理。考慮兩個相鄰之封閉迴路C₁及封閉迴路C₂，其封閉迴路包圍面積分別為S₁及S₂。油法拉第感應定律所知，封閉迴路C₁內有一時變電流I₁，而其所產生之磁場B₁也會隨時間改變，若B₁貫穿封閉迴路C₂的交換磁通量Φ₁₂有時變率，則在封 閉迴路C₂上會產生感應電動勢。雖然說明中以兩閉合迴路為例，然而即使不存在有金屬迴路，只要有時變之磁通量Φ₁₂，則此感應電動勢必然存在。再經由畢奧沙瓦定律，磁場B₁正比於時變電流I₁，因此磁通量Φ₁₂正比於時變電流I₁，又若封閉迴路C₂共有N匝，則磁通匝連數(flux linkage)Λ₁₂=N₂Φ₁₂=N₂L₁₂I₁，其中L₁₂為比例常數，其為封閉迴路C₁及封閉迴路C₂間之互感(mutual inductance)，單位為亨利(henry，H)。注意封閉迴路C₁及封閉迴路C₂上之電流皆為時變參數，因此上述公式只適用於線性介質。更廣義之定義為(1-1)式，

而封閉迴路C₁本身具有自感(self-inductance)，其自感定義為每單位電流在封閉迴路上產生之磁通匝連數，廣義之公式為(1-1)式，

此外，封閉迴路的自感除了和組成的各導體之幾何形狀及排列有關外，亦與介質的導磁係數有關。由克希荷夫電壓定律可知沿著磁路的一個封閉迴路，其電流與線圈匝數的乘積之代數和將等於磁阻與磁通量的乘積之代數和，因此可推得一變壓器之主線圈與副線圈之磁通匝連數分別為： 而根據法拉第定律： 將(1-3)式帶入(1-4)式，可得： 其中電壓器之主線圈自感，副線圈自感，主副線圈間的互感為L ₁₂=μSN ₁ N ₂/l，因此可得，然而考慮磁通量，將公式修正為，其中k為耦合係數(coefficient of coupling)。

Murat Demirkan等人於“11.8GHz CMOS VCO with 62% tuning range using switched,”Proc.of IEEE Radio Frequency Integrated Circuits Symposium,pp.401-404,2007.中則藉電晶體開關切換線圈改變磁耦合量。其利用法拉第定理作用，副線圈因而感應出和主線圈上方向相反之電流，從而抵銷主線圈之感值。然而，上述切換電晶體之 方式，可切換的感值差通常較大且較無法連續性變化。

Marcel Kossel等人於“Switched inductor with wide tuning range and small inductance step sizes,” IEEE Microwave and Wireless Components Letters,vol.19,no.8,pp.515-517,Aug.2009.則Murat Demirkan等人耦合線圈的作法，但輔以均與主電感線圈於同層金屬，藉此可提供較小感值切換之其他次線圈。不過這些同層金屬的次線圈可達成之感值切換率極小；雖可搭配切換主線圈，但是感值粗切和細切仍有很大的值隙無法連續切換。

本發明人研究出一種整合於一晶片之可變電感結構，其不需額外利用微機電製程之方式，便可達到連續性細調電感值之功效。

本發明之一結構態樣之一實施方式是在提供一種可變電感結構，包含一控制主線圈以及一控制副線圈，控制副線圈與控制主線圈位於相異平面，控制主線圈與控制副線圈互相耦合產生一互感值，其中控制副線圈包含複數繞圈及複數電晶體，電晶體連接繞圈，且電晶體切換開關繞圈，用以啟閉控制主線圈與控制副線圈之互感值，令可變電感結構產生一等效感值。

上述控制主線圈具有一自感值，各電晶體導通時，可變電感結構之等效感值低於控制主線圈之自感值，各電晶體不導通時，可變電感結構之等效感值等於控制主線圈之自感值。

依據本發明一實施例，上述控制主線圈於控制副線圈投射一面積，繞圈之數量為四，電晶體之數量為四，其中繞圈及電晶體分別構成一第一耦合線圈、一第二耦合線圈、一第三耦合線圈及一第四耦合線圈，且第二耦合副線圈、第三耦合副線圈及第四耦合副線圈分別佔控制主線圈於控制副線圈投射面積四分之一。且繞圈係位於相異金屬層，金屬層之數量增加，可變電感結構之等效感值降低。金屬層之數量可為二，使繞圈之匝數為二。上述之控制副線圈用以作為可變電感結構之圖樣接地(pattern grounded)。

上述控制主線圈具有一自感值，各電晶體導通時，控制主線圈之自感值降低。

依據本發明另一實施例，上述控制主線圈更包含複數繞圈及複數電晶體，複數電晶體連接繞圈，電晶體切換開關繞圈。其中控制主線圈之繞圈係可位於同一金屬層，控制主線圈之繞圈係亦可位於相異金屬層。上述之電晶體可為N型。控制主線圈可呈圓形、矩形、六角形、八角形或其他幾何形狀。控制主線圈及控制副線圈係位於同一晶片，晶片係可利用一CMOS製程、一SiGe BiCMOS製程、一GaAs製程或一InP製程製作，控制主線圈係位於各製程之最上層金屬層，控制副線圈係位於各製程之最下層金屬層。

如此一來，控制主線圈係改變繞線方式改變自感值，而控制副線圈係切換電晶體改變互感值，藉此產生可變電感結構之等效感值。

本發明之一結構態樣之另一實施方式是在提供一種可變電感結構，包含一控制主線圈以及一控制副線圈，控制主線圈具有一自感值，控制主線圈包含一第一線圈、一內線圈、一外線圈、一第一電晶體及一第二電晶體。內線圈位於第一線圈內。外線圈位於第一線圈外。第一電晶體連接第一線圈及內線圈，第一電晶體用以切換開關第一線圈及內線圈。第二電晶體連接第一線圈及外線圈，第二電晶體用以切換開關第一線圈及外線圈；控制副線圈位於基板及控制主線圈間，控制主線圈與控制副線圈互相耦合產生一互感值，控制副線圈包含一第二線圈、一第三電晶體、一第三線圈、一第四電晶體、一第四線圈、一第五電晶體、一第五線圈及一第六電晶體。第三電晶體連接第二線圈且切換開關第二線圈。第四電晶體連接第三線圈且切換開關第三線圈。第五電晶體連接第四線圈且切換開關第四線圈。第六電晶體連接第五線圈且切換開關第五線圈。其中第一電晶體及第二電晶體切換開關第一線圈、內線圈及外線圈，用以改變控制主線圈之自感值，第三電晶體、第四電晶體、第五電晶體及第六電晶體切換開關第二線圈、第三線圈、第四線圈及第五線圈，用以啟閉控制主線圈與控制副線圈之互感值，藉此令可變電感結構產生一等效感值。

上述第一電晶體或第二電晶體導通時，控制主線圈之自感值降低。第三電晶體、第四電晶體、第五電晶體及第六電晶體導通時，可變電感結構之等效感值低於控 制主線圈之自感值，第三電晶體、第四電晶體、第五電晶體及第六電晶體不導通時，可變電感結構之等效感值等於控制主線圈之自感值。

依據本發明又一實施例，上述第一線圈於控制副線圈投射一面積，第二線圈、第三線圈、第四線圈及第五線圈分別佔據第一線圈於控制副線圈投射面積之四分之一。且第二線圈、第三線圈及第四線圈係位於相異二金屬層，第五線圈係位於其中一金屬層，且第五線圈位於之金屬層係用以作為可變電感結構之圖樣接地。第一線圈、內線圈及外線圈係可位於同一金屬層或位於相異金屬層。上述第一電晶體、第二電晶體、第三電晶體、第四電晶體、第五電晶體及第二電晶體為N型。第一線圈、內線圈及外線圈呈圓形、矩形、六角形、八角形或其他幾何形。控制副線圈垂直位於控制主線圈之下方。控制主線圈及控制副線圈係位於同一晶片，晶片係可利用CMOS製程、SiGeBiCMOS製程、GaAs製程或InP製程製作，控制主線圈係位於各製程之最上層金屬層，控制副線圈係位於各製程之最下層金屬層。

本發明之一方法態樣之一實施方式是在提供一種可變電感結構之製程，其步驟包含：於一基板上沉積複數金屬層；依序印刷一控制副線圈及一控制主線圈，其中控制副線圈係靠近基板之金屬層，控制主線圈係遠離基板之金屬層；形成複數電晶體，分別連接控制主線圈及控制副線圈，用以切換開關控制主線圈及控制副線圈；以及 穿孔連接各金屬層。

依據本發明再一實施例，上述可變電感結構係可利用一CMOS製程、一SiGe BiCMOS製程、一GaAs製程或一InP製程製作。電晶體用以控制控制主線圈之一自感值及控制主線圈耦合控制副線圈之一互感值，藉此產生可變電感結構之一等效感值。控制副線圈係靠近基板之金屬層係用以作為可變電感結構之圖樣接地。控制主線圈於控制副線圈投射一面積，此面積完全重疊控制副線圈。

本發明之一方法態樣之又一實施方式是在提供一種可變電感結構之耦合方法，其步驟包含：提供一晶片式電感，晶片式電感包含一控制主線圈、一控制副線圈及複數電晶體；利用電晶體開關控制主線圈；開關電晶體時，改變控制主線圈之電流路徑產生一自感值；利用電晶體開關控制副線圈；以及導通電晶體時，控制主線圈耦合控制副線圈產生一互感值。

依據本發明又一實施例，其中開關電晶體時，改變控制主線圈之電流路徑產生一自感值之步驟更包含：導通電晶體時，自感值降低；及關閉電晶體時，自感值降低。上述之步驟更包含不導通電晶體時，可變電感結構之一等效電感等於自感值。且控制主線圈於控制副線圈投射一面積，此面積完全重疊控制副線圈。其中更包含各電晶體導通時，使可變電感結構之一等效感值降低。

本發明之可變電感結構是建立於互感的原理，並結合電晶體切換控制主線圈及控制副線圈之互感， 藉此改變可變電感結構之有效感值。此外，本發明之可變電感結構製作於同一晶片上，不必額外使用微機電製程製作可變電感，減少多餘的成本且降低封裝的困難性。

100‧‧‧可變電感結構

110‧‧‧控制主線圈

111‧‧‧第一線圈

112‧‧‧內線圈

113‧‧‧外線圈

114‧‧‧第一電晶體

115‧‧‧第二電晶體

120‧‧‧控制副線圈

121‧‧‧第二線圈

122‧‧‧第三電晶體

123‧‧‧第三線圈

124‧‧‧第四電晶體

125‧‧‧第四線圈

126‧‧‧第五電晶體

127‧‧‧第五線圈

128‧‧‧第六電晶體

M₁‧‧‧金屬層

M₂‧‧‧金屬層

M_N-1‧‧‧金屬層

M_N‧‧‧金屬層

V₁₂‧‧‧穿孔通道

I‧‧‧時變電流

B‧‧‧時變磁場

I’‧‧‧感應電流

I”‧‧‧感應電流

第1圖係繪示依照本發明一實施方式的一種可變電感結構之結構示意圖。

第2圖係繪示依照本發明一實施方式的一種可變電感結構之製程示意圖。

第3A圖係繪示依照本發明另一實施方式的一種可變電感結構100之控制主線圈之結構示意圖。

第3B圖係繪示依照本發明另一實施方式的一種可變電感結構100之控制副線圈之結構示意圖。

第4A圖係繪示依照本發明再一實施方式的一種可變電感結構100之控制主線圈之結構示意圖。

第4B圖係繪示依照本發明再一實施方式的一種可變電感結構100之控制副線圈之結構示意圖。

第5A圖係繪示依照本發明一實施方式的一種可變電感結構之控制主線圈之作動示意圖。

第5B圖係繪示依照本發明一實施方式的一種可變電感結構之控制主線圈之作動示意圖。

第5C圖係繪示依照本發明一實施方式的一種可變電感結構之控制主線圈之作動示意圖

第6A圖係繪示依照本發明另一實施方式的一種可變電感結 構之控制主線圈之作動示意圖。

第6B圖係繪示依照本發明另一實施方式的一種可變電感結構之控制主線圈之作動示意圖。

第6C圖係繪示依照本發明另一實施方式的一種可變電感結構之控制主線圈之作動示意圖。

第7圖係繪示依照本發明一實施方式的一種可變電感結構之作動示意圖。

第8圖係繪示依照本發明一實施方式的一種可變電感結構之作動示意圖。

第9圖係繪示依照本發明一實施方式的一種可變電感結構對應表一之八種切換感值模擬圖。

第10圖係繪示依照本發明一實施方式的一種可變電感結構對應表一之八種切換感值模擬圖。

第11圖係繪示依照本發明一實施方式的一種可變電感結構對應表一之八種切換感值模擬圖。

第12圖係繪示依照本發明一實施方式的一種可變電感結構對應表一之八種切換感值模擬圖。

第13圖係繪示依照本發明一實施方式的一種可變電感結構對應表一之八種切換Q值模擬圖。

第14圖係繪示依照本發明一實施方式的一種可變電感結構對應表一之八種切換Q值模擬圖。

第15圖係繪示依照本發明一實施方式的一種可變電感結構對應表一之八種切換Q值模擬圖。

第16圖係繪示依照本發明一實施方式的一種可變電感結構 對應表一之八種切換Q值模擬圖。

請參照第1圖及第2圖，其係繪示依照本發明一實施方式的一種可變電感結構之結構示意圖及製程示意圖。可變電感結構100位於一基板上(未圖示)，可變電感結構100包含一控制主線圈110以及一控制副線圈120，由之前的敘述得知控制主線圈110通電後將具有一自感值。控制主線圈110包含一第一線圈111、一內線圈112、一外線圈113、一第一電晶體114及一第二電晶體115。內線圈112位於第一線圈111內。外線圈113位於第一線圈111外。第一電晶體114連接第一線圈111及內線圈112，第一電晶體114用以切換開關第一線圈111及內線圈112。第二電晶體115連接第一線圈111及外線圈113，第二電晶體115用以切換開關第一線圈111及外線圈113。

控制副線圈120位於基板(未圖示)及控制主線圈110間，且控制副線圈120垂直位於控制主線圈110之下方。控制主線圈110與控制副線圈120互相耦合將產生一互感值，控制副線圈120包含一第二線圈121、一第三電晶體122、一第三線圈123、一第四電晶體124、一第四線圈125、一第五電晶體126、一第五線圈127及一第六電晶體128。第三電晶體122連接第二線圈121且切換開關第二線圈122。第四電晶體124連接第三線圈123且切換開關第三線圈123。第五電晶體126連接第四線圈125且切換開關第四線圈125。第六電晶體128連接第五線圈127且切換開 關第五線圈127。其中第一電晶體114及第二電晶體115切換開關第一線圈111、內線圈112及外線圈113，用以改變控制主線圈110之自感值，第三電晶體122、第四電晶體124、第五電晶體126及第六電晶體128切換開關第二線圈121、第三線圈123、第四線圈125及第五線圈127，用以啟閉控制主線圈110與控制副線圈120之互感值，藉此令可變電感結構110產生一等效感值。其中第一線圈111於控制副線圈120之投射面積，完全與控制副線圈120涵蓋面積重疊，且第二線圈121、第三線圈123、第四線圈125及第五線圈127分別佔據第一線圈111於控制副線圈120投射面積之四分之一。

此外，第一線圈111、內線圈112、外線圈113、第二線圈121、第三線圈123及第四線圈125不限定位於同一金屬層或位於相異金屬層，隨使用者之需求可改變控制第一線圈111、內線圈112、外線圈113、第二線圈121、第三線圈123及第四線圈125位於不同金屬層。由第2圖可得知本實施方式中，控制主線圈110之第一線圈111、內線圈112及外線圈113係位於同一金屬層，即金屬層M_N(如第2圖)，當然也可位於相異金屬層，即金屬層M_N-1及金屬層M_N。且控制副線圈120之第二線圈121、第三線圈123及第四線圈125係由位於相異二金屬層，即金屬層M₁及金屬層M₂(如第2圖)，而金屬層M₁及M₂藉由穿孔通道V₁₂連接，代表第二線圈121、第三線圈123及第四線圈125之匝數為二，第五線圈127位於金屬層M₁，因此，第五線 圈127之匝數僅為一，且第五線圈127之金屬層M₁係用以作為可變電感結構100之圖樣接地。圖中係以不同材質線標註各金屬層。

請參照第3A圖、第3B圖、第4A圖及第4B圖，其係繪示依照本發明另一及再一實施方式的一種可變電感結構100之控制主線圈110與控制副線圈120結構示意圖，第一線圈111、內線圈112及外線圈113形成之控制主線圈110與對應的控制副線圈120不限定呈矩形，也可以是圓形、六角形或八角形之任一幾何形。控制主線圈110與控制副線圈120所構成之可變電感結構100係為一晶片電感，此晶片電感係可利用CMOS製程、SiGe BiCMOS製程、GaAs製程或InP製程製作。

請同時參照第5A圖、第5B圖、第5C圖、第6A圖、第6B圖及第6C圖，其係繪示依照本發明一實施方式的一種可變電感結構100之控制主線圈110之作動示意圖及另一實施方式的控制主線圈110之作動示意圖。當第一電晶體114及第二電晶體115皆不導通時，電流將分布於第一線圈111中間；第一電晶體114導通時，第一線圈111與內線圈112會有同向的電流，其產生鄰近效應(proximity effect)，因此產生電流排斥，電流流過內線圈112得到較小之等效感值；第一電晶體114導通時，第一線圈111中的電流主要分布於較靠內圈之部分，因此等效感值也會降低。然而第5A圖、第5B圖及第5C圖中，控制主線圈110的第一線圈111、內線圈112、外線圈113、第一電 晶體114及第二電晶體115放置的相對位置，導致控制主線圈110所看入的阻抗與感值不對稱，因此，改變控制主線圈110的第一線圈111、內線圈112、外線圈113、第一電晶體114及第二電晶體115放置的相對位置如第6A圖、第6B圖及第6C圖所示，使阻抗與感值對稱。此外，第一線圈111、內線圈112及外線圈113的尺寸是以達成可以銜接控制副線圈120所切換的有效感值為主要考量。

考慮可變電感結構100之控制副線圈120，請同時參照第1圖、第7圖及第8圖，其係繪示依照可變電感結構100之控制副線圈120之作動示意圖。假設控制主線圈110之第一線圈111有一時變電流I，時變電流I建立一時變磁場B，且控制主線圈110有一感值L，時變磁場B將引起控制副線圈120之感應電動勢，而控制副線圈120若為開路，則不會有感應電流產生。

以下說明為僅控制副線圈120之第六電晶體128導通時情況(如第7圖)，第五線圈127將產生反相的感應電流I’，此反相的感應電流I’抵銷時變磁場B，且控制主線圈110之第一線圈111與控制副線圈120之第五線圈127互感值為M₁，導致可變電感結構100之等效感值下降為L-M₁，其中互感值M₁相關於控制主線圈110之第一線圈111與控制副線圈120之第五線圈127之重疊面積。

接著說明為僅控制副線圈120之第四電晶體124導通時情況(如第8圖)，第三線圈123將產生反相的感應電流I”，此反相的感應電流I”抵銷時變磁場B，且控制 主線圈110之第一線圈111與控制副線圈120之第三線圈123互感值為M₂，導致可變電感結構100之等效感值下降為L-M₂，然而上述提到第三線圈123之匝數為二，故M2=2M1，等效感值為L-M₂=L-2M₁。第二線圈121及第四線圈125皆為匝數兩圈，故第三電晶體122及第五電晶體126導通時情況與第四電晶體124導通時相同，在此不再詳加贅述。表1為切換第三電晶體122、第四電晶體124、第五電晶體126及第六電晶體128之對應感應圈數。

請參照第9圖至第16圖，其係繪示依照本發明一實施方式的一種可變電感結構之模擬圖。其係使用第6A圖至第6C圖之控制主線圈110結構，控制副線圈120之結構則不變。可變電感結構之模擬使用模擬器ADSMomentum來進行模擬，其中第9圖至第12圖為可變電感結構之感值模擬，其模擬公式為L=Im(Z _in )/，其中Im為取其虛數，ω為角頻率。第13圖至第16圖為可變電感結構之理想因子(Q值)模擬，其模擬公式為Q=Im(Z _in )/Re(Z _in )，其中Re為取其實數，Q值愈大則愈接近理想電感。其中各圖式中標示之m1和m2係於5GHz時對應之感值或Q值。

第9圖係繪示第一電晶體與第二電晶體皆不導通時，對應表一之八種切換感值模擬圖。於大約1Gz時，控制主線圈與控制副線圈產生互感作用，控制副線圈之自振頻率約為11GHz，表一之最後兩種切換自振頻率約為14GHz，而自振頻率5GHz時的可變電感結構之感值約為403pH至559pH，自振頻率11GHz時的可變電感結構之感值則約為500pH至1040pH。

第10圖係繪示第一電晶體不導通與第二電晶體導通時，對應表一之八種切換感值模擬圖。於大約1Gz時，控制主線圈與控制副線圈產生互感作用，控制副線圈之自振頻率約為11GHz，表一之最後兩種切換自振頻率約為13GHz，而自振頻率5GHz時的可變電感結構之感值約為372pH至526pH，自振頻率10GHz時的可變電感結構之感值則約為410pH至950pH。

第11圖係繪示第一電晶體導通與第二電晶體不導通時，對應表一之八種切換感值模擬圖。於大約1Gz時，控制主線圈與控制副線圈產生互感作用，控制副線圈之自振頻率約為12GHz，表一之最後兩種切換自振頻率約為15GHz，而自振頻率5GHz時的可變電感結構之感值約為301pH至395pH，自振頻率11GHz時的可變電感結構之感值則約為340pH至600pH。

第12圖係繪示第一電晶體與第二電晶體皆導通時，對應表一之八種切換感值模擬圖。於大約1Gz時，控制主線圈與控制副線圈產生互感作用，控制副線圈之自振頻率約為11GHz，表一之最後兩種切換自振頻率約為13GHz，而自振頻率5GHz時的可變電感結構之感值約為286pH至382pH，自振頻率11GHz時的可變電感結構之感值則約為310pH至570pH。

第13圖係繪示第一電晶體與第二電晶體皆不導通時，對應表一之八種切換Q值模擬圖。其Q值之最大值在自振頻率4GHz至5GHz時，其值約為3.2至7.8。

第14圖係繪示第一電晶體不導通與第二電晶體導通時，對應表一之八種切換Q值模擬圖。其Q值之最大值在自振頻率4GHz至5GHz時，其值約為2.9至7.1。

第15圖係繪示第一電晶體導通與第二電晶體不導通時，對應表一之八種切換Q值模擬圖。其Q值之最大值在自振頻率7GHz至8GHz時，其值約為2.5至3.9。

第16圖係繪示第一電晶體與第二電晶體皆導 通時，對應表一之八種切換Q值模擬圖。其Q值之最大值在自振頻率7GHz至8GHz時，其值約為2.4至3.9。

由上述本發明實施方式可知，應用本發明具有下列優點：

1.本發明利用晶片電感上之圖樣皆地金屬層作為可變電感結構之控制副線圈，與晶片電感上之上層金屬層可變電感結構之控制主線圈，藉由控制主線圈耦合控制副線圈及切換電晶體之方式達到大範圍且近似連續之切換感值率。

2.此外，由於控制副線圈於晶片內位置與控制主線圈重疊，如此可極大化可切換之感值。

3.再者，控制副線圈之線圈匝數藉由相異金屬層可以繞成N圈，進而增加可切換之感值。

4.本發明不需額外之微機電製程，藉此減少額外的製程及封裝成本且利於與電路整合。

雖然本發明已以實施方式揭露如上，然其並非用以限定本發明，任何熟習此技藝者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。

100‧‧‧可變電感結構

110‧‧‧控制主線圈

111‧‧‧第一線圈

112‧‧‧內線圈

113‧‧‧外線圈

114‧‧‧第一電晶體

115‧‧‧第二電晶體

120‧‧‧控制副線圈

121‧‧‧第二線圈

122‧‧‧第三電晶體

123‧‧‧第三線圈

124‧‧‧第四電晶體

125‧‧‧第四線圈

126‧‧‧第五電晶體

127‧‧‧第五線圈

128‧‧‧第六電晶體

Claims (39)

1. 一種可變電感結構，包含：一控制主線圈；以及一控制副線圈，與該控制主線圈位於相異平面，該控制主線圈與該控制副線圈互相耦合產生一互感值，該控制副線圈包含：複數繞圈；及複數電晶體，連接該些繞圈，該些電晶體切換開關該些繞圈，用以啟閉該控制主線圈與該控制副線圈之該互感值，令該可變電感結構產生一等效感值。
2. 如請求項1之可變電感結構，其中該控制主線圈於該控制副線圈投射一面積，該些繞圈之數量為四，該些電晶體之數量為四，其中各該繞圈及各該電晶體分別構成一第一耦合線圈、一第二耦合線圈、一第三耦合線圈及一第四耦合線圈，且該第二耦合副線圈、該第三耦合副線圈及該第四耦合副線圈分別佔該面積四分之一。
3. 如請求項2之可變電感結構，其中該些繞圈係位於相異金屬層。
4. 如請求項3之可變電感結構，其中該些金屬層之數量增加，該等效感值降低。
5. 如請求項1之可變電感結構，其中該控制副線圈用以作為 該可變電感結構之圖樣接地。
6. 如請求項1之可變電感結構，其中該控制主線圈更包含：複數繞圈；及複數電晶體，連接該些繞圈，該些電晶體切換開關該些繞圈。
7. 如請求項6之可變電感結構，其中該控制主線圈之該些繞圈係位於同一金屬層。
8. 如請求項6之可變電感結構，其中該控制主線圈之該些繞圈係位於相異金屬層。
9. 如請求項6之可變電感結構，其中該控制主線圈之該些電晶體為N型。
10. 如請求項6之可變電感結構，其中該控制副線圈之該些電晶體為N型。
11. 如請求項6之可變電感結構，其中該控制主線圈呈一幾何形。
12. 如請求項11之可變電感結構，其中該控制主線圈呈圓形、矩形、六角形或八角形。
13. 如請求項1之可變電感結構，其中該控制副線圈垂直位於該控制主線圈之下方。
14. 如請求項1之可變電感結構，其中該控制主線圈及該控制副線圈係位於同一晶片。
15. 如請求項14之可變電感結構，其中該晶片係利用一CMOS製程、一SiGe BiCMOS製程、一GaAs製程或一InP製程製作。
16. 如請求項15之可變電感結構，其中該控制主線圈係位於各該製程之最上層金屬層，該控制副線圈係位於各該製程之最下層金屬層。
17. 一種可變電感結構，位於一基板上，包含：一控制主線圈，該控制主線圈具有一自感值，該控制主線圈包含：一第一線圈；一內線圈，位於該第一線圈內；一外線圈，位於該第一線圈外；一第一電晶體，連接該第一線圈及該內線圈，該第一電晶體用以切換開關該第一線圈及該內線圈；及一第二電晶體，連接該第一線圈及該外線圈，該第二電晶體用以切換開關該第一線圈及該外線圈；以及 一控制副線圈，位於該基板及該控制主線圈間，該控制主線圈與該控制副線圈互相耦合產生一互感值，該控制副線圈包含：一第二線圈；一第三電晶體，連接該第二線圈且切換開關該第二線圈；一第三線圈；一第四電晶體，連接該第三線圈且切換開關該第三線圈；一第四線圈；一第五電晶體，連接該第四線圈且切換開關該第四線圈；一第五線圈；及一第六電晶體，連接該第五線圈且切換開關該第五線圈；其中該第一電晶體及該第二電晶體切換開關該第一線圈、該內線圈及該外線圈，用以改變該控制主線圈之該自感值，該第三電晶體、該第四電晶體、該第五電晶體及該第六電晶體切換開關該第二線圈、該第三線圈、該第四線圈及該第五線圈，用以啟閉該控制主線圈與該控制副線圈之該互感值，藉此令該可變電感結構產生一等效感值。
18. 如請求項17之可變電感結構，其中該第一線圈於該控制副線圈投射一面積，該第二線圈、該第三線圈、該第四線圈及該第五線圈分別佔據該面積之四分之一。
19. 如請求項17之可變電感結構，其中該第二線圈、該第三線圈及該第四線圈係位於相異二金屬層，該第五線圈係位於其中一該金屬層。
20. 如請求項18之可變電感結構，其中該第五線圈位於之該金屬層係用以作為該可變電感結構之圖樣接地。
21. 如請求項17之可變電感結構，其中該第一線圈、該內線圈及該外線圈係位於同一金屬層。
22. 如請求項17之可變電感結構，其中該第一線圈、該內線圈及該外線圈係位於相異金屬層。
23. 如請求項17之可變電感結構，其中該第一電晶體、該第二電晶體、該第三電晶體、該第四電晶體、該第五電晶體及該第二電晶體為N型。
24. 如請求項17之可變電感結構，其中該第一線圈、該內線圈及外線圈呈一幾何形。
25. 如請求項24之可變電感結構，其中該第一線圈、該內線圈及外線圈呈圓形、矩形、六角形或八角形。
26. 如請求項17之可變電感結構，其中該控制副線圈垂直位於該控制主線圈之下方。
27. 如請求項17之可變電感結構，其中該控制主線圈及該控 制副線圈係位於同一晶片。
28. 如請求項27之可變電感結構，其中該晶片係利用一CMOS製程、一SiGe BiCMOS製程、一GaAs製程或一InP製程製作。
29. 如請求項17之可變電感結構，其中該控制主線圈係位於該基板之最上層金屬層，該控制副線圈係位於該基板之最下層金屬層。
30. 一種可變電感結構之製程，包含：於一基板上沉積複數金屬層；依序印刷一控制副線圈及一控制主線圈，其中該控制副線圈係靠近該基板之該些金屬層，該控制主線圈係遠離該基板之該些金屬層；形成複數電晶體，分別連接該控制主線圈及該控制副線圈，用以切換開關該控制主線圈及該控制副線圈；以及穿孔連接各該金屬層。
31. 如請求項30之製程，其中該可變電感結構係利用CMOS製程、SiGe BiCMOS製程、GaAs製程或InP製程製作。
32. 如請求項30之製程，其中該些電晶體用以控制該控制主線圈之一自感值及該控制主線圈耦合該控制副線圈之一互感值， 藉此產生該可變電感結構之一等效感值。
33. 如請求項30之製程，其中該控制副線圈係靠近該基板之該些金屬層係用以作為該可變電感結構之圖樣接地。
34. 如請求項30之製程，其中該控制主線圈於該控制副線圈投射一面積，該面積完全重疊該控制副線圈。
35. 一種可變電感結構之耦合方法，包含：提供一晶片式電感，該晶片式電感包含一控制主線圈、一控制副線圈及複數電晶體；利用該些電晶體開關該控制主線圈；開關該些電晶體時，改變該控制主線圈之電流路徑產生一自感值；利用該些電晶體開關該控制副線圈；以及導通該些電晶體時，該控制主線圈耦合該控制副線圈產生一互感值。
36. 如請求項35之耦合方法，其中開關該些電晶體時，改變該控制主線圈之電流路徑產生一自感值之步驟更包含：導通該些電晶體時，該自感值降低；及關閉該些電晶體時，該自感值降低。
37. 如請求項35之耦合方法，其中更包含不導通該些電晶體 時，該可變電感結構之一等效電感等於該自感值。
38. 如請求項35之耦合方法，其中該控制主線圈於該控制副線圈投射一面積，該面積完全重疊該控制副線圈。
39. 如請求項35之耦合方法，其中更包含各該電晶體導通時，使該可變電感結構之一等效感值降低。