TW201415637A - 形成多晶矽薄膜之方法以及形成薄膜電晶體之方法 - Google Patents

Abstract

一種形成多晶矽薄膜之方法包括下列步驟。首先，提供一基板。然後，進行一加熱處理。接著，進行一矽薄膜沉積製程，以直接於基板之上表面上形成一多晶矽薄膜。一種形成薄膜電晶體之方法包括下列步驟。首先，提供基板。然後，進行加熱處理。接著，進行矽薄膜沉積製程，以直接於基板之上表面上形成多晶矽薄膜。然後，對多晶矽薄膜進行一第一圖案化製程，用以形成一半導體圖案。之後，形成一閘極電極、一閘極介電層、一源極電極以及一汲極電極。

Description

形成多晶矽薄膜之方法以及形成薄膜電晶體之方法

本發明係關於一種形成多晶矽薄膜之方法以及一種形成薄膜電晶體之方法，尤指一種直接於基板上形成多晶矽薄膜而不需於成膜後再經由雷射退火(laser annealing)形成結晶化之形成多晶矽薄膜的方法以及利用此多晶矽薄膜形成薄膜電晶體之方法。

近年來，各種平面顯示器之應用發展迅速，各類生活用品例如電視、行動電話、汽機車、甚至是冰箱，都可見與平面顯示器互相結合之應用。而薄膜電晶體(thin film transistor,TFT)係一種廣泛應用於平面顯示器技術之半導體元件，例如應用在液晶顯示器(liquid crystal display,LCD)、有機發光二極體(organic light emitting diode,OLED)顯示器及電子紙(electronic paper,E-paper)等顯示器中。

目前顯示器業界使用之薄膜電晶體主要包括有非晶矽薄膜電晶體(amorphous silicon TFT,a-Si TFT)與多晶矽薄膜電晶體(poly silicon TFT)。其中非晶矽薄膜電晶體由於具有製程技術成熟以及良率高之優點，目前仍是顯示器業界中的主流。但非晶矽薄膜電晶體受到非晶矽半導體材料本身特性的影響，使其電子遷移率(mobility)無法大幅且有效地藉由製程或元件設計的調整來改善，故無法滿足更高規格顯示器的需求。多晶矽薄膜電晶體受惠於其多晶矽材料的 特性，於電子遷移率上有大幅的改善。一般多晶矽薄膜的製作方式係先形成非晶矽薄膜後再經由高溫或高能量的處理例如雷射退火處理來使非晶矽薄膜結晶化而獲得多晶矽薄膜。然而，成膜後再結晶化的處理不僅造成製程時間增加、成本上升以及影響整體生產效率，更有於大尺寸基板製程時成膜均勻性不佳等問題而造成產品應用上受到了限制。

本發明之主要目的之一在於提供一種形成多晶矽薄膜之方法以及一種形成薄膜電晶體之方法，藉由對基板加熱至可生成多晶矽薄膜之溫度，同時對基板進行矽薄膜沉積製程，以於基板上直接形成多晶矽薄膜，並利用此多晶矽薄膜形成一薄膜電晶體。

為達上述目的，本發明之一較佳實施例提供一種形成多晶矽薄膜之方法，此方法包括下列步驟。首先，提供一基板。然後，進行一加熱處理。接著，進行一矽薄膜沉積製程，以直接於基板之一上表面上形成一多晶矽薄膜。

為達上述目的，本發明之一較佳實施例提供一種形成多晶矽薄膜之方法，此方法包括下列步驟。首先，提供一基板。基板包括一基板本體以及一晶格匹配層，且晶格匹配層係設置於基板本體上。然後，進行一加熱處理。接著，進行一矽薄膜沉積製程，以直接於基板之一上表面上形成一多晶矽薄膜。

為達上述目的，本發明之一較佳實施例提供一種形成薄膜電晶體之方法，此方法包括下列步驟。首先，提供一基板。然後，進行一加熱處理。接著，進行一矽薄膜沉積製程，以直接於基板之一上表面上形成一多晶矽薄膜。對多晶矽薄膜進行一第一圖案化製程，用以形成一半導體圖案。形成一閘極電極、一閘極介電層、一源極電極以及一汲極電極。

請參考第1圖與第2圖。第1圖與第2圖繪示了本發明第一較佳實施例之形成多晶矽薄膜之方法示意圖。其中第1圖為一流程圖。為了方便說明，本發明之各圖式僅為示意以更容易了解本發明，其詳細的比例可依照設計的需求進行調整。如第1圖與第2圖所示，本發明之第一較佳實施例提供一種形成多晶矽薄膜之方法，此方法包括下列步驟。首先，進行步驟S110，提供一基板110，基板110具有一上表面110A以及一下表面110B。此外，本實施例之基板110較佳可包括一基板本體110M。基板本體110M較佳可包括玻璃基板本體、陶瓷基板本體或其他適合材料所形成之基板本體。然後，進行步驟S120，進行一加熱處理。本實施例之加熱處理包括利用一加熱源H對基板110加熱至高於攝氏450度，且較佳係利用加熱源H對基板110加熱至高於攝氏500度。加熱源H較佳可包括光加熱源、離子束加熱源、電子束加熱源、爐管加熱源或燈絲加熱源。更進一步說明，本實施例之加熱源H較佳可包括一主加熱源H1以及一輔助加熱源H2，但並不以此為限。上述之加熱處理較佳可包括利用主 加熱源H1對基板110加熱至一第一溫度，以及利用輔助加熱源H2對基板110之上表面110A加熱至一第二溫度，但並不以此為限。 此外，第二溫度較佳係高於第一溫度，舉例來說，第一溫度較佳係高於攝氏200度，第二溫度係高於攝氏450度，且第二溫度較佳係高於攝氏500度，但並不以此為限。接著，於步驟S130中進行一矽薄膜沉積製程，由於基板110之上表面110A的溫度已達到可生成多晶矽薄膜之溫度，故可直接於基板110之上表面110A上形成一多晶矽薄膜120。

如第2圖所示，本實施例之矽薄膜沉積製程較佳為一化學氣相沉積(chemical vapor deposition,CVD)製程例如電漿輔助化學氣相沉積(plasma enhanced chemical vapor deposition,PECVD)製程、有機金屬化學氣相沉積(metal-organic chemical vapor deposition,MOCVD)製程或低壓化學氣相沉積(low pressure physical vapor deposition,LPCVD)製程，但並不以此為限。藉由通入一反應氣體RG提供矽的來源，以於基板110之上表面110A進行矽薄膜沉積。舉例來說，在本實施例之矽薄膜沉積製程中，反應氣體RG較佳可包括矽甲烷(silane,SiH4)或二氯矽烷(SiH2Cl2)，利用將矽甲烷或二氯矽烷解離可於基板110上進行矽薄膜沉積。由於基板110之上表面110A已被輔助加熱源H2加熱至可生成多晶矽薄膜之溫度，故可直接於基板110之上表面110A形成多晶矽薄膜120而不需在於成膜後進行其他結晶化處理例如雷射退火處理，故本實施例之形成多晶矽薄膜之方法可具有縮短製程時間、降低成本以及提升整體生產效率之優 點。此外，由於本實施例之形成多晶矽薄膜之方法係以薄膜沉積方式直接形成多晶矽薄膜120，故亦有成膜均勻性佳而可適用於大尺寸基板之特性。

另請注意，在本實施例之形成多晶矽薄膜之方法中，除了可於矽薄膜沉積製程之前利用輔助加熱源H2對基板110之上表面110A加熱至第二溫度，亦可視需要於矽薄膜沉積製程的初期或其他過程中利用輔助加熱源H2持續對上表面110A以及沉積之矽薄膜進行加熱，以加強多晶矽薄膜120的結晶品質。此外，本實施例之輔助加熱源H2較佳可包括具有高能量之光(light source)加熱源、離子束(ion beam)加熱源、電子束(electrode beam)加熱源、爐管(furnace tube)加熱源或燈絲加熱源，而主加熱源H1較佳可包括襯托器(susceptor)加熱源、射頻(radio frequency,RF)加熱源或紅外線(infrared,IR)加熱源，但本發明並不以此為限而可視需要使用其他適合之主加熱源H1以及輔助加熱源H2以達到所需之加熱效果。由於本實施例之加熱方式主要係對基板110之上表面110A加熱至可生成多晶矽薄膜之第二溫度，而基板110的其他部分可不需達到第二溫度，故本實施例之形成多晶矽薄膜之方法對於基板110之耐熱性要求可較為寬鬆。

下文將針對本發明之不同實施樣態進行說明，且為簡化說明，以下說明主要針對各實施例不同之處進行詳述，而不再對相同之處作重覆贅述。此外，本發明之各實施例中相同之元件係以相同之標 號進行標示，以利於各實施例間互相對照。

請參考第3圖，並請一併參考第1圖。第3圖繪示了本發明第二較佳實施例之形成多晶矽薄膜之方法示意圖。如第3圖與第1圖所示，本實施例之形成多晶矽薄膜之方法與上述第一較佳實施例之間的相異處在於，本實施例之矽薄膜沉積製程較佳為一物理氣相沉積(physical vapor deposition,PVD)製程，藉由一矽源SS例如矽靶材進行濺鍍(sputtering)，以於基板110之上表面110A進行矽薄膜沉積。由於基板110之上表面110A已被輔助加熱源H2加熱至可生成多晶矽薄膜之第二溫度，故可直接於基板110之上表面110A形成一多晶矽薄膜220而不需在於成膜後進行其他結晶化處理。本實施例之形成多晶矽薄膜之方法除了矽薄膜沉積製程之形式不同之外，其餘之各部件的特徵、材料特性以及加熱方式係與上述第一較佳實施例相似，故在此並不再贅述。值得說明的是，在本實施例之形成多晶矽薄膜之方法中，除了可於矽薄膜沉積製程之前利用輔助加熱源H2對基板110之上表面110A加熱至第二溫度，亦可視需要於矽薄膜沉積製程的初期或其他過程中利用輔助加熱源H2持續對上表面110A以及沉積之矽薄膜進行加熱，以加強多晶矽薄膜220的結晶品質。

請參考第4圖。第4圖繪示了本發明第三較佳實施例之形成多晶矽薄膜之方法示意圖。如第4圖所示，在本實施例中，矽薄膜沉積製程較佳係包括利用一反應氣體RG以於基板110之上表面110A 上形成多晶矽薄膜120。反應氣體RG較佳可包括矽甲烷(silane,SiH₄)或二氯矽烷(SiH₂Cl₂)，但並不以此為限。本實施例之形成多晶矽薄膜之方法與上述第一較佳實施例之間的相異處在於，本實施例之加熱處理較佳可包括利用主加熱源H1對基板110加熱至第一溫度以及利用輔助加熱源H2對反應氣體RG加熱至第二溫度。第二溫度較佳係高於第一溫度，舉例來說，第一溫度較佳係高於攝氏200度，第二溫度係高於攝氏450度，且第二溫度較佳係高於攝氏500度，但並不以此為限。由於反應氣體RG已被輔助加熱源H2加熱至可生成多晶矽薄膜之溫度，故可直接於基板110之上表面110A形成多晶矽薄膜120。此外，本實施例之輔助加熱源H2較佳可包括具有高能量之光加熱源、離子束加熱源、電子束加熱源、爐管加熱源或燈絲加熱源，但並不以此為限。本實施例之形成多晶矽薄膜之方法除了加熱處理的方式之外，其餘之各部件的特徵以及材料特性係與上述第一較佳實施例相似，故在此並不再贅述。值得說明的是，在本發明之其他較佳實施例中，亦可視需要利用輔助加熱源H2對基板110之上表面110A以及反應氣體RG加熱至第二溫度，以更進一步加強多晶矽薄膜120的結晶品質。

請參考第5圖。第5圖繪示了本發明第四較佳實施例之形成多晶矽薄膜之方法示意圖。如第5圖所示，本實施例之矽薄膜沉積製程較佳為一物理氣相沉積製程，藉由矽源SS例如矽靶材進行濺鍍，以於基板110之上表面110A進行矽薄膜沉積。本實施例之形成多晶矽薄膜之方法與上述第二較佳實施例之間的相異處在於，本實施 例之加熱處理較佳可包括利用主加熱源H1對基板110加熱至第一溫度以及利用輔助加熱源H2對矽源SS尚未於上表面110A成膜前的狀態進行加熱至第二溫度。第二溫度較佳係高於第一溫度，舉例來說，第一溫度較佳係高於攝氏200度，第二溫度係高於攝氏450度，且第二溫度較佳係高於攝氏500度，但並不以此為限。由於矽源SS尚未於上表面110A成膜前的狀態已被輔助加熱源H2加熱至可生成多晶矽薄膜之溫度，故可直接於基板110之上表面110A形成多晶矽薄膜220。此外，本實施例之輔助加熱源H2較佳可包括具有高能量之光加熱源、離子束加熱源、電子束加熱源、爐管加熱源或燈絲加熱源，但並不以此為限。本實施例之形成多晶矽薄膜之方法除了加熱處理的方式之外，其餘之各部件的特徵以及材料特性係與上述第二較佳實施例相似，故在此並不再贅述。值得說明的是，在本發明之其他較佳實施例中，亦可視需要同時利用輔助加熱源H2對基板110之上表面110A以及矽源SS尚未於上表面110A成膜前的狀態進行加熱至第二溫度，以更進一步加強多晶矽薄膜220的結晶品質。

請參考第6圖。第6圖繪示了本發明第五較佳實施例之形成多晶矽薄膜之方法示意圖。如第6圖所示，本實施例之形成多晶矽薄膜之方法與上述第一較佳實施例之間的相異處在於，本實施例之基板310包括一基板本體110M以及一加熱輔助層311，且加熱輔助層311係設置於基板本體110M上。基板310具有一上表面310A以及一下表面310B。換句話說，加熱輔助層311背對基板本體110M 之一表面可視為基板310之上表面310A。加熱輔助層311係用以增強輔助加熱源H2的加熱效益，進一步改善相關製程狀況。此外，加熱輔助層311係為一具有高吸熱效益的材料所形成，較佳可包括石墨、氧化鉻或鉬等材料，但並不以此為限。藉由加熱輔助層311之設置，可使基板310之上表面310A更有效率地被輔助加熱源H2加熱至可生成多晶矽薄膜之第二溫度，故可直接於基板310之上表面310A形成一多晶矽薄膜320而不需在於成膜後進行其他結晶化處理。

請參考第7圖。第7圖繪示了本發明第六較佳實施例之形成多晶矽薄膜之方法示意圖。如第7圖所示，本實施例之形成多晶矽薄膜之方法與上述第五較佳實施例之間的相異處在於，本實施例之矽薄膜沉積製程較佳為一物理氣相沉積製程，藉由一矽源SS例如矽靶材進行濺鍍，以於基板310之上表面310A進行矽薄膜沉積。此外，藉由加熱輔助層311之設置，可使基板310之上表面310A更有效率地被輔助加熱源H2加熱至可生成多晶矽薄膜之第二溫度，故可直接於基板310之上表面310A形成一多晶矽薄膜420而不需在於成膜後進行其他結晶化處理。

請參考第8圖與第9圖。第8圖與第9圖繪示了本發明第七較佳實施例之形成多晶矽薄膜之方法示意圖。其中第8圖為一流程圖。如第8圖與第9圖所示，本發明之第七較佳實施例提供一種形成多晶矽薄膜之方法，此方法包括下列步驟。首先，進行步驟S510， 提供一基板510，基板510具有一上表面510A以及一下表面510B。此外，本實施例之基板510較佳可包括一基板本體110M以及一晶格匹配層512，且晶格匹配層512係設置於基板本體110M上。換句話說，晶格匹配層512背對基板本體110M之一表面可視為基板510之上表面510A。此外，晶格匹配層512較佳可包括具有晶格方向性之高分子材料、非晶矽(amorphous silicon)材料或金屬氧化物材料例如氧化鋯(zirconium oxide,ZrO2)、氧化鈰(cerium oxide,CeO2)、氧化鐠(praseodymium oxide,PrO2)或氧化釔(yttrium oxide,Y2O3)，但並不以此為限。然後，進行步驟S521，進行一加熱處理。接著，於步驟S530中進行一矽薄膜沉積製程，以直接於基板510之上表面510A上形成一多晶矽薄膜520。在本實施例中，加熱處理較佳可包括利用一主加熱源H1對基板510加熱至一第一溫度。值得說明的是，由於本實施例之基板510具有晶格匹配層512，故第一溫度較佳可介於攝氏150度至攝氏250度之間即可，但並不以此為限。如第9圖所示，本實施例之矽薄膜沉積製程較佳為一化學氣相沉積製程例如電漿輔助化學氣相沉積製程、有機金屬化學氣相沉積製程或低壓化學氣相沉積製程，但並不以此為限。

請參考第10圖與第11圖。第10圖與第11圖繪示了本發明第八較佳實施例之形成多晶矽薄膜之方法示意圖。其中第10圖為一流程圖。如第10圖與第11圖所示，本實施例之形成多晶矽薄膜之方法與上述第七較佳實施例之間的相異處在於，本實施例係於步驟S510後進行步驟S522，進行一加熱處理。上述之加熱處理包括利 用一加熱源H對基板510加熱至高於攝氏250度。在本實施例中，加熱源H較佳可包括一主加熱源H1以及一輔助加熱源H2，而加熱處理較佳可包括利用主加熱源H1對基板510加熱至一第一溫度，以及利用輔助加熱源H2對基板510之上表面510A加熱至一第二溫度，但並不以此為限。此外，第二溫度較佳係高於第一溫度，舉例來說，第一溫度較佳係高於攝氏150度，且第二溫度較佳係高於攝氏250度，但並不以此為限。接著，於步驟S530中進行一矽薄膜沉積製程，以直接於基板110之上表面110A上形成一多晶矽薄膜620。

本實施例之形成多晶矽薄膜之方法除了更利用輔助加熱源H2對基板510之上表面510A進行加熱之外，其餘之各部件的特徵、材料特性以及矽薄膜沉積製程係與上述第七較佳實施例相似，故在此並不再贅述。值得說明的是，在本實施例之形成多晶矽薄膜之方法中，除了可於矽薄膜沉積製程之前利用輔助加熱源H2對基板510之上表面510A以及晶格匹配層512加熱至第二溫度，亦可視需要於矽薄膜沉積製程的初期或其他過程中利用輔助加熱源H2持續對上表面510A、晶格匹配層512以及沉積之矽薄膜進行加熱，以加強多晶矽薄膜620的結晶品質。此外，本實施例之輔助加熱源H2較佳可包括具有高能量之光加熱源、離子束加熱源、電子束加熱源、爐管加熱源或燈絲加熱源，而主加熱源H1較佳可包括襯托器加熱源、射頻加熱源或紅外線加熱源，但本發明並不以此為限而可視需要使用其他適合之主加熱源H1以及輔助加熱源H2以達到所需之加熱效果。由於本實施例之基板510具有晶格匹配層512，故本實施 例中對於基板510之上表面510A的加熱溫度可更進一步降低，亦可使本實施例之形成多晶矽薄膜之方法對於基板510之耐熱性要求可更為寬鬆。

請參考第12圖。第12圖繪示了本發明第九較佳實施例之形成多晶矽薄膜之方法示意圖。如第12圖所示，在本實施例中，矽薄膜沉積製程較佳係包括利用一反應氣體RG以於基板510之上表面510A上形成多晶矽薄膜620。反應氣體RG較佳可包括矽甲烷或二氯矽烷，但並不以此為限。本實施例之形成多晶矽薄膜之方法與上述第八較佳實施例之間的相異處在於，本實施例之加熱處理較佳可包括利用主加熱源H1對基板510加熱至第一溫度以及利用輔助加熱源H2對反應氣體RG加熱至第二溫度。第二溫度較佳係高於第一溫度，舉例來說，第一溫度較佳係高於攝氏150度，且第二溫度較佳係高於攝氏250度，但並不以此為限。由於基板510具有晶格匹配層512，故可以較低之溫度加熱反應氣體RG即可直接於基板510之上表面510A形成多晶矽薄膜620。此外，本實施例之輔助加熱源H2較佳可包括具有高能量之光加熱源、離子束加熱源、電子束加熱源、爐管加熱源或燈絲加熱源，但並不以此為限。本實施例之形成多晶矽薄膜之方法除了加熱處理的方式之外，其餘之各部件的特徵以及材料特性係與上述第八較佳實施例相似，故在此並不再贅述。值得說明的是，在本發明之其他較佳實施例中，亦可視需要利用輔助加熱源H2對基板510之上表面510A以及反應氣體RG加熱至第二溫度，以更進一步加強多晶矽薄膜620的結晶品質。

請參考第13圖至第16圖。第13圖繪示了本發明第十較佳實施例之形成薄膜電晶體之方法的流程示意圖。第14圖至第16圖繪示了本實施例之形成薄膜電晶體之方法示意圖。如第13圖至第16圖所示，本實施例提供一種形成薄膜電晶體之方法，此方法包括下列步驟。首先，進行步驟S11，提供一基板110，基板110具有一上表面110A以及一下表面110B。此外，本實施例之基板110較佳可包括一基板本體110M。然後，進行步驟S12，進行一加熱處理。接著，於步驟S13中進行一矽薄膜沉積製程，以直接於基板110之上表面110A上形成一多晶矽薄膜20。值得說明的是，本實施例之多晶矽薄膜20的形成方式可選擇自以上所述之第一至第九較佳實施例所述之形成多晶矽薄膜之方法。換句話說，本實施例之加熱方式、加熱溫度範圍、矽薄膜沉積製程的方式、製程條件以及材料特性等係與上述第一至第九較佳實施例相似，故在此並不再贅述。此外，在本實施例之形成多晶矽薄膜20的步驟中，亦可視需要如上述實施例所述之方式設置加熱輔助層(圖未示)或/與晶格匹配層(圖未示)，但並不以此為限。

然後，如第13圖與第15圖所示，進行步驟S14，對多晶矽薄膜20進行一第一圖案化製程，用以形成一半導體圖案20P。接著，進行步驟S15，形成一閘極介電層30，以覆蓋半導體圖案20P與基板110。之後，進行步驟S16，於閘極介電層30上形成一閘極電極40G。換句話說，本實施例之閘極介電層30係於第一圖案化製程之後形成，且閘極電極40G係於閘極介電層30之後形成。然後，進 行步驟S17，於閘極電極40G形成之後進行一離子植入製程，用以於半導體圖案20P中形成複數個摻雜區20D。值得說明的是，本實施例之摻雜區20D較佳係為一P型摻雜之多晶矽材料，但並不以此為限。此外，本實施例之閘極電極40G較佳可做為進行上述之離子植入製程時的遮罩，故可藉此達到簡化製程以及產生自對準(self-aligned)的效果，但並不以此為限。此外，本實施例之形成薄膜電晶體之方法可更包括於離子植入製程後，也就是步驟S17之後，於步驟S18中進行一加熱活化製程，用以活化摻雜區20D。此加熱活化製程較佳係以光加熱、離子束加熱、電子束加熱、爐管加熱或燈絲加熱的方式進行，但並不以此為限。接著，如第13圖與第16圖所示，進行步驟S19，於閘極介電層30以及閘極電極40G上形成一保護層50，並於保護層50以及閘極介電層30中形成複數個第一開口V1，用以至少部分暴露出摻雜區20D。然後，進行步驟S20，形成一源極電極60S與一汲極電極60D，以形成如第16圖中所示之一薄膜電晶體T1。在本實施例中，源極電極60S與汲極電極60D係透過第一開口V1與摻雜區20D接觸以形成電性連結，且於形成第一開口V1時可同時於保護層50中形成一第三開口V3，以至少部分暴露閘極電極40G，但並不以此為限。此外，在本實施例之製作方法中，亦可視需要於形成源極電極60S與汲極電極60D的製程步驟中一併形成一輔助電極60G，且使輔助電極60G透過第三開口V3與閘極電極40G接觸以形成電性連結。換句話說，源極電極60S、汲極電極60D以及輔助電極60G可由對一導電層進行圖案化而同時形成，但並不以此為限。本實施例之薄膜電晶體T1可視為一上閘 極(top gate)多晶矽薄膜電晶體。

請參考第17圖至第20圖。第17圖繪示了本發明第十一較佳實施例之形成薄膜電晶體之方法的流程示意圖。第18圖至第20圖繪示了本實施例之形成薄膜電晶體之方法示意圖。如第17圖至第20圖所示，本實施例之形成薄膜電晶體之方法與上述第十較佳實施例不同的地方在於，本實施例之方法係於步驟S12之後進行步驟S23，以直接於基板110之上表面110A上形成多晶矽薄膜20以及一摻雜層21，且摻雜層21係形成於多晶矽薄膜20之上。值得說明的是，摻雜層較佳係與多晶矽薄膜於同一矽薄膜沉積製程中形成，以達到簡化製程步驟的效果，但並不以此為限。本實施例之摻雜層21較佳可包括一P型摻雜之多晶矽材料，但並不以此為限。然後，如第17圖與第19圖所示，進行步驟S24，對多晶矽薄膜20進行一第一圖案化製程，以形成一半導體圖案20P，並對摻雜層21進行一第二圖案化製程，以形成一圖案化摻雜層21P。本實施例之第一圖案化製程以及第二圖案化製程較佳可包括一整合之單一微影蝕刻製程，以達到簡化製程步驟的效果，但並不以此為限。在本發明之其他較佳實施例中，亦可視需要分別進行第一圖案化製程與第二圖案化製程。

接著，如第17圖與第20圖所示，進行步驟S25，於第二圖案化製程之後形成一閘極介電層32，以覆蓋半導體圖案20P與圖案化摻雜層21P。閘極介電層32較佳可包括複數個第二開口V2，用以至少部分暴露出圖案化摻雜層21P。然後，進行步驟S26，形成一 閘極電極40G、一源極電極40S以及一汲極電極40D，以形成如第20圖中所示之一薄膜電晶體T2。換句話說，閘極電極40G、源極電極40S以及汲極電極40D係於閘極介電層32之後形成，且閘極電極40G、源極電極40S以及汲極電極40D較佳係由同一製程步驟形成，以達到簡化製程步驟的效果。舉例來說，閘極電極40G、源極電極40S以及汲極電極40D可由對一導電層進行圖案化而同時形成，但並不以此為限。由於本實施例之摻雜層21可與多晶矽薄膜20藉由同一製程步驟來形成，故可不需額外進行離子植入製程，進而可達到簡化製程以及降低生產成本的效果。

請參考第21圖至第23圖。第21圖繪示了本發明第十二較佳實施例之形成薄膜電晶體之方法的流程示意圖。第22圖與第23圖繪示了本實施例之形成薄膜電晶體之方法示意圖。如第21圖至第23圖所示，本實施例之形成薄膜電晶體之方法與上述第十一較佳實施例不同的地方在於，本實施例之方法係於步驟S23之後進行步驟S34，對多晶矽薄膜20進行一第一圖案化製程，以形成一半導體圖案20P。然後，進行步驟S35，於摻雜層21上形成一源極電極43S以及一汲極電極43D，並對摻雜層21進行一第二圖案化製程，以形成一圖案化摻雜層21P。本實施例之第二圖案化製程以及形成源極電極43S與汲極電極43D之製程步驟較佳可整合於一單一微影蝕刻製程中，以達到簡化製程步驟的效果，但並不以此為限。也就是說，圖案化摻雜層21P較佳係與源極電極43S以及汲極電極43D由同一製程步驟形成。此外，在本發明之其他較佳實施例中，第二圖案化 製程亦可視需要於源極電極43S與汲極電極43D形成之後進行，且源極電極43S與汲極電極43D較佳可做為進行上述之第二圖案化製程時的遮罩，故可藉此達到簡化製程之效果，但並不以此為限。接著，如第21圖與第23圖所示，進行步驟S36，於第二圖案化製程之後形成一閘極介電層33，以覆蓋源極電極43S、汲極電極43D、圖案化摻雜層21P以及半導體圖案20P。閘極介電層33包括複數個第二開口V4，用以至少部分暴露出源極電極43S與汲極電極43D。之後，進行步驟S37，於閘極介電層33上形成一閘極電極53G，以形成如第23圖中所示之一薄膜電晶體T3。

請參考第24圖至第26圖。第24圖繪示了本發明第十三較佳實施例之形成薄膜電晶體之方法的流程示意圖。第25圖與第26圖繪示了本實施例之形成薄膜電晶體之方法示意圖。如第24圖至第26圖所示，本實施例之形成薄膜電晶體之方法包括下列步驟。首先，進行步驟S41，提供一基板110，基板110具有一上表面110A以及一下表面110B。然後，進行步驟S42，於基板110上形成一閘極電極44G。接著，進行步驟S43，形成一閘極介電層34以覆蓋閘極電極44G與基板110。之後，進行步驟S44，進行一加熱處理。接著，於步驟S45中進行一矽薄膜沉積製程，以直接於基板110上形成一多晶矽薄膜22以及一摻雜層23。值得說明的是，本實施例之多晶矽薄膜22的形成方式可選擇自以上所述之第一至第九較佳實施例所述之形成多晶矽薄膜之方法。換句話說，本實施例之加熱方式、加熱溫度範圍、矽薄膜沉積製程的方式、製程條件以及材料特性等 係與上述第一至第九較佳實施例相似，故在此並不再贅述。此外，在本實施例之形成多晶矽薄膜22的步驟中，亦可視需要如上述實施例所述之方式設置加熱輔助層(圖未示)或/與晶格匹配層(圖未示)，但並不以此為限。此外，本實施例之摻雜層23較佳可包括一P型摻雜之多晶矽材料，但並不以此為限。

然後，如第24圖與第26圖所示，進行步驟S46，對多晶矽薄膜22進行一第一圖案化製程，用以形成一半導體圖案22P。之後，進行步驟S47，形成一源極電極64S以及一汲極電極64D，並對摻雜層23進行一第二圖案化製程，以形成一圖案化摻雜層23P，並形成如第26圖所示之一薄膜電晶體T4。在本實施例中，閘極電極44G與閘極介電層34係於多晶矽薄膜22與摻雜層23之前形成，且源極電極64S以及汲極電極64D係於多晶矽薄膜22與摻雜層23之後形成，故本實施例之薄膜電晶體T4可視為一底閘極(bottom gate)多晶矽薄膜電晶體。值得說明的是，在本實施例中，圖案化摻雜層23P較佳係與源極電極64S以及汲極電極64D由同一製程步驟形成。也就是說，本實施例之第二圖案化製程以及形成源極電極64S與汲極電極64D之製程步驟較佳可整合於同一微影蝕刻製程中，以達到簡化製程步驟的效果，但並不以此為限。

請參考第27圖。第27圖繪示了本發明第十四較佳實施例之形成薄膜電晶體之方法示意圖。如第27圖所示，本實施例之形成薄膜電晶體之方法與上述第十三較佳實施例不同的地方在於，本實施例 之形成薄膜電晶體之方法更包括於半導體圖案22P上形成一蝕刻阻擋層74。也就是說，蝕刻阻擋層74係於摻雜層23之前形成，且圖案化摻雜層23P係至少部分覆蓋蝕刻阻擋層74。蝕刻阻擋層74可用以避免於形成圖案化摻雜層23P時對半導體圖案22P產生破壞，故可提升第二圖案化製程的製程變異容許程度，並提升如第27圖中所示之薄膜電晶體T5的電性表現。

綜上所述，本發明係利用對基板或/與製程環境加熱至可生成多晶矽薄膜之溫度，同時對基板進行矽膜膜沉積製程，以於基板上直接形成多晶矽薄膜，故可不需在於成膜後再進行其他結晶化處理。本發明之形成多晶矽薄膜之方法可因此具有縮短製程時間、降低成本以及提升整體生產效率之優點。此外，本發明之形成多晶矽薄膜之方法更利用於基板上設置加熱輔助層或晶格匹配層，進一步改善對於基板表面之加熱效益以及提升多晶矽薄膜的結晶品質。本發明之形成多晶矽薄膜之方法可利用於形成薄膜電晶體之方法中，進達到簡化製程與降低生產成本的效果。

以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。

20‧‧‧多晶矽薄膜

20D‧‧‧摻雜區

20P‧‧‧半導體圖案

21‧‧‧摻雜層

21P‧‧‧圖案化摻雜層

22‧‧‧多晶矽薄膜

22P‧‧‧半導體圖案

23‧‧‧摻雜層

23P‧‧‧圖案化摻雜層

30‧‧‧閘極介電層

32‧‧‧閘極介電層

33‧‧‧閘極介電層

34‧‧‧閘極介電層

40D‧‧‧汲極電極

40G‧‧‧閘極電極

40S‧‧‧源極電極

43D‧‧‧汲極電極

43S‧‧‧源極電極

44G‧‧‧閘極電極

50‧‧‧保護層

53G‧‧‧閘極電極

60D‧‧‧汲極電極

60G‧‧‧輔助電極

60S‧‧‧源極電極

64D‧‧‧汲極電極

64S‧‧‧源極電極

74‧‧‧蝕刻阻擋層

110‧‧‧基板

110A‧‧‧上表面

110B‧‧‧下表面

110M‧‧‧基板本體

120‧‧‧多晶矽薄膜

220‧‧‧多晶矽薄膜

310‧‧‧基板

310A‧‧‧上表面

310B‧‧‧下表面

311‧‧‧加熱輔助層

320‧‧‧多晶矽薄膜

420‧‧‧多晶矽薄膜

510‧‧‧基板

510A‧‧‧上表面

510B‧‧‧下表面

512‧‧‧晶格匹配層

520‧‧‧多晶矽薄膜

620‧‧‧多晶矽薄膜

H‧‧‧加熱源

H1‧‧‧主加熱源

H2‧‧‧輔助加熱源

RG‧‧‧反應氣體

S110‧‧‧步驟

S120‧‧‧步驟

S130‧‧‧步驟

S510‧‧‧步驟

S521‧‧‧步驟

S522‧‧‧步驟

S530‧‧‧步驟

SS‧‧‧矽源

S11-S20‧‧‧步驟

S23-S26‧‧‧步驟

S34-S37‧‧‧步驟

S41-S47‧‧‧步驟

T1‧‧‧薄膜電晶體

T2‧‧‧薄膜電晶體

T3‧‧‧薄膜電晶體

T4‧‧‧薄膜電晶體

T5‧‧‧薄膜電晶體

V1‧‧‧第一開口

V2‧‧‧第二開口

V3‧‧‧第三開口

V4‧‧‧第二開口

第1圖與第2圖繪示了本發明第一較佳實施例之形成多晶矽薄膜之方法示意圖。

第3圖繪示了本發明第二較佳實施例之形成多晶矽薄膜之方法示意圖。

第4圖繪示了本發明第三較佳實施例之形成多晶矽薄膜之方法示意圖。

第5圖繪示了本發明第四較佳實施例之形成多晶矽薄膜之方法示意圖。

第6圖繪示了本發明第五較佳實施例之形成多晶矽薄膜之方法示意圖。

第7圖繪示了本發明第六較佳實施例之形成多晶矽薄膜之方法示意圖。

第8圖與第9圖繪示了本發明第七較佳實施例之形成多晶矽薄膜之方法示意圖。

第10圖與第11圖繪示了本發明第八較佳實施例之形成多晶矽薄膜之方法示意圖。

第12圖繪示了本發明第九較佳實施例之形成多晶矽薄膜之方法示意圖。

第13圖繪示了本發明第十較佳實施例之形成薄膜電晶體之方法的流程示意圖。

第14圖至第16圖繪示了本發明第十較佳實施例之形成薄膜電晶體之方法示意圖。

第17圖繪示了本發明第十一較佳實施例之形成薄膜電晶體之方法的流程示意圖。

第18圖至第20圖繪示了本發明第十一較佳實施例之形成薄膜電晶 體之方法示意圖。

第21圖繪示了本發明第十二較佳實施例之形成薄膜電晶體之方法的流程示意圖。

第22圖與第23圖繪示了本發明第十二較佳實施例之形成薄膜電晶體之方法示意圖。

第24圖繪示了本發明第十三較佳實施例之形成薄膜電晶體之方法的流程示意圖。

第25圖與第26圖繪示了本發明第十三較佳實施例之形成薄膜電晶體之方法示意圖。

第27圖繪示了本發明第十四較佳實施例之形成薄膜電晶體之方法示意圖。

110‧‧‧基板

110A‧‧‧上表面

110B‧‧‧下表面

110M‧‧‧基板本體

120‧‧‧多晶矽薄膜

H‧‧‧加熱源

H1‧‧‧主加熱源

H2‧‧‧輔助加熱源

RG‧‧‧反應氣體

Claims (38)

1. 一種形成多晶矽薄膜之方法，包括：提供一基板，該基板具有一上表面；進行一加熱處理；以及進行一矽薄膜沉積製程，以直接於該基板之該上表面上形成一多晶矽薄膜。
2. 如請求項1所述之方法，其中該加熱處理包括利用一加熱源對該基板加熱至高於攝氏450度。
3. 如請求項1所述之方法，其中該加熱處理包括利用一加熱源對該基板加熱至高於攝氏500度。
4. 如請求項1所述之方法，其中該加熱處理包括利用一加熱源對該基板加熱，其中該加熱源包括光加熱源、離子束加熱源、電子束加熱源、爐管加熱源或燈絲加熱源。
5. 如請求項1所述之方法，其中該矽薄膜沉積製程包括利用一反應氣體以於該基板之該上表面上形成該多晶矽薄膜。
6. 如請求項5所述之方法，其中該反應氣體包含矽甲烷(SiH₄)或二氯矽烷(SiH₂Cl₂)。
7. 如請求項5所述之方法，其中該加熱處理包括：利用一主加熱源對該基板加熱至一第一溫度；以及利用一輔助加熱源對該反應氣體加熱至一第二溫度。
8. 如請求項7所述之方法，其中該第二溫度係高於該第一溫度。
9. 如請求項7所述之方法，其中該第一溫度係高於攝氏200度，且該第二溫度係高於攝氏450度。
10. 如請求項7所述之方法，其中該第二溫度係高於攝氏500度。
11. 如請求項7所述之方法，其中該第一溫度係高於攝氏150度，且該第二溫度係高於攝氏250度。
12. 如請求項7所述之方法，其中該輔助加熱源包括光加熱源、離子束加熱源、電子束加熱源、爐管加熱源或燈絲加熱源。
13. 如請求項1所述之方法，其中該加熱處理包括：利用一主加熱源對該基板加熱至一第一溫度；以及利用一輔助加熱源對該基板之該上表面加熱至一第二溫度。
14. 如請求項13所述之方法，其中該第二溫度係高於該第一溫度。
15. 如請求項13所述之方法，其中該第一溫度係高於攝氏200度， 且該第二溫度係高於攝氏450度。
16. 如請求項13所述之方法，其中該第二溫度係高於攝氏500度。
17. 如請求項13所述之方法，其中該第一溫度係高於攝氏150度，且該第二溫度係高於攝氏250度。
18. 如請求項13所述之方法，其中該輔助加熱源包括光加熱源、離子束加熱源、電子束加熱源、爐管加熱源或燈絲加熱源。
19. 如請求項1所述之方法，其中該矽薄膜沉積製程包括一化學氣相沉積(chemical vapor deposition,CVD)製程或一物理氣相沉積(physical vapor deposition,PVD)製程。
20. 如請求項1所述之方法，其中該基板包括一基板本體以及一加熱輔助層，且該加熱輔助層係設置於該基板本體上。
21. 如請求項20所述之方法，其中該加熱輔助層包括石墨、氧化鉻或鉬。
22. 如請求項1所述之方法，其中該基板包括一基板本體以及一晶格匹配層，且該晶格匹配層係設置於該基板本體上。
23. 如請求項22所述之方法，其中該加熱處理包括利用一加熱源對 該基板加熱至高於攝氏250度。
24. 如請求項22所述之方法，其中該晶格匹配層包括具有晶格方向性之高分子材料、非晶矽(amorphous silicon)材料或金屬氧化物材料。
25. 如請求項22所述之方法，其中對該基板加熱之方式包括利用一主加熱源對該基板加熱至一第一溫度，且該第一溫度係介於攝氏150度至攝氏250度之間。
26. 如請求項22所述之方法，其中該矽薄膜沉積製程包括一電漿輔助化學氣相沉積(plasma enhanced chemical vapor deposition,PECVD)製程、一有機金屬化學氣相沉積(metal-organic chemical vapor deposition,MOCVD)製程或一低壓化學氣相沉積(low pressure physical vapor deposition,LPCVD)製程。
27. 一種形成薄膜電晶體之方法，包括：如請求項1所述之方法，形成該多晶矽薄膜；對該多晶矽薄膜進行一第一圖案化製程，用以形成一半導體圖案；形成一閘極電極；形成一閘極介電層；以及形成一源極電極與一汲極電極。
28. 如請求項27所述之方法，其中該閘極介電層係於該第一圖案化製程之後形成，且該閘極電極係於該閘極介電層之後形成。
29. 如請求項28所述之方法，更包括：於該閘極電極形成之後進行一離子植入製程，用以於該半導體圖案中形成複數個摻雜區；於該閘極介電層以及該閘極電極上形成一保護層；以及於該保護層以及該閘極介電層中形成複數個第一開口，用以至少部分暴露出該等摻雜區，且該源極電極與該汲極電極係透過該等第一開口與該等摻雜區接觸。
30. 如請求項29所述之方法，更包括：於完成該離子植入製程後進行一加熱活化製程，其中該加熱活化製程係以光加熱、離子束加熱、電子束加熱、爐管加熱或燈絲加熱的方式進行。
31. 如請求項27所述之方法，更包括：於該多晶矽薄膜上形成一摻雜層；以及對該摻雜層進行一第二圖案化製程，用以形成一圖案化摻雜層。
32. 如請求項31所述之方法，其中該摻雜層係與該多晶矽薄膜於同一該矽薄膜沉積製程中形成。
33. 如請求項31所述之方法，其中該閘極介電層係於該第二圖案化製程之後形成，且該閘極介電層包括複數個第二開口，用以至少部分暴露出該圖案化摻雜層，且該源極電極與該汲極電極係透過該等第二開口與該圖案化摻雜層接觸。
34. 如請求項33所述之方法，其中該閘極電極、該源極電極以及該汲極電極係於該閘極介電層之後形成，且該閘極電極、該源極電極以及該汲極電極係由同一製程步驟形成。
35. 如請求項31所述之方法，其中該圖案化摻雜層係與該源極電極以及該汲極電極由同一製程步驟形成，該閘極介電層係於該源極電極以及該汲極電極之後形成，且該閘極介電層包括複數個第二開口，用以至少部分暴露出該源極電極與該汲極電極。
36. 如請求項31所述之方法，其中該閘極電極與該閘極介電層係於該多晶矽薄膜與該摻雜層之前形成，且該源極電極以及該汲極電極係於該多晶矽薄膜與該摻雜層之後形成。
37. 如請求項36所述之方法，其中該圖案化摻雜層係與該源極電極以及該汲極電極由同一製程步驟形成。
38. 如請求項36所述之方法，更包括於該半導體圖案上形成一蝕刻阻擋層，其中該圖案化摻雜層係至少部分覆蓋該蝕刻阻擋層。