TW201415234A - 連接器的控制方法、連接器與記憶體儲存裝置 - Google Patents

連接器的控制方法、連接器與記憶體儲存裝置 Download PDF

Info

Publication number
TW201415234A
TW201415234A TW101137146A TW101137146A TW201415234A TW 201415234 A TW201415234 A TW 201415234A TW 101137146 A TW101137146 A TW 101137146A TW 101137146 A TW101137146 A TW 101137146A TW 201415234 A TW201415234 A TW 201415234A
Authority
TW
Taiwan
Prior art keywords
signal
detector
burst
squelch
string
Prior art date
Application number
TW101137146A
Other languages
English (en)
Other versions
TWI521354B (zh
Inventor
Chih-Ming Chen
Wei-Yung Chen
Ming-Hui Tseng
Original Assignee
Phison Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Phison Electronics Corp filed Critical Phison Electronics Corp
Priority to TW101137146A priority Critical patent/TWI521354B/zh
Priority to US13/692,981 priority patent/US9081659B2/en
Publication of TW201415234A publication Critical patent/TW201415234A/zh
Application granted granted Critical
Publication of TWI521354B publication Critical patent/TWI521354B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W52/00—Power management, e.g. TPC [Transmission Power Control], power saving or power classes
    • H04W52/02—Power saving arrangements
    • H04W52/0209—Power saving arrangements in terminal devices
    • H04W52/0225—Power saving arrangements in terminal devices using monitoring of external events, e.g. the presence of a signal
    • H04W52/0229—Power saving arrangements in terminal devices using monitoring of external events, e.g. the presence of a signal where the received signal is a wanted signal
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G06F1/3215—Monitoring of peripheral devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3278—Power saving in modem or I/O interface
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/16—Circuits
    • H04B1/1607—Supply circuits
    • H04B1/1615—Switching on; Switching off, e.g. remotely
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

一種連接器的控制方法。此控制方法包括：在連接器的一個靜噪偵測器被關閉的情況下接收第一訊號串；在第一操作頻率下判斷此第一訊號串是否包括一個突發訊號；若第一訊號串包括突發訊號，啟動上述的靜噪偵測器，並由靜噪偵測器在第二操作頻率下判斷第二訊號串是否為喚醒訊號，其中第二訊號串是被接收在第一訊號串之後，並且第二操作頻率大於第一操作頻率。此控制方法還包括：若第二訊號串為喚醒訊號，改變連接器的操作狀態至啟動狀態。藉此，可以減少連接器的功率消耗。

Description

連接器的控制方法、連接器與記憶體儲存裝置
本發明是有關於一種連接器的控制方法以及使用此方法的連接器與記憶體儲存裝置。
數位相機、行動電話與MP3播放器在這幾年來的成長十分迅速，使得消費者對儲存媒體的需求也急速增加。由於可複寫式非揮發性記憶體模組(例如，快閃記憶體)具有資料非揮發性、省電、體積小，以及無機械結構等特性，所以非常適合內建於上述所舉例的各種可攜式多媒體裝置中。
一般來說，可複寫式非揮發性記憶體模組是由一個記憶體控制器來控制，並且記憶體控制器會透過一個連接器耦接至一個主機系統。根據此連接器所符合的標準，通常連接器的操作狀態至少會包括啟動狀態與一個非啟動狀態。在啟動狀態中，主機系統可以存取此可複寫式非揮發性記憶體模組。在非啟動狀態中，記憶體控制器可以關閉其部份的元件或功能，藉此節省功率的消耗。然而，在非啟動狀態中，連接器必須要偵測來自主機系統的訊號，藉此判斷是否要回復為啟動狀態。也就是說，連接器中必須要有部分的元件繼續運作來偵測主機系統傳送的訊號。因此，如何在非啟動狀態下進一步節省連接器消耗的功率，為此領域研究人員所關心的議題。
本發明的範例實施例中提出一種連接器的控制方法、連接器與記憶體儲存裝置，可以節省連接器在非啟動狀態下的功率消耗。
本發明一範例實施例提出一種連接器的控制方法。此控制方法包括：在連接器的一個靜噪偵測器被關閉的情況下接收第一訊號串；在第一操作頻率下判斷此第一訊號串是否包括一個突發訊號；若第一訊號串包括突發訊號，啟動靜噪偵測器，並由靜噪偵測器在第二操作頻率下判斷第二訊號串是否為喚醒訊號，其中第二訊號串是被接收在第一訊號串之後，並且第二操作頻率大於第一操作頻率。此控制方法還包括：若第二訊號串為喚醒訊號，改變連接器的操作狀態至啟動狀態。
在一範例實施例中，上述的控制方法更包括：若第二訊號串不為喚醒訊號，關閉靜噪偵測器，接收一個第三訊號，並判斷第三訊號是否包括突發訊號。
在一範例實施例中，上述在第一操作頻率下判斷第一訊號串是否包括突發訊號的步驟包括：在第一操作頻率下判斷第一訊號串是否包括長度大於等於n個單位區間的子訊號，其中n為大於等於2的正整數；以及若第一訊號串包括所述的子訊號，判斷第一訊號串包括突發訊號。
在一範例實施例中，上述的正整數n為5。
在一範例實施例中，上述由靜噪偵測器在第二操作頻率下判斷第二訊號串是否為喚醒訊號的步驟包括：由靜噪 偵測器判斷第二訊號串是否包括m個突發訊號，其中m為正整數；若第二訊號串包括m個突發訊號，由靜噪偵測器判斷第二訊號串為喚醒訊號。
本發明一範例實施例中提出一種記憶體儲存裝置。此記憶體儲存裝置包括連接器、可複寫式非揮發性記憶體模組與記憶體控制器。連接器用以耦接至一個主機系統。可複寫式非揮發性記憶體模組包括多個實體抹除單元。記憶體控制器是耦接至連接器與可複寫式非揮發性記憶體模組。上述的連接器包括狀態控制器、靜噪偵測器與突發偵測器。靜噪偵測器是耦接至狀態控制器。突發偵測器是耦接至靜噪偵測器，用以在靜噪偵測器被關閉的情況下接收第一訊號串，並且在第一操作頻率下判斷第一訊號串是否包括一個突發訊號。若第一訊號串包括突發訊號，突發偵測器用以啟動靜噪偵測器。在靜噪偵測器被喚醒以後，靜噪偵測器用以在第二操作頻率下判斷第二訊號串是否為一個喚醒訊號，其中第二訊號串是被接收在第一訊號串之後，並且第二操作頻率大於第一操作頻率。若第二訊號串為喚醒訊號，狀態控制器用以改變連接器的操作狀態至啟動狀態。
在一範例實施例中，若第二訊號串不為喚醒訊號，突發偵測器還用以關閉靜噪偵測器，接收第三訊號，並判斷第三訊號是否包括突發訊號。
在一範例實施例中，上述突發偵測器在第一操作頻率下判斷第一訊號串是否包括突發訊號的操作包括：突發偵 測器在第一操作頻率下判斷第一訊號串是否包括長度大於等於n個單位區間的子訊號，其中n為大於等於2的正整數；若第一訊號串包括子訊號，靜噪偵測器會判斷第一訊號串包括突發訊號。
在一範例實施例中，上述的正整數n為5。
在一範例實施例中，上述靜噪偵測器判斷第二訊號串是否為喚醒訊號的操作包括：靜噪偵測器判斷第二訊號串是否包括m個突發訊號，其中m為正整數；若第二訊號串包括m個突發訊號，靜噪偵測器判斷第二訊號串為喚醒訊號。
本發明一範例實施例提出一種連接器，包括狀態控制器、靜噪偵測器與突發偵測器。靜噪偵測器是耦接至狀態控制器。突發偵測器是耦接至靜噪偵測器，用以在靜噪偵測器被關閉的情況下接收第一訊號串，並且在第一操作頻率下判斷第一訊號串是否包括一突發訊號。若第一訊號串包括突發訊號，突發偵測器會啟動靜噪偵測器。在靜噪偵測器被喚醒以後，靜噪偵測器用以在第二操作頻率下判斷第二訊號串是否為一個喚醒訊號，其中第二訊號串是被接收在第一訊號串之後，並且第二操作頻率大於第一操作頻率。若第二訊號串為喚醒訊號，狀態控制器用以改變連接器的操作狀態至啟動狀態。
在一範例實施例中，若第二訊號串不為喚醒訊號，突發偵測器還用以關閉靜噪偵測器，接收第三訊號，並判斷第三訊號是否包括突發訊號。
在一範例實施例中，上述突發偵測器在第一操作頻率下判斷第一訊號串是否包括突發訊號的操作包括：突發偵測器在第一操作頻率下判斷第一訊號串是否包括長度大於等於n個單位區間的一子訊號，其中n為大於等於2的正整數；若第一訊號串包括子訊號，靜噪偵測器判斷第一訊號串包括突發訊號。
在一範例實施例中，上述的正整數n為5。
在一範例實施例中，上述靜噪偵測器判斷第二訊號串是否為喚醒訊號的操作包括：靜噪偵測器判斷第二訊號串是否包括m個突發訊號，其中m為正整數；若第二訊號串包括m個突發訊號，靜噪偵測器判斷第二訊號串為喚醒訊號。
在一範例實施例中，上述的突發偵測器包括低功率靜噪偵測器與靜噪偵測器控制電路。上述的靜噪偵測器包括靜噪偵測電路與頻外訊號判斷電路。靜噪偵測器控制電路是耦接至低功率靜噪偵測器。靜噪偵測電路是耦接至靜噪偵測器控制電路。頻外訊號判斷電路是耦接至靜噪偵測電路與狀態控制器。低功率靜噪偵測器用以在靜噪偵測電路被關閉的情況下接收第一訊號串，並且在第一操作頻率下判斷第一訊號串是否包括突發訊號。若第一訊號串包括突發訊號，靜噪偵測器控制電路用以啟動靜噪偵測電路。在靜噪偵測電路被啟動以後，靜噪偵測電路用以在第二操作頻率下偵測第二訊號串中的第二突發訊號與間隔訊號，並且頻外訊號判斷電路用以根據第二突發訊號與間隔訊號判 斷第二訊號串是否為喚醒訊號。
本發明一範例實施例提出一種符合序列先進附件標準的連接器。此連接器包括低頻訊號偵測器、訊號偵測器控制電路、高頻偵測器、高頻訊號判斷電路與狀態控制器。訊號偵測器控制電路是耦接至低頻訊號偵測器。高頻偵測器是耦接至訊號偵測器控制電路。高頻訊號判斷電路是耦接至高頻偵測器。狀態控制器是耦接至訊號偵測器控制電路與高頻訊號判斷電路。低頻訊號偵測器用以在高頻偵測器被關閉的情況下接收第一訊號串，並且在第一操作頻率下判斷第一訊號串是否包括一個第一訊號模型。若第一訊號串包括第一訊號模型，訊號偵測器控制電路用以啟動高頻偵測器。在高頻偵測器被啟動以後，高頻偵測器用以在第二操作頻率下偵測第二訊號串是否包括一個第二訊號模型。其中第二訊號串是被接收在第一訊號串之後，第二操作頻率大於第一操作頻率，並且第一訊號模型不同於第二訊號模型。若第二訊號串包括第二訊號模型，狀態控制器用以改變連接器的操作狀態為啟動狀態。
在一範例實施例中，上述的第一操作頻率不大於第二操作頻率的一半。
基於上述，在本發明實施例提出的控制方法，連接器與記憶體儲存裝置中，由於連接器在非啟動狀態下靜噪偵測器是被關閉，並且是由突發偵測器來偵測來自主機系統的突發訊號，因此可以減少連接器消耗的功率。
為讓本發明之上述特徵和優點能更明顯易懂，下文特 舉實施例，並配合所附圖式作詳細說明如下。
[第一範例實施例]
一般而言，記憶體儲存裝置(亦稱，記憶體儲存系統)包括可複寫式非揮發性記憶體模組與控制器(亦稱，控制電路)。通常記憶體儲存裝置是與主機系統一起使用，以使主機系統可將資料寫入至記憶體儲存裝置或從記憶體儲存裝置中讀取資料。
圖1A是根據一範例實施例所繪示的主機系統與記憶體儲存裝置。
請參照圖1A，主機系統1000一般包括電腦1100與輸入/輸出(input/output,I/O)裝置1106。電腦1100包括微處理器1102、隨機存取記憶體(random access memory,RAM)1104、系統匯流排1108與資料傳輸介面1110。輸入/輸出裝置1106包括如圖1B的滑鼠1202、鍵盤1204、顯示器1206與印表機1208。必須瞭解的是，圖1B所示的裝置非限制輸入/輸出裝置1106，輸入/輸出裝置1106可更包括其他裝置。
在本發明實施例中，記憶體儲存裝置100是透過資料傳輸介面1110與主機系統1000的其他元件耦接。藉由微處理器1102、隨機存取記憶體1104與輸入/輸出裝置1106的運作可將資料寫入至記憶體儲存裝置100或從記憶體儲存裝置100中讀取資料。例如，記憶體儲存裝置100可以是如圖1B所示的隨身碟1212、記憶卡1214或固態硬碟 (Solid State Drive,SSD)1216等的可複寫式非揮發性記憶體儲存裝置。
一般而言，主機系統1000為可實質地與記憶體儲存裝置100配合以儲存資料的任意系統。雖然在本範例實施例中，主機系統1000是以電腦系統來作說明，然而，在本發明另一範例實施例中主機系統1000可以是數位相機、攝影機、通信裝置、音訊播放器或視訊播放器等系統。例如，在主機系統為數位相機(攝影機)1310時，可複寫式非揮發性記憶體儲存裝置則為其所使用的SD卡1312、MMC卡1314、記憶棒(memory stick)1316、CF卡1318或嵌入式儲存裝置1320(如圖1C所示)。嵌入式儲存裝置1320包括嵌入式多媒體卡(Embedded MMC,eMMC)。值得一提的是，嵌入式多媒體卡是直接耦接於主機系統的基板上。
圖2是繪示圖1A所示的記憶體儲存裝置的概要方塊圖。
請參照圖2，記憶體儲存裝置100包括連接器102、記憶體控制器104與可複寫式非揮發性記憶體模組106。
在本範例實施例中，連接器102是相容於序列先進附件(Serial Advanced Technology Attachment,SATA)標準。然而，必須瞭解的是，本發明不限於此，連接器102亦可以是符合高速周邊零件連接介面(Peripheral Component Interconnect Express,PCI Express)標準或其他適合的標準。
記憶體控制器104用以執行以硬體型式或韌體型式實作的多個邏輯閘或控制指令，並且根據主機系統1000的指 令在可複寫式非揮發性記憶體模組106中進行資料的寫入、讀取與抹除等運作。
可複寫式非揮發性記憶體模組106是耦接至記憶體控制器104，並且用以儲存主機系統1000所寫入之資料。可複寫式非揮發性記憶體模組106具有實體抹除單元304(0)~304(R)。例如，實體抹除單元304(0)~304(R)可屬於同一個記憶體晶粒(die)或者屬於不同的記憶體晶粒。每一實體抹除單元分別具有複數個實體程式化單元，並且屬於同一個實體抹除單元之實體程式化單元可被獨立地寫入且被同時地抹除。例如，每一實體抹除單元是由128個實體程式化單元所組成。然而，必須瞭解的是，本發明不限於此，每一實體抹除單元是可由64個實體程式化單元、256個實體程式化單元或其他任意個實體程式化單元所組成。
更詳細來說，實體抹除單元為抹除之最小單位。亦即，每一實體抹除單元含有最小數目之一併被抹除之記憶胞。實體程式化單元為程式化的最小單元。即，實體程式化單元為寫入資料的最小單元。每一實體程式化單元通常包括資料位元區與冗餘位元區。資料位元區包含多個實體存取位址用以儲存使用者的資料，而冗餘位元區用以儲存系統的資料(例如，控制資訊與錯誤更正碼)。在本範例實施例中，每一個實體程式化單元的資料位元區中會包含4個實體存取位址，且一個實體存取位址的大小為512位元組(byte,B)。然而，在其他範例實施例中，資料位元區中也可包含8個、16個或數目更多或更少的實體存取位 址，本發明並不限制實體存取位址的大小以及個數。例如，實體抹除單元為實體區塊，並且實體程式化單元為實體頁面或實體扇。
在本範例實施例中，可複寫式非揮發性記憶體模組106為多階記憶胞(Multi Level Cell,MLC)NAND型快閃記憶體模組，即一個記憶胞中可儲存至少2個位元資料。然而，本發明不限於此，可複寫式非揮發性記憶體模組106亦可是單階記憶胞(Single Level Cell,SLC)NAND型快閃記憶體模組、複數階記憶胞(Trinary Level Cell,TLC)NAND型快閃記憶體模組、其他快閃記憶體模組或其他具有相同特性的記憶體模組。
圖3是根據一範例實施例所繪示之記憶體控制器的概要方塊圖。
請參照圖3，記憶體控制器104包括記憶體管理電路202、主機介面204與記憶體介面206。
記憶體管理電路202用以控制記憶體控制器104的整體運作。具體來說，記憶體管理電路202具有多個控制指令，並且在記憶體儲存裝置100運作時，此些控制指令會被執行以進行資料的寫入、讀取與抹除等運作。
在本範例實施例中，記憶體管理電路202的控制指令是以韌體型式來實作。例如，記憶體管理電路202具有微處理器單元(未繪示)與唯讀記憶體(未繪示)，並且此些控制指令是被燒錄至此唯讀記憶體中。當記憶體儲存裝置100運作時，此些控制指令會由微處理器單元來執行以進行資 料的寫入、讀取與抹除等運作。
在本發明另一範例實施例中，記憶體管理電路202的控制指令亦可以程式碼型式儲存於可複寫式非揮發性記憶體模組106的特定區域(例如，記憶體模組中專用於存放系統資料的系統區)中。此外，記憶體管理電路202具有微處理器單元(未繪示)、唯讀記憶體(未繪示)及隨機存取記憶體(未繪示)。特別是，此唯讀記憶體具有驅動碼，並且當記憶體控制器104被致能時，微處理器單元會先執行此驅動碼段來將儲存於可複寫式非揮發性記憶體模組106中之控制指令載入至記憶體管理電路202的隨機存取記憶體中。之後，微處理器單元會運轉此些控制指令以進行資料的寫入、讀取與抹除等運作。
此外，在本發明另一範例實施例中，記憶體管理電路202的控制指令亦可以一硬體型式來實作。例如，記憶體管理電路202包括微控制器、記憶體管理單元、記憶體寫入單元、記憶體讀取單元、記憶體抹除單元與資料處理單元。記憶體管理單元、記憶體寫入單元、記憶體讀取單元、記憶體抹除單元與資料處理單元是耦接至微控制器。其中，記憶體管理單元用以管理可複寫式非揮發性記憶體模組106的實體區塊；記憶體寫入單元用以對可複寫式非揮發性記憶體模組106下達寫入指令以將資料寫入至可複寫式非揮發性記憶體模組106中；記憶體讀取單元用以對可複寫式非揮發性記憶體模組106下達讀取指令以從可複寫式非揮發性記憶體模組106中讀取資料；記憶體抹除單元 用以對可複寫式非揮發性記憶體模組106下達抹除指令以將資料從可複寫式非揮發性記憶體模組106中抹除；而資料處理單元用以處理欲寫入至可複寫式非揮發性記憶體模組106的資料以及從可複寫式非揮發性記憶體模組106中讀取的資料。
主機介面204是耦接至記憶體管理電路202並且用以接收與識別主機系統1000所傳送的指令與資料。也就是說，主機系統1000所傳送的指令與資料會透過主機介面204來傳送至記憶體管理電路202。在本範例實施例中，主機介面204是相容於SATA標準。然而，必須瞭解的是本發明不限於此，主機介面204亦可以是相容於PCI Express標準或其他適合的資料傳輸標準。
記憶體介面206是耦接至記憶體管理電路202並且用以存取可複寫式非揮發性記憶體模組106。也就是說，欲寫入至可複寫式非揮發性記憶體模組106的資料會經由記憶體介面206轉換為可複寫式非揮發性記憶體模組106所能接受的格式。
在本發明一範例實施例中，記憶體控制器104還包括緩衝記憶體252、電源管理電路254與錯誤檢查與校正電路256。
緩衝記憶體252是耦接至記憶體管理電路202並且用以暫存來自於主機系統1000的資料與指令或來自於可複寫式非揮發性記憶體模組106的資料。
電源管理電路254是耦接至記憶體管理電路202並且 用以控制記憶體儲存裝置100的電源。
錯誤檢查與校正電路256是耦接至記憶體管理電路202並且用以執行錯誤檢查與校正程序以確保資料的正確性。具體來說，當記憶體管理電路202從主機系統1000中接收到寫入指令時，錯誤檢查與校正電路256會為對應此寫入指令的資料產生對應的錯誤檢查與校正碼(Error Checking and Correcting Code,ECC Code)，並且記憶體管理電路202會將對應此寫入指令的資料與對應的錯誤檢查與校正碼寫入至可複寫式非揮發性記憶體模組106中。之後，當記憶體管理電路202從可複寫式非揮發性記憶體模組106中讀取資料時會同時讀取此資料對應的錯誤檢查與校正碼，並且錯誤檢查與校正電路256會依據此錯誤檢查與校正碼對所讀取的資料執行錯誤檢查與校正程序。
圖4是根據一實施例繪示連接器的電路方塊圖。
請參照圖4，連接器102包括突發偵測器410(burst detector)、靜噪偵測器420(squelch detector)與狀態控制器430。
狀態控制器430是用以控制連接器的操作狀態。當主機系統100正在存取記憶體儲存裝置100時，連接器102的操作狀態為啟動狀態。反之，若主機系統100沒有要存取記憶體儲存裝置100，則狀態控制器430可以控制連接器102進入一個非啟動狀態。在非啟動狀態中，連接器102或記憶體控制器104可以關閉其中部份的電路，藉此節省功率的消耗。另一方面，當連接器102在非啟動狀態時， 若主機系統100傳送一個喚醒訊號給連接器102，則狀態控制器430會改變連接器102的操作狀態為啟動狀態。換言之，連接器102可以相容於任何定義了喚醒訊號的標準。例如，若連接器102相容於SATA標準，則連接器102的操作狀態包括啟動(active)狀態、部分(partial)狀態與睡眠(slumber)狀態。部分狀態與睡眠狀態亦被合稱為非啟動狀態。若連接器102要從非啟動狀態回復為啟動狀態，則需要花費一段時間。一般來說，睡眠狀態的省電效果比部分狀態的省電效果好，但從睡眠狀態回復為啟動狀態所需的時間比從部份狀態回復為啟動狀態的時間長。
靜噪偵測器420是用以偵測訊號串401的功率等級(power level)。訊號串401可包括一或多個訊號。若訊號串401的功率等級低於一個預設等級，則靜襙偵測器420會關閉沒有被使用的電路。例如，當訊號串401的功率等級低於預設等級時，靜噪偵測器420會發送一個訊息給狀態控制器430，而狀態控制器430可以根據此訊息設定連接器102的操作狀態為非啟動狀態。另一方面，若訊號串401的功率等級高於預設等級(例如，訊號串401包括了一個喚醒訊號)，則靜噪偵測器420會驅使狀態控制器430改變連接器102的操作狀態為啟動狀態。在一範例實施例中，訊號串401是頻外訊號(out-of-band signaling,OOB-signaling)。而頻外訊號是一種資料樣式(data pattern)，其中定義了間隔(gap)訊號與突發(burst)訊號。突發訊號的振幅會以一個頻率(例如，1.5G赫茲)上下震動， 而間隔訊號訊號的振幅則維持不變。換句話說，訊號串401會包括一或多個間隔訊號與突發訊號。在頻外訊號中，喚醒訊號至少包括6個間隔訊號與6個突發訊號，靜噪偵測器420會偵測這些間隔訊號與突發訊號，並且判斷訊號串401中是否包括了喚醒訊號。
突發偵測器410是用以啟動或關閉靜噪偵測器420，並且偵測訊號串401是否包括一個突發訊號。特別的是，突發偵測器410是操作在第一操作頻率下，而靜噪偵測器420是操作在第二操作頻率下，並且第二操作頻率會大於第一操作頻率。在第二操作頻率下，靜噪偵測器420可以完整偵測到間隔訊號與突發訊號。在第一操作頻率下，突發偵測器410能偵測到間隔訊號與突發訊號中部份的子訊號。舉例來說，連接器102與主機系統1000之間傳輸的間隔訊號與突發訊號的最大頻率為1.5G赫茲；第二操作頻率為1.5G赫茲；並且第一操作頻率為750M赫茲。因此，突發偵測器410能偵測到間隔訊號與突發訊號中其頻率小於750M赫茲的子訊號。
圖6是根據一範例實施例繪示喚醒訊號、對準訊號與D24.3特性訊號的示意圖。
請參照圖6，喚醒訊號510包括突發訊號511a~511f與間隔訊號512a~512f。而每一個突發訊號可以由四個對準(align)訊號520或是四個D24.3特性訊號530所組成。在此，一個單位區間表示喚醒訊號510中頻率最大的子訊號的長度(即，週期)。例如，喚醒訊號510的最大頻率為 1.5G赫茲，因此每一個單位區間(unit interval)為1/1.5G秒(例如，單位區間540)。對準訊號521的開頭會包括長度為5個單位區間的子訊號521，接下來為多個長度為1或2個單位區間的子訊號。而D24.3特性訊號530全由長度為2個單位區間的子訊號所組成(例如，子訊號531)。在此範例實施例中，靜噪偵測器420的操作頻率為1.5G赫茲，因此可以完整的偵測到任意長度的子訊號；突發偵測器410的操作頻率為750M赫茲，能偵測長度大於等於2個單位區間的子訊號(即，頻率小於750M赫茲的子訊號)。
在本範例實施例中，當連接器102的操作狀態是在部份狀態或是睡眠狀態時，靜噪偵測器420會被關閉而突發偵測器410會被啟動。值得注意的是，由於第二操作頻率小於第一操作頻率，因此突發偵測器410運作時所消耗的功率會低於靜噪偵測器420運作時所消耗的功率。當突發偵測器410接受到一個第一訊號串401時，會先判斷此第一訊號串是否包括一個突發訊號。例如，突發偵測器410會判斷此第一訊號串401中是否包括長度大於等於n個單位區間的子訊號，其中n為大於等於2的正整數。例如，n是正整數2，因此突發偵測器410可以偵測到子訊號521與531。若第一訊號串中包括長度大於等於n個單位區間的子訊號，突發偵測器410便會判斷第一訊號串包括了一個突發訊號並且啟動靜噪偵測器420。
在靜噪偵測器420被喚醒後，靜噪偵測器420會繼續接收一個第二訊號串，並且判斷第二訊號串是否為喚醒訊 號。此第二訊號串是接續在第一訊號串之後傳送給連接器102的訊號。例如，第一訊號串包括突發訊號511a，而第二訊號串包括突發訊號511b~511f。在一範例實施例中，若靜噪偵測器420判斷第二訊號串包括了m個突發訊號，靜噪偵測器420會判斷第二訊號串為喚醒訊號，其中m為正整數(例如，m為4)。換句話說，當突發偵測器410偵測到第一個突發訊號511a以後會啟動靜噪偵測器420，並由靜噪偵測器420偵測接下來的突發訊號511b~511f。值得注意的是，由於喚醒訊號510會包括6個突發訊號511a~511f與6個間隔訊號512a~512f，並且突發偵測器410已接收了突發訊號511a，因此在一範例實施例中m會被設定小於6。
若靜噪偵測器420判斷第二訊號串為喚醒訊號，靜噪偵測器420會傳送一個訊息給狀態控制器430。狀態控制器430會根據此訊息改變連接器102的操作狀態為啟動狀態。
在其他範例實施例中，連接器102與主機系統1000之間傳輸的間隔訊號與突發訊號的最大頻率也可以為3.0G赫茲(此時一個單位區間為1/3G秒)或是其他數值，本發明並不在此限。在一範例實施例中，當間隔訊號與突發訊號的最大頻率為3.0G赫茲時，第一操作頻率為1.5G赫茲，而第二操作頻率為3.0G赫茲。然而，第一操作頻率與第二操作頻率也可以被設定為其他數值，本發明並不在此限。
在一範例實施例中，若連接器102所接收到的喚醒訊號僅由對準訊號所組成，則突發偵測器410可以將n設定為5。亦即，當第一訊號串中包括了長度大於等於5個單位區間的子訊號(例如，子訊號521)時，突發偵測器410才會判斷第一訊號串包括了突發訊號。如此一來，突發偵測器410的操作頻率可以設定的更低(例如，300M赫茲)，藉此進一步降低突發偵測器410運作時所消耗的功率。然而，在其他範例實施例中，突發偵測器410可以將n設定為3、4、或是其他數值，本發明並不在此限。
在一範例實施例中，若突發偵測器410可以在一個突發訊號的時間內偵測到所接收的訊號是否包括一個突發訊號，靜噪偵測器420也可以將m設定為5。或者，靜噪偵測器420也可以將m設定為3或其他數值，本發明並不在此限。
圖6是根據一範例實施例繪示連接器的控制方法的流程圖。
請參照圖6，在步驟S602中，在靜噪偵測器被關閉的情況下，突發偵測器410會接收一個第一訊號串。在步驟S604中，突發偵測器410會在第一操作頻率下判斷第一訊號串是否包括一個突發訊號。若第一訊號串不包括突發訊號，則回到步驟S602。若第一訊號串包括突發訊號，在步驟S606中，突發偵測器410會啟動靜噪偵測器420。在步驟S608中，靜噪偵測器420在第二操作頻率下判斷第二訊號串是否為喚醒訊號，其中第二操作頻率大於第一操作 頻率。若第二訊號串為喚醒訊號，在步驟S609中，狀態控制器430會改變連接器的操作狀態為啟動狀態。然而，圖5中各步驟已說明如上，在此便不再贅述。
[第二範例實施例]
第二實施例與第一實施例部份類似，在此僅描述不同之處。
圖7是根據第二範例實施例繪示連接器的電路方塊圖。
請參照圖7，在第二範例實施例中，突發偵測器410包括了低功率靜噪偵測電路411與靜噪偵測器控制電路412。靜噪偵測器420包括了靜噪偵測電路421與頻外訊號判斷電路422。低功率靜噪偵測電路411是用以在第一操作頻率下偵測一個突發訊號。靜噪偵測器控制電路412是用以控制(例如，啟動或關閉)靜噪偵測電路421。靜噪偵測電路421是用以在第二操作頻率下偵測一個訊號中的突發訊號，而頻外訊號判斷電路422是用以判斷一個訊號是否為喚醒訊號。
具體來說，當連接器102為部分/睡眠狀態時，靜噪偵測電路421會被關閉。在靜噪偵測電路421被關閉的情況下，低功率靜噪偵測電路411會接收訊號串401，並且判斷訊號串401是否包括長度大於等於n個單位區間的子訊號。若訊號串401包括了長度大於等於n個單位區間的子訊號，靜噪偵測器控制電路412會啟動靜噪偵測電路421。 靜噪偵測電路421會繼續接收第二訊號串，並且偵測第二訊號串中的突發訊號與間隔訊號。頻外訊號判斷電路422會根據第二訊號串中的突發訊號與間隔訊號來判斷第二訊號串是否為喚醒訊號。例如，若第二訊號串包括m個突發訊號，則頻外訊號判斷電路422會判斷第二訊號串為喚醒訊號。另一方面，若頻外訊號判斷電路422判斷第二訊號串不是喚醒訊號，靜噪偵測器控制電路412會關閉靜噪偵測器421，僅由低功率靜噪偵測電路411接收下一個訊號(亦稱第三訊號)，並且由低功率靜噪偵測電路411判斷此第三訊號是否包括一個突發訊號。
圖8是根據第二範例實施例繪示連接器切換在啟動狀態與部份/睡眠狀態之間的流程圖。
請參照圖8，在步驟S802中，連接器102進入啟動狀態。
在步驟S804中，狀態控制器430會判斷是否要進入部分/睡眠狀態。例如，狀態控制器430可以根據主機系統1000的指示或是記憶體控制器104的指示來決定是否要進入部分/睡眠狀態。或者，狀態控制器430也可以由本身的資訊(例如，待機時間)來判斷是否要進入部分/睡眠狀態。
若要進入部分/睡眠狀態，在步驟S806中，狀態控制器430會設定連接器102進入部分/睡眠狀態。此時，靜噪偵測器控制電路412會關閉靜噪偵測電路421。
在步驟S808中，低功率靜噪偵測電路411會判斷是否偵測到了突發訊號。
若低功率靜噪偵測電路411偵測到了突發訊號，在步驟S810中，靜噪偵測器控制電路412會啟動靜噪偵測電路421。
在步驟S812中，靜噪偵測器420會判斷是否偵測到喚醒訊號。具體來說，靜噪偵測電路421會偵測第二訊號串中的突發訊號，並且頻外訊號判斷電路422會判斷此第二訊號串是否為喚醒訊號。
若靜噪偵測器420判斷此第二訊號串為喚醒訊號，會回到步驟S802，其中狀態控制器430會控制連接器102進入啟動狀態。若靜噪偵測器420並沒有偵測到喚醒訊號，在步驟S814中，靜噪偵測器控制電路412會關閉靜噪偵測電路421，並且回到步驟S808。然而，圖8中各步驟已詳細說明如上，在此便不再贅述。
[第三範例實施例]
圖9是根據第三範例實施例所繪示的連接器的電路方塊圖。
請參照圖9，連接器900包括低頻訊號偵測器911、訊號偵測器控制電路912、高頻訊號偵測器921、高頻訊號判斷電路922以及狀態控制器930。連接器900是符合序列先進附件標準，而訊號串901會符合頻外訊號的定義。連接器900可被安裝於一個主機系統、硬碟、隨身碟、固態硬碟、個人電腦或伺服器上，本發明並不在此限。
當連接器900在部份狀態與睡眠狀態時，高頻訊號偵 測器921會被關閉而低頻訊號偵測器911會被啟動。低頻訊號偵測器911是用以在高頻訊號偵測器921被關閉的情況下接收訊號串901(亦稱第一訊號串)，並且在第一操作頻率下判斷第一訊號串是否包括一個第一訊號模型。例如，低頻訊號偵測器911判斷第一訊號串是否具有一特定數量的突發訊號(稱為第一突發訊號)，若是則判斷第一訊號串包括第一訊號模型。此第一突發訊號可是符合一特定頻率之脈波訊號，其頻率例如是不大於750M赫茲(Hz)。若第一訊號串包括第一突發訊號，則訊號偵測器控制電路912會啟動高頻訊號偵測器921。在被啟動以後，高頻訊號偵測器921會繼續接收一個第二訊號串，並且在第二操作頻率下偵測第二訊號串中是否包括一個第二訊號模型，其中此第一訊號模型不同於第二訊號模型。第二訊號模型例如是由數個間隔訊號與數個第二突發訊號所組成。第二突發訊號可是符合一特定頻率之脈波訊號，此第二突發訊號之頻率可相同或相異於第一突發訊號。例如，高頻訊號判斷電路922會根據高頻訊號偵測器921所偵測的第二突發訊號與間隔訊號判斷第二訊號串是否為一喚醒訊號。舉例來說，頻外訊號中的喚醒訊號可至少是由6個間隔訊號與6個第二突發訊號所組成。特別的是，第一操作頻率會低於第二操作頻率。例如，第一操作頻率不大於第二操作頻率的一半，但本發明並不在此限。若第二訊號串包括一個第二訊號模型(例如，喚醒訊號)，則狀態控制器930會改變連接器900的操作狀態為啟動狀態。
綜上所述，在本發明實施例所提出的連接器的控制方法、記憶體儲存裝置與連接器中，由於突發偵測器是在第一操作頻率下偵測突發訊號，並且在偵測到突發訊號時才啟動功率消耗較大的靜噪偵測器，因此可以減少連接器在非啟動狀態下的功率消耗。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，故本發明之保護範圍當視後附之申請專利範圍所界定者為準。
1000‧‧‧主機系統
1100‧‧‧電腦
1102‧‧‧微處理器
1104‧‧‧隨機存取記憶體
1106‧‧‧輸入/輸出裝置
1108‧‧‧系統匯流排
1110‧‧‧資料傳輸介面
1202‧‧‧滑鼠
1204‧‧‧鍵盤
1206‧‧‧顯示器
1208‧‧‧印表機
1212‧‧‧隨身碟
1214‧‧‧記憶卡
1216‧‧‧固態硬碟
1310‧‧‧數位相機
1312‧‧‧SD卡
1314‧‧‧MMC卡
1316‧‧‧記憶棒
1318‧‧‧CF卡
1320‧‧‧嵌入式儲存裝置
100‧‧‧記憶體儲存裝置
102、900‧‧‧連接器
104‧‧‧記憶體控制器
106‧‧‧可複寫式非揮發性記憶體模組
304(0)~304(R)‧‧‧實體抹除單元
202‧‧‧記憶體管理電路
204‧‧‧主機介面
206‧‧‧記憶體介面
252‧‧‧緩衝記憶體
254‧‧‧電源管理電路
256‧‧‧錯誤檢查與校正電路
401、901‧‧‧訊號串
410‧‧‧突發偵測器
420‧‧‧靜噪偵測器
430、930‧‧‧狀態控制器
510‧‧‧喚醒訊號
511a~511f‧‧‧突發訊號
512a~512f‧‧‧間隔訊號
520‧‧‧對準訊號
530‧‧‧D24.3特性訊號
521、531‧‧‧子訊號
540‧‧‧單位區間
S602、S604、S606、S608、610‧‧‧連接器的控制方法的步驟
411‧‧‧低功率靜噪偵測電路
412‧‧‧靜噪偵測器控制電路
421‧‧‧靜噪偵測電路
422‧‧‧頻外訊號判斷電路
S802、S804、S806、S808、S810、S812、S814‧‧‧步驟
911‧‧‧低頻訊號偵測器
912‧‧‧訊號偵測器控制電路
921‧‧‧高頻訊號偵測器
922‧‧‧高頻訊號判斷電路
圖1A是根據一範例實施例所繪示的主機系統與記憶體儲存裝置。
圖1B是根據一範例實施例所繪示的電腦、輸入/輸出裝置與記憶體儲存裝置的示意圖。
圖1C是根據一範例實施例所繪示的主機系統與記憶體儲存裝置的示意圖。
圖2是繪示圖1A所示的記憶體儲存裝置的概要方塊圖。
圖3是根據一範例實施例所繪示之記憶體控制器的概要方塊圖。
圖4是根據一實施例繪示連接器的電路方塊圖。
圖5是根據一範例實施例繪示連接器的控制方法的流程圖。
圖6是根據一範例實施例繪示喚醒訊號、對準訊號與D24.3特性訊號的示意圖。
圖7是根據第二範例實施例繪示連接器的電路方塊圖。
圖8是根據第二範例實施例繪示連接器切換在啟動狀態與部份/睡眠狀態之間的流程圖。
圖9是根據第三範例實施例繪示連接器的電路方塊圖。
S602、S604、S606、S608、S610‧‧‧連接器的控制方法的步驟

Claims (19)

  1. 一種連接器的控制方法，其中該連接器包括一靜噪偵測器，該控制方法包括：在該靜噪偵測器被關閉的情況下接收一第一訊號串；在一第一操作頻率下判斷該第一訊號串是否包括一突發訊號；若該第一訊號串包括該突發訊號，啟動該靜噪偵測器，並由該靜噪偵測器在一第二操作頻率下判斷一第二訊號串是否為一喚醒訊號，其中該第二訊號串是被接收在該第一訊號串之後，並且該第二操作頻率大於該第一操作頻率；以及若該第二訊號串為該喚醒訊號，改變該連接器的一操作狀態至一啟動狀態。
  2. 如申請專利範圍第1項所述之控制方法，更包括：若該第二訊號串不為該喚醒訊號，關閉該靜噪偵測器，接收一第三訊號，並判斷該第三訊號是否包括該突發訊號。
  3. 如申請專利範圍第1項所述之控制方法，其中在該第一操作頻率下判斷該第一訊號串是否包括該突發訊號的步驟包括：在該第一操作頻率下判斷該第一訊號串是否包括長度大於等於n個單位區間的一子訊號，其中n為大於等於2的正整數；以及若該第一訊號串包括該子訊號，判斷該第一訊號串包 括該突發訊號。
  4. 如申請專利範圍第3項所述之控制方法，其中該正整數n為5。
  5. 如申請專利範圍第1項所述之控制方法，其中由該靜噪偵測器在該第二操作頻率下判斷該第二訊號串是否為該喚醒訊號的步驟包括：由該靜噪偵測器判斷該第二訊號串是否包括m個突發訊號，其中m為正整數；若該第二訊號串包括該m個突發訊號，由該靜噪偵測器判斷該第二訊號串為該喚醒訊號。
  6. 一種記憶體儲存裝置，包括：一連接器，用以耦接至一主機系統；一可複寫式非揮發性記憶體模組，包括多個實體抹除單元；以及一記憶體控制器，耦接至該連接器與該可複寫式非揮發性記憶體模組，其中該連接器包括：一狀態控制器；一靜噪偵測器，耦接至該狀態控制器；以及一突發偵測器，耦接至該靜噪偵測器，用以在該靜噪偵測器被關閉的情況下接收一第一訊號串，並且在一第一操作頻率下判斷該第一訊號串是否包括一突發訊號，其中，若該第一訊號串包括該突發訊號，該突發 偵測器用以啟動該靜噪偵測器，在該靜噪偵測器被啟動以後，該靜噪偵測器用以在一第二操作頻率下判斷一第二訊號串是否為一喚醒訊號，其中該第二訊號串是被接收在該第一訊號串之後，並且該第二操作頻率大於該第一操作頻率，若該第二訊號串為該喚醒訊號，該狀態控制器用以改變該連接器的一操作狀態至一啟動狀態。
  7. 如申請專利範圍第6項所述之記憶體儲存裝置，其中若該第二訊號串不為該喚醒訊號，該突發偵測器還用以關閉該靜噪偵測器，接收一第三訊號，並判斷該第三訊號是否包括該突發訊號。
  8. 如申請專利範圍第6項所述之記憶體儲存裝置，其中該突發偵測器在該第一操作頻率下判斷該第一訊號串是否包括該突發訊號的操作包括：該突發偵測器在該第一操作頻率下判斷該第一訊號串是否包括長度大於等於n個單位區間的一子訊號，其中n為大於等於2的正整數；若該第一訊號串包括該子訊號，該靜噪偵測器判斷該第一訊號串包括該突發訊號。
  9. 如申請專利範圍第8項所述之記憶體儲存裝置，其中該正整數n為5。
  10. 如申請專利範圍第6項所述之記憶體儲存裝置，其中在該靜噪偵測器判斷該第二訊號串是否為該喚醒訊號的操作包括： 該靜噪偵測器判斷該第二訊號串是否包括m個突發訊號，其中m為正整數；若該第二訊號串包括m個突發訊號，該靜噪偵測器判斷該第二訊號串為該喚醒訊號。
  11. 如申請專利範圍第6項所述之記憶體儲存裝置，其中該突發偵測器包括：一低功率靜噪偵測器；以及一靜噪偵測器控制電路，耦接至該低功率靜噪偵測器，該靜噪偵測器包括；一靜噪偵測電路，耦接至該靜噪偵測器控制電路；以及一頻外訊號判斷電路，耦接至該靜噪偵測電路與該狀態控制器，其中，該低功率靜噪偵測器用以在該靜噪偵測電路被關閉的情況下接收該第一訊號串，並且在該第一操作頻率下判斷該第一訊號串是否包括該突發訊號，若該第一訊號串包括該突發訊號，該靜噪偵測器控制電路用以啟動該靜噪偵測電路，在該靜噪偵測電路被啟動以後，該靜噪偵測電路用以在該第二操作頻率下偵測該第二訊號串中的一第二突發訊號與一間隔訊號，並且該頻外訊號判斷電路用以根據該第二突發訊號與該間隔訊號判斷該第二訊號串是否為該喚醒訊號。
  12. 一種連接器，包括：一狀態控制器；一靜噪偵測器，耦接至該狀態控制器；以及一突發偵測器，耦接至該靜噪偵測器，用以在該靜噪偵測器被關閉的情況下接收一第一訊號串，並且在一第一操作頻率下判斷該第一訊號串是否包括一突發訊號，其中，若該第一訊號串包括該突發訊號，該突發偵測器啟動該靜噪偵測器，在該靜噪偵測器被啟動以後，該靜噪偵測器用以在一第二操作頻率下判斷一第二訊號串是否為一喚醒訊號，其中該第二訊號串是被接收在該第一訊號串之後，並且該第二操作頻率大於該第一操作頻率，若該第二訊號串為該喚醒訊號，該狀態控制器用以改變該連接器的一操作狀態為一啟動狀態。
  13. 如申請專利範圍第12項所述之連接器，其中若該第二訊號串不為該喚醒訊號，該突發偵測器還用以關閉該靜噪偵測器，接收一第三訊號，並判斷該第三訊號是否包括該突發訊號。
  14. 如申請專利範圍第12項所述之連接器，其中該突發偵測器在該第一操作頻率下判斷該第一訊號串是否包括該突發訊號的操作包括：該突發偵測器在該第一操作頻率下判斷該第一訊號串是否包括長度大於等於n個單位區間的一子訊號，其中n為大於等於2的正整數； 若該第一訊號串包括該子訊號，該靜噪偵測器判斷該第一訊號串包括該突發訊號。
  15. 如申請專利範圍第14項所述之連接器，其中該正整數n為5。
  16. 如申請專利範圍第12項所述之連接器，其中在該靜噪偵測器判斷該第二訊號串是否為該喚醒訊號的操作包括：該靜噪偵測器判斷該第二訊號串是否包括m個突發訊號，其中m為正整數；若該第二訊號串包括m個突發訊號，該靜噪偵測器判斷該第二訊號串為該喚醒訊號。
  17. 如申請專利範圍第12項所述之連接器，其中該突發偵測器包括：一低功率靜噪偵測器；以及一靜噪偵測器控制電路，耦接至該低功率靜噪偵測器，該靜噪偵測器包括；一靜噪偵測電路，耦接至該靜噪偵測器控制電路；以及一頻外訊號判斷電路，耦接至該靜噪偵測電路與該狀態控制器，其中，該低功率靜噪偵測器用以在該靜噪偵測電路被關閉的情況下接收該第一訊號串，並且在該第一操作頻率下判斷該第一訊號串是否包括該突發訊號， 若該第一訊號串包括該突發訊號，該靜噪偵測器控制電路用以啟動該靜噪偵測電路，在該靜噪偵測電路被啟動以後，該靜噪偵測電路用以在該第二操作頻率下偵測該第二訊號串中的一第二突發訊號與一間隔訊號，並且該頻外訊號判斷電路用以根據該第二突發訊號與該間隔訊號判斷該第二訊號串是否為該喚醒訊號。
  18. 一種連接器，符合一序列先進附件標準，包括：一低頻訊號偵測器；一訊號偵測器控制電路，耦接至該低頻訊號偵測器；一高頻偵測器，耦接至該訊號偵測器控制電路；一高頻訊號判斷電路，耦接至該高頻偵測器；一狀態控制器，耦接至該訊號偵測器控制電路與該高頻訊號判斷電路，其中，該低頻訊號偵測器用以在該高頻偵測器被關閉的情況下接收一第一訊號串，並且在一第一操作頻率下判斷該第一訊號串是否包括一第一訊號模型，若該第一訊號串包括該第一訊號模型，該訊號偵測器控制電路用以啟動該高頻偵測器，在該高頻偵測器被啟動以後，該高頻偵測器用以在一第二操作頻率下偵測一第二訊號串是否包括一第二訊號模型，其中該第二訊號串是被接收在該第一訊號串之後，並且該第二操作頻率大於該第一操作頻率，該第一訊號模型不同於該第二訊號模型， 若該第二訊號串包括該第二訊號模型，該狀態控制器用以改變該連接器的一操作狀態為一啟動狀態。
  19. 如申請專利範圍第18項所述之連接器，其中該第一操作頻率不大於該第二操作頻率的一半。
TW101137146A 2012-10-08 2012-10-08 連接器的控制方法、連接器與記憶體儲存裝置 TWI521354B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW101137146A TWI521354B (zh) 2012-10-08 2012-10-08 連接器的控制方法、連接器與記憶體儲存裝置
US13/692,981 US9081659B2 (en) 2012-10-08 2012-12-03 Controlling method for connector, connector and memory storage device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW101137146A TWI521354B (zh) 2012-10-08 2012-10-08 連接器的控制方法、連接器與記憶體儲存裝置

Publications (2)

Publication Number Publication Date
TW201415234A true TW201415234A (zh) 2014-04-16
TWI521354B TWI521354B (zh) 2016-02-11

Family

ID=50433684

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101137146A TWI521354B (zh) 2012-10-08 2012-10-08 連接器的控制方法、連接器與記憶體儲存裝置

Country Status (2)

Country Link
US (1) US9081659B2 (zh)
TW (1) TWI521354B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10090044B2 (en) * 2016-07-21 2018-10-02 Sandisk Technologies Llc System and method for burst programming directly to MLC memory

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8138803B2 (en) * 2007-09-26 2012-03-20 Intel Corporation Apparatus and method for selectively enabling and disabling a squelch circuit across AHCI and SATA power states
US8352764B2 (en) * 2008-09-29 2013-01-08 Intel Corporation Dynamic squelch detection power control
KR101747797B1 (ko) * 2011-01-26 2017-06-15 삼성전자주식회사 사타 인터페이스 및 그것의 전원 관리 방법
US9331654B2 (en) * 2012-03-26 2016-05-03 Marvell World Trade Ltd. Dual squelch detectors and methods for low power states

Also Published As

Publication number Publication date
US9081659B2 (en) 2015-07-14
US20140101367A1 (en) 2014-04-10
TWI521354B (zh) 2016-02-11

Similar Documents

Publication Publication Date Title
US9612761B2 (en) Semiconductor device
US8443221B2 (en) Methods, systems, and computer readable media for advanced power management for serial advanced technology attachment (SATA)-based storage devices
US8923088B2 (en) Solid state storage device with sleep control circuit
KR102140592B1 (ko) 데이터 저장 장치
US8897092B2 (en) Memory storage device, memory controller and controlling method
US20140215130A1 (en) Clock switching method, memory controller and memory storage apparatus
TW201344437A (zh) 系統運作方法、記憶體控制器與記憶體儲存裝置
US9324444B2 (en) Data storage device
TWI526818B (zh) 休眠模式啓動方法、記憶體控制電路單元及儲存裝置
US20220187987A1 (en) Temperature control method and data storage system
JP6508912B2 (ja) ストレージシステム、ストレージ装置、及びストレージシステムの非信号分析方法
CN103377155A (zh) 存储器储存装置及其存储器控制器与电源控制方法
CN111857596B (zh) Ssd低功耗实现方法、装置、计算机设备及存储介质
TW201933091A (zh) 資料儲存裝置之測試系統與資料儲存裝置之測試方法
TWI521354B (zh) 連接器的控制方法、連接器與記憶體儲存裝置
US8897093B2 (en) Controlling method of connector, connector, and memory storage device
TWI791257B (zh) 訊號重驅動裝置、資料儲存系統及模式控制方法
CN103777732A (zh) 连接器的控制方法、连接器与存储器储存装置
TWI512623B (zh) 休眠模式啓動方法、記憶體控制電路單元及儲存裝置
CN110297595B (zh) 主机存储器缓冲区配置方法、储存装置与控制电路单元
TWI768373B (zh) 記憶體儲存裝置的電源控制方法與記憶體儲存系統
US20230035137A1 (en) Idle power mode for external storage device
CN103926993A (zh) 连接器的控制方法、连接器与存储器储存设备
CN114690866A (zh) 温度控制方法与数据存储系统
CN113835512A (zh) 存储器存储装置的电源控制方法与存储器存储系统