TW201411351A - 迴避由突然斷電所造成之損壞資料頁與損壞區塊的方法 - Google Patents

迴避由突然斷電所造成之損壞資料頁與損壞區塊的方法 Download PDF

Info

Publication number
TW201411351A
TW201411351A TW101144242A TW101144242A TW201411351A TW 201411351 A TW201411351 A TW 201411351A TW 101144242 A TW101144242 A TW 101144242A TW 101144242 A TW101144242 A TW 101144242A TW 201411351 A TW201411351 A TW 201411351A
Authority
TW
Taiwan
Prior art keywords
data
page
data page
idle
written
Prior art date
Application number
TW101144242A
Other languages
English (en)
Other versions
TWI470433B (zh
Inventor
Chih-Nan Yen
Original Assignee
Storart Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Storart Technology Co Ltd filed Critical Storart Technology Co Ltd
Publication of TW201411351A publication Critical patent/TW201411351A/zh
Application granted granted Critical
Publication of TWI470433B publication Critical patent/TWI470433B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/22—Safety or protection circuits preventing unauthorised or accidental access to memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/52—Protection of memory contents; Detection of errors in memory contents
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/80—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout
    • G11C29/816—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout for an application-specific layout
    • G11C29/82—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout for an application-specific layout for EEPROMs

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Read Only Memory (AREA)

Abstract

本發明揭示了一種迴避由突然斷電所造成之損壞資料頁與損壞區塊的方法，用以避免從主控端程式化一新的資料到在NAND快閃抹除或程式化期間，由於斷電所造成之可能性的損害區塊或資料頁。

Description

迴避由突然斷電所造成之損壞資料頁與損壞區塊的方法
本發明係提供一種迴避由突然斷電所造成之損壞資料頁與損壞區塊的方法。
一儲存裝置(例如NAND快閃記憶體)係可再任何時間斷電。假若NAND快閃記憶體在抹除(erasing)期間斷電的話，則正在抹除的區塊係不可被直接地程式化，即使此一區塊看起來像是一個好的區塊。假若NAND快閃記憶體在程式化(programming)期間斷電的話，則正在程式化之區塊係不可被在一次程式化，即使此資料頁看起來像是一個未程式化的區塊。假若NAND快閃記憶體係為多階儲存單元(Multi-Level-Cell 2bit/cell，MLC)且正在程式化之資料頁(page)係為一較低資料頁(A群組)的話，則其較高資料頁(B群組)係亦可造成新的資料毀損(data crash)。假若NAND快閃記憶體係為三階儲存單元(TLC 3bit/cell)且正在程式化的資料頁係為一較低資料頁(A群組或B群組)的話，則其較高資料頁(B群組及C群組)係亦可造成新的資料毀損。
基於上述問題，發明人提出了一種迴避由突然斷電所造成之損壞資料頁與損壞區塊的方法，以克服現有技術的缺陷。
本發明目的在於提供一種迴避由突然斷電所造成之損壞資料頁與損壞區塊的方法，其係可避免資料被由一主機的突然斷電而造成損壞。
為達上述目的，本發明係提供一種迴避由突然斷電所造成之損壞資料頁與損壞區塊的方法，其係使用於一單階儲存單元之型態的一快閃記憶體，該方法係包括：步驟S11：尋找在一最近之斷電前的一最後程式化資料頁，之後再分配至少一閒置資料頁以供復電之後的測試；步驟S12：假若有提供一原始資料的話，則將該原始資料寫入到該閒置資料頁用以測試，或者是假若並未提供該原始資料的化，則將至少一特定型樣寫入到該閒置資料頁；步驟S13：將用以測試之該閒置資料頁標示成一已使用資料頁；步驟S14：回讀該已使用資料頁並確認在該已使用資料頁的資料中是否有一錯誤更正編碼之錯誤；步驟S15：若否，則已寫到該已使用資料頁的資料係改變儲存在一映射表中的一位址，且該位址係指向到一目前資料頁，或者是已寫到該已使用資料頁的該特定型樣係跳過該目前資料頁並從下一資料頁開始使用；以及步驟S16：若是，則該已使用資料頁係已損壞，且保留該原始資料及儲存在該映射表的該位址，之後下一寫入資料係從下一資料頁開始。
為達上述目的，本發明係更提供一種迴避由突然斷電所造成 之損壞資料頁與損壞區塊的方法，其係使用於一多階或三階儲存單元之型態的一快閃記憶體，該方法係包括：步驟S21：尋找在一最近之斷電前的一最後程式化資料頁，之後再分配至少一閒置資料頁以供復電之後的測試，且假若該閒置資料頁不是一字元線的一最低有效位元的話，則將該最低有效位元的資料進行備份；步驟S22：假若提供一原始資料的話，則將該原始資料寫入到該閒置資料頁，或者是假若並未提供該原始資料的話，則將至少一特定型樣寫入到該閒置資料頁；步驟S23：將用以測試的該閒置資料頁標示成一已使用資料頁；步驟S24：回讀該已使用資料頁，且確認在該已使用資料頁之資料中使否有錯誤修正編碼的錯誤；步驟S25：若否，則寫入到該已使用資料頁的該資料係改變儲存在一映射表中的一位址，且該位址係指向到一目前資料頁，或者是寫入到該已使用資料頁的該特定型樣係跳過該目前資料頁，且從下一資料頁開始使用；步驟S26：若是，則確認該已使用資料頁是否為一中央有效位元或是一最高有效位元；步驟S27：若否，回到上述步驟S21；若是，則進一步確認 儲存在一較低資料頁之資料的一錯誤修正編碼是否正常；步驟S28：若是，則保留該原始資料的一映射表；步驟S29：若否，則該已使用資料頁係已損壞，且一資料備份位址係指向到該映射表；以及步驟S30：重複步驟S29到步驟S21，且直到一最後已使用資料頁係為初始之該已使用資料頁的該最高有效位元而終止。
雖然本發明使用了幾個較佳實施例進行解釋，但是下列圖式及具體實施方式僅僅是本發明的較佳實施例；應說明的是，下面所揭示的具體實施方式僅僅是本發明的例子，並不表示本發明限於下列圖式及具體實施方式。
請同時參閱圖1A及圖1B，其係表示依據本發明一實施例之一快閃記憶體於操作狀態的結構示意圖。
假若一主機(host)在一NAND快閃記憶體正在抹除(erasing)期間斷電(power off)的話，則正在抹除的區塊係在復電(power on)之後不可直接被程式化，即使此區塊的所有資料頁是清空的(clear)。假若一控制器(controller)將資料程式化到此區塊的話，則資料可能會被損壞。此區塊在控制器獲得資料並將其程式化以保證此區塊之抹除操作是成功的之前，其係需要被抹除。假若主機在NAND快閃記憶體正在程式化期間斷電的話，則此正在程式化的資料頁係不可再被程式化，即使此資料頁看起來像未程式化的資料頁。 假若將主機資料直接程式化到此資料頁的話，則資料可能會損壞。在復電之後，控制器係可確認一正在作動區塊(acting block)來尋找一閒置資料頁位址(free page address)。閒置資料頁位址在斷電之前係可能為正在程式化的資料頁。控制器係可將舊資料或無意義資料從閒置資料頁位址程式化到其他資料頁，以避免新資料從主機程式化到一隱藏損傷資料頁(potential hurt page)。在將資料程式化到閒置資料頁位址之後，控制器係可回讀(read back)並確認錯誤修正編碼(Error Correction Code，ECC)的狀態。假若錯誤修正編碼狀態出現錯誤(failed)的話，則控制器係可放棄此資料頁之資料，並在另一區塊或資料頁保留舊資料。
換句話說，其主要的問題就是在NAND快閃記憶體正在抹除或是正在程式化期間發生突然斷電。
請參閱圖2，其係表示依據本發明一實施例中一單階儲存單元(SLC)迴避由突然斷電而中斷之資料的詳細流程圖。
本發明一實施例中，一單階儲存單元(SLC)迴避由突然斷電而中斷之資料的詳細流程，其步驟包括：步驟S11：尋找在一最近之斷電前的一最後程式化資料頁，之後再分配至少一閒置資料頁以供復電之後的測試；步驟S12：假若有提供一原始資料的話，則將該原始資料寫入到該閒置資料頁用以測試，或者是假若並未提供該原始資料的化，則將至少一特定型樣寫入到該閒置資料頁；步驟S13：將用以測試之該閒置資料頁標示成一已使用資料 頁；步驟S14：回讀該已使用資料頁並確認在該已使用資料頁的資料中是否有一錯誤更正編碼之錯誤；步驟S15：若否，則已寫到該已使用資料頁的資料係改變儲存在一映射表中的一位址，且該位址係指向到一目前資料頁，或者是已寫到該已使用資料頁的該特定型樣係跳過該目前資料頁並從下一資料頁開始使用；以及步驟S16：若是，則該已使用資料頁係已損壞，且保留該原始資料及儲存在該映射表的該位址，之後下一寫入資料係從下一資料頁開始。
請同時參閱圖3及圖4，其係表示圖2中一單階儲存單元迴避由突然斷電而中斷之資料頁的一例示。
當控制器在復電後第一次獲得一閒置區塊(free block)時，控制器在將資料程式化到此區塊以保證此區塊成功抹除操作之前，係需要抹除此區塊。在圖3中，起始流程期間，控制器係在斷電以尋找閒置區塊之位址之前，可確認一正在作動的區塊。在找到閒置區塊的位址之前，控制器係可將舊資料或無意義資料從閒置資料頁的位址程式化到數個資料頁。
在圖4中，假若快閃記憶體的型態是單階儲存單元(Single-Level-Cell，SLC)的話，則其係可將舊資料或無意義資料程式化到閒置資料頁，且閒置資料頁的位址係指向到下一資料頁。在程式化舊資料或無意義資料之後，其係可回讀資料頁並確認其 錯誤修正編碼狀態。假若錯誤修正編碼狀態出現錯誤(failed)的話，則其係可將舊資料保留並映射(mapping)到原區塊或原資料頁。
請再參閱圖5，其係表示依據本發明一實施例中一多階或三階儲存單元(Multi-Level-Cell/Trinary-Level-Cell，MLC/TLC)迴避由突然斷電而中斷之資料的詳細流程圖。
本發明一實施例中一多階或三階儲存單元(Multi-Level-Cell/Trinary-Level-Cell，MLC/TLC)迴避由突然斷電而中斷之資料的詳細流程，其步驟係包括：步驟S21：尋找在一最近之斷電前的一最後程式化資料頁，之後再分配至少一閒置資料頁以供復電之後的測試，且假若該閒置資料頁不是一字元線的一最低有效位元的話，則將該最低有效位元的資料進行備份；步驟S22：假若提供一原始資料的話，則將該原始資料寫入到該閒置資料頁，或者是假若並未提供該原始資料的話，則將至少一特定型樣寫入到該閒置資料頁；步驟S23：將用以測試的該閒置資料頁標示成一已使用資料頁；步驟S24：回讀該已使用資料頁，且確認在該已使用資料頁之資料中使否有錯誤修正編碼的錯誤；步驟S25：若否，則寫入到該已使用資料頁的該資料係改變儲存在一映射表中的一位址，且該位址係指向到一目前資料頁，或者是寫入到該已使用資料頁的該特定型樣係跳過該目前資料頁，且從下一資料頁開始使 用；步驟S26：若是，則確認該已使用資料頁是否為一中央有效位元或是一最高有效位元；步驟S27：若否，回到上述步驟S21；若是，則進一步確認儲存在一較低資料頁之資料的一錯誤修正編碼是否正常；步驟S28：若是，則保留該原始資料的一映射表；步驟S29：若否，則該已使用資料頁係已損壞，且一資料備份位址係指向到該映射表；以及步驟S30：重複步驟S29到步驟S21，且直到一最後已使用資料頁係為初始之該已使用資料頁的該最高有效位元而終止。
請同時參閱圖6及圖7，其係表示圖5中一多階或三階儲存單元迴避由突然斷電而中斷之資料頁的一例示。
在圖6中，假若快閃記憶體的型態是多階儲存單元或三階儲存單元且閒置資料頁位址為較低資料頁(A群組)的話，則將舊資料或無意義資料依據快閃記憶體及閒置資料頁位址的型態而程式化到數個資料頁。在將舊資料或無意義資料程式化之後，回讀資料頁並確認錯誤修正編碼的狀態。假若錯誤修正編碼的狀態出現錯誤(failed)且資料係為舊資料的話，則保留舊資料並映射到原區塊或原資料頁。
在圖7中，假若快閃記憶體的型態是多階儲存單元或三階儲存單元且閒置資料頁位址為中間資料頁(middle page，B群組)的 話，則當控制器將舊資料或無意義資料程式化到閒置資料頁時，因為在相同字元線(word line)的資料可能會一起損壞，所以其係需要先將相對應之較低資料頁進行備份。在將舊資料或無意義資料程式化到閒置資料頁之後，回讀閒置資料頁及相對應之較低資料頁，並確認其錯誤修正編碼狀態。假若較高資料頁(upper page，群組C)的錯誤修正編碼出現錯誤(failed)且資料為舊資料的話，則保留舊資料並映射到原區塊或原資料頁。假若相對應之較低資料頁(A群組)的錯誤修正編碼出現錯誤的話，則改變映射到備份的區塊。
在控制器進行程式化以避免下一筆資料被程式化到隱藏損壞區塊之前，其係可僅進行預先抹除(pre-erase)動作。其係可僅需要數個程式及讀取操作以避免下一筆資料被程式化到隱藏損壞資料頁。在快閃記憶體正在抹除或正在程式化而呈現忙碌狀態期間而斷電之後，其係可避免讀取錯誤資料。
雖然本發明以相關的較佳實施例進行解釋，但是這並不構成對本發明的限制。應說明的是，本領域的技術人員根據本發明的思想能夠構造出很多其他類似實施例，這些均在本發明的保護範圍之中。
[本發明]
步驟S11~S16‧‧‧依據本發明之步驟
步驟S21~S30‧‧‧依據本發明之步驟
圖1A及圖1B係表示依據本發明一實施例之一快閃記憶體於操作狀態的結構示意圖。
圖2係表示依據本發明一實施例中一單階儲存單元(SLC)迴避由突然斷電而中斷之資料的詳細流程圖。
圖3及圖4係表示圖2中一單階儲存單元迴避由突然斷電而中斷之資料頁的一例示。
圖5係表示依據本發明一實施例中一多階或三階儲存單元(MLC/TLC)迴避由突然斷電而中斷之資料的詳細流程圖。
圖6及圖7係表示圖5中一多階或三階儲存單元迴避由突然斷電而中斷之資料頁的一例示。
步驟S11~S16‧‧‧依據本發明之步驟

Claims (2)

  1. 一種迴避由突然斷電所造成之損壞資料頁與損壞區塊的方法，其係使用於一單階儲存單元之型態的一快閃記憶體，該方法係包括：步驟S11：尋找在一最近之斷電前的一最後程式化資料頁，之後再分配至少一閒置資料頁以供復電之後的測試；步驟S12：假若有提供一原始資料的話，則將該原始資料寫入到該閒置資料頁用以測試，或者是假若並未提供該原始資料的化，則將至少一特定型樣寫入到該閒置資料頁；步驟S13：將用以測試之該閒置資料頁標示成一已使用資料頁；步驟S14：回讀該已使用資料頁並確認在該已使用資料頁的資料中是否有一錯誤更正編碼之錯誤；步驟S15：若否，則已寫到該已使用資料頁的資料係改變儲存在一映射表中的一位址，且該位址係指向到一目前資料頁，或者是已寫到該已使用資料頁的該特定型樣係跳過該目前資料頁並從下一資料頁開始使用；以及步驟S16：若是，則該已使用資料頁係已損壞，且保留該原始資料及儲存在該映射表的該位址，之後下一寫入資料係從下一資料頁開始。
  2. 一種迴避由突然斷電所造成之損壞資料頁與損壞區塊的方法，其係使用於一多階或三階儲存單元之型態的一快閃記憶體，該方法係包括：步驟S21：尋找在一最近之斷電前的一最後程式化資料頁，之後再分配至少一閒置資料頁以供復電之後的測試，且假若該閒置資料頁不是一字元線的一最低有效位元的話，則將該最低有效位元的資料進行備份；步驟S22：假若提供一原始資料的話，則將該原始資料寫入到該閒置資料頁，或者是假若並未提供該原始資料的話，則將至少一特定型樣寫入到該閒置資料頁；步驟S23：將用以測試的該閒置資料頁標示成一已使用資料頁；步驟S24：回讀該已使用資料頁，且確認在該已使用資料頁之資料中使否有錯誤修正編碼的錯誤；步驟S25：若否，則寫入到該已使用資料頁的該資料係改變儲存在一映射表中的一位址，且該位址係指向到一目前資料頁，或者是寫入到該已使用資料頁的該特定型樣係跳過該目前資料頁，且從下一資料頁開始使用；步驟S26：若是，則確認該已使用資料頁是否為一中央有效位元或是一最高有效位元； 步驟S27：若否，回到上述步驟S21；若是，則進一步確認儲存在一較低資料頁之資料的一錯誤修正編碼是否正常；步驟S28：若是，則保留該原始資料的一映射表；步驟S29：若否，則該已使用資料頁係已損壞，且一資料備份位址係指向到該映射表；以及步驟S30：重複步驟S29到步驟S21，且直到一最後已使用資料頁係為初始之該已使用資料頁的該最高有效位元而終止。
TW101144242A 2012-09-07 2012-11-27 迴避由突然斷電所造成之損壞資料頁與損壞區塊的方法 TWI470433B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/607,646 US8661301B1 (en) 2012-09-07 2012-09-07 Method for dodging bad page and bad block caused by suddenly power off

Publications (2)

Publication Number Publication Date
TW201411351A true TW201411351A (zh) 2014-03-16
TWI470433B TWI470433B (zh) 2015-01-21

Family

ID=50115180

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101144242A TWI470433B (zh) 2012-09-07 2012-11-27 迴避由突然斷電所造成之損壞資料頁與損壞區塊的方法

Country Status (2)

Country Link
US (1) US8661301B1 (zh)
TW (1) TWI470433B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI645290B (zh) * 2016-10-11 2018-12-21 慧榮科技股份有限公司 資料儲存裝置及其資料寫入方法

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101979392B1 (ko) * 2012-05-17 2019-05-16 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 프로그램 방법
KR102272228B1 (ko) * 2014-05-13 2021-07-06 삼성전자주식회사 불휘발성 메모리 장치, 그것을 포함하는 저장 장치 및 그것의 동작 방법
US9728278B2 (en) * 2014-10-24 2017-08-08 Micron Technology, Inc. Threshold voltage margin analysis
KR102405054B1 (ko) * 2015-11-27 2022-06-08 에스케이하이닉스 주식회사 메모리 장치 및 메모리 장치의 동작 방법
KR20170073792A (ko) * 2015-12-18 2017-06-29 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작 방법
US9921898B1 (en) 2016-12-27 2018-03-20 Micron Technology, Inc. Identifying asynchronous power loss
KR20180076605A (ko) * 2016-12-28 2018-07-06 에스케이하이닉스 주식회사 데이터 저장 장치 및 그것의 동작 방법
KR20180076715A (ko) * 2016-12-28 2018-07-06 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작방법
KR102299682B1 (ko) 2017-09-13 2021-09-09 삼성전자주식회사 메모리 컨트롤러의 동작 방법 및 그것을 포함하는 저장 장치 및 저장 장치의 동작 방법
TWI677879B (zh) 2018-09-03 2019-11-21 慧榮科技股份有限公司 資料儲存裝置與資料處理方法
KR102610395B1 (ko) 2019-01-22 2023-12-05 삼성전자주식회사 비휘발성 메모리 장치를 포함하는 메모리 시스템
CN115878020A (zh) * 2021-09-29 2023-03-31 慧荣科技股份有限公司 编码历程信息的存取方法和计算机可读取存储介质和装置
US11966607B2 (en) 2021-09-29 2024-04-23 Silicon Motion, Inc. Method and non-transitory computer-readable storage medium and apparatus for accessing to encoding-history information

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004139503A (ja) * 2002-10-21 2004-05-13 Matsushita Electric Ind Co Ltd 記憶装置及びその制御方法
US20050120265A1 (en) * 2003-12-02 2005-06-02 Pline Steven L. Data storage system with error correction code and replaceable defective memory
US7711923B2 (en) * 2006-06-23 2010-05-04 Microsoft Corporation Persistent flash memory mapping table
JP2009043030A (ja) * 2007-08-09 2009-02-26 Hitachi Ltd ストレージシステム
US8185685B2 (en) * 2007-12-14 2012-05-22 Hitachi Global Storage Technologies Netherlands B.V. NAND flash module replacement for DRAM module
CN101876949B (zh) * 2009-11-30 2012-04-25 威盛电子股份有限公司 数据储存系统与方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI645290B (zh) * 2016-10-11 2018-12-21 慧榮科技股份有限公司 資料儲存裝置及其資料寫入方法
US10241678B2 (en) 2016-10-11 2019-03-26 Silicon Motion, Inc. Data storage device and data writing method capable of avoiding repeated write operation of a TLC block when interrupted

Also Published As

Publication number Publication date
US20140075268A1 (en) 2014-03-13
US8661301B1 (en) 2014-02-25
TWI470433B (zh) 2015-01-21

Similar Documents

Publication Publication Date Title
TWI470433B (zh) 迴避由突然斷電所造成之損壞資料頁與損壞區塊的方法
US10061512B2 (en) Data storage device and data writing method thereof
US9645894B2 (en) Data storage device and flash memory control method
US7663933B2 (en) Memory controller
US7755950B2 (en) Programming methods of memory systems having a multilevel cell flash memory
US12079060B2 (en) Memory system
US9852032B2 (en) Data storage devices and data maintenance methods
US20170039141A1 (en) Mapping table updating method, memory storage device and memory control circuit unit
US8694748B2 (en) Data merging method for non-volatile memory module, and memory controller and memory storage device using the same
US9257187B2 (en) Data storing method, memory control circuit unit and memory storage apparatus
KR20090022435A (ko) 멀티 비트 플래시 메모리 장치를 포함하는 시스템 및그것의 데이터 처리 방법
TWI545572B (zh) 記憶胞程式化方法、記憶體控制電路單元與記憶體儲存裝置
TW201541251A (zh) 快閃記憶體控制器以及資料儲存裝置以及快閃記憶體控制方法
US9947417B2 (en) Memory management method, memory storage device and memory controlling circuit unit
US9383929B2 (en) Data storing method and memory controller and memory storage device using the same
KR20150094543A (ko) 플래시 메모리에 데이터를 기록하는 방법 및 관련 메모리 장치 및 플래시 메모리
US11113201B2 (en) Flash memory controller, method and associated electronic device for managing priority of quality detection or garbage collection of block
US20180101317A1 (en) Two pass memory programming method, memory control circuit unit and memory storage apparatus
US9760456B2 (en) Memory management method, memory storage device and memory control circuit unit
US20120159280A1 (en) Method for controlling nonvolatile memory apparatus
JP2007094921A (ja) メモリカードとその制御方法
CN105761754B (zh) 存储单元编程方法、存储器控制电路单元与存储装置
US10169224B2 (en) Data protecting method for preventing received data from losing, memory storage apparatus and memory control circuit unit
CN104809082A (zh) 数据保护方法、存储器存储装置及存储器控制电路单元
TW201342384A (zh) 記憶體裝置及其檢測方法