CN115878020A - 编码历程信息的存取方法和计算机可读取存储介质和装置 - Google Patents

编码历程信息的存取方法和计算机可读取存储介质和装置 Download PDF

Info

Publication number
CN115878020A
CN115878020A CN202210333516.2A CN202210333516A CN115878020A CN 115878020 A CN115878020 A CN 115878020A CN 202210333516 A CN202210333516 A CN 202210333516A CN 115878020 A CN115878020 A CN 115878020A
Authority
CN
China
Prior art keywords
page
line
designated
super
history
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210333516.2A
Other languages
English (en)
Inventor
邱慎廷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Silicon Motion Inc
Original Assignee
Silicon Motion Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Silicon Motion Inc filed Critical Silicon Motion Inc
Priority to US17/879,426 priority Critical patent/US11966607B2/en
Publication of CN115878020A publication Critical patent/CN115878020A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0635—Configuration or reconfiguration of storage systems by changing the path, e.g. traffic rerouting, path reconfiguration
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G06F3/0689—Disk arrays, e.g. RAID, JBOD
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7201—Logical to physical mapping or translation of blocks or pages
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
  • Read Only Memory (AREA)
  • Debugging And Monitoring (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Complex Calculations (AREA)
  • Stored Programmes (AREA)

Abstract

本发明涉及一种编码历程信息的存取方法、计算机可读取存储介质和装置。该方法包含：写入编码历程信息至闪存模块中的指定超页线的指定第一页面的元数据区段，其中，编码历程信息包含历程轮廓和历程记录，历程轮廓包含超块中所涵盖的区和历程记录的数目，每个历程记录包含指定区的指定超页线中的指定第二页面没有经过引擎编码以产生奇偶校验码的信息。通过编码历程信息，当指定区的指定超页线中出现毁损的页面时得依据编码历程信息以回复毁损的页面。

Description

编码历程信息的存取方法和计算机可读取存储介质和装置
技术领域
本发明涉及存储装置，特别是，本发明涉及一种编码历程信息的存取方法、计算机可读取存储介质及装置。
背景技术
闪存通常分为NOR闪存与NAND闪存。NOR闪存为随机存取装置，中央处理器(Host)可于地址引脚上提供任何存取NOR闪存的地址，并及时地从NOR闪存的数据引脚上获得存储于该地址上的数据。相反地，NAND闪存并非随机存取，而是串行存取。NAND闪存无法像NOR闪存一样，可以存取任何随机地址，中央处理器反而需要写入串行的字节(Bytes)的值到NAND闪存中，用于定义请求命令(Command)的类型(如，读取、写入、抹除等)，以及用在此命令上的地址。地址可指向一个页面(闪存中写入操作的最小数据块)或一个区块(闪存中抹除操作的最小数据块)。提升闪存模块中存储数据的保护能力，一直是影响闪存控制器的数据安全性的重要课题。因此.本发明提出一种编码历程信息的存取方法、计算机可读取存储介质及装置，用于提升数据安全性。
发明内容
有鉴于此，如何减轻或消除上述相关领域的缺失，实为有待解决的问题。
本发明涉及一种编码历程信息的存取方法，包含：提供多个闪存单元的存储空间所形成的超块；写入编码历程信息至闪存模块中的指定超页线的指定第一页面的元数据区段，其中，编码历程信息包含历程轮廓和历程记录，历程轮廓包含超块中所涵盖的区和历程记录的数目，每个历程记录包含指定区的指定超页线中的指定第二页面没有经过引擎编码以产生奇偶校验码的信息。
本发明还涉及一种计算机可读取存储介质，包含计算机程序。当处理单元加载及执行计算机程序时，实施如上所示的编码历程信息的存取方法。
本发明还涉及一种编码历程信息的存取装置，包含：闪存接口；和处理单元。处理单元用于提供多个闪存单元的存储空间所形成的超块；驱动闪存单元写入编码历程信息至闪存模块中的指定超页线的指定第一页面的元数据区段。
上述实施例的优点之一，通过编码历程信息，当指定区的指定超页线中出现毁损的页面时得依据编码历程信息以回复毁损的页面。
本发明的其他优点将配合以下的说明和说明书附图进行更详细的解说。
附图说明
此处所说明的说明书附图用来提供对本申请的进一步理解，构成本申请的一部分，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。
图1为依据本发明实施例的电子装置的系统架构图。
图2为依据本发明实施例的闪存模块的示意图。
图3为依据本发明实施例的逻辑超块的示意图。
图4为依据本发明实施例的逻辑超块和区划分的示意图。
图5为依据本发明实施例的数据写入方法的流程图。
图6为依据本发明实施例的数据写入示例的示意图。
图7为依据本发明实施例的读取错误修正方法的流程图。
其中，附图标记：
10 电子装置
110 主机端
130 闪存控制器
131 主机接口
134 处理单元
135 RAID引擎
136 随机存取存储器
139 闪存接口
150 闪存模块
151 接口
153#0～153#15 NAND闪存单元
CH#0～CH#3 通道
CE#0～CE#3 启动信号
D#0～D#7 NAND闪存单元
SP#0～SP#47 超页
310 页面
STR#0～STR#7 超页线
Z#0～Z#5 区
S510～S582 方法步骤
610～640 虚假页面
S710～S770 方法步骤
具体实施方式
以下将配合相关附图来说明本发明的实施例。在这些附图中，相同的标号表示相同或类似的组件或方法流程。
必须了解的是，使用在本说明书中的“包含”、“包括”等词，是用于表示存在特定的技术特征、数值、方法步骤、作业处理、元件和/或组件，但并不排除可加上更多的技术特征、数值、方法步骤、作业处理、元件、组件，或以上的任意组合。
本发明中使用如“第一”、“第二”、“第三”等词是用来修饰权利要求中的组件，并非用来表示之间具有优先权顺序，先行关系，或者是一个组件先于另一个组件，或者是执行方法步骤时的时间先后顺序，仅用来区别具有相同名字的组件。
必须了解的是，当组件描述为“连接”或“耦接”至另一组件时，可以是直接连结、或耦接至其他组件，可能出现中间组件。相反地，当组件描述为“直接连接”或“直接耦接”至另一组件时，其中不存在任何中间组件。使用于描述组件之间关系的其他语词也可类似方式解读，例如“介于”相对于“直接介于”，或者是“邻接”相对于“直接邻接”等等。
参考图1。电子装置10包含：主机端(Host Side)110、闪存控制器130及闪存模块150，并且闪存控制器130及闪存模块150可合称为装置端(Device Side)。电子装置10可实施于个人计算机、笔记本计算机(Laptop PC)、平板计算机、移动电话、数字相机、数字摄影机等电子产品之中。主机端110与闪存控制器130的主机接口(Host Interface)131可以通用串行总线(Universal Serial Bus，USB)、先进技术附件(Advanced TechnologyAttachment，ATA)、串行先进技术附件(Serial Advanced Technology Attachment，SATA)、快速外设组件互联(Peripheral Component Interconnect Express，PCI-E)、通用闪存存储(Universal Flash Storage，UFS)、嵌入式多媒体卡(Embedded Multi-Media Card，eMMC)等通信协议彼此通信。闪存控制器130的闪存接口(Flash Interface)139与闪存模块150可以双倍数据率(Double Data Rate，DDR)通信协议彼此通信，例如，开放NAND闪存接口(Open NAND Flash Interface，ONFI)、双倍数据率开关(DDR Toggle)或其他通信协议。闪存控制器130包含处理单元134，可使用多种方式实施，如使用通用硬件(例如，单处理器、具有并行处理能力的多处理器、图形处理器或其他具有运算能力的处理器)，并且在执行软件以及/或固件指令时，提供之后描述的功能。处理单元134通过主机接口131接收主机命令，例如读取命令(Read Command)、写入命令(Write Command)、抹除命令(Erase Command)等，调度并执行这些命令。闪存控制器130还包含随机存取存储器(Random Access Memory，RAM)136，可实施为动态随机存取存储器(Dynamic Random Access Memory，DRAM)、静态随机存取存储器(Static Random Access Memory，SRAM)或上述两者的结合，用于配置空间作为数据缓冲区，存储从主机端110读取并即将写入闪存模块150的用户数据(也可称为主机数据)，以及从闪存模块150读取并即将输出给主机端110的用户数据。随机存取存储器136还可存储执行过程中需要的数据，例如，变量、数据表、主机-闪存对照表(Host-to-Flash，H2F Table)、闪存-主机对照表(Flash-to-Host，F2H Table)等。闪存接口139包含NAND闪存控制器(NAND Flash Controller，NFC)，提供存取闪存模块150时需要的功能，例如命令串行器(Command Sequencer)、低密度奇偶校验(Low Density Parity Check，LDPC)等。
闪存控制器130中可配置共享总线架构(Shared Bus Architecture)，用于让组件之间彼此耦接以传递数据、地址、控制信号等，这些组件包含：这些元件包含主机接口131、处理单元134、独立磁碟冗余数组引擎(Redundant Array of Independent Disks，RAIDEngine)135、RAM 136、闪存接口139等。总线包含并行的物理线，连接闪存控制器130中两个以上的元件。共享总线是一种共享的传输介质，在任意的时间上，只能有两个装置可以使用这些线来彼此通信，用于传递数据。数据及控制信号能够在元件间分别沿数据和控制线进行双向传播，但另一方面，地址信号只能沿地址线进行单向传播。例如，当处理单元134想要读取RAM 136的特定地址上的数据时，处理单元134在地址线上传送此地址给RAM 136。接着，此地址的数据会在数据线上回复给处理单元134。为了完成数据读取操作，控制信号会使用控制线进行传递。
闪存模块150提供大量的存储空间，通常是数百个千兆字节(Gigabytes，GB)，甚至是多个万亿字节(Terabytes，TB)，用于存储大量的用户数据，例如高分辨率图片、影片等。闪存模块150中包含控制电路以及存储器数组，存储器数组中的存储单元可在抹除后配置为单层式单元(Single Level Cells，SLCs)、多层式单元(Multiple Level Cells，MLCs)、三层式单元(Triple Level Cells，TLCs)、四层式单元(Quad-Level Cells，QLCs)或上述的任意组合。处理单元134通过闪存接口139写入用户数据到闪存模块150中的指定地址(目的地址)，以及从闪存模块150中的指定地址(来源地址)读取用户数据。闪存接口139使用多个电子信号来协调闪存控制器130与闪存模块150间的数据与命令传递，包含数据线(DataLine)、时钟信号(Clock Signal)与控制信号(Control Signal)。数据线可用于传递命令、地址、读出及写入的数据；控制信号线可用于传递芯片启动(Chip Enable，CE)、地址提取启动(Address Latch Enable，ALE)、命令提取启动(Command Latch Enable，CLE)、写入启动(Write Enable，WE)等控制信号。
参考图2，闪存模块150中的接口151可包含四个输入输出通道(I/Ochannels，以下简称通道)CH#0至CH#3，每一个通道连接四个NAND闪存单元，例如，信道CH#0连接NAND闪存单元153#0、153#4、153#8及153#12，依此类推。每个NAND闪存单元可封装为独立的芯片(die)。闪存接口139可通过接口151发出启动信号CE#0至CE#3中的一个来启动NAND闪存单元153#0至153#3、153#4至153#7、153#8至153#11、或153#12至153#15，接着以并行的方式从启动的NAND闪存单元读取用户数据，或者写入用户数据至启动的NAND闪存单元。所属技术领域人员可依据系统的需求改变闪存模块150的设计，在闪存模块150中配置更多或更少的通道，和/或将每个通道连接上更多或更少的NAND闪存单元，本发明并不因此受限。
RAID引擎135可依据处理单元134发出的指令执行清除和编码(Clear andEncode)、编码(Encode)、结束编码(Terminate Encode)、中断(Terminate)、中断后回复(Resume)等功能。当接收到清除和编码指令时，RAID引擎135中的控制器通过共享总线从RAM 136的指定地址(可称为来源地址)读取多个主页面(例如32个主页面)的数据，并且以读取的数据覆写RAID引擎135中的SRAM所存储的数据。当接收到编码指令时，RAID引擎135中的控制器通过共享总线从RAM 136的指定地址读取多个主页面的数据，将读取的数据和RAID引擎135中的SRAM所存储的数据进行互斥或(Exclusive-OR)计算，并且将计算结果覆写RAID引擎135中的SRAM所存储的数据。当接收到结束编码指令时，RAID引擎135中的控制器通过共享总线从RAM 136的指定地址读取多个主页面的数据，将读取的数据和RAID引擎135中的SRAM所存储的数据进行互斥或(Exclusive-OR)计算，将计算结果覆写RAID引擎135中的SRAM所存储的数据，并且将计算结果通过共享总线存储到RAM 136的指定地址(可称为目的地址)。
参考图3所示的一个逻辑超块(Logical Super-block)的示意图。举例来说，闪存模块150中可设置八个NAND闪存单元D#0至D#7，每个NAND闪存单元提供多个物理块(Physical Block)的存储空间，每个物理块可包含默认数目的(如384个)页面，每个页面可包含数据区段(Data Section)和元数据区段(Metadata Section)。每个页面的数据区段可存储4KB的数据，并且此页面中的元数据区段可存储用于描述数据区段中的存储内容的信息。在NAND闪存单元D#0至D#7的每一个之中，一个物理块可包含48个超页(Super Pages)，依序编号为SP#0至SP#47，每个超页包含2个数据平面，并且每个数据平面包含4个页面。也就是说一个超页包含8个页面。NAND闪存单元D#0至D#7中的相同超页可形成一个超页线(Super-page String)，超页线中的页面可依序编号为P#0至P#63。
RAID引擎135可编码(例如，执行互斥或运算)每个超页线中的63个页面以产生奇偶校验码，并存储在超页线中的指定页面。例如，RAID引擎135可编码一个超页线中NAND闪存单元D#0的第0个数据平面的第0个页面至NAND闪存单元D#7的第1个数据平面的第2个页面，并将编码的结果存储在NAND闪存单元D#7的第1个数据平面的第3个页面(可称为奇偶校验码页面)。这样的编码可实施在一般写入处理(Normal Write Process)或者瞬间断电后回复处理(Sudden Power-Off Recovery，SPOR Process)之中。在一般写入处理中，某些页面可能会填入没有用的虚假值(Dummy Values)，而这些虚假值并不需要用于被RAID引擎135编码。存储虚假值的页面可称为虚假页面。在瞬间断电后回复处理中，RAID引擎135不会使用无法错误修正页面(Uncorrectable Error Correction Code，UECC Page)的数据来进行编码。
在产生了虚假页面或者侦测到UECC页面时，处理单元134可标示这些页面，并且将标示的信息(可称为编码历程信息)写入一个超块中的指定位置。之后，当RAID引擎135需要回复某个发生错误的页面时，处理单元134可先从闪存模块150的指定位置读取标示的信息，避免错误地使用虚假页面和UECC页面中的数据来进行译码(或者错误校验修正)。在一些实施方式中，可使用比特图来表示标示的信息，其中每个比特用于表示相应页面是否已经经过RAID引擎135的编码，“1”代表已经经过编码，“0”代表没有经过编码。举例来说，比特图中的第0个比特代表NAND闪存单元D#0的第0个数据平面的第0个页面；第1个比特代表NAND闪存单元D#0的第0个数据平面的第1个页面，依此类推。针对虚假页面和UECC页面中的每一个，比特图中的相应比特为“0”。处理单元134可驱动闪存接口139，用于将比特图写入超页面SP#40至SP#47中的最后一个页面(如反斜线局部310所示)的元数据区段。然而，元数据区段中可用于存储比特图的空间有限。假设反斜线局部310中的每个元数据区段能提供40个字节的存储空间，也就是反斜线局部310中的所有元数据区段能表示40x8x8＝2560个页面。这样的空间并不足以表示如图3所示的超块的配置，因为一个超块中总共包含了384x8＝3072个页面。
为了解决上述的问题，本发明实施例将逻辑超块做更近一步的划分。举例来说，参考图4所示的一个逻辑超块的示意图。一个超块可包含6区(Zones)，依序编号为Z#0至Z#5，并且每区包含8个超页线，编号为Str#0至Str#7。每个超页线上的页面可依序编号为P#0至P#63。编码历程信息可包含历程轮廓(History Profile)和多笔历程记录。历程轮廓可表示为以下的数据结构：{z_begin,z_end,h_qty,history[]}，其中，z_begin和z_end分别代表开始区和结束区的编号，用于指出一个或多个历程记录所在的区范围；h_qty代表历程记录的数目；history[]为历程记录的数组。历程记录的最大数目可依据一个元数据区段中的可用空间而定。每个历程记录可表示为以下的数据结构：{w,x,y,z}，其中，w代表历程记录所在的区编号；x代表历程记录所在的超页线编号；y代表历程记录所关联的开始页面编号；z代表连续的页面数目。
NAND闪存单元中的每个物理块依其功能可区分为数据块(Data Block)、当前块(Current block)或系统块(System block)。处理单元134可为每个NAND闪存单元选择出一个空的物理块作为当前块，用于预备写入从主机端110接收的使用者数据。为了提升数据写入的效率，主机端110提供的使用者数据可并行地写入多个NAND闪存单元中的当前块中的特定页面。如上所述的超块可包含多个NAND闪存单元的当前块中的全部或者一部分。一个当前块中的所有页面都存储满使用者数据之后，或者一个当前块中的剩余页面都填入虚假值之后，当前块就改变为数据块，换句话说，其中存储的使用者数据不会再改变。接着，处理单元134可选择出另一个空的物理块作为新的当前块。此外，处理单元134可将特定物理块设置为系统块，用于存储管理信息，例如闪存标识码(Flash Identifier，ID)、坏块表(BadBlock Table)、坏行表(Bad Column Table)、主机-闪存对照表(Host-to-Flash，H2FTable)等。
如果数据写入超块的过程中发生瞬间断电(sudden power off，SPO)，则可能会损坏之前已经写入的页面数据。因此，系统在恢复供电后，处理单元134需要执行SPOR程序中再一次执行数据写入程序，用于先找到中断点(也就是UECC页面)，标记后再接着往下写。
为了解决如上所述的问题，本发明实施例提出一种编码历程信息的存取方法，使用处理单元134于载入并执行固件转换层(Firmware Translation Layer，FTL)的程序代码时实施，包含：提供多个闪存单元(例如，NAND闪存单元D#0至D#7)的存储空间所形成的超块；写入编码历程信息至闪存模块150中的指定超页线的指定第一页面的元数据区段，其中，编码历程信息包含历程轮廓和历程记录，历程轮廓包含超块中所涵盖的区和历程记录的数目，每个历程记录包含指定区的指定超页线中的指定第二页面没有经过引擎编码以产生奇偶校验码的信息；当指定区的指定超页线中出现毁损的页面时，从闪存模块150中的指定超页线的指定第一页面的元数据区段读取编码历程信息；依据编码历程信息舍弃指定第二页面；以及将指定区的指定超页线中留下来的页面内容逐页馈入引擎以回复毁损的页面。
参考图5所示的由处理单元134于载入相关程序代码时所执行的数据写入方法的流程图。此方法包含一个反复执行的外循环(步骤S510至S582)和内循环(步骤S522至S582)，其中外循环用于写入数据、元数据、奇偶校验码和编码历程信息到一个超块，而内循环则用于写入数据、元数据、奇偶校验码和编码历程信息到此超块中的一个超页线。详细说明如下：
步骤S510：初始化执行过程中使用的变量：ZB＝0；ZE＝0；Zcur＝0；STRcur＝0；Npre＝0；Ncur＝0。ZB用于记录历程记录集合的开始区的编号，ZE用于记录历程记录集合的结束区的编号，Zcur用于记录目前的区编号，STRcur用于记录目前的超页线编号，Npre用于记录之前累计的历程记录的数目，Ncur用于记录目前超页线的历程记录的数目。
步骤S522：准备超页线#Zcur的多个页面的数据、元数据和奇偶校验码。
在一般数据写入的程序中，处理单元134可将搜集到的超页线#Zcur的数据和元数据暂存在RAM 136，并且逐页馈入到RAID引擎135，用于产生奇偶校验码。
在SPOR程序中，如果还没有找到中断点，则处理单元134可读取超页线#Zcur中的内容，并且检查是否存在UECC页面。如果在超页线#Zcur中找到中断点，处理单元134可将搜集到的中断点之后的数据和元数据暂存在RAM 136，并且将中断点之前和中断点之后的数据和元数据逐页馈入到RAID引擎135，用于产生奇偶校验码。
在SPOR程序中，如果在超页线#Zcur之前已经找到中断点，处理单元134可将搜集到的超页线#Zcur的数据和元数据暂存在RAM 136，并且逐页馈入到RAID引擎135，用于产生奇偶校验码。
步骤S524：判断这些页面中是否包含虚假页面或者UECC页面。如果是，则流程进行步骤S532的处理。否则，流程流程进行步骤S526的处理。
步骤S526：将Ncur设为0，用于指出这些页面中不包含虚假页面或者UECC页面。
步骤S532：依据虚假页面和/或UECC页面的位置产生一个或多个历程记录。例如，当第0区的第0个超页线中的第15个页面、第34至第35个页面为虚假页面时，处理单元134产生两个历程记录：{0,0,15,1}和{0,0,34,2}。
步骤S534：获取历程记录的数目Ncur。例如，如果在步骤S532中产生两个历程记录，则Ncur＝2。
步骤S540：判断Npre加上Ncur后是否大于MAXn，其中，MAXn是一个默认的常数，用于限定历程记录的数目。如果是，代表目前所产生的历程轮廓和历程记录需要写入到此超页线中的一个页面的元数据区段，流程继续进行步骤S552的处理。否则，代表目前所产生的历程轮廓和历程记录还不需要写入，可以继续累积，流程继续进行步骤S562的处理。
步骤S552：驱动闪存接口139将搜集到的数据、元数据、奇偶校验码和编码历程信息写入相应于超页线#Zcur的物理地址。例如，将数据和所属元数据写入相应于超页线#Zcur中的页面P#0至P#62的物理地址，将奇偶校验码和编码历程信息写入相应于超页线#Zcur中的页面P#63的物理地址。可以理解的是，当编码历程信息写入闪存模块150后，处理单元134可清除暂存于RAM 136中的编码历程信息。在这里需要注意的是，如果是在SPOR程序中并且还没有发现中断点的时候，则不需要驱动闪存接口139来进行实际的数据、元数据、奇偶校验码和编码历程信息的写入。
步骤S554：将Npre和Ncur都设为0。
步骤S556：如果STRcurr小于MAXstr，代表此区的数据还没有写入完毕，则将ZB设为Zcur(也就是目前区的编号)。如果STRcurr等于MAXstr，代表此区的数据已经写入完毕，则将ZB设为Zcur加1(也就是下一区的编号)。
步骤S562：如果目前不是处理此超块的最后一个超页线，则驱动闪存接口139将搜集到的数据、元数据和奇偶校验码写入相应于超页线#Zcur的物理地址。例如，将数据和所属元数据写入相应于超页线#Zcur中的页面P#0至P#62的物理地址，将奇偶校验码写入相应于超页线#Zcur中的页面P#63的物理地址。如果目前正处理此超块的最后一个超页线，则驱动闪存接口139将搜集到的数据、元数据、奇偶校验码和编码历程信息写入相应于超页线#Zcur的物理地址。在这里需要注意的是，如果是在SPOR程序中并且还没有发现中断点的时候，则不需要驱动闪存接口139来进行实际的数据、元数据、奇偶校验码和编码历程信息的写入。
步骤S564：将NE设为Ncur。
步骤S566：将Npre设为Ncur加上Npre，用于计算出未写入闪存模块150的历程记录的数目。
步骤S570：判断STRcur是否等于MAXstr，其中，MAXstr是一个默认的常数，指出一个区中的最大的超页线编号。如果是，代表接下来要进入下一区，则流程进行步骤S580。否则，代表接着还是在同一个区，则流程进行步骤S572。
步骤S572：将STRcur加1。
步骤S580：判断Zcur是否等于MAXz，其中，MAXz是一个默认的常数，指出一个超块中的最大区编号。如果是，代表接下来要进入下一个超块，则流程进行步骤S510。否则，代表接着还是在同一个超块，则流程进行步骤S582。
步骤S582：将Zcur加1，接着，将ZE设为Zcur，并且将STRcur设为0。
参考图6所示的数据写入示例。假设MAXn设为1：
在处理区Z#0的超页线STR#0的循环里，处理单元134发现第15个页面610、第34至第35个页面620为虚假页面(步骤S524中“是”的路径)，接着，产生两个历程记录：{0,15,1}和{0,34,2}(步骤S532)。由于处理单元134侦测到Npre+Ncur＝2大于MAXn＝1(步骤S540中“是”的路径)，将数据和所属元数据写入相应于区Z#0的超页线STR#0中的页面P#0至P#62的物理地址，并且将将奇偶校验码和编码历程信息(包含z_begin＝0,z_end＝0,h_qty＝2,history[]＝{0,0,0,15,1},{0,0,34,2})写入相应于区Z#0的超页线STR#0中的页面P#63的物理地址。
在处理区Z#0的超页线STR#7的循环里，处理单元134发现第50至第51个页面630为虚假页面(步骤S524中“是”的路径)，接着，产生一个历程记录：{0,7,50,2}(步骤S532)。由于处理单元134侦测到Npre+Ncur＝1不大于MAXn＝1(步骤S540中“否”的路径)，将数据和所属元数据写入相应于区Z#0的超页线STR#7中的页面P#0至P#62的物理地址，并且将将奇偶校验码写入相应于区Z#0的超页线STR#7中的页面P#63的物理地址。
在处理区Z#1的超页线STR#7的循环里，处理单元134发现第55个页面640为虚假页面(步骤S524中“是”的路径)，接着，产生一个历程记录：{1,7,55,1}(步骤S532)。由于处理单元134侦测到Npre+Ncur＝2大于MAXn＝1(步骤S540中“是”的路径)，将数据和所属元数据写入相应于区Z#1的超页线STR#7中的页面P#0至P#62的物理地址，并且将将奇偶校验码和编码历程信息(包含z_begin＝0,z_end＝1,h_qty＝2,history[]＝{0,7,50,2},{1,7,55,1})写入相应于区Z#0的超页线STR#0中的页面P#63的物理地址。
在处理区Z#5的超页线STR#7的循环里，由于处理单元134没有发现虚假页面(步骤S524中“否”的路径)，将数据和所属元数据写入相应于区Z#5的超页线STR#7中的页面P#0至P#62的物理地址，并且将将奇偶校验码和编码历程信息(包含z_begin＝2,z_end＝5,h_qty＝0,history[]＝NULL)写入相应于区Z#5的超页线STR#7中的页面P#63的物理地址。
虽然以上实施例描述了将编码历程信息存储在一个超页线的最后一个页面的元数据区段，并且此超页线的最后一个页面的数据区段存储奇偶校验码，但是所属技术领域人员可将编码历程信息改变存储在此超页线的其他位置。
在另一些实施例中，处理单元134可不将编码历程信息存储在一个超页线的最后一个页面，而是将编码历程信息存储在包含此超页线的奇偶校验码的页面。例如，处理单元134可将一个超页线的奇偶校验码存储在此超页线的页面P#0的数据区段，并且将编码历程信息存储在此超页线的页面P#0的元数据区段。
在另一些实施例中，处理单元134可将编码历程信息存储在一个超页线的最后一个页面，但不将此超页线的奇偶校验码的存储在此超页线的最后一个页面。例如，处理单元134可将一个超页线的奇偶校验码存储在此超页线的页面P#0的数据区段，并且将编码历程信息存储在此超页线的页面P#63的元数据区段。
参考图7所示的由处理单元134于载入相关程序代码时所执行的读取错误修正方法的流程图，说明如下：
步骤S710：在区Z#t的超页线STR#u中侦测到毁损的页面P#v，其中t为0到MAXz中的任何整数，MAXz代表一个超块中的最大区编号；u为0到MAXu中的任何整数，MAXu代表一个区中的最大超页线编号；v为0到MAXv中的任何整数，MAXv代表一个超页线中的最大页面编号。
步骤S720：从最后区的最后超页线的最后页面中的元数据区段读取编码历程信息。
步骤S730：判断是否在编码历程信息中发现区Z#t的超页线STR#u的历程记录。如果是，流程继续进行步骤S750的处理；否则，流程继续进行步骤S740的处理。
步骤S740：获取前一个编码历程信息。处理单元134可通过闪存接口139从开始区z_begin中的最后超页线开始扫描每个超页线的最后页面中的元数据区段的指定位置，并且检查是否可以发现编码历程信息。最早发现的编码历程信息就是前一个编码历程信息。如果都找不到，则处理单元134可再通过闪存接口139从开始区z_begin的前一个区中的最后超页线开始扫描每个超页线的最后页面中的元数据区段的指定位置，直到找到编码历程信息为止。
步骤S750：从编码历程信息获取关联于超页线STR#u的编码历程。
步骤S760：依据编码历程舍弃不需要的页面(也就是虚假页面和UECC页面)，并且将留下来的页面内容逐页馈入到RAID引擎135以回复毁损的页面P#v，并且依据回后的超页线STR#u的内容产生新的奇偶校验码。
步骤S770：驱动闪存接口139将回复后的超页线STR#u的数据、元数据和奇偶校验码写入到当前块中的超页线。
承续如图6所示的示例，假设在区Z#0的超页线STR#7中侦测到毁损的页面P#0：
处理单元134从最后区Z#5的最后超页线STR#7的最后页面P#63中的元数据区段读取编码历程信息(包含z_begin＝2,z_end＝5,h_qty＝0,history[]＝NULL)(步骤S720)。接着，处理单元134从区Z#2中的最后超页线开始扫描每个超页线的最后页面中的元数据区段的指定位置，但没有发现编码历程信息。处理单元134继续扫描区Z#1，并且在区Z#1的最后超页线STR#7的最后页面P#63中的元数据区段发现编码历程信息(包含z_begin＝0,z_end＝1,h_qty＝2,history[]＝{0,7,50,2},{1,7,55,1})(步骤S740)。由于在编码历程信息中发现了区Z#0的超页线STR#7的历程记录{0,7,50,2}(步骤S730中“是”的路径)，处理单元134依据历程记录舍弃不需要的页面P#50和P#51，并且将留下来的页面内容逐页馈入到RAID引擎135以回复毁损的页面P#0，依据回后的超页线STR#u的内容产生新的奇偶校验码(步骤S760)，并且将回复后的超页线STR#u的数据、元数据和奇偶校验码写入到当前块中的超页线(步骤S770)。
本发明所述的方法中的全部或部分步骤可以由计算机程序实现，例如存储装置中的固件转换层(Firmware Translation Layer，FTL)、特定硬件的驱动程序等。此外，也可实现于如上所示的其他类型程序。所属技术领域中的技术人员可将本发明实施例的方法撰写成程序代码，为求简明不再加以描述。依据本发明实施例方法实施的计算机程序可存储于适当的计算机可读取存储介质，例如DVD、CD-ROM、U盘、硬盘，也可置于可通过网络(例如，互联网，或其他适当介质)存取的网络服务器。
虽然图1、图2中包含了以上描述的组件，但不排除在不违反发明的精神下，使用更多其他的附加组件，以达成更佳的技术效果。此外，虽然图5、图7的流程图采用指定的顺序来执行，但是在不违反发明精神的情况下，本领域技术人员可以在达到相同效果的前提下，修改这些步骤之间的顺序，所以，本发明并不局限于仅使用如上所述的顺序。此外，本领域技术人员也可以将若干步骤整合为一个步骤，或者是除了这些步骤外，循序或并行地执行更多步骤，本发明也不应因此而局限。
以上所述仅为本发明较佳实施例，然其并非用以限定本发明的范围，任何本领域技术人员，在不脱离本发明的精神和范围内，可在此基础上做进一步的改进和变化，因此本发明的保护范围当以本申请的权利要求书所界定的范围为准。

Claims (13)

1.一种编码历程信息的存取方法，由处理单元执行，其特征在于，所述编码历程信息的存取方法包括：
提供多个闪存单元的存储空间所形成的超块，其中，所述超块包含多个区，每个所述区包含多个超页线，以及每个所述超页线包含横跨多个所述闪存单元的多个页面；以及
写入编码历程信息至指定超页线的指定第一页面的元数据区段，其中，所述编码历程信息包含历程轮廓和历程记录，所述历程轮廓包含所述超块中所涵盖的区和所述历程记录的数目，每个所述历程记录包含指定区的所述指定超页线中的指定第二页面没有经过引擎编码以产生奇偶校验码的信息，使得所述指定区的所述指定超页线中出现毁损的页面时依据所述编码历程信息以回复所述毁损的页面。
2.如权利要求1所述的码历程信息的存取方法，其特征在于，包括：
当所述指定区的所述指定超页线中出现所述毁损的页面时，从所述超页线的所述指定第一页面的所述元数据区段读取所述编码历程信息；
依据所述编码历程信息舍弃所述指定第二页面；以及
将所述指定区的所述指定超页线中留下来的页面内容逐页馈入所述引擎以回复所述毁损的页面。
3.如权利要求1所述的码历程信息的存取方法，其特征在于，所述指定第二页面为虚假页面或者无法错误修正页面，其中所述虚假页面填满虚假值。
4.如权利要求1所述的码历程信息的存取方法，其特征在于，所述指定第一页面的数据区段存储所述指定超页线中的多个所述页面的奇偶校验码。
5.如权利要求1所述的编码历程信息的存取方法，其特征在于，所述指定第一页面为所述指定超页线中的最后一个页面。
6.如权利要求1所述的编码历程信息的存取方法，其特征在于，所述指定第一页面为所述指定超页线中的最后一个页面，并且所述指定第一页面的数据区段存储所述指定超页线中的所述多个页面的奇偶校验码。
7.一种计算机可读取存储介质，用于存储能够被处理单元执行的计算机程序，其特征在于，所述计算机程序被所述处理单元执行时实现如权利要求1至6中任一项所述的编码历程信息的存取方法。
8.一种编码历程信息的存取装置，其特征在于，包括：
闪存接口，耦接多个闪存单元；以及
处理单元，耦接所述闪存接口，用于提供多个所述闪存单元的存储空间所形成的超块，其中，所述超块包含多个区，每个所述区包含多个超页线，以及每个所述超页线包含横跨多个所述闪存单元的多个页面；以及驱动所述闪存接口以写入编码历程信息至指定超页线的指定第一页面的元数据区段，其中，所述编码历程信息包含历程轮廓和历程记录，所述历程轮廓包含所述超块中所涵盖的区和所述历程记录的数目，每个所述历程记录包含指定区的所述指定超页线中的指定第二页面没有经过引擎编码以产生奇偶校验码的信息，使得所述指定区的所述指定超页线中出现毁损的页面时依据所述编码历程信息以回复所述毁损的页面。
9.如权利要求8所述的编码历程信息的存取装置，其特征在于，所述处理单元用于当所述指定区的所述指定超页线中出现所述毁损的页面时，驱动所述闪存接口从所述超页线的所述指定第一页面的所述元数据区段读取所述编码历程信息；依据所述编码历程信息舍弃所述指定第二页面；以及将所述指定区的所述指定超页线中留下来的页面内容逐页馈入所述引擎以回复所述毁损的页面。
10.如权利要求8所述的编码历程信息的存取装置，其特征在于，所述指定第二页面为虚假页面或者无法错误修正页面，其中所述虚假页面填满虚假值。
11.如权利要求8所述的编码历程信息的存取装置，其特征在于，所述指定第一页面的数据区段存储所述指定超页线中的多个所述页面的奇偶校验码。
12.如权利要求8所述的编码历程信息的存取装置，其特征在于，所述指定第一页面为所述指定超页线中的最后一个页面。
13.如权利要求8所述的编码历程信息的存取装置，其特征在于，所述指定第一页面为所述指定超页线中的最后一个页面，并且所述指定第一页面的数据区段存储所述指定超页线中的所述多个页面的奇偶校验码。
CN202210333516.2A 2021-09-29 2022-03-31 编码历程信息的存取方法和计算机可读取存储介质和装置 Pending CN115878020A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US17/879,426 US11966607B2 (en) 2021-09-29 2022-08-02 Method and non-transitory computer-readable storage medium and apparatus for accessing to encoding-history information

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US202163249702P 2021-09-29 2021-09-29
US63/249,702 2021-09-29

Publications (1)

Publication Number Publication Date
CN115878020A true CN115878020A (zh) 2023-03-31

Family

ID=85769324

Family Applications (5)

Application Number Title Priority Date Filing Date
CN202210333516.2A Pending CN115878020A (zh) 2021-09-29 2022-03-31 编码历程信息的存取方法和计算机可读取存储介质和装置
CN202210339882.9A Pending CN115878024A (zh) 2021-09-29 2022-04-01 写入数据到闪存存储器的方法及装置
CN202210338471.8A Pending CN115878021A (zh) 2021-09-29 2022-04-01 计算机可读取存储介质、写入数据到闪存存储器的方法及装置
CN202210339320.4A Pending CN115878022A (zh) 2021-09-29 2022-04-01 写入数据到闪存存储器的方法及装置
CN202210339875.9A Pending CN115878023A (zh) 2021-09-29 2022-04-01 写入数据到闪存存储器的方法及装置

Family Applications After (4)

Application Number Title Priority Date Filing Date
CN202210339882.9A Pending CN115878024A (zh) 2021-09-29 2022-04-01 写入数据到闪存存储器的方法及装置
CN202210338471.8A Pending CN115878021A (zh) 2021-09-29 2022-04-01 计算机可读取存储介质、写入数据到闪存存储器的方法及装置
CN202210339320.4A Pending CN115878022A (zh) 2021-09-29 2022-04-01 写入数据到闪存存储器的方法及装置
CN202210339875.9A Pending CN115878023A (zh) 2021-09-29 2022-04-01 写入数据到闪存存储器的方法及装置

Country Status (3)

Country Link
US (1) US11966604B2 (zh)
CN (5) CN115878020A (zh)
TW (5) TWI821965B (zh)

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8027194B2 (en) * 1988-06-13 2011-09-27 Samsung Electronics Co., Ltd. Memory system and method of accessing a semiconductor memory device
US9582431B2 (en) * 2010-03-22 2017-02-28 Seagate Technology Llc Storage address space to NVM address, span, and length mapping/converting
TWI432987B (zh) 2011-03-15 2014-04-01 Phison Electronics Corp 記憶體儲存裝置、其記憶體控制器與病毒掃描方法
US20130318285A1 (en) * 2012-05-23 2013-11-28 Violin Memory Inc Flash memory controller
US8661301B1 (en) * 2012-09-07 2014-02-25 Storart Technology Co. Ltd. Method for dodging bad page and bad block caused by suddenly power off
US9383795B2 (en) * 2013-03-10 2016-07-05 Seagate Technololgy Llc Storage device power failure infrastructure
WO2016038710A1 (ja) * 2014-09-11 2016-03-17 株式会社日立製作所 ストレージシステム
CN105653609B (zh) * 2015-12-24 2019-08-09 中国建设银行股份有限公司 基于内存的数据处理方法及装置
TWI650764B (zh) * 2016-04-27 2019-02-11 慧榮科技股份有限公司 存取快閃記憶體模組的方法及相關的快閃記憶體控制器與記憶裝置
CN112463433B (zh) * 2016-04-27 2024-03-29 慧荣科技股份有限公司 存取闪存模块的方法及相关的闪存控制器与记忆装置
CN109308280B (zh) * 2017-07-26 2021-05-18 华为技术有限公司 数据处理方法和相关设备
TWI721565B (zh) * 2017-10-20 2021-03-11 慧榮科技股份有限公司 儲存裝置以及其介面晶片
KR20190063054A (ko) * 2017-11-29 2019-06-07 삼성전자주식회사 메모리 시스템 및 이의 동작 방법
TWI661307B (zh) * 2017-12-06 2019-06-01 慧榮科技股份有限公司 資料儲存裝置、主機裝置、以及資料寫入方法
CN109901782A (zh) 2017-12-07 2019-06-18 上海宝存信息科技有限公司 数据储存装置与数据储存方法
GB2569358B (en) 2017-12-15 2020-01-29 Advanced Risc Mach Ltd Code realms
CN110462577B (zh) * 2017-12-28 2022-03-29 华为技术有限公司 一种数据写入的方法及固态硬盘阵列
US10599548B2 (en) 2018-06-28 2020-03-24 Intel Corporation Cache monitoring
TWI664634B (zh) 2018-08-17 2019-07-01 慧榮科技股份有限公司 快閃記憶體控制器、管理快閃記憶體模組的方法及相關的電子裝置
TWI680375B (zh) * 2018-08-23 2019-12-21 慧榮科技股份有限公司 具有分散式信箱架構的多處理器系統及其處理器錯誤檢查方法
TWI677879B (zh) * 2018-09-03 2019-11-21 慧榮科技股份有限公司 資料儲存裝置與資料處理方法
TWI703438B (zh) 2018-09-11 2020-09-01 慧榮科技股份有限公司 映射表更新方法
CN112823331B (zh) * 2018-10-10 2024-03-29 阿里巴巴集团控股有限公司 用于具有较细粒度的并行多租户ssd中的数据恢复的系统和方法
US10909012B2 (en) * 2018-11-12 2021-02-02 H3 Platform, Inc. System having persistent memory
US11003373B2 (en) * 2019-06-28 2021-05-11 Western Digital Technologies, Inc. Systems and methods for managing physical-to- logical address information
CN110688242A (zh) * 2019-09-10 2020-01-14 苏州浪潮智能科技有限公司 SSD异常掉电后恢复block信息的方法及相关组件
CN112905854A (zh) * 2021-03-05 2021-06-04 北京中经惠众科技有限公司 数据处理方法、装置、计算设备及存储介质

Also Published As

Publication number Publication date
TWI801191B (zh) 2023-05-01
CN115878022A (zh) 2023-03-31
TW202314528A (zh) 2023-04-01
CN115878024A (zh) 2023-03-31
US11966604B2 (en) 2024-04-23
TW202314515A (zh) 2023-04-01
CN115878021A (zh) 2023-03-31
TW202314516A (zh) 2023-04-01
TWI787110B (zh) 2022-12-11
US20230103723A1 (en) 2023-04-06
TWI799221B (zh) 2023-04-11
CN115878023A (zh) 2023-03-31
TWI821965B (zh) 2023-11-11
TW202314529A (zh) 2023-04-01
TWI805302B (zh) 2023-06-11
TW202314517A (zh) 2023-04-01

Similar Documents

Publication Publication Date Title
CN107844431B (zh) 映射表更新方法、存储器控制电路单元与存储器存储装置
TWI516927B (zh) 資料寫入方法、記憶體控制器與記憶體儲存裝置
CN111880749B (zh) 数据读取方法、存储器存储装置及存储器控制电路单元
TWI495998B (zh) 資料管理方法、記憶體控制器與記憶體儲存裝置
US20120173955A1 (en) Data writing and reading method, and memory controller and memory storage apparatus using the same
TWI540582B (zh) 資料管理方法、記憶體控制電路單元以及記憶體儲存裝置
US11875036B2 (en) Computing system including host and storage system and having increased write performance
US11176033B2 (en) Data storage devices and data processing methods
TW201606503A (zh) 資料管理方法、記憶體控制電路單元以及記憶體儲存裝置
CN115113799A (zh) 主机命令的执行方法及装置
TWI534814B (zh) 資料寫入方法、記憶體控制電路單元與記憶體儲存裝置
TWI501244B (zh) 資料寫入方法、記憶體控制電路單元與記憶體儲存裝置
CN113138720A (zh) 数据存储方法、存储器控制电路单元以及存储器存储装置
CN102591737A (zh) 数据写入与读取方法、存储器控制器与存储器储存装置
CN114327240A (zh) 计算机可读存储介质、闪存存储器的数据存储方法及装置
CN113448487A (zh) 写入闪存管理表的计算机可读取存储介质、方法及装置
CN114822664B (zh) 基于数据优先级的风险评估方法、存储装置及控制电路
KR102509987B1 (ko) 호스트 및 스토리지 시스템을 포함하는 컴퓨팅 시스템
CN112051963A (zh) 数据写入方法、存储器控制电路单元以及存储器存储装置
CN115878020A (zh) 编码历程信息的存取方法和计算机可读取存储介质和装置
CN110633225A (zh) 实体存储对照表产生装置及方法
CN112988449B (zh) 写入页面群组的数据到闪存模块的装置及方法
US11966607B2 (en) Method and non-transitory computer-readable storage medium and apparatus for accessing to encoding-history information
CN111143253A (zh) 数据储存方法、存储器控制电路单元以及存储器储存装置
US11055231B2 (en) Data storage devices and data processing methods of skipping editing of fields in H2F table when consecutive addresses are present in F2H table

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination