TW201331993A - 功率半導體元件及其製造方法 - Google Patents

Abstract

一種功率半導體元件之製造方法。首先，形成複數個溝槽式閘極結構於基材內。接下來，利用一本體區光罩，形成一圖案層覆蓋基材。此圖案層至少具有一第一開口與一第二開口，分別用以形成至少一本體區與至少一重摻雜終端結構於基材內。然後，形成一遮蔽層結構，填入第二開口且覆蓋於第一開口之部份底面，此部份底面係鄰接於第一開口之一側壁。接下來，以圖案層與遮蔽層結構為遮罩，形成複數個源極摻雜區於本體區內。隨後，形成一層間介電層覆蓋基材。然後，形成複數個源極接觸窗貫穿層間介電層，以裸露源極摻雜區。最後，形成一金屬圖案層於層間介電層上，以連接源極摻雜區。

Description

功率半導體元件及其製造方法

本發明係關於一種功率半導體元件及其製造方法，特別是關於一種節省所需使用之光罩數量，以降低製作成本之功率半導體元件及其製造方法。

在半導體的應用領域中，越來越注重價格競爭優勢。為了有效降低製作成本以提升產品競爭力，最直接的方式就是減少製程所需使用的光罩數量。

一般而言，溝槽式功率半導體元件之製程需使用五道光罩，分別用以定義閘極溝槽、本體區(終端結構)、源極摻雜區、源極接觸窗與金屬圖案層。為了減少所需使用的光罩數量，許多自對準技術被開發出來。惟，這些技術多係透過使用自對準技術來定義源極摻雜區與源極接觸窗，以減少所需使用的光罩數量，而少有針對其他微影步驟提出的解決方案。

有鑑於此，本發明之主要目的是提出一種功率半導體元件以及此功率半導體元件之製造方法，可以減少所需使用的光罩數量，以降低製作成本。

本發明之一實施例提供一種功率半導體元件之製造方法。首先，提供一基材。隨後，形成複數個溝槽式閘極結構於此基材內。接下來，利用一本體區光罩，形成一圖案層覆蓋基材。此圖案層至少具有一第一開口與一第二開口，分別用以形成至少一本體區與至少一重摻雜終端結構於基材內。並且，第一開口之開口寬度大於第二開口之開口寬度。然後，形成一遮蔽層結構，填入第二開口且覆蓋於第一開口之部份底面，此部份底面係鄰接於第一開口之一側壁。接下來，以圖案層與遮蔽層結構為遮罩，形成複數個源極摻雜區於本體區內。隨後，形成一層間介電層覆蓋基材。然後，形成複數個源極接觸窗貫穿層間介電層，以裸露源極摻雜區。最後，形成一金屬圖案層於層間介電層上，以連接源極摻雜區。

依據本發明之另一實施例，前揭形成於基材內之溝槽式閘極結構係由形成於基材上之複數個平面式閘極結構所取代。

依據本發明之另一實施例，形成閘極結構之步驟係早於形成圖案層之步驟。

依據本發明之另一實施例，形成閘極結構之步驟係晚於形成本體區之步驟。又，依據本發明之又一實施例，形成閘極結構之步驟係晚於形成源極摻雜區之步驟。

依據本發明之另一實施例，在形成圖案層之前，更包括形成一蝕刻終止層於基材上。此蝕刻終止層係用以供判斷形成圖案層之蝕刻步驟是否完成。

依據前揭本發明之實施例所提供的製造方法，本發明之一實施例同時提供一種功率半導體元件。此功率半導體元件包括一基材、複數個閘極結構、一圖案層、至少一本體區、至少一重摻雜終端結構、一遮蔽層結構、複數個源極摻雜區、一層間介電層與一金屬圖案層。其中，圖案層係覆蓋基材，並至少具有一第一開口與一第二開口。第一開口之開口寬度係大於第二開口之開口寬度。本體區係位於基材內且對應於第一開口。重摻雜終端結構係位於基材內且對應於第二開口。並且，重摻雜終端結構與本體區間隔一預定距離。遮蔽層結構係填入第二開口且覆蓋於第一開口之部份底面，此部份底面係鄰接於第一開口之一側壁。複數個源極摻雜區係位於本體區由遮蔽層結構與圖案層所定義的範圍內。層間介電層係覆蓋基材。源極接觸窗係貫穿層間介電層，以裸露源極摻雜區。金屬圖案層係形成於層間介電層上，以連接源極摻雜區。

依據本發明之一實施例，這些閘極結構係位於基材內之複數個溝槽式閘極結構。

依據本發明之一實施例，這些閘極結構係位於基材上之複數個平面式閘極結構。

依據本發明之一實施例，在圖案層與基材間更包括一蝕刻終止層。

關於本發明之優點與精神可以藉由以下的發明詳述及所附圖式得到進一步的瞭解。

第1A至1G圖顯示本發明功率半導體元件之製造方法之第一實施例。如第1A圖所示，首先，形成一磊晶層110於一重摻雜基板100上以構成一半導體基材。隨後，形成複數個閘極溝槽112於磊晶層110內。就一較佳實施例而言，此步驟可同時形成第一溝槽114以定義此功率半導體元件之走線位置。

隨後，如第1B圖所示，形成一閘極氧化層120覆蓋閘極溝槽112之內側表面。此閘極氧化層120同時覆蓋第一溝槽114的內側表面。然後，形成多晶矽閘極結構132與走線結構134(例如閘極導線結構)於閘極溝槽112與第一溝槽114內。

接下來，形成一罩幕材料層150於磊晶層110之上表面。本實施例係於形成罩幕材料層150之前，預先形成一蝕刻終止層140於磊晶層110之上表面。此蝕刻終止層140之構成材料與罩幕材料層150不同，藉此，透過偵測蝕刻步驟中之蝕刻材料，即可確認蝕刻罩幕材料層150之步驟是否完成。又，就一較佳實施例而言，此罩幕材料層150之構成材料可以選自氧化矽、氮化矽或是多晶矽。

然後，如第1C圖所示，利用一本體區光罩(未圖示)在罩幕材料層150上定義出至少一本體區與至少一重摻雜終端結構之位置。隨後，依據本體區光罩所定義出來的位置，蝕刻此罩幕材料層150，以形成一圖案層151。此圖案層至少具有一第一開口152與一第二開口153，分別對應於本體區162與重摻雜終端結構164之位置。圖中係以二個第二開口153為例。第一開口152之開口寬度係大於第二開口153之開口寬度。隨後，以圖案層151為遮罩，植入摻雜物於磊晶層110內以形成本體區162與重摻雜終端結構164於磊晶層110內。本體區162係環繞多晶矽閘極結構132，並且與重摻雜終端結構164間隔一預定距離。

接下來，如第1D圖所示，沿著磊晶層110與圖案層151之表面起伏，全面沉積一遮蔽層170。此遮蔽層170係覆蓋磊晶層110與圖案層151，並且完全填滿圖案層151之第二開口153。然後，如第1E圖所示，以非等向性蝕刻技術，蝕刻遮蔽層170，以形成一遮蔽層結構171。此遮蔽層結構171係填入第二開口153且至少一部份位於第一開口152之至少一側壁與鄰接於側壁之第一開口152的部份底面。至少部分本體區162之上表面未被遮蔽層結構171覆蓋，而係裸露於外。然後以圖案層151與遮蔽層結構171為遮罩，植入摻雜物，以形成複數個源極摻雜區180於本體區162內。值得注意的是，由於本實施例之遮蔽層結構171係完全覆蓋第二開口153的底面，因而可以避免摻雜物植入重摻雜終端結構164內。此外，由於本實施例之遮蔽層結構171係覆蓋第一開口152之至少一側壁，因而可確保此植入步驟所形成之源極摻雜區180係完全落於本體區162內，並且與本體區162之邊緣保持足夠的距離。

第1E圖中於本體區162之上表面係覆蓋有一屏蔽氧化層(Screen Oxide)，後續源極摻雜離子之植入步驟係透過此屏蔽氧化層植入本體區162內。此屏蔽氧化層可於形成閘極氧化層120之步驟，同時形成於磊晶層110之上表面。所屬技術領域具有通常知識者當可理解，本實施例所稱使至少部分本體區162之上表面裸露於外，係涵蓋本體區162之上表面為薄氧化層所覆蓋，而無礙於後續離子植入步驟之情形。

接下來，如第1F圖所示，形成一層間介電層190覆蓋磊晶層110。在本實施例中，此層間介電層190係同時覆蓋圖案層151與遮蔽層結構171。然後，如第1G圖所示，形成複數個源極接觸窗192貫穿層間介電層190，以裸露源極摻雜區180，隨後，形成一重摻雜區194於本體區162內。為確保源極接觸窗192的位置能夠在層間介電層190內被準確定義出來，本實施例於形成源極接觸窗192之前，先對於層間介電層190施以一平坦化製程。最後，形成一金屬圖案層(未圖示)於層間介電層190上，此金屬圖案層係填入源極接觸窗192以連接源極摻雜區180。

如第1G圖所示，透過前揭製造方法所製造之功率半導體元件具有一基材(由基板100與磊晶層110所構成)、複數個閘極結構(包括閘極氧化層120與多晶矽閘極結構132)、一圖案層151、至少一本體區162、至少一重摻雜終端結構164、一遮蔽層結構171、複數個源極摻雜區180、一層間介電層190、複數個重摻雜區194與一金屬圖案層(未圖示)。

圖案層151係覆蓋磊晶層110，並至少具有一第一開口152與一第二開口153。第一開口152之開口寬度係大於第二開口153之開口寬度。本體區162係位於磊晶層110內且對應於第一開口152。重摻雜終端結構164係位於磊晶層110內且對應於第二開口153。並且，重摻雜終端結構164與本體區162間隔一預定距離。

遮蔽層結構171係填入第二開口153且覆蓋第一開口152之至少一側壁。複數個源極摻雜區180係位於本體區162由遮蔽層結構171與圖案層151所定義的範圍內。層間介電層190係覆蓋磊晶層110、圖案層151與遮蔽層結構171。源極接觸窗192係貫穿層間介電層190，以裸露源極摻雜區180。重摻雜區194係位於本體區162內對應於源極接觸窗192的位置。金屬圖案層(未圖示)則是係形成於層間介電層190上，並且填入源極接觸窗192以連接源極摻雜區180。

第2圖係本發明功率半導體元件之製造方法之第二實施例的示意圖。不同於前揭實施例於形成圖案層151之前，預先形成蝕刻終止層140於罩幕材料層150與磊晶層110間，本實施例則是省略蝕刻終止層140，改以閘極氧化層120或是磊晶層110為蝕刻終止層。

第3圖係本發明功率半導體元件之製造方法之第三實施例的示意圖。不同於前揭第一實施例與第二實施例係針對溝槽式功率半導體元件之製造方法。如圖中所示，本實施例則是利用形成於磊晶層110上之平面式閘極結構(由閘極氧化層220與多晶矽閘極結構232所構成)來取代溝槽式閘極結構。本實施例之其餘製造步驟與本發明第一實施例大致相同，在此不予贅述。

第4A至4D圖顯示本發明功率半導體元件之製造方法之第四實施例。不同於本發明第一實施例於形成本體區162前預先形成閘極結構於磊晶層110內，本實施例則是先形成本體區362，然後再形成閘極結構。如第4A圖所示，在形成閘極溝槽前，預先形成一罩幕材料層於磊晶層310之上表面。隨後，利用一本體區光罩(未圖示)於罩幕材料層上定義出至少一本體區362與至少一重摻雜終端結構364之位置，請同時參照第4B圖。接下來，依據本體區光罩所定義出來的位置，蝕刻此罩幕材料層，以形成一圖案層351。此圖案層351至少具有一第一開口352與一第二開口353，分別對應於本體區362與重摻雜終端結構364之位置。第一開口352之開口寬度係大於第二開口353之開口寬度。

隨後，如第4B圖所示，以圖案層351為遮罩，植入摻雜物於磊晶層310內以形成本體區362與重摻雜終端結構364於磊晶層310內，並且本體區362與重摻雜終端結構364間隔一預定距離。

接下來，如第4C圖所示，類似前揭第1D與1E圖所示之製造步驟，形成一遮蔽層結構371於磊晶層310上。此遮蔽層結構371係填入圖案層351之第二開口353，並且覆蓋第一開口352之至少一側壁。接下來，以圖案層351與遮蔽層結構371為遮罩，形成複數個源極摻雜區380於本體區362內。由於遮蔽層結構371係完全覆蓋第二開口353的底面，因而可以避免摻雜物植入重摻雜終端結構364內。此外，由於遮蔽層結構371係覆蓋第一開口352之至少一側壁，因而可確保此植入步驟所形成之源極摻雜區380係完全落於本體區362內，並且與本體區362之邊緣保持足夠的距離。

隨後，如第4D圖所示，形成複數個閘極溝槽312於磊晶層310內，並且貫穿本體區362與源極摻雜區380。然後，依序形成閘極氧化層320與多晶矽閘極結構332於閘極溝槽312內，以完成溝槽式閘極結構的製作。本實施例之後續製造步驟，如層間介電層、源極接觸窗與金屬圖案層之製造步驟，與前揭實施例大致相同，在此不予贅述。

第5A至5B圖顯示本發明功率半導體元件之製造方法之第五實施例。不同於本發明之第四實施例係於形成閘極結構前，預先形成源極摻雜區380於本體區362內，本實施例則是在形成本體區462後，隨即製作閘極結構貫穿本體區462。第5A圖係承接第4B圖之製造步驟。如第5A圖所示，在利用圖案層451形成本體區462與重摻雜終端結構464於磊晶層410之步驟後，隨即形成閘極溝槽412貫穿本體區462。然後，依序形成閘極氧化層420與多晶矽閘極結構432於閘極溝槽412內，以完成溝槽式閘極結構的製作。

接下來，如第5B圖所示，形成一遮蔽層結構471於磊晶層410上。此遮蔽層結構471係填入圖案層451之第二開口453，並且覆蓋第一開口452之至少一側壁。接下來，以圖案層451與遮蔽層結構471為遮罩，形成複數個源極摻雜區480於本體區462內，且環繞閘極溝槽412。本實施例之後續製造步驟，如層間介電層、源極接觸窗與金屬圖案層之製造步驟，與前揭實施例大致相同，在此不予贅述。

本發明之溝槽式功率半導體元件之製造方法，利用薄膜材料之填洞能力以及非等向性蝕刻技術，形成遮蔽層結構171填滿位於終端區域之圖案層151內的孔洞(即第二開口153)，以形成定義源極摻雜區180所需使用的罩幕層。藉此，即可將形成本體區與源極摻雜區所需使用的光罩整合為一，以達到減少光罩使用數量的目的。

惟以上所述者，僅為本發明之較佳實施例而已，當不能以此限定本發明實施之範圍，即大凡依本發明申請專利範圍及發明說明內容所作之簡單的等效變化與修飾，皆仍屬本發明專利涵蓋之範圍內。另外本發明的任一實施例或申請專利範圍不須達成本發明所揭露之全部目的或優點或特點。此外，摘要部分和標題僅是用來輔助專利文件搜尋之用，並非用來限制本發明之權利範圍。

110．．．磊晶層

100．．．重摻雜基板

112．．．閘極溝槽

114．．．第一溝槽

120．．．閘極氧化層

132．．．多晶矽閘極結構

134．．．走線結構

150．．．罩幕材料層

140．．．蝕刻終止層

151．．．圖案層

152．．．第一開口

153．．．第二開口

162．．．本體區

164．．．重摻雜終端結構

170．．．遮蔽層

171．．．遮蔽層結構

180．．．源極摻雜區

190．．．層間介電層

192．．．源極接觸窗

194．．．重摻雜區

220．．．閘極氧化層

232．．．多晶矽閘極結構

310．．．磊晶層

351．．．圖案層

352．．．第一開口

353．．．第二開口

362．．．本體區

364．．．重摻雜終端結構

371．．．遮蔽層結構

380．．．源極摻雜區

312．．．閘極溝槽

320．．．閘極氧化層

332．．．多晶矽閘極結構

410．．．磊晶層

462．．．本體區

451．．．圖案層

464．．．重摻雜終端結構

412．．．閘極溝槽

420．．．閘極氧化層

432．．．多晶矽閘極結構

471．．．遮蔽層結構

453．．．第二開口

452．．．第一開口

480．．．源極摻雜區

第1A至1G圖顯示本發明功率半導體元件之製造方法之第一實施例。

第2圖顯示本發明功率半導體元件之製造方法之第二實施例。

第3圖顯示本發明功率半導體元件之製造方法之第三實施例。

第4A至4D圖顯示本發明功率半導體元件之製造方法之第四實施例。

第5A至5B圖顯示本發明功率半導體元件之製造方法之第五實施例。

110．．．磊晶層

100．．．重摻雜基板

120．．．閘極氧化層

132．．．多晶矽閘極結構

134．．．走線結構

140．．．蝕刻終止層

151．．．圖案層

162．．．本體區

164．．．重摻雜終端結構

171．．．遮蔽層結構

180．．．源極摻雜區

190．．．層間介電層

192．．．源極接觸窗

194．．．重摻雜區

Claims (10)

1. 一種功率半導體元件之製造方法，包括：提供一基材；形成複數個溝槽式閘極結構於該基材內或是形成複數個平面式閘極結構於該基材上；利用一本體區光罩，形成一圖案層覆蓋該基材，該圖案層至少具有一第一開口與一第二開口，分別用以形成至少一本體區與至少一重摻雜終端結構於該基材內，並且，該第一開口之開口寬度大於該第二開口之開口寬度；形成一遮蔽層結構，填入該第二開口且覆蓋於該第一開口之部份底面，該部份底面係鄰接於該第一開口之一側壁；以該圖案層與該遮蔽層結構為遮罩，形成複數個源極摻雜區於該本體區內；形成一層間介電層覆蓋該基材；形成複數個源極接觸窗貫穿該層間介電層，以裸露該些源極摻雜區；以及形成一金屬圖案層於該層間介電層上，以連接該些源極摻雜區。
2. 如申請專利範圍第1項之功率半導體元件之製造方法，其中，該遮蔽層結構之製造步驟包括：全面沉積一遮蔽層，覆蓋該基材與該圖案層；以及以非等向性蝕刻技術，蝕刻該遮蔽層，以裸露至少部分該本體區之上表面。
3. 如申請專利範圍第1項之功率半導體元件之製造方法，其中，形成該些閘極結構之步驟係早於形成該圖案層之步驟。
4. 如申請專利範圍第3項之功率半導體元件之製造方法，在形成該圖案層之前，更包括形成一蝕刻終止層於該基材上，以判斷形成該圖案層之蝕刻步驟是否完成。
5. 如申請專利範圍第1項之功率半導體元件之製造方法，其中，形成該些閘極結構之步驟係晚於形成該本體區之步驟。
6. 一種功率半導體元件，包括：一基材；複數個閘極結構；一圖案層，覆蓋該基材，該圖案層至少具有一第一開口與一第二開口，並且，該第一開口之開口寬度遠大於該第二開口之開口寬度；至少一本體區，位於該基材內且對應於該第一開口；至少一重摻雜終端結構，位於該基材內且對應於該第二開口，該重摻雜終端結構與該本體區間隔一預定距離；一遮蔽層結構，填入該第二開口且覆蓋於該第一開口之部份底面，該部份底面係鄰接於該第一開口之一側壁；複數個源極摻雜區，位於該本體區由該遮蔽層結構與該圖案層所定義的一範圍內；一層間介電層，覆蓋該基材；複數個源極接觸窗，貫穿該層間介電層，以裸露該些源極摻雜區；以及一金屬圖案層，形成於該層間介電層上，以連接該些源極摻雜區。
7. 如申請專利範圍第6項之功率半導體元件，其中，該些閘極結構係該基材內之複數個溝槽式閘極結構，或位於該基材上之複數個平面式閘極結構。
8. 如申請專利範圍第6項之功率半導體元件，其中，該圖案層與該遮蔽層結構之構成材料不同。
9. 如申請專利範圍第6項之功率半導體元件，更包括一蝕刻終止層，位於該圖案層與該基材間。
10. 如申請專利範圍第8項之功率半導體元件，其中，該圖案層之構成材料係選自多晶矽、氧化矽與氮化矽其中之一。