TW201331951A - 具有可重組態解碼之具能量效率記憶體 - Google Patents

Abstract

一犧牲記憶體組經添加至一記憶體中之常規組中之一區塊以減少該記憶體之動態功率消耗。該犧牲組藉由一組位元線存取，該組位元線實質上比延伸穿過所有該等常規記憶體組之對應的位元線短。經定址至該等常規組中之一者的記憶體讀取及寫入操作經刻意地改向至具有該等短位元線之該犧牲組。追蹤電路識別針對該犧牲組中之每一位置而定址之該常規組。僅當一新的寫入操作不與該先前寫入操作之該記憶體組匹配時，將資料自該犧牲組移動至一常規組。動態功率減小係因為對於多數記憶體讀取及寫入操作而言，參考局部性引起對該犧牲組之存取，而不必存取一常規組。

Description

具有可重組態解碼之具能量效率記憶體

本發明係關於電子記憶體操作，且更具體言之，係關於用於減少記憶體操作中之功率消耗之系統及方法。

本申請案主張於2011年10月4日申請的頒予H.RAO之美國臨時專利申請案第61/542861號之權利。

功率消耗為電子記憶體操作中所關注的問題。功率消耗分為兩個類別，即，備用功率及動態功率。在備用或靜止模式中，記憶體使用最小功率，此係因為讀取操作及寫入操作兩者均未發生。動態功率消耗發生在存取記憶體以供讀取及/或寫入之切換期間。

可藉由限制切換頻率及/或減小線路電容來減少記憶體功率消耗，此係因為：P=C * V² * f * A

其中P=動態功率；C為線路電容；V為施加至所操作之線路之電壓；f為記憶體存取之頻率；且A為活動因數，亦即，系統循環經由讀取及寫入的切換之數目。

常常，藉由將記憶體劃分成組且接著一次僅啟用一組來管理記憶體功率消耗。建立組之一原因係為了減小電容之量，且減少切換活動，此又減小了動態功率。頻率通常不受控制，此係因為需要按高頻率操作記憶體。減小操作之電壓係減小動態功率之非常有力之技術，此係因為隨著頻率的伴隨降低而產生「立方」效應。然而，減小電壓影響 效能。用於減小動態功率之其他技術已包括限制信號之擺幅，及減少每一循環之切換事件。

將犧牲記憶體組添加至記憶體中的常規組之區塊以減少該記憶體之動態功率消耗。犧牲組由一組位元線存取，該組位元線實質上比延伸穿過所有常規記憶體組之對應位元線短。經定址至常規組中之一者的記憶體讀取及寫入操作經刻意地改向至具有短位元線之犧牲組。此避免使用較長位元線來存取常規組，除非犧牲組中存在衝突。追蹤電路識別針對犧牲組中之每一位置而定址之常規組。僅當新的寫入操作不與先前寫入操作之組匹配時，將資料自犧牲組移動至常規組。動態功率實質上減小了，此係因為對多數記憶體讀取及寫入操作而言，參考之局部性引起對犧牲組之存取而不必存取常規組(具有較長位元線)。

根據本發明之一個態樣之一種記憶體裝置包括一組常規記憶體組、耦接至常規組中之每一者之一組字線、耦接至常規組中之每一者之一組常規位元線及除了常規組之外亦有的一犧牲記憶體組。犧牲組亦耦接至該組字線。比常規位元線短之一組犧牲組位元線耦接至犧牲組。組選擇電路耦接至常規記憶體組且耦接至犧牲組。組選擇電路經組態以在於記憶體操作中定址之組未設定或與藉由針對對應的字線之先前記憶體操作存取之組匹配時，將記憶體操作引導至犧牲記憶體組。

本發明之另一態樣包括一種用於減少記憶體存取操作期 間消耗之能量之方法。該方法包括接收資料連同記憶體寫入位址，該記憶體寫入位址識別常規記憶體組之區塊內用於該資料之選定記憶體組，且識別記憶體組內之一選定字線。該方法進一步包括判定選定記憶體組是否與在針對選定字線之先前寫入操作中定址之先前組匹配，及將資料寫入至犧牲組。

在又一態樣中，一種用於減少在記憶體存取操作期間消耗之能量之裝置具有用於接收資料連同記憶體寫入位址之構件，該記憶體寫入位址識別常規記憶體組之區塊內用於該資料之選定記憶體組，且識別記憶體組內複數個字線中之選定字線。該裝置亦具有用於判定該選定記憶體組是否與在針對選定字線之先前寫入操作中定址之先前組匹配之構件。該裝置進一步包括用於將資料寫入至犧牲組之構件。

前文已相當廣泛地概述了本發明之特徵及技術優勢以便可更好地理解以下之實施方式。下文將描述形成申請專利範圍之標的物的額外特徵及優勢。彼等熟習此項技術者應瞭解，所揭示之概念及特定實施例可輕易利用為用於修改或設計用於實現本發明的相同目的之其他結構的基礎。彼等熟習此項技術者亦應瞭解，此種等效構造不脫離如隨附申請專利範圍中闡述之本發明之精神及範疇。當結合附圖考慮時，自以下描述將更好地理解咸信為本發明所特有之新穎特徵(關於其組織及操作方法兩者)以及另外的目的及優勢。然而，應明確理解，該等圖中之每一者僅出於說明 及描述之目的而提供且不意欲界定本發明之限制。

為了更澈底地理解本發明，現對結合隨附圖式進行之以下描述作出參考。

圖1說明先前技術之一般記憶體100。舉例而言，記憶體100可為SRAM、DRAM、MRAM或其他記憶體類型，且包括耦接至解碼器104之預解碼器102，該解碼器104耦接至一群實質上相同之記憶體組106。輸入/輸出驅動器(I/O驅動器)108耦接至預解碼器102。I/O驅動器108亦經由自I/O驅動器108延伸穿過所有記憶體組106之長位元線110而耦接至該等記憶體組106。字線112之群組經複製於該等記憶體組106中之每一者。當在I/O驅動器108處接收到表示針對該群記憶體組中之記憶體位址的記憶體讀取操作或記憶體寫入操作中之任一者之程式存取記錄時，由存取記錄指示之記憶體位址由預解碼器102解碼以產生組識別符(B)及字線識別符(WL)。Bank/WL組合對應於正經存取之記憶體位置。I/O驅動器108自預解碼之位址而激勵記憶體組B中之字線WL。接著可在該等記憶體組中之一者中的位元線110與字線112之相交處自記憶胞讀取資料或將資料寫入記憶胞。

記憶體架構通常使用成群之記憶體組組態以有助於有效率的定址方案，並藉由一次僅允許存取一個群組中之一個記憶體組來節省功率。此舉允許其他記憶體組在其未被存取時不在作用中或以低功率位準操作。正在經存取之記憶 體組消耗動態功率以解碼記憶體位址、激勵字線、激勵位元線及/或感測資料。然而，每當記憶體電源供應器開時，甚至未經存取之記憶體組亦消耗洩漏功率。

記憶體中之動態功率通常受制於與位元線電容及切換頻率成比例之位元線切換功率。因此，隨著記憶體速度加快，動態功率正變為記憶體功率消耗中較重要之組成。典型記憶體之位元線電容很大，此係因為延伸穿過一個群組中之所有記憶體組的位元線相對較長。甚至在包括階層式位元線(其中位元線之未使用部分可被關斷)之記憶體架構中，所有記憶體組仍藉由增加動態功率使用之長的普通位元線連接至一起。當特定記憶體組正經定址時，歸因於由亦連接至長位元線之所有其他記憶體組造成之位元線負載，一些功率將被消耗。

本發明之一態樣提供一種改良之記憶體架構，其具有經組態以實質上減小記憶體之動態功率之一額外記憶體組。被稱為「犧牲組」之額外記憶體組可藉由一組位元線存取，該組位元線實質上比延伸穿過該區塊中之所有常規記憶體組之對應的位元線短。經定址至常規組中之一者之記憶體讀取及寫入操作係經刻意地改向至具有短位元線之犧牲組。此避免使用較長位元線來存取常規組，除非犧牲組中存在新的寫入操作不與先前寫入操作之記憶體組匹配的衝突。此等衝突較少發生，此係因為根據參考局部性原則，多數寫入操作與先前寫入操作之記憶體組匹配。

參看圖2，記憶體200包括耦接至解碼器204之預解碼器 202，該解碼器204耦接至實質上相同之常規組206的群組。輸入/輸出驅動器(I/O驅動器)208耦接至預解碼器202。I/O驅動器208亦經由自I/O驅動器208延伸穿過所有常規組206之長位元線210而耦接至該等記憶體組206。字線212之群組經複製於該等記憶體組206中之每一者中。記憶體200亦包括實質上與常規組206相同之額外組214。字線212之群組亦經複製於該額外組214中，且經複製之字線212'將被稱作「犧牲字線」。額外組214被稱作「犧牲組」，此係因為其涉及犧牲一些額外空間及少量的洩漏功率以節省大量的動態功率。

犧牲組214耦接至I/O驅動器208，且未耦接至長位元線210。實情為，實體上比長位元線210短得多之一組不同的位元線216耦接於I/O驅動器208與犧牲組214之間。追蹤器邏輯電路220耦接至預解碼器202、常規組206及犧牲組214。追蹤器邏輯電路220耦接至可針對每一常規組位址(Bank/WL)儲存追蹤器位元的追蹤器位元組222。對每一字線212而言，一次僅可設定一個追蹤器位元以指示用於對彼字線212之先前寫入操作的組位址。

當在I/O驅動器208處接收到用於該群記憶體組中之一記憶體位址之程式存取記錄(trace)時，記憶體位址由預解碼器202自存取記錄解碼以產生組識別符及字線識別符(WL)，其中Bank/WL組合對應於正經存取之記憶體位置。視用於記憶體操作之Bank/WL位址的追蹤器位元之狀態而定，記憶體讀取及寫入操作可存取犧牲組214或常規組206 中之一者。當犧牲組214正經存取時多工器218選擇較短位元線216中之一者，或當常規組206中之一者正經存取時多工器218選擇較長位元線210中之一對應者。因為常規組206及犧牲組214共用由預解碼器202解碼之同一位址，所以對犧牲組之記憶體存取可在與常規組存取相同之記憶體存取循環上經執行。

藉由存取犧牲組214而非常規組206中之一者可節省之功率量視短位元線216與較長位元線210之間的長度差而定，而該長度差視一個群組中針對每一犧牲組214之常規組206的數目而定。舉例而言，若該群組包括四個常規組206(如圖2所示)，則較短位元線為較長位元線之長度的1/4，因此存取犧牲組214之記憶體操作僅使用存取常規組206中一者之記憶體操作所使用之功率的約1/4。

本發明之態樣提供一種使用犧牲組214以實質上減少記憶體200之動態功率消耗之方法。該方法包括將記憶體操作改向至犧牲組214，而非由記憶體操作之經預解碼位址指示之常規組206。僅當記憶體操作定址與針對同一字線之先前記憶體操作不同的常規組206時，存取常規組206。該方法利用參考局部性原則，該參考局部性原則認識到絕大多數記憶體操作經引導至與針對同一字線之先前操作相同的記憶體組。

根據本發明之態樣，至犧牲組之訊務可實質上增加或最大化以減少功率消耗。程式存取記錄經追蹤，且位址解碼經重新組態，使得視追蹤資訊而定來存取犧牲組214或常 規組206。將記憶體操作改向至犧牲組藉由限制常規組存取、限制與常規組存取相關聯之全域位元線切換及限制較長字線212之使用來節省能量。

參看圖3，描述根據本發明之態樣的一種用於藉由追蹤程式存取記錄來管理記憶體訊務之方法。該方法300開始於區塊302。可在區塊304中執行全域重設，其中追蹤器位元之陣列被清除。舉例而言，根據較高位準程式策略之控制，全域重設可在起動之後或其他時間發生。

當存取記錄進入記憶體塊時，該方法判定存取記錄為寫入操作(在區塊306中)或是讀取操作(在區塊308中)。存取記錄包括用於正經寫入或讀取之資料的經編碼記憶體位址。若存取記錄為讀取操作，在區塊310中預解碼存取記錄之經編碼記憶體位址。預解碼轉換經編碼記憶體位址以產生將自其讀取資料的記憶體組及字線之識別。

在識別了傳入之存取記錄之記憶體組及字線後，在區塊312中讀取一組追蹤器位元以判定是否已在犧牲組中表示了記憶體組與字線(Bank/WL)組合。追蹤器位元儲存先前循環之位址(Bank/WL)，且在區塊314中將其與傳入之Bank/WL比較。若傳入之Bank/WL與自追蹤器位元讀取之Bank/WL匹配，則指示一記憶體組叫用(BNK叫用)。記憶體組叫用意謂已在犧牲組中表示了傳入之Bank/WL。

若區塊314中之比較導致記憶體組叫用，則在區塊316中自犧牲組讀取資料，藉此節省能量。若在區塊314中之比較導致記憶體組叫用，則待讀取之資料未儲存於犧牲組 中，且因此在區塊318中自常規組中之一者擷取該資料，亦即，使用較長位元線。

若存取記錄為寫入操作，則在區塊320中預解碼存取記錄之經編碼記憶體位址。預解碼轉換經編碼記憶體位址以產生意欲將資料寫入其中的記憶體組及字線之識別。

在識別傳入之存取記錄之記憶體組及字線後，在區塊322中讀取一組追蹤器位元以判定是否已在犧牲組中表示了記憶體組與字線(Bank/WL)組合。

在區塊324中，該方法判定追蹤器位元是否處於未設定狀態，以判定傳入之存取記錄是否為全域重設之後的第一個循環。若追蹤器位元係處於未設定狀態下(其指示先前循環中未寫入任何資料且未讀取任何資料)，則可將犧牲組自由地寫入。

在區塊326中更新追蹤器位元以指示對於傳入之寫入操作，用於Bank/WL之資料將被寫入至犧牲組。在區塊328中，在藉由傳入之存取記錄位址之字線指示的位置處，將資料寫入至犧牲組。追蹤器位元儲存自傳入之位址解碼的Bank/WL之組識別符部分，以記錄若資料尚未經轉向犧牲組則該資料將被寫入至哪一常規組。換言之，犧牲組中之每一字線取代常規組中之一者中的具有相同識別符之字線。用於犧牲組之字線解碼器與常規組之字線解碼器相同，因此犧牲組並不區分其正儲存哪一組之資料。

因為犧牲組為常規組中之任意一者的相同大小複製，所以追蹤器位元僅儲存Bank/WL(位址)之組識別部分。根據 傳入之存取記錄位址，犧牲組中之字線部分與常規組中之字線部分相同。舉例而言，若犧牲組僅藉由四個常規組實施(如圖2中所展示)，則僅使用四個位元來追蹤用於每一字線之記憶體組。

若在區塊326中判定追蹤器位元非未經設定，則在區塊330中將追蹤器位元與傳入之存取記錄之組識別符比較。若傳入之存取記錄之組識別符與藉由用於傳入之存取記錄之字線的追蹤器位元識別之記憶體組匹配，則指示一記憶體組叫用(BNK叫用)。記憶體組叫用意謂已在犧牲組中表示了傳入之Bank/WL。換言之，涉及傳入之存取記錄之字線的最近操作亦涉及同一記憶體組，亦即，同一位址。因此，傳入之資料意欲覆寫犧牲組中之資料。在區塊332中，傳入之存取記錄之資料可覆寫犧牲組Bank/WL位置中之先前資訊，且追蹤器位元可保持不變。

若傳入之存取記錄之組識別符不與藉由用於傳入之存取記錄之字線的追蹤器位元識別之記憶體組匹配，則不指示記憶體組叫用(BNK叫用)。此意謂傳入之存取記錄所引導至的犧牲組之字線中已儲存一些資料，但經儲存之資訊經原先經定址至一不同的組，接著引導傳入之存取記錄。因為犧牲組中之新數據及舊數據對應於兩個不同的組，所以傳入之資料並不意欲覆寫儲存於犧牲組中之資料。在此情況下，在區塊334中，首先移動舊資料，亦即，自犧牲組讀取舊資料，並將舊資料寫入至其原先所引導至的常規組中，如由追蹤器位元所指示。接著在區塊336中更新追蹤 器位元以識別傳入之資料經定址至的組。在區塊338中，接著可安全地將傳入之資料寫入犧牲組中之傳入之字線中。

由於自參考局部性之充分利用產生的顯著能量節省，幾個額外步驟對於在單一記憶體週期中執行之此等操作而言係值得的。由於參考局部性，字線之後續記憶體操作將被引導至與針對彼字線之先前操作相同之組的機率極高。舉例而言，存取記錄很可能幾乎立即返回且讀取其剛才寫入之資料。因此，能量耗用設定及檢查追蹤器位元及週期性將資料換出至常規組因增加/最大化至犧牲組之訊務而抵銷。此實質上減少了針對每一次記憶體存取操作而啟動常規組中之長位元線所耗用之有效能量。

圖4說明使用每一字線之追蹤器位元以指示儲存於犧牲組中之資料原先定址至哪一常規組，並使用圖3中圖示之過程來展示在犧牲組與常規組之間的資料之移動。

在第一狀態402下，在全域重設之後，未設定追蹤器位元，犧牲組(SB)中未儲存資料，且常規組(B0、B1、B2，B3)中之任一者中未儲存資料。

在第二狀態404下，在定址至常規組B0、WL0之寫入操作之後，將用於該寫入操作之資料儲存於犧牲組之WL0中，而非常規組B0中。常規組中之任一者中未儲存資料。用於WL0之追蹤器位元經設定以將B0指示為犧牲組之WL0中的資料經定址至之組。

在第三狀態406下，在至B0、WL1之寫入操作之後，將 用於該寫入操作之資料儲存於犧牲組之WL1中，而非常規組B0中。用於WL1之追蹤器位元經設定以將B0指示為犧牲組之WL1中的資料經定址至之常規組。

在第四狀態408下，在至B1、WL2之寫入操作之後，將用於該寫入操作之資料經儲存於犧牲組之WL2中，而非常規組B1中。用於WL2之追蹤器位元經設定以將B1指示為犧牲組之WL2中的資料經定址至之常規組。

在第五狀態410下，在至B3、WL3之寫入操作之後，將用於該寫入操作之資料經儲存於犧牲組之WL3中，而非常規組B1中。用於WL3之追蹤器位元經設定以將B3指示為犧牲組之WL3中的資料經定址至之常規組。

在第六狀態412下，寫入操作經定址至為與儲存於犧牲組之WL1中之先前資料的組位址不同之記憶體組的B2、WL1。換言之，至WL1的傳入之資料並不意欲覆寫先前儲存於犧牲組之WL1中的資料。在此情況下，自犧牲組之WL1中讀取先前儲存之資料，並將其寫入常規組B0之WL1中，如藉由讀取用於WL1之追蹤器位元所判定，該先前儲存之資料原先經定址至常規組B0之WL1中。接著將新資料儲存至犧牲組之WL1中，且移動WL1之追蹤器位元以指示現在儲存於犧牲組之WL1中之資料經定址至常規組B2。

在第七狀態414下，在至B1、WL2之另一寫入操作之後，將用於該寫入操作之資料經儲存於犧牲組之WL2中，而非常規組B1中。因為用於WL2之追蹤器位元已經設定以將B1指示為犧牲組之WL2中之先前資料已經定址至之常規 組，所以WL2之新資料覆寫犧牲組中之WL2的先前資料。在此情況下，無需保留儲存於犧牲組中之WL2的先前資料，此係因為新資料欲覆寫，而不保留用於常規組B1中之WL2之相同資料。

在第八狀態416下，寫入操作經定址至為與儲存於犧牲組之WL2中之先前資料的組位址不同之記憶體組的B3、WL2。至WL2之傳入之資料並不意欲覆寫先前儲存於犧牲組之WL2中的資料。在此情況下，自犧牲組之WL2中讀取先前儲存之資料，並將其寫入常規組B1之WL2中，如藉由讀取用於WL2之追蹤器位元所判定，該先前儲存之資料原先經定址至常規組B1之WL2中。接著將新資料儲存至犧牲組之WL2中，且移動WL2之追蹤器位元以指示現在儲存於犧牲組之WL2中之資料經定址至常規組B3。

在第九狀態418下，讀取操作經定址至B0、WL0。因為用於WL0之追蹤器位元指示儲存於犧牲組之WL0中之資料經定址至同一常規組(亦即，B0)，所以自犧牲組之WL0讀取該資料。

在第十狀態420下，讀取操作經定址至B0、WL1。因為用於WL1之追蹤器位元指示儲存於犧牲組之WL1中之資料經定址至不與讀取操作之位址匹配的B3中，所以自常規組B0之WL1而非自犧牲組讀取資料。

參照圖5中展示之示意性電路圖描述一種根據本發明之態樣的用於實施犧牲組之記憶體裝置。該記憶體裝置包括耦接至位址正反器502之位址線501、耦接至控制正反器 504之控制線503及經連接至資料正反器506之資料線505，資料線505自傳入之存取記錄捕獲資訊。晶片選擇線507耦接至晶片選擇正反器508。當記憶體操作經引導至記憶體裝置之位址空間時，晶片選擇線507上之晶片選擇信號(CS)致能記憶體裝置之操作。

在位址線501、控制線503及資料線505上至記憶體裝置之資訊由正反器502、504、506在時脈信號之上升邊緣上捕獲。位址預解碼器510耦接至位址正反器502。位址預解碼器510預解碼位址資訊以產生組識別符(B)512及字線識別符(WL)514。追蹤器組516耦接至位址預解碼器510以接收並儲存預解碼之組識別符(B)。追蹤器位元正反器518耦接至追蹤器組516。耦接至追蹤器組516之輸入側及追蹤器位元正反器518之時脈輸入端的追蹤器邏輯電路自位址預解碼器510接收字線識別符(WL)。追蹤器邏輯電路經組態以將讀取追蹤器位元(RTB)信號提供至追蹤器組516。RTB信號使追蹤器組516將先前儲存之追蹤器位元(Q)輸出至追蹤器位元正反器518。先前儲存之追蹤器位元識別在針對在傳入之存取記錄中定址之字線的先前寫入操作後定址之組。追蹤器邏輯電路亦經組態以在將RTB信號提供至追蹤器組516之後將時脈信號提供至追蹤器位元正反器518。時脈信號使追蹤器位元正反器518輸出用於在傳入之存取記錄中定址之字線的先前儲存之追蹤器位元。

追蹤器邏輯電路亦耦接至控制正反器504。來自控制正反器之控制信號指示傳入之存取記錄為讀取操作(R)或是 寫入操作(W)。若控制信號指示傳入之存取記錄為寫入操作(W)，則追蹤器邏輯電路在提供了時脈信號後將更新追蹤器位元(UTB)信號提供至追蹤器組516。UTB信號使追蹤器組516接收組識別符(B)並儲存對應於傳入之存取記錄之組識別符(B)的追蹤器位元。

組匹配電路將儲存在追蹤器位元正反器518中之追蹤器位元與來自位址預解碼器510的傳入之存取記錄之組識別符(B)比較。組匹配電路經組態以在儲存於追蹤器位元正反器518中之追蹤器位元與傳入之存取記錄之組識別符(B)匹配時產生組匹配指示符(M)。若設定了儲存於追蹤器位元正反器518中之追蹤器位元，則額外的邏輯電路產生設定指示符(S)。

耦接至犧牲組522及常規組524之組合邏輯電路自控制正反器504接收設定指示符(S)、匹配指示符(M)及控制信號(R)或(W)。若指示寫入操作(W)且設定指示符(S)低(指示未設定之追蹤器位元)，則組合邏輯電路使來自資料正反器506之資料(WD)被寫入至犧牲組522。此情況對應於如在圖3中之區塊328中所展示之寫入SB操作。

若指示寫入操作(W)，設定指示符(S)指示經設定追蹤器位元，且匹配指示符(M)指示組識別符(B)與傳入之存取記錄之追蹤器位元匹配，則組合邏輯電路亦使資料(WD)被寫入至犧牲組522。此情況對應於如在圖3之區塊332中所展示之覆寫犧牲組操作。

若指示寫入操作(W)，設定指示符(S)指示經設定追蹤器 位元，且匹配指示符(M)低(指示組識別符(B)不與傳入之存取記錄之追蹤器位元匹配)，則組合邏輯電路亦使自犧牲組522讀取資料(QSB)並使資料(QSB)被寫入至常規組524。在此情況下，組合邏輯電路產生用於與寫回有關之讀取操作(WB_R)之信號及犧牲組讀取信號(R_SB)。回應於犧牲組讀取信號(R_SB)，犧牲組522將待讀取之信號(QSB)連同就緒信號(SB_RDY)提供至組合邏輯電路。回應於SB_RDY信號及WB_R信號，組合邏輯電路產生寫回寫入信號(WB_W)。回應於WB_W信號，常規組524儲存來自犧牲組522之資料(QSB)。此情況對應於在圖3之區塊334中所展示之與寫回有關之讀取操作及常規組寫入操作。

組合邏輯電路亦藉由產生犧牲組寫入信號(W_SB)來回應WB_W信號。此使當來自犧牲組之資料(QSB)被寫入至常規組524時來自資料正反器506之資料被寫入至犧牲組522。此對應於在圖3之區塊338中所展示之寫入操作。

若指示讀取操作(R)，設定指示符(S)指示追蹤器位元經設定，且匹配指示符(M)指示組識別符(B)與傳入之字線之追蹤器位元匹配，則組合邏輯電路亦使自犧牲組522讀取資料。在此情況下，組合邏輯電路產生犧牲組讀取信號(R_SB)。回應於犧牲組讀取信號(R_SB)，犧牲組522將待讀取之資料(QSB)連同犧牲組就緒信號(SB_RDY)提供至組合邏輯電路。此情況對應於在圖3之區塊316中所展示之讀取犧牲組操作。

若指示讀取操作(R)，設定指示符(S)指示追蹤器位元經 設定，且匹配指示符(M)指示組識別符(B)不與傳入之字線之追蹤器位元匹配，則組合邏輯電路使自常規組524讀取資料。在此情況下，組合邏輯電路產生常規組讀取信號(RB_R)。回應於常規組讀取信號(RB_R)，常規組524提供待讀取之資料(QRB)，連同常規組就緒信號(RB_RDY)。此情況對應於在圖3之區塊318中所展示之讀取常規組操作。

多工器電路526耦接至犧牲組522及常規組524。多工器電路526接收來自犧牲組522之資料(QSB)及來自常規組524之資料(QRB)。多工器電路526耦接至組合邏輯電路且經組態以接收讀取犧牲組(R_SB)信號，作為其控制輸入。回應於R_SB信號，多工器電路526輸出來自犧牲組522之資料(QSB)。當未提供R_SB信號時，多工器電路526輸出來自常規組524之資料(QRB)。

輸出正反器528耦接至多工器電路526之輸出。延遲元件527耦接至組合邏輯電路且耦接至輸出正反器528。回應於R_SB信號，延遲元件將控制信號提供至輸出正反器528，此使輸出正反器528在允許多工器輸出安定後儲存多工器輸出。儲存於輸出正反器中之資料提供記憶體裝置之輸出(Dout)。

參看圖6描述一種根據本發明之一態樣的用於減少記憶體存取操作中消耗之能量之方法。在區塊602，接收資料連同記憶體寫入位址。記憶體位址識別常規記憶體組之區塊內用於資料的選定記憶體組，且識別記憶體組內之選定字線。在區塊604，判定選定記憶體組是否與在針對選定 字線之先前寫入操作中定址之先前組匹配。在區塊606，將資料寫入至犧牲組中。

本發明之態樣包括一種用於減少記憶體存取操作期間消耗的能量之裝置。該裝置包括用於接收資料連同記憶體寫入位址之構件，該記憶體寫入位址識別常規記憶體組之區塊內用於該資料之選定記憶體組，且識別該記憶體組內複數個字線中之一選定字線。該裝置亦包括用於判定選定記憶體組是否與在針對選定字線之先前寫入操作中定址之先前組匹配之構件，及用於將資料寫入至犧牲組之構件。參看圖5，舉例而言，用於接收資料連同記憶體寫入位址之構件可為位址線501及資料線505。用於識別選定字線之構件可為位址預解碼器510。舉例而言，用於判定選定記憶體組是否與在針對選定字線之先前寫入操作中定址之先前組匹配之構件可為圖5中所展示之組匹配電路。

根據本發明之態樣，用於寫入資料之構件可包括用於當選定組不與先前組匹配時將來自犧牲組之先前資料寫入至先前組且隨後執行至犧牲組之低功率寫入之構件。舉例而言，用於寫入資料之構件可包括圖5中所展示之組合邏輯電路。該裝置亦可包括用於更新用於選定字線之追蹤器位元以將選定記憶體組識別為用於資料之目標記憶體組之構件。舉例而言，用於更新追蹤器位元之構件可包括圖5中所展示之追蹤器邏輯電路。在另一組態中，前述構件可為經組態以執行由前述構件敍述之功能的任何模組或任何裝置。儘管已闡述了特定構件，但熟習此項技術者應瞭解， 並不需要所有揭示之構件來實踐揭示之組態。此外，為了維持對本發明之關注，尚未描述某些熟知構件。

圖7展示可有利地使用本發明之一態樣的一例示性無線通信系統700。出於說明之目的，圖7展示了三個遠端單元720、730及750以及兩個基地台740。應認識到，典型無線通信系統可具有更多得多的遠端單元及基地台。遠端單元720、730及750分別包括為如下文進一步論述的本發明之態樣的改良之可重組態解碼725A、725B及725C。圖7展示自基地台740至遠端單元720、730及750之前向鏈路信號780及自遠端單元720、730及750至基地台740之反向鏈路信號790。

在圖7中，將遠端單元720展示為行動電話，將遠端單元730展示為攜帶型電腦，且將遠端單元750展示為無線區域迴路系統中之固定位置遠端單元。舉例而言，遠端單元可為行動電話、掌上型個人通信系統(PCS)單元、諸如個人資料助理之攜帶型資料單元或諸如儀錶讀取設備之固定位置資料單元。雖然圖7根據本發明之教示說明遠端單元，但本發明不限於此等例示性所說明單元。本發明可適當地用於包括改良之可重組態解碼之任何器件中。

圖8為說明用於諸如以上所揭示之記憶體的半導體組件之電路、佈局及邏輯設計之設計工作站之方塊圖。設計工作站800包括含有作業系統軟體、支援檔案及設計軟體(諸如，Cadence或OrCAD)之硬碟801。設計工作站800亦包括一顯示器802以促進諸如上文所論述之電路810或半導體組 件812之設計。儲存媒體804經提供用於有形地儲存電路設計810或半導體組件812。電路設計810或半導體組件812可以諸如GDSII或GERBER之檔案格式儲存於儲存媒體804上。儲存媒體804可為CD-ROM、DVD、硬碟、快閃記憶體或其他適當器件。此外，設計工作站800包括用於接受來自儲存媒體804之輸入或將輸出寫入至儲存媒體804之驅動裝置803。

記錄於儲存媒體804上之資料可指定邏輯電路組態、光微影光罩之圖案資料或諸如電子束微影之串列寫入工具之光罩圖案資料。資料可進一步包括諸如與邏輯模擬相關聯之時序圖或網狀電路之邏輯驗證資料。在儲存媒體804上提供資料因縮減用於設計半導體晶圓的過程之數目而促進電路設計810或半導體組件812之設計。

儘管已闡述特定電路，但熟習此項技術者應瞭解，並不需要所有揭示之電路來實踐本發明。此外，為了維持對本發明之關注，尚未描述某些熟知電路。類似地，儘管描述在某些位置指邏輯「0」及邏輯「1」，但熟習此項技術者瞭解，可在不影響本發明之操作的情況下切換邏輯值，並相應地調整電路之其餘部分。

雖已詳細描述了本發明及其優點，但應理解在不脫離如由隨附申請專利範圍所界定之本發明之精神及範疇的情況下，可在本文中進行各種改變、取代及變更。此外，本申請案之範疇不意欲限於說明書中描述之過程、機器、製造、物質組成、構件、方法及步驟之特定實施例。如一般 熟習此項技術者自本發明將易於瞭解，可根據本發明利用執行與本文中所描述之對應實施例實質上相同之功能或達成與本文中所描述之對應實施例實質上相同之結果的目前現有或日後待開發的過程、機器、製造、物質組成、構件、方法或步驟。因此，隨附申請專利範圍意欲在其範疇內包括此等過程、機器、製造、物質組成、構件、方法或步驟。

提供本發明之先前描述以使任何熟習此項技術者能夠製造或使用本發明。對本發明之各種修改對於熟習此項技術者而言將為顯而易見的，且可在不脫離本發明之精神或範疇的情況下將本文中所定義之一般原理應用於其他變體。因此，本發明不意欲限於本文所描述之實例及設計，而應符合與本文所揭示之原理及新穎特徵一致的最廣範疇。

100‧‧‧一般記憶體

102‧‧‧預解碼器

104‧‧‧解碼器

106‧‧‧記憶體組

108‧‧‧輸入/輸出驅動器(I/O驅動器)

110‧‧‧位元線

112‧‧‧字線

200‧‧‧記憶體

202‧‧‧預解碼器

204‧‧‧解碼器

206‧‧‧常規組

208‧‧‧輸入/輸出驅動器(I/O驅動器)

210‧‧‧位元線

212‧‧‧字線

212'‧‧‧經複製之字線

214‧‧‧額外組/犧牲組

216‧‧‧位元線

218‧‧‧多工器

220‧‧‧追蹤器邏輯電路

222‧‧‧追蹤器位元組

402‧‧‧第一狀態

404‧‧‧第二狀態

406‧‧‧第三狀態

408‧‧‧第四狀態

410‧‧‧第五狀態

412‧‧‧第六狀態

414‧‧‧第七狀態

416‧‧‧第八狀態

418‧‧‧第九狀態

420‧‧‧第十狀態

501‧‧‧位址線

502‧‧‧位址正反器

503‧‧‧控制線

504‧‧‧控制正反器

505‧‧‧資料線

506‧‧‧資料正反器

507‧‧‧晶片選擇線

508‧‧‧晶片選擇正反器

510‧‧‧位址預解碼器

512‧‧‧組識別符(B)

514‧‧‧字線識別符(WL)

516‧‧‧追蹤器組

518‧‧‧追蹤器位元正反器

522‧‧‧犧牲組

524‧‧‧常規組

526‧‧‧多工器電路

527‧‧‧延遲元件

528‧‧‧輸出正反器

700‧‧‧例示性無線通信系統

720‧‧‧遠端單元

725A‧‧‧可重組態解碼

725B‧‧‧可重組態解碼

725C‧‧‧可重組態解碼

730‧‧‧遠端單元

740‧‧‧基地台

750‧‧‧遠端單元

780‧‧‧前向鏈路信號

790‧‧‧反向鏈路信號

800‧‧‧設計工作站

801‧‧‧硬碟

802‧‧‧顯示器

803‧‧‧驅動裝置

804‧‧‧儲存媒體

810‧‧‧電路/電路設計

812‧‧‧半導體組件

B0‧‧‧常規組

B1‧‧‧常規組

B2‧‧‧常規組

B3‧‧‧常規組

WL‧‧‧字線

WL0‧‧‧字線

WL1‧‧‧字線

WL2‧‧‧字線

WL3‧‧‧字線

圖1為說明先前技術一般記憶體之方塊圖。

圖2為說明根據本發明之一態樣的記憶體架構之方塊圖。

圖3為說明根據本發明之一態樣的用於管理記憶體訊務以實施有效率的記憶體之方法之過程流程圖。

圖4為說明根據本發明之一態樣的使用追蹤器位元改向記憶體寫入操作之圖式。

圖5為展示根據本發明之一態樣的用於管理記憶體訊務之一電路組態之電路圖。

圖6為說明根據本發明之一態樣的用於減少記憶體存取 操作中消耗之能量之方法之過程流程圖。

圖7為展示可有利地使用本發明之態樣的一例示性無線通信系統之方塊圖。

圖8為說明根據本發明之一態樣的用於記憶體之電路、佈局及邏輯設計之設計工作站之方塊圖。

Claims (20)

1. 一種記憶體裝置，其包括：複數個常規記憶體組；複數個字線，其耦接至該等常規組中之每一者；複數個常規位元線，其耦接至該等常規組中之每一者；除該等常規組之外亦有的一犧牲記憶體組，該犧牲組耦接至該複數個字線；複數個犧牲組位元線，其比該等常規位元線短且耦接至該犧牲組；及組選擇電路，其耦接至該複數個常規記憶體組且耦接至該犧牲組，該組選擇電路經組態以當在一記憶體操作中定址之一組未設定或與藉由針對一對應的字線之一先前記憶體操作存取之一組匹配時，將該記憶體操作引導至該犧牲記憶體組。
2. 如請求項1之記憶體裝置，其進一步包含：追蹤電路，其耦接至該複數個常規記憶體組且耦接至該犧牲組，該追蹤器電路經組態以儲存指示用於該等字線中之每一者的該等常規組中之一者之追蹤器位元，且該組選擇電路耦接至該追蹤電路且經組態以回應於該等追蹤器位元將記憶體操作引導至該犧牲組或該等常規組中之一者。
3. 如請求項2之記憶體裝置，其中該等追蹤器位元識別對應於由該記憶體裝置針對每一字線接收之一先前記憶體 寫入存取記錄的該等常規組中之一者。
4. 如請求項2之記憶體裝置，其中該組選擇電路包括比較電路，該比較電路經組態以當在一記憶體操作中定址之一記憶體組與藉由用於一對應的字線之該等追蹤器位元所指示之該組匹配時指示一組匹配。
5. 如請求項2之記憶體裝置，其進一步包含：一多工器，其耦接至該組選擇電路且經組態以針對由該組選擇電路引導至該等常規組中之一者的該等記憶體操作中之每一者來選擇該等常規位元線中之一者，並針對由該組選擇電路引導至該犧牲組的該等記憶體操作中之每一者來選擇該等犧牲組位元線中之一者。
6. 如請求項1之記憶體裝置，其經整合於一行動電話、一機上盒、一音樂播放器、一視訊播放器、一娛樂單元、一導航器件、一電腦，一掌上型個人通信系統(PCS)單元、一攜帶型資料單元及一固定位置資料單元中之至少一者中。
7. 一種用於減少記憶體存取操作期間消耗之能量之方法，其包含：接收資料連同一記憶體寫入位址，該記憶體寫入位址識別常規記憶體組之一區塊內用於該資料之一選定記憶體組，且識別該記憶體組內複數個字線中之一選定字線；判定該選定記憶體組是否與在針對該選定字線之一先前寫入操作中定址之一先前組匹配；及 將該資料寫入至一犧牲組。
8. 如請求項7之方法，其中寫入該資料包含：當該選定組不與該先前組匹配時，將來自該犧牲組之先前資料寫入至該先前組，且隨後執行至該犧牲組之低功率寫入。
9. 如請求項8之方法，其進一步包含更新用於該選定字線之追蹤器位元，以將該選定記憶體組識別為用於該資料之一目標記憶體組。
10. 如請求項7之方法，其中寫入該資料包含當該選定記憶體組與該先前組匹配時，覆寫該犧牲組中之資料。
11. 如請求項7之方法，其進一步包含：接收一記憶體讀取位址，該記憶體讀取位址識別在常規記憶體組之該區塊中之一選定讀取記憶體組，且識別該複數個字線中之一選定讀取字線；判定該選定讀取組是否與在針對該選定讀取字線之該先前寫入操作中定址之該先前組匹配；及當該選定讀取組與該先前組匹配時，執行自該犧牲組中之該選定讀取字線的一低功率讀取。
12. 如請求項7之方法，其進一步包含：接收一記憶體讀取位址，該記憶體讀取位址識別在常規記憶體組之該區塊中之一選定讀取記憶體組，且識別該複數個字線中之一選定讀取字線；判定該選定讀取組是否與在針對該選定讀取字線之該先前寫入操作中定址之該先前組匹配；及 當該選定讀取組不與該先前組匹配時，執行自該選定常規記憶體組中之該選定讀取字線的一常規功率讀取。
13. 如請求項7之方法，其中判定該選定記憶體組是否匹配包含讀取用於該選定字線之犧牲組追蹤器位元。
14. 如請求項7之方法，其進一步包含將該犧牲記憶體組整合至一行動電話、一機上盒、一音樂播放器、一視訊播放器、一娛樂單元、一導航器件、一電腦，一掌上型個人通信系統(PCS)單元、一攜帶型資料單元及一固定位置資料單元中之至少一者內。
15. 一種用於減少記憶體存取操作期間消耗的能量之裝置，其包含：用於接收資料連同一記憶體寫入位址之構件，該記憶體寫入位址識別常規記憶體組之一區塊內用於該資料之一選定記憶體組，且識別該記憶體組內複數個字線中之一選定字線；用於判定該選定記憶體組是否與在針對該選定字線之一先前寫入操作中定址之一先前組匹配之構件；及用於將該資料寫入至一犧牲組之構件。
16. 如請求項15之裝置，其中用於寫入該資料之該構件包含：用於當該選定組不與該先前組匹配時，將來自該犧牲組之先前資料寫入至該先前組且隨後執行至該犧牲組之該低功率寫入之構件。
17. 如請求項16之裝置，其進一步包含用於更新用於該選定 字線之追蹤器位元以將該選定記憶體組識別為用於該資料之一目標記憶體組之構件。
18. 如請求項15之裝置，其經整合於一行動電話、一機上盒、一音樂播放器、一視訊播放器、一娛樂單元、一導航器件、一電腦，一掌上型個人通信系統(PCS)單元、一攜帶型資料單元及一固定位置資料單元中之至少一者中。
19. 一種用於減少記憶體存取操作期間消耗的能量之方法，其包含以下步驟：接收資料連同一記憶體寫入位址，該記憶體寫入位址識別常規記憶體組之一區塊內用於該資料之一選定記憶體組，且識別該記憶體組內複數個字線中之一選定字線；判定該選定記憶體組是否與在針對該選定字線之一先前寫入操作中定址之一先前組匹配；及將該資料寫入至一犧牲組。
20. 如請求項19之方法，其進一步包含將該犧牲記憶體組整合至一行動電話、一機上盒、一音樂播放器、一視訊播放器、一娛樂單元、一導航器件、一電腦，一掌上型個人通信系統(PCS)單元、一攜帶型資料單元及一固定位置資料單元中之至少一者內之一步驟。