TW201325107A - 具有一三模式通常用途輸入／輸出介面之雙模式功率放大器控制介面 - Google Patents

具有一三模式通常用途輸入／輸出介面之雙模式功率放大器控制介面 Download PDF

Info

Publication number
TW201325107A
TW201325107A TW101139338A TW101139338A TW201325107A TW 201325107 A TW201325107 A TW 201325107A TW 101139338 A TW101139338 A TW 101139338A TW 101139338 A TW101139338 A TW 101139338A TW 201325107 A TW201325107 A TW 201325107A
Authority
TW
Taiwan
Prior art keywords
signal
mode
power amplifier
serial interface
logic
Prior art date
Application number
TW101139338A
Other languages
English (en)
Other versions
TWI561018B (en
Inventor
David Steven Ripley
Original Assignee
Skyworks Solutions Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Skyworks Solutions Inc filed Critical Skyworks Solutions Inc
Publication of TW201325107A publication Critical patent/TW201325107A/zh
Application granted granted Critical
Publication of TWI561018B publication Critical patent/TWI561018B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0211—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the supply voltage or current
    • H03F1/0216—Continuous control
    • H03F1/0222—Continuous control by using a signal derived from the input signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High frequency amplifiers, e.g. radio frequency amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/193—High frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only with field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/195—High frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/211—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/213—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers without distortion of the input signal
    • H03G3/20—Automatic control
    • H03G3/30—Automatic control in amplifiers having semiconductor devices
    • H03G3/3036—Automatic control in amplifiers having semiconductor devices in high-frequency amplifiers or in frequency-changers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356069—Bistable circuits using additional transistors in the feedback circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L5/00—Automatic control of voltage, current, or power
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L5/00—Automatic control of voltage, current, or power
    • H03L5/02—Automatic control of voltage, current, or power of power
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40—Circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/20—Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F2203/21—Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F2203/211—Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
    • H03F2203/21106—An input signal being distributed in parallel over the inputs of a plurality of power amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/04—Circuits
    • H04B2001/0408—Circuits with power amplifiers

Abstract

根據某些實施例，本發明係關於一種可用於在一單個數位控制介面晶粒內提供一射頻前端(RFFE)串列介面及一三模式通常用途輸入/輸出(GPIO)介面兩者之雙模式控制介面。在某些實施例中，該雙模式控制介面或數位控制介面可與一功率放大器通信。此外，該雙模式控制介面可用於設定該功率放大器之模式。

Description

具有一三模式通常用途輸入/輸出介面之雙模式功率放大器控制介面
本發明一般而言係關於功率放大器。更具體而言，本發明係關於一種用於功率放大器之雙模式數位控制介面。
本發明主張2011年10月24日提出申請且標題為「DUAL MODE POWER AMPLIFIER CONTROL INTERFACE」之第61/550,856號美國臨時申請案及2012年1月23日提出申請且標題為「DUAL MODE POWER AMPLIFIER CONTROL INTERFACE」之第61/589,753號美國臨時申請案之優先權，該等臨時申請案之揭示內容以全文引用之方式明確併入本文中。此外，本發明係關於2012年10月XX日(與本申請案同一天)提出申請且標題為「DUAL MODE POWER AMPLIFIER CONTROL INTERFACE WITH A TWO-MODE GENERAL PURPOSE INPUT/OUTPUT INTERFACE」之第__/___,___號美國申請案(代理人檔案號為SKYWRKS.347TW1)，該美國申請案之揭示內容以全文引用之方式明確併入本文中。
若干個電子裝置(包含無線裝置)可具有由一前端組件控制或設定之一或多個組件。舉例而言，一功率放大器可由一功率放大器控制器設定或組態。在某些情形中，該功率放大器控制器可自身基於裝置之狀態而由另一介面組件控制或組態。
通常，一裝置內之各種組件將藉由不同組織形成。為促 進可藉由不同組織設計之組件之間的互通，通常針對不同類型之裝置及組件採用若干標準。隨著技術進步，標準可改變或可採用新標準。在某些情形中，較新標準與較舊標準不相容。
根據某些實施例，本發明係關於一種可用於在一單個數位控制介面晶粒內提供一射頻前端(RFFE)串列介面及一通常用途輸入/輸出(GPIO)介面兩者之雙模式控制介面。在某些實施例中，該雙模式控制介面或數位控制介面可與一功率放大器通信。此外，該雙模式控制介面可用於設定該功率放大器之模式。
根據某些實施例，該雙模式控制介面包含經組態以提供一RFFE串列介面之一RFFE核心。此外，該雙模式控制介面包含經組態以接收一電壓輸入/輸出(VIO)信號之一VIO接針。此VIO信號判定RFFE核心之一操作模式是否經設定為一作用狀態及一非作用狀態中之一者。當該RFFE核心經設定為該非作用狀態時，該雙模式控制介面經組態以提供一通常用途輸入/輸出(GPIO)介面。另外，該雙模式控制介面包含一組合邏輯區塊，該組合邏輯區塊經組態以分別將一啟用信號及一模式信號提供至一啟用位準移位器及一模式位準移位器。此外，該雙模式控制介面包含一通電重設，該通電重設經組態以基於該VIO信號而選擇該啟用信號及該模式信號以分別提供至該啟用位準移位器及該模式位準移位器。
對於某些實施方案，該雙模式介面包含一時脈/模式接針，該時脈/模式接針經組態以當該RFFE核心經設定為一作用狀態時將一時脈信號提供至該RFFE核心且當該RFFE核心經設定為一非作用狀態時將一模式信號提供至該組合邏輯區塊。另外，該雙模式介面包含一資料/啟用接針，該資料/啟用接針經組態以當該RFFE核心經設定為一作用狀態時將一資料信號提供至該RFFE核心且當該RFFE核心經設定為一非作用狀態時將一啟用信號提供至該組合邏輯區塊。
在某些變化形式中，該資料/啟用接針進一步經組態以將一位址信號提供至該RFFE核心，該位址信號與該RFFE核心之一暫存器相關聯。
在某些實施例中，該雙模式介面包含複數個位準移位器。該複數個位準移位器中之每一位準移位器可經組態以自該RFFE核心接收一暫存器信號。該暫存器信號可與儲存於與RFFE核心相關聯之複數個暫存器中之一者中之一值相關聯。
在所有圖式中，重複使用元件符號來指示所提及元件之間的對應性。提供該等圖式以圖解說明本文中所闡述之發明標的物之實施例且不限制發明標的物之範疇。
引言
當引入一新標準或修改一現有標準時，通常有必要引入新組件或修改現有組件以利用新或經更新標準。舉例而 言，採用用於支援一模組(諸如，一功率放大器模組)內之多個組態模式之MIPI® RF前端(RFFE)標準串列介面可意指想要支援新標準之裝置製造商可需要使用支援RFFE標準之一新前端組件。具有使用RFFE標準之消費者及使用一不同標準(諸如，通常用途輸入/輸出(GPIO)介面)之消費者的前端組件之製造商必須製造兩個單獨組件。此可係成本高的，此乃因(舉例而言)必須花費更多時間及人力資源來生產兩種類型之前端裝置。
此外，可通常需要想要支援兩個標準之裝置製造商重新設計其產品以配合兩個或兩個以上組件來支援該等標準。此不僅可需要更大實體空間，而且其亦可導致較大電力消耗，此乃因(舉例而言)多個介面組件可各自消耗電力。
有利地，本發明之實施例提供一種用於在一單個晶粒中實施多個標準而不增加晶粒之大小或支援前端介面所需之接針之數目之系統及方法。此外，在某些實施例中，與使用實施一單個介面標準之組件之裝置相比，未增加電力消耗。此外，本發明之實施例提供一單個介面組件或晶粒以支援RFFE串列介面、GPIO介面或兩個介面而不對現有裝置進行任何修改。在某些實施方案中，單個組件之大小及接針計數可保持與實施RFFE介面及GPIO介面中之僅一者之一晶粒相同。
在某些實施例中，介面組件或數位控制介面包含實施MIPI® RFFE串列介面之功能性之一RFFE核心。此RFFE核心可經組態以自一電壓輸入/輸出(VIO)接針接收電力。在 若干項實施方案中，當未在使用中時，該RFFE核心可停止接收電力。當不給RFFE核心供電時，該數位控制介面可經組態以使用將信號提供至之RFFE核心之接針作為一GPIO介面。藉由使用組合邏輯，該數位控制介面可控制是否將與RFFE串列介面或GPIO介面之使用相關聯之信號提供至(舉例而言)一功率放大器。有利地，在某些實施例中，藉由在一單個晶粒上合併RFFE串列介面及GPIO介面，可能無縫採用RFFE串列標準而不疏遠仍使用GPIO介面之任何製造商。本文中闡述關於組合RFFE串列標準與GPIO介面之更多細節。
實例性電子裝置
圖1圖解說明根據本發明之態樣之一無線裝置100之一實施例。本發明之應用並不限於無線裝置且可應用於具有或不具有一功率放大器之任何類型之電子裝置。舉例而言，實施例可應用於有線裝置、天氣感測裝置、RADAR、SONAR、微波爐及可包含一功率放大器之任何其他裝置。此外，本發明之實施例可應用於可包含經由一前端介面控制之一或多個組件之裝置。舉例而言，本發明之實施例可應用於可用於(僅列舉幾個)功率放大器供應調節、天線切換模組(ASM)及天線負載調諧模組之切換模式電源供應器(SMPS)裝置。儘管本發明並不限於無線裝置或控制功率放大器，但為簡化論述，將關於無線裝置100及一功率放大器模組102闡述若干項實施例。
無線裝置100可包含一功率放大器模組102。一般而言， 功率放大器模組102可包含包含一功率放大器104及用於控制功率放大器104之一功率放大器控制器106之任何組件或裝置。儘管未如此限制，但控制功率放大器104通常指代設定、修改或調整由功率放大器104提供之功率放大量。在某些實施方案中，功率放大器104可包含功率放大器控制器106。此外，功率放大器模組102可係包含功率放大器控制器106及功率放大器104之功能性之一單個組件。在其他實施方案中，無線裝置100可包含作為單獨且相異之組件之功率放大器104及功率放大器控制器106。
此外，無線裝置100可包含一數位控制介面108。在某些實施例中，功率放大器模組102包含數位控制介面108。一般而言，數位控制介面108可包含可支援多種類型之前端介面之任何類型之控制介面。舉例而言，所圖解說明之數位控制介面108可支援一MIPI®射頻(RF)前端(RFFE)串列介面110及一通常用途輸入/輸出(GPIO)介面112兩者。在若干項實施例中，數位控制介面108可支援多種類型之前端介面以使得該等介面可在同一組件晶粒上共存而不需要電路設計改變或接合改變。此外，在某些實施例中，數位控制介面108可支援多個前端介面而不增加經曝露以由無線裝置100使用之介面接針或連接點之數目。有利地，在若干項實施例中，數位控制介面108可與支援不同介面標準而不修改數位控制介面108之裝置一起使用。舉例而言，圖1之所圖解說明之數位控制介面108可與支援MIPI® RFFE、GPIO或該兩者之一組合而不修改數位控制介面108 之裝置一起使用。
在某些實施方案中，數位控制介面108可用作功率放大器模組102與判定或設定功率放大器模組102、功率放大器控制器106、功率放大器104或可由數位控制介面108控制之任何其他組件之操作模式之一信號源之間的一中間物或一管理器。該信號源可包含經組態以將信號提供至可致使數位控制介面108判定或設定(舉例而言)功率放大器模組102之操作模式之數位控制介面108之任何組件。舉例而言，如圖1中所圖解說明，該信號源可係一收發器114。另一選擇係或另外，該信號源可包含一基帶晶片116、一數位信號處理器(DSP)118或可將一或多個信號提供至數位控制介面108以致使數位控制介面108設定功率放大器模組102或功率放大器104之操作模式之任何其他組件。
在設定功率放大器104之模式之一情景之一項實例中，該收發器自(舉例而言)天線120或DSP 118接收一信號。回應於接收該信號，收發器114可將一或多個信號提供至與設定功率放大器104之操作模式相關聯之數位控制介面108。數位控制介面108可基於來自收發器114之所接收信號而判定該等所接收信號與一RFFE串列介面110還是一GPIO介面112相關聯。數位控制介面108可然後使用所識別介面(例如，RFFE串列介面110、GPIO介面112或數位控制介面108可包含之任何其他介面)來處理該等所接收信號。然後，基於處理該等所接收信號之結果，數位控制介面108可將模式設定信號提供至功率放大器控制106，功率 放大器控制106可基於該等模式設定信號而設定功率放大器104之模式。
一般而言，功率放大器104之模式設定對應於然後被提供至一裝置(例如，無線裝置100)之組件之一信號之功率放大之速率或數量。可提供此信號以給該等組件供電或以用於由無線裝置100之該等組件處理。該功率放大器模組可自一電源供應器122接收電力。功率放大器模組102可然後藉由電力分配匯流排124將電力分配至如所圖解說明之無線裝置100中所包含之若干個組件。
無線裝置100可包含若干個額外組件。此等額外組件中之至少某些組件可經由電力分配匯流排124接收電力。此外，該等額外組件中之至少某些組件可與數位控制介面108通信且可致使數位控制介面108修改功率放大器模組102之設定。舉例而言，無線裝置100可包含一數位轉類比轉換器(DAC)126、一顯示處理器128、一中央處理器130、一使用者介面處理器132、一類比轉數位轉換器134及記憶體136。
此外，提供圖1中所圖解說明之無線裝置100之組件作為實例。無線裝置100可包含其他組件。舉例而言，無線裝置100可包含一音訊處理器、一陀螺儀或一加速度計。此外，各種所圖解說明之組件可組合成較少組件或分離成額外組件。舉例而言，DAC 126及ADC 134可組合成一單個組件，且基帶晶片116可與收發器114組合。作為另一實例，收發器114可分成一單獨接收器及發射器。
一數位控制介面之實例
圖2圖解說明根據本發明之態樣之一數位控制介面200之一實施例。數位控制介面200包含一RFFE串列介面及一GPIO介面兩者。有利地，在某些實施例中，數位控制介面200可實施於具有與包含一RFFE串列介面及一GPIO介面中之一者之一控制介面相同之數目個接針之相同大小封裝中。對使用或需要小封裝之應用(諸如，可需要3 mm×3 mm模組之應用)而言，在一單個晶片內組合多個介面類型而不擴展該晶片之大小之能力係特別有利的。
數位控制介面200包含經組態以提供一MIPI® RFFE串列介面之功能性之一RFFE核心202。此外，數位控制介面200包含若干個輸入接針：一VIO接針204、一時脈/模式接針206及一資料/啟用接針208。
VIO接針204經組態以接收指示數位控制介面200應操作為一RFFE串列介面還是一GPIO介面之一信號。在所圖解說明之實施例中，數位控制介面200當VIO接針204接收邏輯高信號時操作為一RFFE串列介面且當VIO接針204接收一邏輯低信號時操作為一GPIO介面。然而，在某些實施方案中，數位控制介面200可經組態以當VIO接針204接收一邏輯低信號時操作為一RFFE串列介面且當VIO接針204接收一邏輯高信號時操作為一GPIO介面。該邏輯低信號可與定義為低之任何值(諸如，0伏特、-5伏特或其他)相關聯。類似地，該邏輯高信號可與定義為高之任何值(諸如，0伏特、+5伏特或其他)相關聯。在某些實施方案 中，該邏輯低信號可與將VIO接針204連接至接地相關聯。類似地，在某些情形中，該邏輯高信號可與將VIO接針204連接至一電壓源相關聯。
除設定數位控制介面200之操作模式之外，VIO接針204亦可將電力自一電源(諸如，電源供應器122)提供至RFFE核心202。因此，在某些實施例中，當VIO接針204經設定為邏輯低或接地時，不給RFFE核心202供電且數位控制介面200經組態以充當一GPIO介面。另一方面，在某些實施例中，當VIO接針204經設定為邏輯高或直接或間接地連接至一電源時，給RFFE核心202提供電力且數位控制介面200經組態以充當一RFFE串列介面。
此外，數位控制介面200包含一通電重設210，通電重設210可以硬體、軟體或該兩者之一組合來實施。通電重設210經組態以促進重設RFFE核心202。在某些實施例中，通電重設210可用作一反轉延遲函數。該反轉延遲函數經組態以當將該數位控制介面200組態為一RFFE串列介面時提供用於將與RFFE核心202相關聯之一或多個邏輯區塊及/或一或多個暫存器設定為一已知條件或值之充足時間。儘管在某些情形中時間之長度可係特殊應用的，但在其他情形中時間之長度可基於硬體設計及/或實施方案之特性。舉例而言，所需時間量可取決於時脈頻率、邏輯組件之大小、直接或間接地連接至數位控制介面200之組件之類型等。此外，當初始化RFFE核心202或使RFFE核心202自一重設狀態退出時，將邏輯區塊及/或暫存器設定為已知值 可發生。
在某些實施方案中，通電重設210可經組態以將一選擇信號提供至組合邏輯區塊212。舉例而言，假定數位控制介面200經組態以當VIO接針204接收一邏輯低信號時操作為一GPIO介面且當VIO接針204接收一邏輯高信號時操作為一RFFE串列介面。繼續此實例，當VIO接針204接收一邏輯低信號時，由通電重設210提供之選擇信號可致使組合邏輯區塊212將輸入至資料/啟用接針208及時脈/模式接針206之信號分別輸出至啟用位準移位器216及模式位準移位器218。另一選擇係，若VIO接針204接收一邏輯高信號，則由通電重設210提供之選擇信號可致使組合邏輯區塊212將由RFFE核心202提供之信號輸出至啟用位準移位器216及模式位準移位器218。在某些實施例中，組合邏輯區塊212可在將自資料/啟用接針208及時脈/模式接針206或RFFE核心202接收之信號輸出至該等位準移位器之前延遲或以其他方式修改該等信號。
此外，在某些情形中，通電重設210可經組態以將位準移位器214中之一或多者置於一預設狀態中。舉例而言，當RFFE核心202處於一重設狀態中時，可將位準移位器214置於一預設或重設狀態中。在某些設計中，通電重設210可連接至與經組態以在GPIO介面模式期間為高之每一位準移位器相關聯之一預設高接針且連接至與經組態以在GPIO介面模式期間為低之每一位準移位器相關聯之一預設低接針。在某些實施方案中，將一位準移位器214設定 至一預設狀態中可致使位準移位器214基於由預設接針220提供之一預設輸入信號而輸出一值。儘管將預設接針220圖解說明為接收一預設輸入信號，但在若干項實施例中，預設接針220繫結至一預設高及一預設低輸入中之一者。因此，在某些情形中，該預設值可經預組態，而在其他情形中，該預設值可基於組態或操作而係可變化的。在某些設計中每一位準移位器214可與一不同預設值或信號相關聯係可能的。另一選擇係，每一位準移位器214可與同一預設值或信號相關聯。
可透過一Vcc接針224給位準移位器214中之每一者供電。在某些實施方案中，每一位準移位器214可分別連接至一電源。另一選擇係，一單個位準移位器214可直接或間接地連接至一電源，且其餘位準移位器214可藉由至位準移位器214之一連接件或連接至電源之其他組件而獲得電力。此外，位準移位器216及218可以類似方式各自連接至一電源，或可連接至一位準移位器或可將電力提供至位準移位器216及218之其他組件。在某些實施例中，位準移位器214、216及218經組態以調整所接收信號之電壓位準且輸出經修改信號。儘管未如此限制，但位準移位器214、216及218可調整該等所接收信號之電壓位準以實質上匹配在Vcc接針224處施加之電壓。
儘管圖2圖解說明兩個位準移位器214，但本發明並未如此限制。RFFE核心202與一個、兩個、三個或任何數目個額外位準移位器214直接或間接地通信。此外，在某些情 形中，數位控制介面200包含與RFFE核心202所包含之暫存器(未展示)之數目一樣多之位準移位器214。每一暫存器可將與暫存器之值相關聯之一信號提供至一對應位準移位器214。在某些情形中，可存在比暫存器多或少之位準移位器214。舉例而言，每一位準移位器214可與兩個暫存器相關聯。在此實例中，RFFE核心202內部之邏輯可判定哪一暫存器之值被提供至對應位準移位器214。作為一第二實例，RFFE核心202可包含經包含以供RFFE核心202內部使用之額外暫存器。在此實例中，RFFE核心202之暫存器並非全部可與一位準移位器214相關聯。下文關於圖3更詳細地闡述位準移位器214、216及218。
如先前所指示，RFFE核心202可包含一組暫存器(未展示)。在某些情形中，可將該組暫存器設定為未知值。舉例而言，當第一次給無線裝置100供電時，可將該組暫存器設定為未知值。作為一第二實例，在其中VIO接針204用作RFFE核心202之電源及RFFE與GPIO模式之間的模式選擇器兩者之實施方案中，當數位控制介面200第一次自一GPIO介面轉變至一RFFE串列介面時，可將該組暫存器設定為未知值。為確保當最初給RFFE核心202供電或使RFFE核心202退出一重設狀態時將暫存器設定為已知值，RFFE核心202可經組態以將該組暫存器中之每一者之值設定為由一組搭接預設222提供之值。在某些實施方案中，搭接預設222可等效於提供至預設接針220之值。
RFFE核心202可經組態以自時脈/模式接針206接收一時 脈信號。此時脈信號可基於RFFE核心202之實施方案而被設定為任何頻率或信號形狀。在某些實施方案中，該時脈信號可係具有26 MHz或26 MHz以下之一頻率之一方形波。此外，RFFE核心202之資料介面可係雙向的。因此，RFFE核心202可RFFE核心202之資料輸入處自資料/啟用接針208接收資料。類似地，RFFE核心202可將資料自RFFE核心202之資料輸出提供至資料/啟用接針208。如圖2中所圖解說明藉由緩衝器232及234，可緩衝資料輸入及資料輸出兩者。在某些實施例中，該等緩衝器可係三態緩衝器。在某些實施方案中，RFFE核心202之輸出啟用經組態以控制緩衝器232及234來啟用資料輸出及資料輸入兩者以共用去往及來自資料/啟用接針208之同一線。因此，在某些實例中，當自RFFE核心202讀取資料時，緩衝器232啟用資料流，而緩衝器234防止資料流動或被設定為高阻抗。類似地，在某些實例中，當將資料寫入至RFFE核心202時，緩衝器234啟用資料流，而緩衝器232防止資料流動或被設定為高阻抗。
以下係針對數位控制介面200之使用情形之非限制性實例。根據本文所闡述之各種實施例，其他操作及使用係可能的。在一個實例性使用情形中，在VIO接針204處接收一邏輯低信號。舉例而言，可自收發器114接收此信號。接收邏輯低信號致使數位控制介面200操作為一GPIO介面。因此，在此實例中，RFFE核心202係非作用的。此外，組合邏輯區塊212將在時脈/模式接針206及資料/啟用接針208 處接收之信號分別傳遞至模式位準移位器218及啟用位準移位器216。位準移位器216及218在修改信號之電壓位準時將該等信號提供至功率放大器控制器106。功率放大器控制器106基於自位準移位器216及218接收之該等信號而控制功率放大器104以設定由功率放大器104接收之一信號(諸如，由電源供應器122或收發器114提供之一信號)之放大位準。功率放大器控制器106亦可自位準移位器214接收與一預設相關聯之信號。若如此，則功率放大器控制器106可忽視來自位準移位器214之信號或可至少部分地基於自位準移位器214接收之信號而控制功率放大器104。
作為一第二實例性使用情形，在VIO接針204處接收一邏輯高信號。舉例而言，可自一基帶晶片116接收此信號。接收邏輯低信號致使數位控制介面200操作為一RFFE串列介面。因此，在此實例中，RFFE核心202係作用的且組合邏輯區塊212將自RFFE核心202接收之模式及啟用信號分別傳遞至模式位準移位器218及啟用位準移位器216。位準移位器216及218在修改信號之電壓位準時將該等信號提供至功率放大器控制器106。功率放大器控制器106可至少部分地基於自位準移位器216及218接收之信號而控制功率放大器104。在某些實施例中，當數位控制介面200正操作為一RFFE串列介面時，功率放大器控制器106可忽視位準移位器216及218之信號。
繼續第二實例性使用情形，RFFE核心202可自時脈/模式接針206接收一時脈信號且自資料/啟用接針208接收一位 址信號。另一選擇係或另外，RFFE核心202可自資料/啟用接針208接收一資料信號。在某些情形中，在位址信號之後接收資料信號。另一選擇係，可在位址信號之前接收資料信號。此外，在其中數位控制介面200包含一單獨位址接針(未展示)之實施例中，RFFE核心202可至少部分地並行地接收位址信號及資料信號。
RFFE核心202可使用時脈信號來同步化與RFFE核心202相關聯之一或多個組件之操作。此外，可使用時脈信號來促進識別暫存器位址及與自資料/啟用接針208接收之一信號相關聯之資料。RFFE核心202可使用位址信號來識別與RFFE核心202相關聯之一暫存器。RFFE核心202可然後將與該資料信號相關聯之資料儲存於暫存器處。在某些實施例中，RFFE核心202可基於該資料信號而修改暫存器處之現有資料。此外，在某些情形中，在資料/啟用接針208處接收之信號可控制RFFE核心202或致使RFFE核心202修改其操作。
在某些實施例中，RFFE核心202可將一或多個信號提供至位準移位器214。由RFFE核心202提供之信號可與儲存於與RFFE核心202相關聯之暫存器處之值及/或信號相關聯。此外，位準移位器214可然後將信號及/或信號之經修改版本提供至功率放大器控制器106。功率放大器控制器106至少部分地基於來自位準移位器214之信號(且在某些情形中，至少部分地基於來自模式位準移位器218及/或啟用位準移位器216之信號)而設定功率放大器104之組態。
一般而言，在VIO接針204、時脈/模式接針206及資料/啟用接針208處接收之信號係數位信號。然而，在某些實施例中，該等所接收信號中之一或多者可係類比信號。舉例而言，在VIO接針204處接收之信號可係一類比信號。此外，圖2中所圖解說明之該等組件中之每一者可包含於一單個晶片或晶粒(諸如，數位控制介面108)中。有利地，在某些實施例中，在一單個晶粒中包含數位控制介面200之組件中之每一者啟用一無線裝置(諸如，無線裝置100)以具有使用RFFE串列介面、GPIO介面或兩種類型之介面而不需要多個晶片之能力。藉由使用一單個晶片而非多個晶片，某些實施例可減小電力消耗且減小功率放大器104或可使用一控制介面之任何其他模組之控制介面所需之佔用面積。
一位準移位器之實例
圖3圖解說明根據本發明之態樣之一位準移位器300之一實施例。位準移位器214、216及218之實施例可等效於或實質上等效於位準移位器300。在某些實施方案中，位準移位器214、216及218可在設計上不同於位準移位器300。然而，該等位準移位器中之每一者能夠修改一輸入信號之電壓。在某些情形中，輸入信號之電壓經移位或修改以匹配在Vcc接針224處提供之電壓。在其他情形中，在介於輸入電壓與在Vcc接針224處提供之電壓之間的一範圍內移位或修改輸入信號之電壓。
在操作期間，位準移位器300能夠在一輸入302處接收一 輸入信號。此輸入信號通常可包含使得其電壓位準被修改之任何信號。因此，舉例而言，該輸入信號可包含先前關於圖2所闡述之信號中之一或多者。舉例而言，該輸入信號可係自RFFE核心202(包含自與RFFE核心202相關聯之暫存器中之一者)提供之一信號。作為一第二實例，該輸入信號可係由組合邏輯區塊212提供之一信號。
將在輸入302處接收之輸入信號提供至一鎖存器304。鎖存器304可包含任何類型之正反器。舉例而言，如圖3中所圖解說明，鎖存器304可係一基於「非及」之RS正反器。然而，其他類型之正反器係可能的。舉例而言，鎖存器304可係一基於「非或」之RS正反器。在某些實施例中，鎖存器304確保來自鎖存器304之一非重疊輸出。確保一非重疊輸出確保每一對NFET電晶體306不在同時啟動。在某些實施例中，可使用具有延遲元件之兩個並行信號路徑來確保每一對NFET電晶體306不在同時啟動。
在某些實施方案之情形下，鎖存器304提供兩個信號，該等「非及」閘中之每一者一個信號(例如，一設定信號及一重設信號)。可將該等信號中之每一者提供至一對NFET電晶體306。可藉由來自鎖存器304之信號啟動NFET電晶體306。當啟動時，該等NFET電晶體設定一對交叉耦合PFET電晶體308之狀態。該對交叉耦合PFET電晶體308致使輸入信號之電壓位準位準移位。然後在輸出310處將此經位準移位之信號提供至(舉例而言)功率放大器控制器106或功率放大器104。在某些實施例中，諸如，當可期望 一負輸出電壓操作時，NFET電晶體306可係PFET電晶體且PFET電晶體308可係NFET電晶體。
在某些實施例中，在輸入302處提供一信號或該信號係實質上零係可能的。在此等實施例中，可由一預設低輸入312及/或一預設高輸入314所提供之一預設信號設定或啟動NFET電晶體306。儘管圖3圖解說明兩個預設，預設高輸入314及預設低輸入312，但在若干項實施例中，將僅一單個預設信號提供至位準移位器300。若期望輸出310在重設期間為高，則預設高輸入314將經組態以在重設期間提供一信號。若代替地期望位準移位器300在重設期間提供一低輸出，則預設低輸入312將經組態以在重設期間提供一信號。未經組態以在重設期間設定NFET電晶體306之預設輸入可繫結至接地，或在某些實施方案中可不存在。在某些實施方案中，預設低輸入312及/或預設高輸入314經預組態或連接至提供一預判定信號之一信號產生器。另一選擇係，預設低輸入312及/或預設高輸入314可連接至通電重設210。在某些實施例中，預設輸入312及314中之一者或兩者可係選用的。舉例而言，在某些情形中，啟用位準移位器216及模式位準移位器218在其輸入處接收一信號。
用於一數位控制介面之操作之一程序之實例
圖4表示用於根據本發明之態樣之一數位控制介面200之操作之一程序400之一流程。程序400可由經組態以操作為一RFFE串列介面及操作為一GPIO介面之任何類型之數位 控制介面來實施。舉例而言，程序400可由數位控制介面100及數位控制介面200實施。此外，在某些實施例中，程序400可由經組態以在不同介面模式中操作之任何類型之數位控制介面實施。儘管程序400之實施方案並未如此限制，但為簡化論述，程序400將闡述為由數位控制介面200實施。
在方塊402處，當(舉例而言)數位控制介面200在VIO接針204、時脈/模式接針206及資料/啟用接針208處接收信號時，程序400開始。在某些實施例中，在時脈/模式接針206及資料/啟用接針208中之一或多者處接收之信號可延遲、可係雜訊或可係被忽視直至數位控制介面200完成一初始化程序為止之某些已知或未知信號。
在方塊404處，將在VIO接針204處接收之信號提供至RFFE核心202。在某些實施方案中，來自VIO接針204之信號給RFFE核心202供電。此外，來自VIO接針204之信號或該信號之缺乏可導致RFFE核心202不接收電力。除將VIO信號提供至RFFE核心202之外，方塊404亦可包含將VIO信號提供至通電重設210。在某些實施例中，通電重設210可將信號自VIO接針204提供至組合邏輯區塊212。此外，通電重設210可在延遲或以其他方式修改來自VIO接針204之信號之後將經延遲或修改信號提供至組合邏輯區塊212。類似地，在某些實施例中，通電重設210可將VIO信號、VIO信號之一經延遲版本或VIO信號之一經修改版本提供至與RFFE核心202相關聯之一重設輸入。
在方塊406處，將在時脈/模式接針206處接收之信號提供至組合邏輯區塊212。類似地，在方塊408處，將在資料/啟用接針208處接收之信號提供至組合邏輯區塊212。此外，在方塊410處，將來自與RFFE核心202相關聯之一RFFE模式暫存器之一模式信號提供至組合邏輯區塊212。類似地，在方塊412處，將來自與RFFE核心202相關聯之一RFFE啟用暫存器之一啟用信號提供至組合邏輯區塊212。在某些操作狀態期間，在方塊410及412處提供之信號可係雜訊或可係不影響數位控制介面200之操作之某些已知或未知信號。此外，在某些操作狀態中，在方塊410及412處無信號待提供係可能的。舉例而言，在其中不給RFFE核心202供電之實施方案中，諸如當數位控制介面200正操作為一GPIO介面時，在方塊410及412處無信號待提供係可能的。在某些實施方案中，方塊410及412可係選用的。
在決策方塊414處，數位控制介面200判定VIO信號是否為邏輯高。在某些實施方案中，判定VIO信號是否為邏輯高包含基於該VIO信號而組態該數位控制介面200。組態該數位控制介面200包含調整數位控制介面200之部分之操作以及調整數位控制介面200內之信號之流動，如關於圖4之其餘方塊進一步所闡述。
若在決策方塊414處VIO信號不係邏輯高，則數位控制介面200操作為一GPIO介面且程序400繼續進行至其中將RFFE核心202置於一重設模式中之方塊416。此重設模式 可係其中RFFE核心202在其暫存器中維持已知或未知值且自其輸出埠輸出值之一作用重設。另一選擇係，若(舉例而言)藉由使VIO接針204接地或藉由將VIO接針204自一電源切斷連接而提供邏輯低VIO信號，則在處於重設模式中時停止給RFFE核心202供電。
在方塊418處，將在方塊406處所提供之來自時脈/模式接針206之信號提供至模式位準移位器218。類似地，在方塊420處，將在方塊408處所提供之來自資料/啟用接針208之信號提供至啟用位準移位器216。在某些實施方案中，在方塊418及420處提供至位準移位器之信號可基於由通電重設210提供之組合邏輯區塊212之信號或基於由通電重設210提供之組合邏輯區塊212之信號而選擇。此外，在某些情形中，可在將在方塊418及420處提供至位準移位器218及216之信號提供至位準移位器218及216之前分別由組合邏輯區塊212延遲或修改該等信號。
在方塊422處，數位控制介面200在RFFE暫存器位準移位214處預設值維持。經由預設接針220提供此等預設值。在若干項實施方案中，該等預設值可係特殊應用的。此外，可預組態及/或硬編碼該等預設值。另一選擇係，可基於數位控制介面200及/或與無線裝置100相關聯之組件中之一或多者之操作而產生或判定該等預設值。在某些實施例中，方塊422可係選用的。
若在決策方塊414處VIO信號係邏輯高，則數位控制介面200操作為一RFFE串列介面且程序400繼續進行至其中 使RFFE核心202退出一重設模式之方塊424。在某些情形中，當在未被供電之一時間段之後第一次給無線裝置100供電或初始化無線裝置100時，執行程序400。在此等情形中，可執行方塊424作為數位控制介面200之初始化之部分。此外，代替或除使RFFE核心202脫離一重設模式之外，方塊424亦可包含初始化RFFE核心202。自重設模式移除RFFE核心202可係一經延遲程序以提供用於穩定化及/或初始化與RFFE核心202相關聯之一或多個暫存器、信號及/或組件之充足時間。可由通電重設210控制及/或實施此延遲程序。在某些實施例中，方塊424可係選用的。
在方塊426處，程序400包含將與RFFE核心202相關聯之內部暫存器(未展示)組態為一組預設值。可由搭接預設222提供此等預設值。另一選擇係，可基於與RFFE核心202相關聯之內部邏輯而判定該等預設值及回應於自VIO接針204、時脈/模式接針206及資料/啟用接針208中之一或多者接收之信號而設定該等預設值。
在方塊428處，將來自RFFE核心202之一模式信號提供至模式位準移位器218。此模式信號可與RFFE核心202之一模式暫存器相關聯或自RFFE核心202之一模式暫存器獲得。另一選擇係或另外，該模式信號可至少部分地基於以下各項中之一或多者：自時脈/模式接針206接收之一信號、自資料/啟用接針208接收之一信號、基於搭接預設222之一值及RFFE核心202內部之邏輯。
此外，在方塊430處，將來自RFFE核心202之一啟用信 號提供至啟用位準移位器216。此啟用信號可與RFFE核心202之一啟用暫存器相關聯或自RFFE核心202之一啟用暫存器獲得。另一選擇係或另外，該啟用信號可至少部分地基於以下中之一或多者：自時脈/模式接針206接收之一信號、自資料/啟用接針208接收之一信號、基於搭接預設222之一值、及RFFE核心202內部之邏輯。
在某些實施方案中，在方塊428及430處提供至位準移位器之該等信號可基於由通電重設210提供至組合邏輯區塊212之信號或基於由通電重設210提供至組合邏輯區塊212之信號而選擇。此外，在某些情形中，可在將分別在方塊428及430處提供至位準移位器218及216之信號提供至位準移位器218及216之前由組合邏輯區塊212延遲或修改該等信號。
在方塊432處，程序400包含將與RFFE暫存器相關聯之RFFE暫存器值或信號提供至RFFE位準移位器214。該等RFFE暫存器值來自與RFFE核心202相關聯之暫存器。儘管在某些情形中此等暫存器可包含上文關於方塊428及430所闡述之暫存器，但一般而言，方塊432之暫存器係不同暫存器。此外，使用由暫存器提供之值來設定或規定功率放大器104之模式。當在GPIO介面模式中時，數位控制介面200可限於規定與兩個電壓值及/或兩個功率放大位準相關聯之兩種模式，諸如，高及低。在其中數位控制介面包含額外接針之實施例中，數位控制介面200可能夠在GPIO模式中時規定額外模式。當在RFFE串列介面模式中時，數 位控制介面200可基於計時至RFFE核心202中之值、儲存於與RFFE核心202相關聯之暫存器中之值或該兩者之一組合而設定或規定用於功率放大器104之不同模式。
無論VIO信號是邏輯高還是邏輯低，皆在方塊434處將模式位準移位器218之輸出提供至功率放大器104。類似地，無論VIO信號是邏輯高還是邏輯低，皆在方塊434處將啟用位準移位器216之輸出提供至功率放大器104。在某些實施例中，將模式位準移位器218及啟用位準移位器216之輸出提供至功率放大器控制器106。功率放大器控制器106可然後至少部分地基於來自模式位準移位器218及啟用位準移位器216之所接收信號而組態功率放大器104。
在方塊438處，將RFFE位準移位器214之輸出提供至功率放大器104。另一選擇係，可將RFFE位準移位器214之輸出提供至功率放大器控制器106，功率放大器控制器106可然後至少部分地基於來自RFFE位準移位器214之所接收信號而組態功率放大器104。當數位控制介面200正操作為一GPIO介面時，RFFE位準移位器214之輸出可至少部分地基於在預設接針220處接收之預設值或信號。相比而言，當數位控制介面200正操作為一RFFE串列介面時，RFFE位準移位器214之輸出可至少部分地基於自RFFE核心202接收之值或信號，包含儲存於與RFFE核心202相關聯之暫存器中之值。在某些實施例中，方塊434、436及438中之一或多者可係選用的。舉例而言，當數位控制介面200正操作為一GPIO介面時，位準移位器214可不將值提供至功率 放大器104或功率放大器控制器106。
一電子裝置之第二實例
圖5圖解說明根據本發明之態樣之一無線裝置500之一實施例。在某些實施方案中，上文關於無線裝置100所闡述之該等實施例中之某些或所有實施例可應用於無線裝置500。
無線裝置500可包含一功率放大器模組502。功率放大器模組502可通常包含包含一功率放大器504、用於控制功率放大器504之一功率放大器控制器506、一數位控制介面508及一模式選擇器540之任何組件或裝置。儘管未如此限制，但控制功率放大器504通常指代設定、修改或調整由功率放大器504提供功率放大量。
與數位控制介面108一樣，數位控制介面508可包含可支援用於控制功率放大器504及/或用於組態功率放大器控制器506以控制功率放大器504之多種類型之介面之任何類型之控制介面。舉例而言，數位控制介面508可包含一串列介面510及一GPIO介面512。串列介面510可包含任何類型之串列介面。舉例而言，該串列介面可係(列舉幾個)一RFFE串列介面(例如，MIPI® RFFE串列介面)、一串列周邊介面(SPI)匯流排、一3線串列匯流排或一I2C匯流排。在某些實施方案中，上文關於數位控制介面108所闡述之該等實施例的某些或所有實施例可應用於數位控制介面508。
在若干項實施例中，數位控制介面508可在同一組件晶 粒上包含多個介面類型而不需要現有組件晶粒組態(例如，現有功率放大器、現有功率放大器模組、現有收發器或可將控制信號提供至一數位控制介面或可自一數位控制介面接收控制信號之其他組件)之電路設計改變或接合改變。此外，在某些實施例中，數位控制介面508可支援多個介面而不增加經曝露以供無線裝置500或功率放大器模組508使用之介面連接件(例如，接針、引線、導線、球柵陣列等)之數目。有利地，在若干項實施例中，數位控制介面508可與支援不同介面標準而不修改數位控制介面508之裝置一起使用。舉例而言，圖5之所圖解說明之數位控制介面508可與支援一串列介面、一GPIO介面或該兩者之一組合而不修改數位控制介面108之裝置一起使用。在某些情形中，數位控制介面508可在操作期間在不同介面類型之間切換。
模式選擇器540可包含經組態以選擇數位控制介面508之操作模式之任何裝置或組件。選擇數位控制介面508之操作模式可包含選擇用於與功率放大器控制器506通信之介面數位控制介面508之類型。舉例而言，模式選擇器540可選擇或組態數位控制介面508以用作一串列介面或一GPIO介面。此選擇可基於自天線520、收發器514、一基帶晶片516或可提供可用於選擇介面類型或判定介面類型以自數位控制介面508之可用介面類型選擇之一信號之任何其他信號源接收之一信號。
此外，在某些實施方案中，數位控制介面508可基於自 信號源接收之一或多個信號而直接或經由功率放大器控制器506設定功率放大器504之操作模式。在某些實施例中，數位控制介面508自(舉例而言)天線520、收發器514、基帶516或DSP 518接收致使數位控制器介面508設定功率放大器504之操作之模式一或多個信號同時自模式選擇器540接收選擇數位控制介面508之操作性介面類型之信號。另一選擇係，數位控制介面508可自模式選擇器540接收致使數位控制介面508設定功率放大器504之操作模式之一或多個信號及選擇數位控制介面508之操作性介面類型之信號。模式選擇器540可自(舉例而言)天線520、收發器514、基帶516或DSP 518接收該等信號中之某些或所有信號。另一選擇係或另外，模式選擇器540可基於自(舉例而言)天線520、收發器514、基帶516或DSP 518接收之一或多個信號而產生提供至數位控制介面508之該等信號中之某些或所有信號。
在用於設定功率放大器504之模式之一情景之一項實例中，收發器514自(舉例而言)天線520或DSP 518接收一信號。回應於接收該信號，收發器514可將一或多個信號提供至模式選擇器540。基於自收發器514接收之一或多個信號，模式選擇器540可組態數位控制介面508以操作為一串列介面或一GPIO介面。此外，收發器514可將一或多個信號提供至數位控制介面508，數位控制介面508基於由模式選擇器540規定之模式而處理處於串列模式或GPIO模式中之信號。基於處理該等信號之結果，數位控制介面508可 將一或多種模式設定信號提供至功率放大器控制器506，功率放大器控制器506可基於該等模式設定信號而設定功率放大器504之模式。另一選擇係，數位控制介面508可設定功率放大器504之模式。
在某些實施方案中，功率放大器504可包含功率放大器控制器506、數位控制介面508及模式選擇器540中之一或多者。對於某些實施方案，功率放大器控制器506可包含數位控制介面508及模式選擇器540中之一或多者。此外，在某些情形中，該數位控制介面可包含模式選擇器540。此外，功率放大器模組502可係包含模式選擇器540、數位控制介面508、功率放大器控制器506及功率放大器504之功能性之一單個組件。另一選擇係，功率放大器模組502可包含多個組件，該多個組件包含模式選擇器540、數位控制介面508、功率放大器控制器506及功率放大器504之功能性。在又一些實施方案中，無線裝置500可包含一或多個組件，該一或多個組件包含模式選擇器540、數位控制介面508、功率放大器控制器506及功率放大器504之功能性。
類似於功率放大器模組102，功率放大器模組502可自一電源供應器522接收電力。功率放大器模組502可然後經由(舉例而言)電力分配匯流排524將該電力分配至無線裝置500中所包含之若干個組件。
在某些實施例中，電源供應器522包含啟用電源供應器522(在某些情形中)以組態功率放大器模組502之一或多個 元件之組合邏輯及/或一或多個處理器。舉例而言，在某些情形中，電源供應器522可將一或多個信號提供至數位控制介面508以啟用數位控制介面508來組態功率放大器504。此外，電源供應器522可基於功率放大器504之輸出而將該等信號提供至(舉例而言)數位控制介面508，藉此在功率放大器模組502與電源供應器522之間產生一回饋迴路。
無線裝置500可包含若干個額外組件。此等額外組件中之至少某些組件可經由電力分配匯流排524接收電力。舉例而言，無線裝置500可包含一數位轉類比轉換器(DAC)526、一顯示處理器528、一中央處理器530、一使用者介面處理器532、一類比轉數位轉換器(ADC)534及記憶體536。該等額外組件中之至少某些組件可與數位控制介面508通信且可致使數位控制介面508修改功率放大器模組502、功率放大器504及/或功率放大器控制器506之設定。另外，該等額外組件中之至少某些組件可與模式選擇器540通信且致使模式選擇器540選擇數位控制介面508之操作模式。
一數位控制介面之第二實例
圖6圖解說明根據本發明之態樣之一數位控制介面508之一實施例。在某些實施方案中，上文關於數位控制介面108及數位控制介面200所闡述之該等實施例中之某些或所有實施例可應用於數位控制介面508。
數位控制介面508包含一串列介面510、一GPIO介面512 及若干個輸入接針。此等輸入接針可包含一VIO接針604、一時脈/模式接針606及一資料/啟用接針608。
VIO接針604可經組態以接收將數位控制介面508設定為操作為一串列介面或一GPIO介面之一信號。在所圖解說明之實施例中，數位控制介面508當VIO接針604接收一邏輯高信號時操作為一串列介面且當VIO接針604接收一邏輯低信號時操作為一GPIO介面。然而，在某些實施方案中，數位控制介面508可經組態以當VIO接針604接收一邏輯低信號時操作為一串列介面且當VIO接針604接收一邏輯高信號時操作為一GPIO介面。該邏輯低信號可與定義為低之任何值(諸如，0伏特、-5伏特或其他)相關聯。類似地，該邏輯高信號可與定義為高之任何值(諸如，0伏特、+5伏特或其他)相關聯。在某些實施方案中，該邏輯低信號可與將VIO接針604連接至接地相關聯。類似地，在某些情形中，該邏輯高信號可與將VIO接針604連接至一電壓源相關聯。
此外，VIO接針604可經組態以將電力自一電源(諸如，電源供應器522)提供至串列介面核心602。因此，在某些實施例中，當VIO接針604經設定為邏輯低或接地時，不給串列介面核心602供電且數位控制介面508經組態以充當一GPIO介面。另一方面，在某些實施例中，當VIO接針604經設定為邏輯高或直接或間接地連接至一電源時，給串列介面602提供電力且數位控制介面508經組態以充當一串列介面。在某些實施方案中，上文關於VIO接針204所闡述之 該等實施例中之某些或所有實施例可應用於VIO接針604。
串列介面510可包含一前端核心或一串列介面核心602。此外，串列介面510可包含一通電重設610、一對緩衝器632及634以及若干個位準移位器614。GPIO介面512可包含組合邏輯區塊612以及一對位準移位器616及618。當數位控制介面508充當一串列介面時，串列介面510之組件係作用的或操作以提供一串列介面且GPIO介面512之一或多個組件可不係作用的。類似地，當數位控制介面508充當一GPIO介面時，GPIO介面512之組件係作用的或操作以提供一GPIO介面且串列介面510之一或多個組件可不係作用的。
然而，在某些實施例中，當數位控制介面508充當一串列介面時，數位控制介面508可使用GPIO介面512之一或多個組件來促進提供一串列介面，且因此，GPIO介面512之一或多個組件可係作用的或操作以提供串列介面。類似地，在某些實施例中，當數位控制介面508充當一GPIO介面時，數位控制介面508可使用串列介面510之一或多個組件來促進提供一GPIO介面，且因此，串列介面510之一或多個組件可係作用的或操作以提供GPIO介面。舉例而言，在某些實施方案中，組合邏輯區塊612可包含由通電重設610控制之一多工器。此外，在此實例中，組合邏輯區塊612基於數位控制介面508之操作模式及因此由通電重設610輸出之值而可將不同信號提供至位準移位器616及618。因此，在此實例中，儘管通電重設610通常係串列介 面510之部分，但當數位控制介面處於GPIO介面模式中時通電重設610可充當GPIO介面之部分。類似地，在此實例中，儘管組合邏輯區塊612及位準移位器616及618通常係GPIO介面512之部分，但當數位控制介面508處於串列介面模式中時組合邏輯區塊612以及位準移位器616及618中之一或多者可操作以幫助提供一串列介面。
通電重設610可以硬體、軟體或該兩者之一組合來實施。此外，通電重設610可經組態以促進重設一串列介面核心602。在某些實施例中，通電重設610可用作一反轉延遲函數。該反轉延遲函數經組態以當組態該數位控制介面508作為一串列介面時提供用於將與串列介面核心602相關聯之一或多個邏輯區塊及/或一或多個暫存器設定為一已知條件或值之充足時間。儘管在某些情形中時間之長度可係特殊應用的，但在其他情形中時間之長度可係基於硬體設計及/或實施方案之特性。舉例而言，所需時間量可取決於時脈頻率、邏輯組件之大小、直接或間接地連接至數位控制介面200之組件之類型等。此外，當初始化串列介面核心602或使串列介面核心602退出一重設狀態時，將邏輯區塊及/或暫存器設定為已知值可發生。
在某些實施方案中，通電重設610可經組態以將一選擇信號提供至組合邏輯區塊612。舉例而言，假定數位控制介面508經組態以當VIO接針604接收一邏輯低信號時操作為一GPIO介面且當VIO接針604接收一邏輯高信號時操作為一串列介面。繼續此實例，當VIO接針604接收一邏輯低 信號時，由通電重設610提供之選擇信號可致使組合邏輯區塊612基於分別至資料/啟用接針608及時脈/模式接針606之輸入而將信號輸出至啟用位準移位器616及模式位準移位器618。舉例而言，組合邏輯區塊612可解碼自時脈/模式接針606及資料/啟用接針608接收之信號且將該等經解碼信號提供至啟用位準移位器616及模式位準移位器618。
若在此實例中VIO接針604接收一邏輯高信號而非邏輯低信號，則由通電重設610提供之選擇信號可致使組合邏輯區塊612基於自串列介面核心602接收之信號而將信號輸出至啟用位準移位器616及模式位準移位器618。在某些實施例中，組合邏輯區塊612可在將自資料/啟用接針608及時脈/模式接針606或串列介面核心602接收之信號輸出至位準移位器616及618之前延遲或以其他方式修改該等信號。
在某些情形中，通電重設610可經組態以將位準移位器614中之一或多者置於一預設或重設狀態中。舉例而言，當串列介面核心602處於一重設狀態中時，此可發生。在某些設計中，通電重設610可連接至與經組態以在GPIO介面模式期間為高之每一位準移位器相關聯之一預設高接針且連接至與經組態以在GPIO介面模式期間為低之每一位準移位器相關聯之一預設低接針。在某些實施方案中，將一位準移位器614設定至一預設狀態中可致使位準移位器614基於由預設接針620提供之一預設輸入信號而輸出一值。儘管將預設接針620圖解說明為接收一預設輸入信 號，但在若干項實施例中，預設接針620繫結至一預設高及一預設低輸入中之一者。因此，在某些情形中，預設值可係預組態的，而在其他情形中，預設值可係特殊應用的且可基於數位控制介面508或功率放大器模組之組態或操作而變化。在某些設計中每一位準移位器614可與一不同預設值或信號相關聯係可能的。另一選擇係，每一位準移位器614可與同一預設值或信號相關聯。
可透過一Vcc接針624給位準移位器614中之每一者供電。在某些實施方案中，每一位準移位器614可分別連接至一電源。另一選擇係，一單個位準移位器614可直接或間接地連接至一電源，且其餘位準移位器614可藉由至位準移位器614之一連接件或連接至電源之其他組件而獲得電力。此外，位準移位器616及618可以類似方式各自連接至一電源，或可連接至一位準移位器或可將電力提供至位準移位器616及618之其他組件。在某些實施例中，位準移位器614、616及618經組態以調整所接收信號之電壓位準且輸出經修改信號。儘管未如此限制，但位準移位器614、616及618可調整該等所接收信號之電壓位準以實質上匹配在Vcc接針624處施加之電壓。
在某些實施方案中，上文關於通電重設210所闡述之該等實施例中之某些或所有實施例可應用於通電重設610。類似地，在某些實施方案中，上文關於位準移位器220所闡述之該等實施例中之某些或所有實施例可應用於位準移位器614。此外，在某些實施方案中，上文關於位準移位 器216及218所闡述之該等實施例中之某些或所有實施例可分別應用於位準移位器616及618。另外，上文關於位準移位器300所闡述之該等實施例中之某些或所有實施例可應用於位準移位器614、616及618。
串列介面核心602通常可包含啟用串列介面核心以提供一串列介面之電路或邏輯。在某些實施例中，串列介面核心602可包含一RFFE核心(例如，RFFE核心202)。此外，在某些例項中，串列介面核心602可包含上文關於RFFE核心202所闡述之該等實施例中之某些或所有實施例。
與RFFE核心202一樣，串列介面核心602可包含一組暫存器(未展示)。在某些情形中，可將該組暫存器設定為未知值。舉例而言，當第一次給無線裝置500供電時，可將該組暫存器設定為未知值。作為一第二實例，在其中VIO接針604用作串列介面核心602之電源及串列介面模式與GPIO介面模式之間的模式選擇器兩者之實施方案中，可在數位控制介面508第一次自一GPIO介面轉變至一串列介面時將該組暫存器設定為未知值。為確保當最初給串列介面核心602供電或使串列介面核心602退出一重設狀態時將暫存器設定為已知值，串列介面核心602可經組態以將該組暫存器中之每一者之值設定為由一組搭接預設622提供之值。在某些實施方案中，搭接預設622可等效於提供至預設接針620之值。
在某些實施例中，串列介面核心602可經組態以自時脈/模式接針606接收一時脈信號。可基於串列介面核心602之 實施方案而將此時脈信號設定為任何頻率或信號形狀。在某些實施方案中，該時脈信號可係具有26 MHz或26 MHz以下之一頻率之一方形波。此外，串列介面核心602之資料介面可係雙向的。因此，串列介面核心602可在串列介面核心602之資料輸入處自資料/啟用接針808接收資料。類似地，串列介面核心602可將資料自串列介面核心602之資料輸出提供至資料/啟用接針608。如圖6中所圖解說明，資料輸入及資料輸出兩者皆可藉由緩衝器632及634緩衝。在某些實施例中，該等緩衝器可係三態緩衝器。此外，串列介面核心602之輸出啟用可經組態以控制緩衝器632及634以啟用資料輸出及資料輸入兩者而共用去往及來自資料/啟用接針608之同一線。因此，在某些實例中，當自串列介面核心602讀取資料時，緩衝器632啟用資料流，而緩衝器634防止資料流動或被設定為高阻抗。類似地，在某些實例中，當將資料寫入至串列介面核心602時緩衝器634啟用資料流，而緩衝器632防止資料流動或被設定為高阻抗。
組合邏輯區塊612通常包含致使數位控制介面508將一啟用信號及一模式信號分別提供至啟用位準移位器616及模式位準移位器618之任何邏輯。在某些實施例中，組合邏輯區塊612包含啟用一信號之解碼之邏輯。組合邏輯區塊612可然後將一經解碼信號提供至位準移位器616及618中之一者或兩者。在某些例項中，組合邏輯區塊612可包含上文關於組合邏輯區塊212所闡述之該等實施例中之某些 或所有實施例。
在某些實施方案中，數位控制介面508可執行上文關於圖4所闡述之程序400。在此等實施方案中，代替地，可由串列介面核心602執行與RFFE核心相關聯之操作。舉例而言，方塊416可包含將串列介面核心602置於一重設模式中。作為一第二實例，方塊432可包含將與串列介面核心602之暫存器相關聯之串列介面暫存器值或信號提供至串列介面位準移位器614。
一組合邏輯區塊之實例
圖7圖解說明根據本發明之態樣之一組合邏輯區塊612之一實施例。如上文所闡述，組合邏輯區塊612可經組態以將一啟用信號及一模式信號分別輸出至位準移位器616及618。此外，組合邏輯區塊612包含判定啟用及模式信號基於自串列介面核心602接收之輸入還是自時脈/模式接針606及資料/啟用接針608接收之輸入之邏輯。在某些情形中，當數位控制介面508正操作為一GPIO介面時，啟用信號及模式信號可基於經由自時脈/模式接針606及資料/啟用接針608接收輸入信號之額外邏輯或裝置(未展示)接收之輸入。類似地，在某些情形中，當數位控制介面508正操作為一串列介面時，啟用信號及模式信號可基於經由自串列介面核心602接收信號之額外邏輯或裝置(未展示)接收之輸入。在某些情形中，該等額外邏輯或裝置可在將該等信號提供至組合邏輯區塊612之前處理該等信號。
如圖7中所圖解說明，組合邏輯區塊612包含多工器720 及多工器722。多工器720可將啟用信號提供至啟用位準移位器616且多工器722可將模式信號提供至模式位準移位器618。該等多工器中之每一者可由自重設輸入710接收至組合邏輯區塊612之一重設信號控制。如上文所闡述，重設信號可自通電重設610接收，且在某些情形中，可係自VIO接針604接收之一信號之一反轉版本。
如先前所闡述，在某些實施例中，當在重設輸入710處接收至組合邏輯區塊612之重設信號係邏輯高或一「1」時，數位控制介面508操作為一GPIO介面。在此等情形中，多工器720輸出在資料/啟用輸入708處接收之信號，且多工器722輸出在時脈/模式輸入706處接收之信號。如藉由小方形所圖解說明，在某些情形中，在不具有任何介入邏輯或組件之情形下，可分別自資料/啟用接針608及時脈/模式接針606接收至資料/啟用輸入708及時脈/模式輸入706之輸入。在其他實施例中，接針606與接針608之間及輸入706與輸入708之間分別可存在額外邏輯。
在某些實施例中，組合邏輯區塊612可包含處於資料/啟用輸入708與多工器720之間的一「及」閘724及/或處於時脈/模式輸入706與多工器722之間的一「及」閘726。儘管某些實施例包含「及」閘，但由於當選擇資料/啟用輸入708及時脈/模式輸入706之輸入時重設輸入710係邏輯高，因此該等多工器之輸出不改變。在某些實施例中，包含「及」閘以減小或消除由信號之頻率及/或信號路徑彼此之接近所致使之數位雜訊。該等資料及時脈信號在某些情 形中可係高速度數位信號，該等高速度數位信號在某些實施方案中可快達26 MHz。在其他情形中，該等信號可比26 MHz快或慢且可取決於應用。可使用該等「及」閘來限制以信號之速率雙態切換之節點之數目，藉此限制可使與組合邏輯區塊612通信之一或多個裝置(例如，功率放大器控制器506、功率放大器504等)之RF效能態樣降級之時脈能量。在某些情形中，「及」閘可引入使得一或多個信號能夠同步化之一延遲。在某些實施例中，「及」閘可係選用的。
儘管圖7之組合邏輯區塊612包含「及」閘，但對組合邏輯區塊612而言，除「及」閘724及726之外或代替「及」閘724及726，亦可能包含其他類型之邏輯。舉例而言，組合邏輯區塊612可分別在輸入708與輸入706之間及多工器720與多工器722之間包含一或多個「及」閘、「非及」閘、反相器、「或」閘、「非或」閘或「互斥或」閘。
當在重設輸入710處接收至組合邏輯區塊612之重設信號係邏輯低或一「0」時，數位控制介面508操作為一串列介面。在此等情形中，多工器720輸出在串列啟用輸入702處接收之信號，且多工器722輸出在串列模式輸入704處接收之信號。
儘管圖7未圖解說明除先前已闡述之外的任何邏輯，但在某些實施方案中，組合邏輯區塊612可包含額外邏輯組件。舉例而言，可包含額外閘以減小雜訊、延遲信號之時序或儲存先前信號。
一數位控制介面之第三實例
圖8圖解說明根據本發明之態樣之一數位控制介面800之一實施例。在某些情形中，數位控制介面800可替代無線裝置500(圖5中所圖解說明)之數位控制介面508(圖6中所圖解說明)。在某些實施方案中，上文關於數位控制介面108、數位控制介面200及數位控制介面508所闡述之該等實施例中之某些或所有實施例可應用於數位控制介面800。為簡化論述，下文未重新闡述數位控制介面508與數位控制介面800之間共同之元件。
有利地，在某些實施例中，數位控制介面800可在組態為一GPIO介面時支援三種模式。在某些情形中，藉由啟用數位控制介面800以在組態為一GPIO介面時支援三種模式，數位控制介面800能夠支援比使用單獨模式及啟用接針之一信號控制介面多的功率放大器模式。此外，在某些情形中，可支援額外模式而不添加額外接針輸入且不擴展數位控制介面之封裝大小。在某些實施方案中，可藉由用提供一第二模式輸入之一接針替換數位控制介面508之資料/啟用接針608及藉由修改組合邏輯區塊612以闡釋第四可用模式作為一未啟用信號來達成此等優點。
如圖8中所圖解說明，數位控制介面800可包含一時脈/模式0接針802及一資料/模式1接針804。接針802及804可分別以類似於數位控制介面508之接針606及608之組態方式組態。然而，當數位控制介面800組態為一GPIO介面時，時脈/模式0接針802可將一第一模式信號提供至組合 邏輯區塊808且時脈/模式1接針804可將一第二模式信號提供至組合邏輯區塊808。
GPIO介面806可包含兩種模式位準移位器，模式0位準移位器810及模式1位準移位器812。當由啟用位準移位器616輸出之信號指示應啟用功率放大器504時，可由功率放大器控制器506使用由兩種模式位準移位器輸出之信號來設定由功率放大器504接收之一信號之放大位準。在某些實施例中，無論啟用位準移位器616之輸出如何，皆啟用功率放大器504。在某些此類情形中，可由功率放大器控制器506使用啟用位準移位器616之輸出來基於兩種模式位準移位器810及812之輸出而判定是否調整功率放大器504之模式。
如下文將關於圖9更詳細地闡述，供應至啟用位準移位器616之信號可基於在模式接針802及804處接收之信號。此外，在某些情形中，串列介面核心602可將三個信號連接件提供至組合邏輯區塊808，如圖8中所圖解說明。在其他情形中，串列介面核心602可將更多或更少個信號線提供至組合邏輯區塊808。在此等情形中，可使用一或多個邏輯區塊且至少部分地基於自組合邏輯區塊808接收輸出信號之位準移位器之數目而組合或分開信號線。
一組合邏輯區塊之第二實例
圖9圖解說明根據本發明之態樣之一組合邏輯區塊808之一實施例。在某些實施例中，組合邏輯區塊808可包含如先前關於組合邏輯區塊612所闡述之該等實施例中之某些 或所有實施例。
類似於組合邏輯區塊612，組合邏輯區塊808包含判定啟用及模式信號基於自串列介面核心602接收之輸入還是自時脈/模式0接針802及資料/模式1接針804接收之輸入之邏輯。在某些情形中，當數位控制介面800正操作為一GPIO介面時，啟用信號以及模式0及模式1信號可基於經由自時脈/模式0接針802及資料/模式1接針804接收輸入信號之額外邏輯或裝置(未展示)接收之輸入。類似地，在某些情形中，當數位控制介面800正操作為一串列介面時，啟用信號以及模式0及模式1信號可基於經由自串列介面核心602接收信號之額外邏輯或裝置(未展示)接收之輸入。在某些情形中，該等額外邏輯或裝置可在將該等信號提供至組合邏輯區塊808之前處理該等信號。
如圖9中所圖解說明，組合邏輯區塊808包含三個多工器。多工器920可將啟用信號提供至啟用位準移位器616。當數位控制介面800組態為一串列介面時，多工器920輸出經由串列啟用輸入906自串列介面核心602接收之一啟用信號。當數位控制介面800組態為一GPIO介面時，多工器920輸出基於自時脈/模式0輸入902及資料/模式1輸入904接收之信號之邏輯「或」之一啟用信號。可經由圖9中所圖解說明之「或」閘930獲得邏輯「或」。然而，其他邏輯等效物係可能的，諸如，藉由使用一「非或」閘及一反相器。
多工器922可將一第一模式信號或模式0信號提供至模式 0位準移位器810。類似地，多工器924可將一第二模式信號或模式1信號提供至模式1位準移位器812。當數位控制介面800組態為一串列介面時，多工器922輸出經由串列模式0輸入908自串列介面核心602接收之一模式0信號。同樣地，當數位控制介面800組態為一串列介面時，多工器924輸出經由串列模式1輸入910自串列介面核心602接收之一模式1信號。
當數位控制介面800組態為一GPIO介面時，多工器922輸出在時脈/模式0輸入902處接收之信號及在重設輸入912處接收之重設信號之邏輯「及」。類似地，當數位控制介面800組態為一GPIO介面時，多工器924輸出在資料/模式1輸入904處接收之信號及在重設輸入912處接收之重設信號之邏輯「及」。可藉由「及」閘926及928獲得邏輯「及」。然而，其他邏輯等效物係可能的，諸如藉由使用一「非及」閘及一反相器。如先前關於圖7所闡述，「及」閘926及928之使用可減小或消除數位雜訊。
該等多工器中之每一者可由自重設輸入912接收之重設信號控制。換言之，提供至該等多工器之選擇信號可係重設信號。如上文所闡述，重設信號可自通電重設610接收，且在某些情形中可係自VIO接針604接收之一信號之一反轉版本。當重設信號係一邏輯「1」時，數位控制介面800組態為一GPIO介面，且多工器輸出如上文針對GPIO介面模式所闡述之信號。當重設信號係一邏輯「0」時，數位控制介面800組態為一串列介面，且多工器輸出如上文 針對串列介面模式所闡述之GPIO信號。
如先前所闡述，使用組合邏輯808之數位控制介面800可藉由使用模式0接針802及模式1接針804之值來判定是代替地輸出一啟用信號還是將一單獨接針專用於一啟用控制信號而將三種不同模式提供至功率放大器控制器506及/或功率放大器504。當選擇該三種經組態模式中之一者時，組合邏輯區塊808經組態以輸出一啟用信號。當選擇第四模式時，組合邏輯區塊808經組態以輸出一未啟用信號。表1圖解說明針對當數位控制介面800經組態為一GPIO介面時基於模式接針之值的組合邏輯區塊808至位準移位器之輸出之一項非限制性實例。表1之模式設定對應於分別基於模式0信號及模式1信號至模式0位準移位器810及模式1位準移位器812之輸出的功率放大器控制器506之設定。
在某些實施例中，數位控制介面800可執行程序400之一經修改版本。舉例而言，在某些情形中，方塊428可包含分別將一第一及第二模式信號自一串列介面核心提供至第一模式位準移位器810及第二模式位準移位器812。此外，在某些情形中，方塊418包含將一第一模式信號自時脈/模 式接針802提供至第一模式位準移位器810及將一第二模式信號自資料/模式接針804提供至第二模式位準移位器812。在某些實施例中，藉由提供兩種模式信號，數位控制介面800可在操作為一GPIO介面時提供三種模式而非兩種。
在某些實施例中，方塊420之操作可經修改以分別將第一模式信號及第二模式信號自時脈/模式接針802及資料/模式接針804提供至組合邏輯區塊808。組合邏輯區塊808可然後判定是否基於第一及第二模式信號而將一啟用信號提供至啟用位準移位器616，藉此在不具有一專用啟用接針之情形下啟用數位控制介面800以將一啟用信號輸出至功率放大器控制器506。有利地，在某些情形中，藉由消除對一啟用接針之需要，數位控制介面可藉由將啟用接針改變用途作為一第二模式接針而支援用於組態一功率放大器之更多種模式。
額外實施例
在某些實施例中，一數位控制介面包含經組態以接收一電壓輸入/輸出(VIO)信號之一VIO接針。此外，該數位控制介面可包含經組態以提供一串列介面之一前端核心。該前端核心可當該VIO信號滿足一第一邏輯位準時處於一作用狀態中且當該VIO信號滿足一第二邏輯位準時處於一非作用狀態。此外，該數位控制介面可經組態以當該前端核心經設定為非作用狀態時提供一通常用途輸入/輸出(GPIO)介面。另外，該數位控制介面可包含經組態以將一 啟用信號提供至一啟用位準移位器且將一模式信號提供至一模式位準移位器之一組合邏輯區塊。此外，該數位控制介面可包含一時脈/模式接針及一資料/啟用接針。該時脈/模式接針可經組態以當該前端核心經設定為一作用狀態時將一時脈信號提供至該前端核心且當該前端核心經設定為一非作用狀態時將一模式信號提供至該組合邏輯區塊。該資料/啟用接針可經組態以當該前端核心經設定為一作用狀態時將一資料信號提供至該前端核心且當該前端核心經設定為一非作用狀態時將一啟用信號提供至該組合邏輯區塊。此外，該數位控制介面可包含一通電重設，該通電重設經組態以基於該VIO信號而選擇分別提供至該啟用位準移位器及該模式位準移位器之該啟用信號及該模式信號之一源。在某些實施方案之情形下，該前端核心包含一射頻前端(RFFE)核心。
在某些情形中，該資料/啟用接針進一步經組態以當該前端核心經設定為一作用狀態時將一位址信號提供至該前端核心，該位址信號與該前端核心之一暫存器相關聯。
在某些實施方案中，該數位控制介面可包含複數個暫存器位準移位器。該複數個暫存器位準移位器中之每一暫存器位準移位器可經組態以自該前端核心接收一暫存器信號且輸出該暫存器信號，藉此使得一功率放大器能夠基於該暫存器信號而組態，該暫存器信號與儲存於與該前端核心相關聯之複數個暫存器中之一者中之一值相關聯。在某些情形中，至少一個暫存器位準移位器進一步經組態以在一 重設狀態期間接收一預設信號。此外，該通電重設區塊可進一步經組態以將該至少一個暫存器位準移位器置於該重設狀態中。在某些情形中，該通電重設區塊可進一步經組態以將一經延遲重設信號提供至該前端核心。
在某些實施例中，該數位控制介面包含一第一緩衝器及一第二緩衝器。該第一緩衝器可連接於該資料/啟用接針與該前端核心之一輸出埠之間，且該第二緩衝器可連接於該資料/啟用接針與該前端核心之一輸入埠之間。此外，該第一緩衝器可經組態以使得能夠自該前端核心讀取資料且該第二緩衝器可經組態以使得能夠將資料提供至該前端核心。該第一緩衝器及該第二緩衝器兩者皆可係三態緩衝器。在某些設計中，該第一緩衝器與該資料/啟用接針之間的連接與該第二緩衝器與該資料/啟用接針之間的連接係一共用路徑。該第一緩衝器及該第二緩衝器可進一步經組態以防止資料同時流動穿過該第一緩衝器及該第二緩衝器。
本發明之某些實施例可經組態以實施一種用於在包含一前端核心及一組合邏輯區塊之一數位控制介面中提供多個控制介面之方法。該方法可包含在該數位控制介面之一VIO輸入處接收一VIO信號及判定該VIO信號是否係邏輯高。回應於判定該VIO信號係邏輯高，該方法可包含藉由以下操作來組態該數位控制介面以充當一串列介面：將一時脈信號自一時脈輸入提供至該前端核心；將一資料信號自一資料輸入提供至該前端核心；及在該組合邏輯區塊處 選擇一第一啟用信號及一第一模式信號以輸出至一啟用位準移位器及一模式位準移位器。可自該前端核心接收該第一啟用信號及該第一模式信號兩者。回應於判定該VIO信號係邏輯低，該方法可包含藉由以下操作來組態該數位控制介面以充當一通常用途輸入/輸出(GPIO)介面：將一第二啟用信號自一啟用輸入提供至該組合邏輯區塊；將一第二模式信號自一模式輸入提供至該組合邏輯區塊；及在該組合邏輯區塊處選擇該第二啟用信號及該第二模式信號以輸出至該啟用位準移位器及該模式位準移位器。
在某些實施方案中，該方法可包含回應於判定該VIO信號係邏輯高而將該前端核心自一重設狀態重新組態為一作用狀態。將該前端核心自該重設狀態重新組態為該作用狀態可包含將該前端核心之一組內部暫存器組態為一預設值。在該方法之某些實施方案下，將來自該組內部暫存器之至少一個暫存器組態為不同於來自該組內部暫存器之至少另一個暫存器之一預設值。
此外，該方法可包含將該啟用位準移位器之一輸出及該模式位準移位器之一輸出提供至一功率放大器控制器，藉此基於該啟用位準移位器之該輸出及該模式位準移位器之該輸出而啟用該功率放大器控制器以組態一功率放大器。另外，該方法可包含回應於判定該VIO信號係邏輯低而將該前端核心置於一重設模式中。將該前端核心置於該重設模式中可包含在一組暫存器位準移位器處維持一預設值。
可包含本發明之某些態樣作為一功率放大器之部分。該 功率放大器可包含一數位控制介面及經組態以將一VIO信號提供至該數位控制介面之一模式選擇器。該VIO信號可經組態以設定該數位控制介面之一模式。在某些實施方案中，該數位控制介面包含：一電壓輸入/輸出(VIO)接針，其經組態以接收VIO信號；及一前端核心，其經組態以提供一串列介面。該前端核心可當該VIO信號滿足一第一邏輯位準時處於一作用狀態中且當該VIO信號滿足一第二邏輯位準時處於一非作用狀態。該數位控制介面可經組態以當該前端核心經設定為該非作用狀態時提供一通常用途輸入/輸出(GPIO)介面。此外，該數位控制介面可包含：一組合邏輯區塊，其經組態以將一啟用信號提供至一啟用位準移位器且將一模式信號提供至一模式位準移位器；及一時脈/模式接針，其經組態以當該前端核心經設定為一作用狀態時將一時脈信號提供至該前端核心且當該前端核心經設定為一非作用狀態時將一模式信號提供至該組合邏輯區塊。此外，該數位控制介面可包含一資料/啟用接針，該資料/啟用接針經組態以當該前端核心經設定為一作用狀態時將一資料信號提供至該前端核心且當該前端核心經設定為一非作用狀態時將一啟用信號提供至該組合邏輯區塊。在某些情形中，該數位控制介面包含一通電重設區塊，該通電重設區塊經組態以基於該VIO信號而選擇分別提供至該啟用位準移位器及該模式位準移位器之該啟用信號及該模式信號之一源。在某些實施方案中，該功率放大器控制模組亦包含一功率放大器及一功率放大器控制器， 該功率放大器控制器經組態以自該啟用位準移位器接收該啟用信號及自該模式位準移位器接收模式信號且基於該模式信號而將一控制信號提供至該功率放大器。該控制信號可規定該功率放大器之一操作模式。
在該功率放大器模組之某些實施方案中，該資料/啟用接針進一步經組態以當該前端核心經設定為一作用狀態時將一位址信號提供至該前端核心。該位址信號可與該前端核心之一暫存器相關聯。此外，在某些情形中，該數位控制介面包含複數個暫存器位準移位器。該複數個暫存器位準移位器中之每一暫存器位準移位器可經組態以自該前端核心接收一暫存器信號且輸出該暫存器信號，藉此使得一功率放大器能夠基於該暫存器信號而組態。該暫存器信號可與儲存於與該前端核心相關聯之複數個暫存器中之一者中之一值相關聯。此外，在某些情形中，至少一個暫存器位準移位器進一步經組態以在一重設狀態期間接收一預設信號。該通電重設區塊可經組態以將該至少一個暫存器位準移位器置於該重設狀態中。
在某些實施例中，一數位控制介面包含經組態以接收一電壓輸入/輸出(VIO)信號之一VIO接針。該VIO信號可對應於一第一邏輯位準及一第二邏輯位準中之一者。此外，該數位控制介面可包含：一時脈/模式接針，其經組態以接收對應於該第一邏輯位準及該第二邏輯位準中之一者之一第一信號；及一資料/模式接針，其經組態以接收對應於該第一邏輯位準及該第二邏輯位準中之一者之一第二信 號。另外，該數位控制介面可包含一通常用途輸入/輸出(GPIO)介面模組及一串列介面模組。在某些情形中，該GPIO介面模組包含一啟用位準移位器、一第一模式位準移位器、一第二模式位準移位器及一組合邏輯區塊。該組合邏輯區塊可經組態以將一啟用信號提供至該啟用位準移位器以供輸出至一功率放大器控制器。此外，該組合邏輯區塊可經組態以將一第一模式信號提供至該第一模式位準移位器以供輸出至該功率放大器控制器且將一第二模式信號提供至該第二模式位準移位器以供輸出至該功率放大器控制器。當該第一信號及該第二信號中之一或多者對應於該第一邏輯位準且該VIO信號對應於該第二邏輯位準時，該啟用信號可對應於一啟用邏輯值。此外，當該VIO信號對應於該第二邏輯位準時，該第一模式信號可對應於該第一信號且該第二模式信號可對應於該第二信號。在某些情形中，該功率放大器控制器經組態以至少部分地基於該第一模式信號及該第二模式信號而控制一功率放大器。該串列介面模組之某些實施方案包含一串列介面核心及一重設邏輯區塊。該串列介面核心可經組態以當該VIO信號對應於該第一邏輯位準時提供一串列介面，且該重設邏輯區塊可經組態以當該VIO信號對應於該第二邏輯位準時將該串列介面核心置於一重設模式中。
在某些實施例中，當該第一信號及該第二信號各自對應於該第二邏輯位準且該VIO信號對應於該第二邏輯位準時，該啟用信號對應於一未啟用邏輯值。此外，當該VIO 信號對應於該第一邏輯值時，該啟用信號可對應於自該串列介面核心接收之一串列啟用值。另外，當該VIO信號對應於該第一邏輯值時，該第一模式信號可對應於自該串列介面核心接收之一第一串列模式信號，且當該VIO信號對應於該第一邏輯值時，該第二模式信號可對應於自該串列介面核心接收之一第二串列模式信號。
在某些實施方案之情形下，該資料/模式接針進一步經組態以當該VIO信號對應於該第一邏輯位準時將一位址信號提供至該串列介面核心。該位址信號可與該串列介面核心之一暫存器相關聯。另外，該時脈/模式接針可進一步經組態以當該VIO信號對應於該第一邏輯位準時將一時脈信號提供至該串列介面核心。
在某些實施例中，該數位控制介面包含複數個暫存器位準移位器。該複數個暫存器位準移位器中之每一暫存器位準移位器可經組態以自該串列介面核心接收一暫存器信號且將該暫存器信號輸出至該功率放大器控制器。在某些情形中，此啟用該功率放大器控制器以基於該暫存器信號而組態該功率放大器。該暫存器信號可與儲存於與該串列介面核心相關聯之複數個暫存器中之一者中之一值相關聯。
在某些實施例中，該串列介面模組進一步包含一第一緩衝器及一第二緩衝器。當一緩衝器控制信號經設定為一第一值時，該第一緩衝器可經組態以使得能夠自串列介面核心讀取資料，且該第二緩衝器經組態以防止將資料寫入至該串列介面核心。此外，當該緩衝器控制信號經設定為一 第二值時，該第一緩衝器可經組態以防止自該串列介面核心讀取資料，且該第二緩衝器經組態以使得能夠將資料寫入至該串列介面核心。在某些情形中，由該串列介面核心產生該緩衝器控制信號。
本發明之某些實施例可經組態以實施一種用於在包含一GPIO介面模組及一串列介面模組之一數位控制介面中提供多個控制介面之方法，該串列介面模組可包含一串列介面核心。該方法可包含在該數位控制介面之一VIO輸入處接收一VIO信號及判定該VIO信號是否對應於一邏輯高值。回應於判定該VIO信號對應於該邏輯高值，該方法可包含藉由以下操作來組態該數位控制介面以充當一串列介面：將一時脈信號自一時脈輸入提供至該串列介面核心；將一資料信號自一資料輸入提供至該串列介面核心；以及在一組合邏輯區塊處選擇一第一啟用信號以輸出至一啟用位準移位器、選擇一第一模式信號以輸出至一第一模式位準移位器及選擇一第二模式信號以輸出至一第二模式位準移位器。該第一啟用信號、該第一模式信號及該第二模式信號可各自自一串列介面核心接收。回應於判定該VIO信號對應於一邏輯低值，該方法可包含藉由以下操作來組態該數位控制介面以充當一通常用途輸入/輸出(GPIO)介面：將一第一輸入信號及一第二輸入信號提供至該組合邏輯區塊；以及在該組合邏輯區塊處選擇一第二啟用信號以輸出至該啟用位準移位器、選擇一第三模式信號以輸出至該第一模式位準移位器及選擇一第四模式信號以輸出至該 第二模式位準移位器。該第二啟用信號可基於該第一輸入信號及該第二輸入信號之一邏輯運算。此外，該第三模式信號可至少部分地基於該第一輸入信號，且該第四模式信號可至少部分地基於該第二輸入信號。
在某些情形中，該方法包含回應於判定該VIO信號對應於該邏輯高值而將該串列介面核心自一重設狀態重新組態為一作用狀態。將該串列介面核心自該重設狀態重新組態為該作用狀態可包含將該串列介面核心之一組內部暫存器組態為一預設值。
此外，該方法可包含將該啟用位準移位器之一輸出、該第一模式位準移位器之一輸出及該第二模式位準移位器之一輸出提供至一功率放大器控制器，藉此啟用該功率放大器控制器以當該啟用位準移位器之該輸出對應於一啟用值時基於該第一模式位準移位器之該輸出及該第二模式位準移位器之該輸出而組態一功率放大器。此外，該方法可包含回應於判定該VIO信號對應於該邏輯低值而將該串列介面核心置於一重設模式中。將該串列介面核心置於該重設模式中可包含將一組預設值載入至該串列介面核心之一組暫存器中。
可包含本發明之某些態樣作為一功率放大器之部分。該功率放大器可包含一數位控制介面、一功率放大器、一功率放大器控制器及經組態以將一VIO信號提供至該數位控制介面之一模式選擇器。在某些情形中，該VIO信號經組態以設定一數位控制介面之模式且可對應於一第一邏輯位 準及一第二邏輯位準中之一者。該數位控制介面可包含：一電壓輸入/輸出(VIO)接針，其經組態以接收該VIO信號；一時脈/模式接針，其經組態以接收對應於該第一邏輯位準及該第二邏輯位準中之一者之一第一信號；及一資料/模式接針，其經組態以接收對應於該第一邏輯位準及該第二邏輯位準中之一者之一第二信號。此外，該數位控制介面可包含一通常用途輸入/輸出(GPIO)介面模組，該通常用途輸入/輸出(GPIO)介面模組可包含一啟用位準移位器、一第一模式位準移位器、一第二模式位準移位器及一組合邏輯區塊。在某些情形中，該組合邏輯區塊經組態以將一啟用信號提供至該啟用位準移位器以供輸出至該功率放大器控制器。該組合邏輯區塊可進一步經組態以將一第一模式信號提供至該第一模式位準移位器以供輸出至該功率放大器控制器且將一第二模式信號輸出至該第二模式位準移位器以供輸出至該功率放大器控制器。當該第一信號及該第二信號中之一或多者對應於一第一邏輯位準且該VIO信號對應於該第二邏輯位準時，該啟用信號可對應於一啟用邏輯值。在某些情形中，當該VIO信號對應於該第二邏輯位準時，該第一模式信號對應於該第一信號且該第二模式信號對應於該第二信號。另外，該數位控制介面可包含一串列介面模組，該串列介面模組可包含一串列介面核心及一重設邏輯區塊。該串列介面核心可經組態以當該VIO信號對應於該第一邏輯位準時提供一串列介面，且該重設邏輯區塊可經組態以當該VIO信號對應於該第二邏輯 位準時將該串列介面核心置於一重設模式中。此外，該功率放大器控制器可經組態以自該啟用位準移位器接收該啟用信號，自該第一模式位準移位器接收該第一模式信號及自該第二模式位準移位器接收該第二模式信號。另外，該功率放大器控制器可藉由至少部分地基於該第一模式信號及該第二模式信號而將一控制信號提供至該功率放大器來控制該功率放大器。此控制信號可規定該功率放大器之一操作模式。
在某些實施例中，一種無線裝置可包含一功率放大器模組。該功率放大器模組可包含先前所闡述之實施例中之一或多者。此外，該無線裝置可包含：一電源供應器，其經組態以給該功率放大器模組供電；及一收發器，其經組態以將一控制信號提供至該功率放大器模組之一模式選擇器。
在某些實施例中，一數位控制介面包含經組態以接收一電壓輸入/輸出(VIO)信號之一VIO接針。此外，該數位控制介面可包含一通常用途輸入/輸出(GPIO)介面模組及一串列介面模組。該GPIO介面模組可包含一啟用位準移位器、一第一模式位準移位器、一第二模式位準移位器及一組合邏輯區塊。該組合邏輯區塊可經組態以將一啟用信號提供至該啟用位準移位器以供輸出至一功率放大器控制器。該組合邏輯區塊可進一步經組態以將一第一模式信號提供至該第一模式位準移位器以供輸出至該功率放大器控制器且將一第二模式信號提供至該第二模式位準移位器以 供輸出至該功率放大器控制器。該串列介面模組可包含一串列介面核心及一重設邏輯區塊。該串列介面核心可經組態以當該VIO信號對應於一第一邏輯位準時提供一串列介面。此外，該重設邏輯區塊可經組態以當該VIO信號對應於一第二邏輯位準時將該串列介面核心置於一重設模式中。此外，該GPIO介面模組可經組態以當該VIO信號對應於該第二邏輯位準時提供一GPIO介面。
在某些實施方案中，該數位控制介面亦可包含一時脈/模式接針，該時脈/模式接針經組態以接收對應於該第一邏輯位準及該第二邏輯位準中之一者之一第一信號。此外，該數位控制介面可包含一資料/模式接針，該資料/模式接針經組態以接收對應於該第一邏輯位準及該第二邏輯位準中之一者之一第二信號。在某些情形中，當該第一信號及該第二信號中之一或多者對應於該第一邏輯位準且該VIO信號對應於該第二邏輯位準時，該啟用信號可對應於一啟用邏輯值。另外，當該VIO信號對應於該第二邏輯位準時，該第一模式信號可對應於該第一信號，且該第二模式信號可對應於該第二信號。在某些實施例中，該功率放大器控制器經組態以至少部分地基於該第一模式信號及該第二模式信號而控制一功率放大器。
術語
除非上下文另外明確要求，否則在說明及申請專利範圍通篇中，措詞「包括(comprise)」、「包括(comprising)」及諸如此類應解釋為在與一排他性或窮盡性意義相反之一 包含性意義上；亦即，在「包含但不限於」之意義上。術語「耦合」用於指代兩個元件之間的連接，該術語指代可直接連接或藉助於一或多個中間元件連接之兩個或兩個以上元件。另外，當在本申請案中使用時，措詞「本文中」、「上文」、「下文」及類似含義之措詞將在整體上指代本申請案而非指代本申請案之任何特定部分。在上下文准許之情形下，使用單數或複數之上文實施方式中之措詞亦可分別包含複數或單數。參考含兩個或兩個以上項目之一清單之措詞「或」，彼措詞涵蓋該措詞之以下解釋中之全部：該清單中之項目中之任一者、該清單中之項目之全部及該清單中之項目之任一組合。
上文對本發明實施例之詳細說明並非意欲係窮盡性或將本發明限制於上文所揭示之精確形式。雖然上文出於圖解說明之目的闡述本發明之特定實施例及實例，但如熟習相關技術者將認識到，可在本發明之範疇內做出各種等效修改。舉例而言，雖然以一既定次序來呈現程序或方塊，但替代性實施例亦可以一不同次序來執行具有步驟之例程或採用具有方塊之系統，且可刪除、移動、添加、細分、組合及/或修改某些程序或方塊。此等程序或方塊中之每一者可以各種不同方式來實施。此外，雖然有時將程序或方塊展示為串列執行，但可替代地並行執行或者可在不同時間執行此等程序或方塊。
本文中提供之本發明之教示可應用於其他系統，未必上文所闡述之系統。可組合上文所闡述之各種實施例之元件 及動作以提供其他實施例。
除非另外具體陳述或另外在上下文內如所使用而理解，否則本文中所使用之條件語言(諸如，除其他之外「可(can)」、「可(might)」、「可(may)」、「例如(e.g.)」及諸如此類)通常意欲傳達某些實施例包含而其他實施例不包含某些特徵、元件及/或狀態。因此，此條件語言通常不意欲暗指一或多項實施例以任何方式需要特徵、元件及/或狀態或一或多項實施例有必要包含在具有或不具有作者輸入或提示之情形下決定在任一特定實施例中是否包含或執行此等特徵、元件及/或狀態之邏輯。
雖然已闡述了本發明之某些實施例，但此等實施例僅以實例方式呈現，且並非意欲限制本發明之範疇。實際上，本文中所闡述之新穎方法及系統可以各種其他形式體現；此外，可在不背離本發明之精神之情形下對本文中所闡述之方法及系統之形式做出各種省略、替代及改變。隨附申請專利範圍及其等效物意欲涵蓋如將歸屬於本發明之範疇及精神內之此等形式或修改。
100‧‧‧無線裝置/數位控制介面
102‧‧‧功率放大器模組
104‧‧‧功率放大器
106‧‧‧功率放大器控制器/功率放大器控制
108‧‧‧數位控制介面
110‧‧‧MIPI®射頻前端串列介面/射頻前端串列介面
112‧‧‧通常用途輸入/輸出介面
114‧‧‧收發器
116‧‧‧基帶晶片
118‧‧‧數位信號處理器
120‧‧‧天線
122‧‧‧電源供應器
124‧‧‧電力分配匯流排
126‧‧‧數位轉類比轉換器
128‧‧‧顯示處理器
130‧‧‧中央處理器
132‧‧‧使用者介面處理器
134‧‧‧類比轉數位轉換器
136‧‧‧記憶體
200‧‧‧數位控制介面
202‧‧‧射頻前端核心
204‧‧‧電壓輸入/輸出接針
206‧‧‧時脈/模式接針
208‧‧‧資料/啟用接針
210‧‧‧通電重設
212‧‧‧組合邏輯區塊
214‧‧‧位準移位器/射頻前端暫存器位準移位/射頻前端位準移位器
216‧‧‧位準移位器/啟用位準移位器
218‧‧‧位準移位器/模式位準移位器
220‧‧‧預設接針
222‧‧‧搭接預設
224‧‧‧Vcc接針
232‧‧‧緩衝器
234‧‧‧緩衝器
300‧‧‧位準移位器
302‧‧‧輸入
304‧‧‧鎖存器
306‧‧‧N通道場效應電晶體
308‧‧‧P通道場效應電晶體/交叉耦合P通道場效應電晶體
310‧‧‧輸出
312‧‧‧預設低輸入/預設輸入
314‧‧‧預設高輸入/預設輸入
500‧‧‧無線裝置
502‧‧‧功率放大器模組
504‧‧‧功率放大器
506‧‧‧功率放大器控制器
508‧‧‧數位控制介面/功率放大器模組/數位控制器介面
510‧‧‧串列介面
512‧‧‧通常用途輸入/輸出介面
514‧‧‧收發器
516‧‧‧基帶/基帶晶片
518‧‧‧數位信號處理器
520‧‧‧天線
522‧‧‧電源供應器
524‧‧‧電力分配匯流排
526‧‧‧數位轉類比轉換器
528‧‧‧顯示處理器
530‧‧‧中央處理器
532‧‧‧使用者介面處理器
534‧‧‧類比轉數位轉換器
536‧‧‧記憶體
540‧‧‧模式選擇器
602‧‧‧串列介面核心/串列介面
604‧‧‧電壓輸入/輸出接針
606‧‧‧時脈/模式接針/接針
608‧‧‧資料/啟用接針/接針
610‧‧‧通電重設
612‧‧‧組合邏輯區塊
614‧‧‧位準移位器/串列介面位準移位器
616‧‧‧位準移位器/啟用位準移位器
618‧‧‧位準移位器/模式位準移位器
620‧‧‧預設接針
622‧‧‧搭接預設
624‧‧‧Vcc接針
632‧‧‧緩衝器
634‧‧‧緩衝器
702‧‧‧串列啟用輸入
704‧‧‧串列模式輸入
706‧‧‧時脈/模式輸入/輸入
708‧‧‧資料/啟用輸入/輸入
710‧‧‧重設輸入
720‧‧‧多工器
722‧‧‧多工器
724‧‧‧「及」閘
726‧‧‧「及」閘
800‧‧‧數位控制介面
802‧‧‧時脈/模式0接針/接針/模式接針/時脈/模式接針
804‧‧‧資料/模式1接針/接針/模式接針/資料/模式接針
806‧‧‧通常用途輸入/輸出介面
808‧‧‧資料/啟用接針/組合邏輯區塊/組合邏輯
810‧‧‧模式0位準移位器/模式位準移位器/第一模式位準移位器
812‧‧‧模式1位準移位器/模式位準移位器/第二模式位準移位器
902‧‧‧時脈/模式0輸入
904‧‧‧資料/模式1輸入
906‧‧‧串列啟用輸入
908‧‧‧串列模式0輸入
910‧‧‧串列模式1輸入
912‧‧‧重設輸入
920‧‧‧多工器
922‧‧‧多工器
924‧‧‧多工器
926‧‧‧「及」閘
928‧‧‧「及」閘
930‧‧‧「或」閘
圖1圖解說明根據本發明之態樣之一無線裝置之一實施例。
圖2圖解說明根據本發明之態樣之一數位控制介面之一實施例。
圖3圖解說明根據本發明之態樣之一位準移位器之一實施例。
圖4表示用於根據本發明之態樣之一數位控制介面之操作之一程序之一流程。
圖5圖解說明根據本發明之態樣之一無線裝置之一實施例。
圖6圖解說明根據本發明之態樣之一數位控制介面之一實施例。
圖7圖解說明根據本發明之態樣之一組合邏輯區塊之一實施例。
圖8圖解說明根據本發明之態樣之一數位控制介面之一實施例。
圖9圖解說明根據本發明之態樣之一組合邏輯區塊之一實施例。
510‧‧‧串列介面
602‧‧‧串列介面核心/串列介面
604‧‧‧電壓輸入/輸出接針
610‧‧‧通電重設
614‧‧‧位準移位器/串列介面位準移位器
616‧‧‧位準移位器/啟用位準移位器
620‧‧‧預設接針
622‧‧‧搭接預設
624‧‧‧Vcc接針
632‧‧‧緩衝器
634‧‧‧緩衝器
800‧‧‧數位控制介面
802‧‧‧時脈/模式0接針/接針/模式接針/時脈/模式接針
804‧‧‧資料/模式1接針/接針/模式接針/資料/模式接針
806‧‧‧通常用途輸入/輸出介面
808‧‧‧資料/啟用接針/組合邏輯區塊/組合邏輯
810‧‧‧模式0位準移位器/模式位準移位器/第一模式位準移位器
812‧‧‧模式1位準移位器/模式位準移位器/第二模式位準移位器

Claims (28)

  1. 一種數位控制介面，其包括：一電壓輸入/輸出(VIO)接針，其經組態以接收一VIO信號；一通常用途輸入/輸出(GPIO)介面模組，該GPIO介面模組包含一啟用位準移位器、一第一模式位準移位器、一第二模式位準移位器及一組合邏輯區塊，該組合邏輯區塊經組態以將一啟用信號提供至該啟用位準移位器以供輸出至一功率放大器控制器，該組合邏輯區塊進一步經組態以將一第一模式信號提供至該第一模式位準移位器以供輸出至該功率放大器控制器且將一第二模式信號提供至該第二模式位準移位器以供輸出至該功率放大器控制器；及一串列介面模組，該串列介面模組包含一串列介面核心及一重設邏輯區塊，該串列介面核心經組態以當該VIO信號對應於一第一邏輯位準時提供一串列介面，該重設邏輯區塊經組態以當該VIO信號對應於一第二邏輯位準時將該串列介面核心置於一重設模式中，且該GPIO介面模組經組態以當該VIO信號對應於該第二邏輯位準時提供一GPIO介面。
  2. 如請求項1之數位控制介面，其進一步包括：一時脈/模式接針，其經組態以接收對應於該第一邏輯位準及該第二邏輯位準中之一者之一第一信號；及一資料/模式接針，其經組態以接收對應於該第一邏輯 位準及該第二邏輯位準中之一者之一第二信號。
  3. 如請求項2之數位控制介面，其中當該第一信號及該第二信號中之一或多者對應於該第一邏輯位準且該VIO信號對應於該第二邏輯位準時，該啟用信號對應於一啟用邏輯值。
  4. 如請求項2之數位控制介面，其中當該VIO信號對應於該第二邏輯位準時，該第一模式信號對應於該第一信號且該第二模式信號對應於該第二信號。
  5. 如請求項1之數位控制介面，其中該功率放大器控制器經組態以至少部分地基於該第一模式信號及該第二模式信號而控制一功率放大器。
  6. 一種數位控制介面，其包括：一電壓輸入/輸出(VIO)接針，其經組態以接收一VIO信號，該VIO信號對應於一第一邏輯位準及一第二邏輯位準中之一者；一時脈/模式接針，其經組態以接收對應於該第一邏輯位準及該第二邏輯位準中之一者之一第一信號；一資料/模式接針，其經組態以接收對應於該第一邏輯位準及該第二邏輯位準中之一者之一第二信號；一通常用途輸入/輸出(GPIO)介面模組，該GPIO介面模組包含一啟用位準移位器、一第一模式位準移位器、一第二模式位準移位器及一組合邏輯區塊，該組合邏輯區塊經組態以將一啟用信號提供至該啟用位準移位器以供輸出至一功率放大器控制器，該組合邏輯區塊進一步 經組態以將一第一模式信號提供至該第一模式位準移位器以供輸出至該功率放大器控制器且將一第二模式信號提供至該第二模式位準移位器以供輸出至該功率放大器控制器，當該第一信號及該第二信號中之一或多者對應於該第一邏輯位準且該VIO信號對應於該第二邏輯位準時該啟用信號對應於一啟用邏輯值，當該VIO信號對應於該第二邏輯位準時該第一模式信號對應於該第一信號且該第二模式信號對應於該第二信號，且該功率放大器控制器經組態以至少部分地基於該第一模式信號及該第二模式信號而控制一功率放大器；及一串列介面模組，該串列介面模組包含一串列介面核心及一重設邏輯區塊，該串列介面核心經組態以當該VIO信號對應於該第一邏輯位準時提供一串列介面，該重設邏輯區塊經組態以當該VIO信號對應於該第二邏輯位準時將該串列介面核心置於一重設模式中。
  7. 如請求項6之數位控制介面，其中當該第一信號及該第二信號各自對應於該第二邏輯位準且該VIO信號對應於該第二邏輯位準時，該啟用信號對應於一未啟用邏輯值。
  8. 如請求項6之數位控制介面，其中當該VIO信號對應於該第一邏輯值時該啟用信號對應於自該串列介面核心接收之一串列啟用值。
  9. 如請求項6之數位控制介面，其中當該VIO信號對應於該第一邏輯值時，該第一模式信號對應於自該串列介面核 心接收之一第一串列模式信號，且當該VIO信號對應於該第一邏輯值時，該第二模式信號對應於自該串列介面核心接收之一第二串列模式信號。
  10. 如請求項6之數位控制介面，其中該資料/模式接針進一步經組態以當該VIO信號對應於該第一邏輯位準時將一位址信號提供至該串列介面核心，該位址信號與該串列介面核心之一暫存器相關聯，且該時脈/模式接針進一步經組態以當該VIO信號對應於該第一邏輯位準時將一時脈信號提供至該串列介面核心。
  11. 如請求項6之數位控制介面，其進一步包括複數個暫存器位準移位器，該複數個暫存器位準移位器中之每一暫存器位準移位器經組態以自該串列介面核心接收一暫存器信號且將該暫存器信號輸出至該功率放大器控制器，藉此啟用該功率放大器控制器以基於該暫存器信號而組態該功率放大器，該暫存器信號與儲存於與該串列介面核心相關聯之複數個暫存器中之一者中之一值相關聯。
  12. 如請求項6之數位控制介面，其中該串列介面模組進一步包含一第一緩衝器及一第二緩衝器，當一緩衝器控制信號經設定為一第一值時該第一緩衝器經組態以使得能夠自該串列介面核心讀取資料且該第二緩衝器經組態以防止將資料寫入至該串列介面核心，且當該緩衝器控制信號經設定為一第二值時該第一緩衝器經組態以防止自該串列介面核心讀取資料且該第二緩衝器經組態以使得能夠將資料寫入至該串列介面核心。
  13. 如請求項12之數位控制介面，其中該緩衝器控制信號由該串列介面核心產生。
  14. 一種用於在包括一GPIO介面模組及包含一串列介面核心之一串列介面模組之一數位控制介面中提供多個控制介面之方法，該方法包括：在該數位控制介面之一VIO輸入處接收一VIO信號；判定該VIO信號是否對應於一邏輯高值；回應於判定該VIO信號對應於該邏輯高值，藉由以下操作來組態該數位控制介面以充當一串列介面：將一時脈信號自一時脈輸入提供至該串列介面核心；將一資料信號自一資料輸入提供至該串列介面核心；以及在一組合邏輯區塊處選擇一第一啟用信號以輸出至一啟用位準移位器、選擇一第一模式信號以輸出至一第一模式位準移位器及選擇一第二模式信號以輸出至一第二模式位準移位器，該第一啟用信號、該第一模式信號及該第二模式信號接收自一串列介面核心；及回應於判定該VIO信號對應於一邏輯低值，藉由以下操作來組態該數位控制介面以充當一通常用途輸入/輸出(GPIO)介面：將一第一輸入信號及一第二輸入信號提供至該組合邏輯區塊；以及在該組合邏輯區塊處選擇一第二啟用信號以輸出至該啟用位準移位器、選擇一第三模式信號以輸出至該第一模式位準移位器及選擇一第四模式信號以輸出至該第二模式位準移位器，該第二啟用信號係基於該第一輸入信號及該第二輸入信號之一邏輯運 算，該第三模式信號係至少部分地基於該第一輸入信號，且該第四模式信號至少部分地基於該第二輸入信號。
  15. 如請求項14之方法，其進一步包括：回應於判定該VIO信號對應於該邏輯高值而將該串列介面核心自一重設狀態重新組態為一作用狀態。
  16. 如請求項15之方法，其中將該串列介面核心自該重設狀態重新組態為該作用狀態包含：將該串列介面核心之一組內部暫存器組態為一預設值。
  17. 如請求項14之方法，其進一步包括：將該啟用位準移位器之一輸出、該第一模式位準移位器之一輸出及該第二模式位準移位器之一輸出提供至一功率放大器控制器，藉此啟用該功率放大器控制器以當該啟用位準移位器之該輸出對應於一啟用值時基於該第一模式位準移位器之該輸出及該第二模式位準移位器之該輸出而組態一功率放大器。
  18. 如請求項14之方法，其進一步包括：回應於判定該VIO信號對應於該邏輯低值而將該串列介面核心置於一重設模式中。
  19. 如請求項18之方法，其中將該串列介面核心置於該重設模式中包含：將一組預設值載入至該串列介面核心之一組暫存器中。
  20. 一種功率放大器模組，其包括：一數位控制介面； 一功率放大器；一功率放大器控制器；一模式選擇器，其經組態以將一VIO信號提供至該數位控制介面，該VIO信號經組態以設定一數位控制介面之模式，該VIO信號對應於一第一邏輯位準及一第二邏輯位準中之一者；該數位控制介面包含：一電壓輸入/輸出(VIO)接針，其經組態以接收該VIO信號；一時脈/模式接針，其經組態以接收對應於該第一邏輯位準及該第二邏輯位準中之一者之一第一信號；一資料/模式接針，其經組態以接收對應於該第一邏輯位準及該第二邏輯位準中之一者之一第二信號；一通常用途輸入/輸出(GPIO)介面模組，該GPIO介面模組包含一啟用位準移位器、一第一模式位準移位器、一第二模式位準移位器及一組合邏輯區塊，該組合邏輯區塊經組態以將一啟用信號提供至該啟用位準移位器以供輸出至該功率放大器控制器，該組合邏輯區塊進一步經組態以將一第一模式信號提供至該第一模式位準移位器以供輸出至該功率放大器控制器且將一第二模式信號提供至該第二模式位準移位器以供輸出至該功率放大器控制器，當該第一信號及該第二信號中之一或多者對應於一第一邏輯位準且該VIO信號對應於該第二邏輯位準時該啟用信號對應於一啟用邏輯值，當該VIO信號對應於該第二邏輯位準時該第一模式信號對應於該第一信號且該第二模式信號對應於該第二信號；及一串 列介面模組，該串列介面模組包含一串列介面核心及一重設邏輯區塊，該串列介面核心經組態以當該VIO信號對應於該第一邏輯位準時提供一串列介面，該重設邏輯區塊經組態以當該VIO信號對應於該第二邏輯位準時將該串列介面核心置於一重設模式中；且該功率放大器控制器經組態以自該啟用位準移位器接收該啟用信號、自該第一模式位準移位器接收該第一模式信號及自該第二模式位準移位器接收該第二模式信號，且藉由至少部分地基於該第一模式信號及該第二模式信號而將一控制信號提供至該功率放大器來控制該功率放大器，該控制信號規定該功率放大器之一操作模式。
  21. 如請求項20之功率放大器模組，其中當該第一信號及該第二信號各自對應於該第二邏輯位準且該VIO信號對應於該第二邏輯位準時，該啟用信號對應於一未啟用邏輯值。
  22. 如請求項20之功率放大器模組，其中當該VIO信號對應於該第一邏輯值時該啟用信號對應於自該串列介面核心接收之一串列啟用值。
  23. 如請求項20之功率放大器模組，其中當該VIO信號對應於該第一邏輯值時，該第一模式信號對應於自該串列介面核心接收之一第一串列模式信號，且當該VIO信號對應於該第一邏輯值時，該第二模式信號對應於自該串列介面核心接收之一第二串列模式信號。
  24. 如請求項20之功率放大器模組，其中該資料/模式接針進一步經組態以當該VIO信號對應於該第一邏輯位準時將一位址信號提供至該串列介面核心，該位址信號與該串列介面核心之一暫存器相關聯，且該時脈/模式接針進一步經組態以當該VIO信號對應於該第一邏輯位準時將一時脈信號提供至該串列介面核心。
  25. 如請求項20之功率放大器模組，其中該數位控制介面進一步包含複數個暫存器位準移位器，該複數個暫存器位準移位器中之每一暫存器位準移位器經組態以自該串列介面核心接收一暫存器信號且將該暫存器信號輸出至該功率放大器控制器，藉此啟用該功率放大器控制器以基於該暫存器信號而組態該功率放大器，該暫存器信號與儲存於與該串列介面核心相關聯之複數個暫存器中之一者中之一值相關聯。
  26. 如請求項20之功率放大器模組，其中該串列介面模組進一步包含一第一緩衝器及一第二緩衝器，當一緩衝器控制信號經設定為一第一值時該第一緩衝器經組態以使得能夠自該串列介面核心讀取資料且該第二緩衝器經組態以防止將資料寫入至該串列介面核心，且當該緩衝器控制信號經設定為一第二值時該第一緩衝器經組態以防止自該串列介面核心讀取資料且該第二緩衝器經組態以使得能夠將資料寫入至該串列介面核心。
  27. 如請求項26之功率放大器模組，其中該緩衝器控制信號由該串列介面核心產生。
  28. 一種無線裝置，其包括如請求項20之一功率放大器模組、經組態以給該功率放大器模組供電之一電源供應器及經組態以將一控制信號提供至該功率放大器模組之一模式選擇器之一收發器。
TW101139338A 2011-10-24 2012-10-24 Dual mode power amplifier control interface with a three-mode general purpose input/output interface TWI561018B (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201161550856P 2011-10-24 2011-10-24
US201261589753P 2012-01-23 2012-01-23

Publications (2)

Publication Number Publication Date
TW201325107A true TW201325107A (zh) 2013-06-16
TWI561018B TWI561018B (en) 2016-12-01

Family

ID=48135953

Family Applications (3)

Application Number Title Priority Date Filing Date
TW101139330A TWI545889B (zh) 2011-10-24 2012-10-24 具有一二模式通常用途輸入／輸出介面之雙模式功率放大器控制介面
TW101139338A TWI561018B (en) 2011-10-24 2012-10-24 Dual mode power amplifier control interface with a three-mode general purpose input/output interface
TW105127719A TWI587650B (zh) 2011-10-24 2012-10-24 具有一三模式通常用途輸入／輸出介面之雙模式功率放大器控制介面組件及其操作方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW101139330A TWI545889B (zh) 2011-10-24 2012-10-24 具有一二模式通常用途輸入／輸出介面之雙模式功率放大器控制介面

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW105127719A TWI587650B (zh) 2011-10-24 2012-10-24 具有一三模式通常用途輸入／輸出介面之雙模式功率放大器控制介面組件及其操作方法

Country Status (5)

Country Link
US (5) US8791719B2 (zh)
KR (1) KR101859252B1 (zh)
CN (1) CN104012000B (zh)
TW (3) TWI545889B (zh)
WO (1) WO2013062975A1 (zh)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101859252B1 (ko) 2011-10-24 2018-05-18 스카이워크스 솔루션즈, 인코포레이티드 듀얼 모드 전력 증폭기 제어 인터페이스
CN104410373B (zh) 2012-06-14 2016-03-09 西凯渥资讯处理科技公司 包含相关系统、装置及方法的功率放大器模块
JP6219631B2 (ja) * 2013-07-29 2017-10-25 学校法人明星学苑 論理演算装置
TWI517593B (zh) * 2014-04-10 2016-01-11 敦泰電子股份有限公司 解碼轉壓裝置及應用該解碼轉壓裝置於數位類比轉換器
US9712125B2 (en) * 2015-02-15 2017-07-18 Skyworks Solutions, Inc. Power amplification system with shared common base biasing
US20170003733A1 (en) * 2015-04-30 2017-01-05 Skyworks Solutions, Inc. Power amplifier with general purpose input output module
KR102407080B1 (ko) * 2015-06-12 2022-06-10 삼성전자주식회사 송신을 제어하기 위한 장치 및 방법
US10044376B2 (en) 2015-06-12 2018-08-07 Samsung Electronics Co., Ltd Apparatus and method for controlling transmission
US10248612B2 (en) * 2015-09-30 2019-04-02 Skyworks Solutions, Inc. Internal serial interface
CN105227785B (zh) * 2015-10-10 2019-06-04 Tcl移动通信科技（宁波）有限公司 一种移动终端的功率放大器省电方法及移动终端
US10283065B2 (en) * 2015-11-25 2019-05-07 Lg Display Co., Ltd. Display device and driving method thereof
US10880116B2 (en) * 2016-07-28 2020-12-29 Skyworks Solutions, Inc. Multi mode interface and detection circuit
US20180074985A1 (en) * 2016-09-09 2018-03-15 Qualcomm Incorporated Radio frequency front end (rffe) command code extension with uniform sequence start condition (ssc)
JP7075715B2 (ja) 2016-10-28 2022-05-26 ラピスセミコンダクタ株式会社 半導体装置及びパワーオンリセット信号の生成方法
CN107729279A (zh) * 2017-10-16 2018-02-23 安德信微波设备有限公司 一种串口直接控制固态放大器的装置与方法
US10886882B2 (en) * 2019-02-01 2021-01-05 M31 Technology Corporation Load circuit of amplifier and driver circuit for supporting multiple interface standards
US11082021B2 (en) 2019-03-06 2021-08-03 Skyworks Solutions, Inc. Advanced gain shaping for envelope tracking power amplifiers
WO2021061851A1 (en) 2019-09-27 2021-04-01 Skyworks Solutions, Inc. Power amplifier bias modulation for low bandwidth envelope tracking
US11461259B2 (en) 2019-10-22 2022-10-04 Skyworks Solutions, Inc. Systems and methods for load detection on serial communication data lines
US11482975B2 (en) 2020-06-05 2022-10-25 Skyworks Solutions, Inc. Power amplifiers with adaptive bias for envelope tracking applications
US11855595B2 (en) 2020-06-05 2023-12-26 Skyworks Solutions, Inc. Composite cascode power amplifiers for envelope tracking applications
CA3136322A1 (en) * 2020-12-02 2022-06-02 The Boeing Company Debug trace streams for core synchronization

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6108726A (en) * 1996-09-13 2000-08-22 Advanced Micro Devices. Inc. Reducing the pin count within a switching element through the use of a multiplexer
US6601124B1 (en) * 2000-02-14 2003-07-29 International Business Machines Corporation Universal interface for selectively coupling to a computer port type and method therefor
US7379475B2 (en) * 2002-01-25 2008-05-27 Nvidia Corporation Communications processor
CN1251105C (zh) * 2001-01-31 2006-04-12 株式会社日立制作所 数据处理系统和数据处理器
US6819011B2 (en) * 2002-11-14 2004-11-16 Fyre Storm, Inc. Switching power converter controller with watchdog timer
US20070220499A1 (en) * 2003-07-23 2007-09-20 Silicon Laboratories Inc. USB tool stick with multiple processors
US7170394B2 (en) * 2003-07-31 2007-01-30 Agilent Technologies, Inc. Remote current sensing and communication over single pair of power feed wires
US7502601B2 (en) * 2003-12-22 2009-03-10 Black Sand Technologies, Inc. Power amplifier with digital power control and associated methods
US7284170B2 (en) * 2004-01-05 2007-10-16 Texas Instruments Incorporated JTAG circuit transferring data between devices on TMS terminals
US7900065B2 (en) 2004-06-04 2011-03-01 Broadcom Corporation Method and system for monitoring module power status in a communication device
US7640379B2 (en) 2005-02-12 2009-12-29 Broadcom Corporation System method for I/O pads in mobile multimedia processor (MMP) that has bypass mode wherein data is passed through without being processed by MMP
US7546402B2 (en) * 2005-03-24 2009-06-09 Sunplus Technology Co., Ltd. Optical storage system comprising interface for transferring data
KR101205324B1 (ko) * 2005-11-25 2012-11-28 삼성전자주식회사 직렬 인터페이스 방식을 갖는 시스템의 전력을 제어하는방법
KR101260066B1 (ko) * 2006-02-17 2013-04-30 삼성전자주식회사 직렬 및 병렬 인터페이스들을 포함하는 컴퓨터 시스템
US20080307240A1 (en) * 2007-06-08 2008-12-11 Texas Instruments Incorporated Power management electronic circuits, systems, and methods and processes of manufacture
US8049531B2 (en) 2007-09-14 2011-11-01 Agate Logic, Inc. General purpose input/output system and method
US8359071B2 (en) * 2007-10-31 2013-01-22 Hewlett-Packard Development Company, L.P. Power management techniques for a universal serial bus
US20090138638A1 (en) * 2007-11-27 2009-05-28 Microsoft Corporation Serial Peripheral Interface for a Transceiver Integrated Circuit
US7974306B2 (en) 2008-09-06 2011-07-05 Universal Scientific Industrial (Shanghai) Co., Ltd. Signal transferring device
US8026745B2 (en) 2009-03-16 2011-09-27 Apple Inc. Input/output driver with controlled transistor voltages
US8521101B1 (en) * 2009-09-17 2013-08-27 Rf Micro Devices, Inc. Extracting clock information from a serial communications bus for use in RF communications circuitry
US9092393B2 (en) * 2011-03-11 2015-07-28 Skyworks Solutions, Inc. Dual mode serial/parallel interface and use thereof in improved wireless devices and switching components
US8938566B2 (en) * 2011-03-17 2015-01-20 American Megatrends, Inc. Data storage system for managing serial interface configuration based on detected activity
KR101859252B1 (ko) 2011-10-24 2018-05-18 스카이워크스 솔루션즈, 인코포레이티드 듀얼 모드 전력 증폭기 제어 인터페이스
CN104410373B (zh) * 2012-06-14 2016-03-09 西凯渥资讯处理科技公司 包含相关系统、装置及方法的功率放大器模块

Also Published As

Publication number Publication date
TWI545889B (zh) 2016-08-11
TW201644209A (zh) 2016-12-16
CN104012000A (zh) 2014-08-27
US9214979B2 (en) 2015-12-15
US20160134251A1 (en) 2016-05-12
US8791719B2 (en) 2014-07-29
US20140349589A1 (en) 2014-11-27
TWI587650B (zh) 2017-06-11
TW201322619A (zh) 2013-06-01
WO2013062975A1 (en) 2013-05-02
US9543919B2 (en) 2017-01-10
US8719459B2 (en) 2014-05-06
CN104012000B (zh) 2017-03-08
US20130135025A1 (en) 2013-05-30
US10033385B2 (en) 2018-07-24
KR20140082846A (ko) 2014-07-02
KR101859252B1 (ko) 2018-05-18
US20170207786A1 (en) 2017-07-20
TWI561018B (en) 2016-12-01
US20130100993A1 (en) 2013-04-25

Similar Documents

Publication Publication Date Title
TWI545889B (zh) 具有一二模式通常用途輸入／輸出介面之雙模式功率放大器控制介面
US20190089354A1 (en) Low Power Clock Gating Circuit
US8994402B2 (en) Level shifter circuit optimized for metastability resolution and integrated level shifter and metastability resolution circuit
CN107850919B (zh) 使用延迟电路的时钟门控
EP3304736B1 (en) Voltage level shifters employing preconditioning circuits, and related systems and methods
EP2951943B1 (en) Rotational synchronizer circuit for metastablity resolution
US20190089337A1 (en) Flop Circuit with Integrated Clock Gating Circuit
KR20150128801A (ko) 낮은 누설 보유 레지스터 트레이
US10705558B2 (en) Apparatuses and methods for avoiding glitches when switching clock sources
US8294491B2 (en) High speed flip-flop circuit and configuration method thereof
US20180287835A1 (en) Radio frequency front-end slew and jitter consistency for voltages below 1.8 volts
US20140002161A1 (en) Circuit arrangement, a retention flip-flop, and methods for operating a circuit arrangement and a retention flip-flop
JP2006287163A (ja) 半導体集積回路
US9490821B2 (en) Glitch less delay circuit for real-time delay adjustments
US10305500B1 (en) Amplification circuit, and frequency dividing circuit, semiconductor apparatus and semiconductor system including the amplification circuit and or frequency dividing circuit
US9354658B2 (en) Method for asynchronous gating of signals between clock domains
US8248129B2 (en) Signal delay circuit, clock transfer control circuit and semiconductor device having the same
US7397726B1 (en) Flexible RAM clock enable
US20110316616A1 (en) Semiconductor integrated circuit for controlling power supply
KR20110060753A (ko) 메모리장치의 제어회로
JP2013085101A (ja) ラッチ回路
JP2008085518A (ja) 半導体集積回路