TW201316578A - 包括磁性隨機存取記憶體單元及斜磁場線之記憶體陣列 - Google Patents

包括磁性隨機存取記憶體單元及斜磁場線之記憶體陣列 Download PDF

Info

Publication number
TW201316578A
TW201316578A TW101129259A TW101129259A TW201316578A TW 201316578 A TW201316578 A TW 201316578A TW 101129259 A TW101129259 A TW 101129259A TW 101129259 A TW101129259 A TW 101129259A TW 201316578 A TW201316578 A TW 201316578A
Authority
TW
Taiwan
Prior art keywords
magnetic field
mram
field lines
cells
mram cells
Prior art date
Application number
TW101129259A
Other languages
English (en)
Other versions
TWI542053B (zh
Inventor
Bertrand F Cambou
Douglas J Lee
Anthony John Tether
Barry Hoberman
Original Assignee
Crocus Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Crocus Technology Inc filed Critical Crocus Technology Inc
Publication of TW201316578A publication Critical patent/TW201316578A/zh
Application granted granted Critical
Publication of TWI542053B publication Critical patent/TWI542053B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5607—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using magnetic storage elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G11C5/063—Voltage and signal distribution in integrated semi-conductor memory access lines, e.g. word-line, bit-line, cross-over resistance, propagation delay
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

本發明揭示一種記憶體裝置，該記憶體裝置包含沿一第一方向定位之第一複數個磁性隨機存取記憶體(MRAM)單元及電連接至該第一複數個MRAM單元之一第一位元線，該位元線經定向在該第一方向中。該裝置包含經定向在不同於該第一方向之一第二方向中之第一複數個磁場線，間隔該第一複數個磁場線使得該第一複數個MRAM單元之僅一對應第一者可藉由該第一複數個磁場線之各者來組態。該裝置包含經定向在不同於該第一方向及該第二方向之一第三方向中之第二複數個磁場線，間隔該第二複數個磁場線使得該第一複數個MRAM單元之僅一對應第二者可藉由該第二複數個磁場線之各者來組態。

Description

包括磁性隨機存取記憶體單元及斜磁場線之記憶體陣列
本發明大致上係關於一記憶體陣列磁場線結構，且更特定言之係關於包含磁性隨機存取記憶體單元及斜磁場線之一記憶體陣列。
本申請案主張於2011年8月12日申請之美國臨時申請案第61/523,252號之權利，該申請案之全部揭示內容以引用之方式併入本文中。
由於發現磁性穿隧接面在環境溫度下具有一強磁阻，MRAM裝置已然成為受關注度日益增加之主題。MRAM裝置提供許多優點，諸如更快之寫入及讀取速度、非揮發性及對游離輻射之不靈敏性。因此，MRAM裝置正逐漸取代基於一電容器之一充電狀態之記憶體裝置，諸如動態隨機存取記憶體裝置及快閃記憶體裝置。
在一習知實施中，一MRAM裝置包含MRAM單元之一陣列，該等MRAM單元之各者包含由一對鐵磁性層形成之一磁性穿隧接面，藉由一薄絕緣層將該對鐵磁性層分開。一鐵磁性層(所謂之參考層)之特徵在於具有一固定方向之一磁化，且另一鐵磁性層(所謂之儲存層)之特徵在於具有在裝置之寫入(諸如藉由施加一磁場)時變化之一方向之一磁化。當參考層及儲存層之各自之磁化反平行時，磁性穿隧接面之一電阻係高的，即具有對應於一高邏輯狀態「1」之一電阻值Rmax。另一方面，當各自之磁化平行時，磁性 穿隧接面之一電阻係低的，即具有對應於一低邏輯狀態「0」之一電阻值Rmin。藉由將一MRAM單元之電阻值與一參考電阻值Rref作比較來讀取該MRAM單元之一邏輯狀態，該參考電阻值Rref源自於一參考單元或一群組之參考單元且表示介於高邏輯狀態「1」與低邏輯狀態「0」之間之一中間電阻值。
在一習知MRAM單元中，通常藉由一鄰近反鐵磁性層交換偏置一參考層，該鄰近反鐵磁性層之特徵在於該反鐵磁性層之一臨限溫度TBR。低於臨限溫度TBR時，藉由反鐵磁性層之交換偏置釘紮參考層之一磁化，藉此將參考層之該磁化保持在一固定方向中。高於臨限溫度TBR時，交換偏置實質上消失，藉此解除釘紮參考層之磁化。因此(且為了避免資料損失)，習知MRAM單元之一操作溫度窗具有藉由臨限溫度TBR界定之一上界。
在實施用以熱輔助切換(「TAS」)之一MRAM單元之情況中，通常亦藉由另一反鐵磁性層交換偏置一儲存層，該另一反鐵磁性層鄰近於該儲存層且其之特徵在於小於臨限溫度TBR之一臨限溫度TBS。低於臨限溫度TBS時，藉由交換偏置釘紮儲存層之一磁化，藉此抑制儲存層之寫入。藉由加熱MRAM單元使其高於臨限溫度TBS(但低於TBR)來實行寫入，藉此解除釘紮儲存層之磁化以允許寫入(諸如藉由施加一磁場)。接著，使用施加之磁場將MRAM單元冷卻至低於臨限溫度TBS，使得儲存層之磁化「凍結」在經寫入之方向中。
雖然一習知TAS型MRAM裝置提供許多優點，但其亦具有某些缺點。特定言之，藉由TBR-TBS界定一寫入操作溫度窗，且因此在上端以臨限溫度TBR為界且在下端以臨限溫度TBS為界。由於用於交換偏置之反鐵磁性材料上之實際約束，寫入操作溫度窗可係相當具限制性，諸如限制於小於200℃或小於150℃之一範圍。此外，在TAS型MRAM單元之一陣列之情況中，歸因於製造之可變性，個別單元之特性可跨該陣列變化。此可變性可導致該陣列之臨限溫度TBS及TBR之一分布(舉例而言，其可達到±30℃)，藉此進一步減小寫入操作溫度窗。另外，此可變性可影響跨該陣列之磁性穿隧接面之一電阻且可導致該陣列之電阻值Rmin及Rmax之一分布，藉此使讀取期間一個別單元之一量測電阻值與一參考電阻值Rref之間之一比較複雜化。因此，製造期間可能需要一嚴格的容許度控制，且此嚴格的容許度控制可解譯為較低之製造產量及較高之製造成本。
一習知TAS型MRAM裝置之限制性操作溫度窗呈現額外之挑戰。舉例而言，在某些應用之情況中(諸如航空、軍事及汽車應用)，MRAM裝置附近之一環境溫度可係相當高的。一高局部溫度亦可起因於MRAM裝置自身中或一鄰近裝置中之電路引發的熱傳遞。為了在寫入操作之間釘紮一儲存層之一磁化，可將臨限溫度TBS設定為高於局部溫度。然而，一較高之臨限溫度TBS具有進一步減小MRAM裝置之操作溫度窗之不良效應，藉此限制其對此高溫應用之使用。
再者，一高環境溫度可導致一寫入期間之一局部溫度超過臨限溫度TBR，藉此解除釘紮一參考層之一磁化且產生資料損失。為了避免此資料損失，可包含一溫度控制器以補償局部溫度變化。然而，包含此溫度控制器可添加一MRAM裝置之複雜性且可解譯為較高之製造成本。此外，且在TAS之情況中，一寫入速度可取決於加熱MRAM裝置之中之一單元之一速度。特定言之，在該單元中施加一較大量之功率可解譯為一較快之加熱速度，且因此一較快之寫入速度。然而，在一習知之TAS型MRAM單元中，將約束寫入速度，此係由於在該單元中施加高功率可導致高於臨限溫度TBR之一溫度超限，藉此造成資料損失。
在此背景下，需要發展描述於本文中之MRAM裝置及有關之方法。
本發明之一態樣係關於一記憶體裝置。在一實施例中，該記憶體裝置包含沿一第一方向定位之第一複數個磁性隨機存取記憶體(MRAM)單元及電連接至該第一複數個MRAM單元之一第一位元線，該位元線經定向在該第一方向中。該記憶體裝置進一步包含經定向在不同於該第一方向之一第二方向中之第一複數個磁場線，間隔該第一複數個磁場線使得該第一複數個MRAM單元之僅一對應第一者可藉由該第一複數個磁場線之各者來組態。該記憶體裝置進一步包含經定向在不同於該第一方向及該第二方向之一第三方向中之第二複數個磁場線，間隔該第二複數個磁場 線使得該第一複數個MRAM單元之僅一對應第二者可藉由該第二複數個磁場線之各者來組態。
本發明之另一態樣係關於一記憶體陣列。在一實施例中，該記憶體陣列包含複數行之磁性隨機存取記憶體(MRAM)單元，該複數行之各者經定向在一第一方向中且電連接至經定向在該第一方向中之一對應位元線。該記憶體陣列進一步包含經定向在不同於該第一方向之一第二方向中之第一複數個磁場線及經定向在不同於該第一方向及該第二方向之一第三方向中之第二複數個磁場線。可藉由該第一複數個磁場線之一對應者及該第二複數個磁場線之一對應者來組態該等MRAM單元之各者，且該等MRAM單元之各者與該第一複數個磁場線之每一剩餘者及該第二複數個磁場線之每一剩餘者磁隔離。
定義
以下定義適用於關於本發明之一些實施例中描述之一些態樣。同樣可在本文中擴大此等定義。
如本文中所使用，除非上下文中另外清楚地指示，否則單數術語「一」及「該」包含複數指代物。因此，除非上下文中另外清楚地指示，(例如)指代一物體可包含多個物體。
如本文中所使用，術語「組」指代一或多個物體之一集合。因此，(例如)一組物體可包括一單個物體或多個物體。一組之物體亦可稱為該組之組成分子。一組之物體可 相同亦或不同。在一些例項中，一組之物體可享有一或多個共同特性。
如本文中所使用，術語「實質上」及「實質的」指代一相當大之程度或範圍。當結合一事件或狀況使用該等術語時，其可指代其中確切發生該事件或狀況之例項以及其中近似地發生該事件或狀況之例項(諸如顧及典型之製造容許度或本文中描述之實施例之可變性)。
如本文中所使用，術語「鄰近」指代相鄰或鄰接。鄰近物體可與另一者隔開或可與另一者實際接觸或直接接觸。在一些例項中，鄰近物體可連同另一者形成為一體。
如本文中所使用，術語「連接」及「經連接」指代一操作性耦合或連結。經連接之物體可直接耦合至另一者或可間接耦合至另一者(諸如經由另一組物體)。
本發明之實施例之詳細描述
記憶體技術可用於儲存呈型樣之形式之資訊。可透過使用多階儲存單元及周邊邏輯系統(經設計以寫入至每一單元多階記憶體陣列及自該每一單元多階記憶體陣列讀取)來增加一記憶體陣列之典型位元密度。多階儲存單元每一單元可儲存三個或三個以上狀態。在磁性隨機存取記憶體(MRAM)之情況中，多階單元(MLC)之組態及系統，且特定言之每一記憶體單元將多個狀態儲存為一向量角度而非作為一雙向力矩，已描述於CROC-002/00US,U.S.Ser.No.13/023,442中，其內容以引用之方式併入本文中。
在非揮發性記憶體(諸如快閃記憶體)中，串聯互連記憶 體(諸如以一NAND組態)因為記憶體單元之菊鏈可取決於串聯連接之快閃記憶體之數目來消除共用之實體元件(諸如每一記憶體單元之一接觸件)，所以可增加一記憶體陣列之實體位元密度。一串聯互連之MRAM結構可利用一類似菊鏈概念來增加一MRAM陣列之位元密度。一串聯互連之MRAM結構已描述於CROC-001/00US,U.S.Ser.No.13/023,441中，其內容以引用之方式併入本文中。一串聯互連之MRAM結構已描述於CROC-011/00US,U.S.Ser.No.61/493,890中，其內容以引用之方式併入本文中。
此外，MRAM元件之自我參考已描述於CROC-002/00US,U.S.Ser.No.13/023,442中，其內容以引用之方式併入本文中。憑藉自我參考，在一讀取操作期間藉由一電流偏置磁場線可消除一昂貴的製造步驟(高度磁場偏置下之高溫退火)且將邏輯功能性添加至MRAM裝置。另外，自我參考可藉由添加合成磁場的靈活性(例如，將磁場自負極變化至正極以使感測信號加倍)為MRAM單元之讀取添加有利性，或大體上消除分布效應(歸因於由製造程序之一統計變化引起之製程變異)。
本發明之實施例係關於相對於MRAM單元之一鏈或一陣列中之MRAM單元以一傾斜之方式定向磁場線，使得可讀取MRAM單元之一鏈或一陣列中之每一個別MRAM單元而不以磁或電之方式影響經存取之該鏈或陣列中之其他MRAM單元。MRAM單元可係自我參考的，且可係各能夠儲存對應於至少三個邏輯狀態之一者之資料之多位元(多 階)單元。亦可串聯互連一鏈中(或該陣列之一列或行中)之MRAM單元。此架構可導致一較小的實體記憶體，該較小的實體記憶體具有針對製造製程變異之較大容許度、較低之製造成本、增加之位元密度(以允許較高密度記憶體陣列)及自下文之描述將顯而易見之其他優點。較高密度之基於MRAM之記憶體可實現先前已藉由多階快閃記憶體提出之應用。有利地，由於較低成本結構、對程序及製造偏差之較好的抗擾性及所描述之個別特徵部之優點，所以將斜磁場線與串聯互連之鏈中之多階、自我參考之MRAM結合可導致實現許多新的應用。
首先將注意力轉向圖1，圖1係根據本發明之一實施例實施之一記憶體裝置之一透視圖。在圖解說明之實施例中，該記憶體裝置係一MRAM裝置100，其包含一組MRAM單元102a、102b、102c及102d。MRAM單元102a、102b、102c及102d之各者包含一磁性穿隧接面及一選擇電晶體，諸如包含於MRAM單元102a中之一磁性穿隧接面104及一選擇電晶體106。參考圖1，將MRAM單元102a、102b、102c及102d佈置在沿一正方形或矩形陣列之實質上正交之方向之若干列及若干行中(不過可預期其他二維及三維陣列)。再者，雖然圖1中圖解說明四個MRAM單元102a、102b、102c及102d，但可預期將更多或更少之MRAM單元包含於該MRAM裝置100中。亦可預期每列之第一數目之MRAM單元與每行之第二數目之MRAM單元相同或不同。
在一實施例中，該陣列之列及行可係實質上均等間隔 的，使得(例如)一第一方向122中之MRAM單元102a及102b之一間距120實質上等於一第二方向132中之MRAM單元102a及102c之一間距130。在另一實施例中，可藉由間距120間隔該陣列之列且藉由間距130間隔該陣列之行，其中間距120不同於間距130。
在圖解說明之實施例中，MRAM單元102a、102b、102c及102d可經實施用於自我參考(SR)操作，其中可基於讀取之一特定單元之中之磁化之一相對對準實行一讀取操作且不需要與一參考單元或一群組之參考單元之一外部電阻值比較。如下文進一步闡釋，MRAM單元102a、102b、102c及102d之自我參考之實施允許省略具有一固定磁化之一參考層且因此允許在不存在(或不考慮)臨限溫度TBR之情況下操作MRAM單元102a、102b、102c及102d。以此方式，可大幅擴大MRAM裝置100之操作溫度窗(諸如)以允許在高環境溫度下之操作且允許一較快之寫入速度。此外，MRAM裝置100可具有針對製造可變性之一較強之不靈敏性，藉此增加製造產量及降低製造成本。
參考圖1，MRAM裝置100包含用以提供寫入及讀取功能性之一組跡線或條導體。在一實施例中，一組磁場線110a及110b以相對於彼此實質上平行之方式延伸橫跨MRAM單元102a、102b、102c及102d之陣列。該組磁場線可經定向實質上在方向132中，其中磁場線110a沿該陣列之一行磁耦合至MRAM單元102a及102c，且其中磁場線110b沿該陣列之另一行磁耦合至MRAM單元102b及102d。如下文參照 圖4所描述，可替代性地將磁場線定向在不同於方向132之一方向中。
在一實施例中，在寫入操作期間，施加電流通過磁場線110a及110b引發磁場，該磁場可變化MRAM單元102a、102b、102c及102d之一組之磁化(即，MRAM單元102a、102b、102c及102d之各者之儲存磁化)。在讀取操作期間，施加電流通過磁場線110a及110b引發磁場，該磁場可變化MRAM單元102a、102b、102c及102d之另一組之磁化(即，MRAM單元102a、102b、102c及102d之各者之感測磁化)。
MRAM裝置100亦包含一組位元線108a及108b。位元線108以相對於彼此實質上平行(且實質上在方向122中)之方式延伸橫跨該陣列。在一實施例中，位元線108a及108b可以相對於磁場線110a及110b實質上正交之一方式延伸橫跨該陣列。特定言之，位元線108a沿該陣列之一列電耦合至MRAM單元102a及102b，且位元線108b沿該陣列之另一列電耦合至MRAM單元102c及102d。在圖解說明之實施例中，實施用於TAS之MRAM單元102a、102b、102c及102d，且在寫入操作期間，施加電流通過位元線108a及108b及通過MRAM單元102a、102b、102c及102d導致加熱，該加熱允許變化MRAM單元102a、102b、102c及102d之儲存磁化。在讀取操作期間，施加電流通過位元線108a及108b及通過MRAM單元102a、102b、102c及102d允許電阻值之測定，該等電阻值指示MRAM單元102a、102b、 102c及102d之感測磁化與儲存磁化之間之一對準程度。
如圖1中所圖解說明，施加電流通過位元線108a及108b亦引發磁場，該磁場可在寫入及讀取操作期間變化MRAM單元102a、102b、102c及102d之磁化。換言之，在一實施例中，位元線108a及108b亦可充當一組磁場線。此等雙重功能之位元線108a及108b之實施節省可貴的晶粒面積且降低製造成本。再者，由於位元線108a及108b相對於MRAM單元102a、102b、102c及102d之間距很小，所以可改良引發之磁場之切換效率，藉此允許低強度之磁場及減小之功率消耗。
仍參考圖1，MRAM裝置100進一步包含一組控制線112a及112b，該組控制線112a及112b透過其等之選擇電晶體電耦合至MRAM單元102a、102b、102c及102d。特定言之，控制線112a沿該陣列之一行電耦合至MRAM單元102a及102c之選擇電晶體，且控制線112b沿該陣列之另一行電耦合至MRAM單元102b及102d之選擇電晶體。在寫入及讀取操作期間，控制線112a及112b使選擇電晶體於一阻擋模式(斷開)與一飽和模式(接通)之間切換。磁場線110a及110b、位元線108a及108b及控制線112a或112b之協調操作允許在寫入及讀取操作期間選擇性地定址一特定子組之MRAM單元102a、102b、102c及102d。舉例而言，當欲寫入或讀取MRAM單元102a時，可啟動磁場線110a及位元線108a，且亦可啟動控制線112a以將選擇電晶體106切換至一飽和模式，藉此引發在MRAM單元102a附近之一磁場且 允許一電流流經MRAM單元102a。以此方式，可個別定址安置在磁場線110a、位元線108a及控制線112a之一交叉點處之MRAM單元102a。
預期磁場線110a及110b、位元線108a及108b及控制線112a或112b之其他實施。特定言之，此等跡線之定向及數目可不同於圖1中所圖解說明的。舉例而言，可將磁場線110a及110b組合成磁耦合至且共用於在不同行中之MRAM單元102a及102c及MRAM單元102b及102d之一共同磁場線。如另一實例，可將磁場線110a及110b安置在位元線108a及108b上方，並非如圖1中圖解說明般安置在位元線108a及108b下方。如一進一步實例且如下文參照圖3所闡釋，除磁場線110a及110b之外，可將一組磁場線包含於位元線108a及108b上方。
接著將注意力轉向圖2，圖2係包含於根據本發明之一實施例之圖1之MRAM裝置100之MRAM單元102a之一放大視圖。MRAM單元102a包含磁性穿隧接面104，該磁性穿隧接面104包含一感測層200、一儲存層202及一間隔層204，該間隔層204安置在感測層200與儲存層202之間。如圖2中圖解說明，位元線108a電耦合至感測層200之側面上之磁性穿隧接面104。在一實施例中，位元線108a實質上與磁場線110a正交，該磁場線110a安置在儲存層202之側面上之磁性穿隧接面104下方且電耦合至該磁性穿隧接面104。MRAM單元102a亦包含選擇電晶體106，該選擇電晶體106透過一搭接片206電耦合至儲存層202之側面上之磁性穿隧 接面104。預期MRAM單元102a之其他實施。舉例而言，可在磁性穿隧接面104中顛倒感測層200及儲存層202之相對定位，其中儲存層202安置在感測層200上方。
感測層200及儲存層202之各者包含一磁性材料且特定言之包含鐵磁類型之一磁性材料，或感測層200及儲存層202之各者由一磁性材料形成且特定言之由鐵磁類型之一磁性材料形成。間隔層204充當一穿隧障壁且包含一絕緣材料(或由該絕緣材料形成)。CROC-002/00US,U.S.Ser.No.13/023,442中提供對感測層200、儲存層202及間隔層204之特性之進一步描述，其內容以引用之方式併入本文中。
參考圖2，磁性穿隧接面104亦包含釘紮層208，該釘紮層208經安置鄰近於儲存層202，且當該釘紮層208之中(或在該釘紮層208附近)之一溫度低於一臨限溫度TBS(諸如一阻擋溫度、一尼爾溫度或另一臨限溫度)時，該釘紮層208透過交換偏置穩定沿m個方向之一特定者之儲存磁化方向。當該溫度高於臨限溫度TBS時，釘紮層208解除釘紮(或解耦合)該儲存磁化方向，藉此允許將該儲存磁化方向切換至m個方向之另一者。相比之下，省略鄰近於感測層200之此一釘紮層，且因此感測層200具有未釘紮且容易變化之一感測磁化方向，其中實質上不存在交換偏置。釘紮層208包含一磁性材料且特定言之包含反鐵磁類型之一磁性材料，或釘紮層208由一磁性材料形成且特定言之由反鐵磁類型之一磁性材料形成。CROC-002/00US,U.S.Ser.No.13/023,442中提供對釘紮層208之特性之進一步描述， 其內容以引用之方式併入本文中。由於未釘紮感測磁化方向，所以臨限溫度TBS可經選擇以適應不存在(或不考慮)一臨限溫度TBR(原本設定一操作溫度窗之一上界)之一所要應用(諸如一高溫應用)。
在MRAM單元102a之一TAS類型之寫入操作期間，藉由經由位元線108a施加一加熱電流流經磁性穿隧接面104來加熱該磁性穿隧接面104，其中選擇電晶體106處於一飽和模式。將磁性穿隧接面104加熱至高於釘紮層208之臨限溫度TBS之一溫度，使得儲存層202之一磁化係未釘紮的。同時或短時間延遲之後，啟動磁場線110a及位元線108a(充當另一磁場線)之至少一者以引發一組寫入磁場以將儲存磁化方向自m個方向之一初始者切換至m個方向之另一者。特定言之，可施加一寫入電流通過磁場線110a以引發一寫入磁場210以相應地切換儲存磁化方向。替代性地(或以組合之方式)，施加一寫入電流通過位元線108a以引發一寫入磁場212以相應地切換儲存磁化方向。
在圖解說明之實施例中，實施MRAM單元102a以儲存對應於三個或三個以上邏輯狀態之任意者之資料。換言之，MRAM單元102a係儲存多位元資料值之多位元單元。包含於MRAM裝置100中之其他MRAM單元(諸如圖解說明於圖1中之MRAM單元102b、102c及102d)亦可實施為多位元單元。相對於使用單個位元單元或二元單元之一實施，此等多位元單元之實施增強MRAM裝置100之一儲存密度。
根據MRAM單元102a之多位元實施，儲存層202具有一 儲存磁化方向，可於對應於m個邏輯狀態(其中m>2)之m個方向之間切換該儲存磁化方向。在一實施例中，藉由組態施加通過彼此相對之磁場線110a及位元線108a之寫入電流，可於m個方向之間切換儲存磁化方向。在另一實施例中，藉由組態施加通過彼此相對之磁場線110a及另一磁場線404(參見圖3)之寫入電流，可於m個方向之間切換儲存磁化方向。CROC-002/00US,U.S.Ser.No.13/023,442中提供對用以切換儲存磁化方向之此等寫入電流之組態之進一步描述，其內容以引用之方式併入本文中。
再參考圖2，一旦儲存磁化方向切換至一寫入方向，則選擇電晶體106切換至一阻擋模式以抑制電流流經磁性穿隧接面104，藉此冷卻磁性穿隧接面104。冷卻磁性穿隧接面104期間可維持寫入磁場210及寫入磁場212之任一者(或兩者)，且一旦磁性穿隧接面104經冷卻低於釘紮層208之臨限溫度TBS，則可停用寫入磁場210及寫入磁場212之一者(或兩者)。因為儲存磁化方向係藉由釘紮層208之交換偏置釘紮的，所以其之定向保持穩定以便保留寫入資料。
CROC-002/00US,U.S.Ser.No.13/023,442中提供對其他類型之寫入操作(諸如自旋轉轉移力矩(「STT」)類型寫入操作)之進一步描述，其內容以引用之方式併入本文中。
在MRAM單元102a之一讀取操作期間，啟動磁場線110a及位元線108a(充當另一磁場線)之至少一者以引發一組讀取磁場以變化感測層200之一磁化。特定言之，可施加一讀取電流通過磁場線110a以引發一讀取磁場214以相應地 變化感測磁化方向。替代性地(或以組合之方式)，施加一讀取電流通過位元線108a以引發一讀取磁場216以相應地變化感測磁化方向。因為感測層200經受很小的交換偏置或不經受交換偏置，所以在低強度磁場下及在低於臨限溫度TBS之一溫度下可容易地變化感測磁化方向，同時儲存磁化方向在一經寫入方向中保持穩定。
作為每一讀取週期之部分，藉由經由位元線108a施加一感測電流流經磁性穿隧接面104來測定感測磁化方向與儲存磁化方向之間之一對準程度，其中選擇電晶體106處於一飽和模式。當施加感測電流時量測橫跨磁性穿隧接面104之一所得電壓將產生針對一特定讀取週期及針對一特定施加之感測磁化方向之磁性穿隧接面104之一電阻值。替代性地，可藉由橫跨磁性穿隧接面104施加一電壓且量測一所得電流來測定一電阻值。當感測層200及儲存層202之各自之磁化反平行時，磁性穿隧接面104之一電阻值通常對應於一最大值(即，Rmax)，且當各自之磁化平行時，磁性穿隧接面104之一電阻值通常對應於一最小值(即，Rmin)。當各自之磁化介於反平行與平行之間時，磁性穿隧接面104之一電阻值通常介於Rmax與Rmin之間。處理針對多個讀取週期之電阻值以測定產生一最小電阻值之施加之感測磁化方向之值，藉此基於指派給對應之儲存磁化方向之m個邏輯狀態之一者產生一經儲存之多位元資料值。使用與(例如)一取樣/保持電路組合之一適當控制器可實行該等電阻值之處理。
上文闡釋之MRAM單元102a之讀取操作係自我參考的，此係由於其可基於MRAM單元102a之中之磁化之相對對準而實行，不需要與一參考單元或一群組參考單元比較。特定言之，當讀取多位元資料時，MRAM單元102a之自我參考之讀取實施係令人期望的，多位元資料之讀取原本涉及與多個參考電阻值作比較且由於製造可變性易產生錯誤。MRAM單元102a之自我參考之實施亦允許省略具有一固定磁化之一參考層且因此允許在不存在(或不考慮)一臨限溫度TBR之情況下操作MRAM單元102a。以此方式，可大幅擴大MRAM單元102a之一操作溫度窗，諸如溫度升高至約400℃或高於400℃。此外，由於擴大之操作溫度窗，在寫入期間可施加一高強度之加熱電流(諸如以具有少於約10奈秒之一持續時間之一脈衝之形式)，藉此允許一較快之寫入速度。
預期自我參考之讀取操作之其他實施。舉例而言，可藉由略過m邏輯狀態之某些來實現一較快之讀取速度，其中藉由內插法自鄰近邏輯狀態測定對應於略過之一邏輯狀態之一電阻值。亦可藉由略過m邏輯裝置之某些且使用一適當搜尋技術來找到一最小電阻值(諸如藉由充分利用有關於m個邏輯狀態之一子組之電阻值之對稱性、遞增變量或曲率)來實現一較快之讀取速度。
在一實施例中，可垂直或水平地堆疊圖1之陣列之每一列中之MRAM單元102(諸如MRAM單元102a及MRAM單元102b，或諸如MRAM單元102c及MRAM單元102d)。每一堆 疊中，亦可串聯互連圖1之陣列之每一列中之MRAM單元102。預期圖1之陣列之每一列可包含兩個以上之MRAM單元之一堆疊或一串聯互連。MRAM單元102之垂直堆疊允許配置多個MRAM單元102(一個配置在另一個之頂部上)，藉此實現針對一給定佔用面積區域之MRAM單元102之一較高密度。在一堆疊之中，MRAM單元102之串聯互連允許在寫入及讀取操作期間一共同電流流經MRAM單元102。在一TAS類型之寫入操作期間，可施加一共同加熱電流通過MRAM單元102之堆疊以並行地寫入MRAM單元102之多者，從而導致較低之功率消耗同時保持一所要的寫入速度。另外，MRAM單元102之自我參考之實施及可變化之感測磁化之提供允許選擇及探測MRAM單元102之一個別者，藉此有利於串聯互連之MRAM單元102之讀取操作同時保持減小之功率消耗之優點。
在包含串聯互連之MRAM單元(諸如MRAM單元102a及MRAM單元102b)之一鏈之實施例中，磁場線110伸展與串聯互連之MRAM單元之該鏈之方向122正交。該鏈中之一特定記憶體單元之感測可係一個兩步驟之讀取，其中第一讀取使該鏈中之所有磁場線浮置或處於一共同偏置(磁場)，且第二讀取係選擇之單元之實際讀取，與剩餘之磁場線相比，該第二讀取使選擇之單元之磁場線不同地偏置。在一實施例中，第一讀取使該鏈之所有磁場線浮置(即，未經偏置或無電流流動)，且第二讀取使特定選擇單元之磁場線偏置且剩餘之磁場線浮置。藉由首先取樣第一 讀取中該鏈之合成電阻且比較第二讀取中之實際電阻及自第一讀取之取樣電阻來完成感測。針對兩次讀取，未選擇之單元之磁場線可經歷相同偏置以允許每一未選擇之單元貢獻至總電阻使其成為至感測電路之一共同模式信號。因此自感測電路可使其等製造製程變異歸零。亦預期可以其他方式偏置該等「浮置」磁場線。
CROC-001/00US,U.S.Ser.No.13/023,441中提供對垂直及水平堆疊之MRAM單元之進一步描述，其內容以引用之方式併入本文中。CROC-001/00US,U.S.Ser.No.13/023,441中(其內容以引用之方式併入本文中)及CROC-011/00US,U.S.Ser.No.61/493,890中(其內容以引用之方式併入本文中)提供對串聯互連之MRAM單元之特性及操作之進一步描述。
圖3圖解說明根據本發明之另一實施例實施之一MRAM裝置400。以與參照圖1至圖2闡釋之MRAM裝置100類似之方式實施MRAM裝置400之某些態樣，且下文將不重複該等態樣。參考圖3，MRAM裝置400包含一位元線402，該位元線402電耦合至磁性穿隧接面104且專用於在寫入期間施加一加熱電流及在讀取期間施加一感測電流。除磁場線110a之外，MRAM裝置400包含另一磁場線404，該磁場線404安置在位元線402上方。在一實施例中，磁場線404實質上與磁場線110a正交。在一寫入操作期間，可施加一寫入電流通過磁場線404以引發用以相應地切換一儲存磁化方向之一寫入磁場406。在一讀取操作期間，可施加一讀 取電流通過磁場線404以引發用以相應地變化一感測磁化方向之一讀取磁場408。磁場線404可結合磁場線110a啟動以在寫入及讀取期間引發一合成磁場。
在一實施例中，磁場線110a及磁場線404用於寫入及讀取兩者。在一讀取期間，TAS加熱之後，此兩個正交偏置磁場線之向量和建立用以設定MRAM單元102之磁力矩之角度。在冷卻之後，儲存之力矩由於其之相鄰反鐵磁性層之相互作用被「釘紮」在該角度處。在一讀取期間，磁場線可經多個值偏置以量測對應於該儲存之力矩之合成電阻。取決於組合之磁場形成用以建立儲存之力矩(平行)或確切與該角度相反(反平行)之向量，可實現一最小或最大電阻。在任一情況中，可感測儲存力矩之角度且因此區分為記憶體單元之儲存狀態。四個不同角度(例如，0度、90度、180度、270度)可用於一2位元單元，8個不同角度用於一3位元單元等。
在一實施例中，可使磁場線110a及404在值中掃描且可即時監測合成電阻以偵測最小值或最大值且同時鎖存該等磁場線之向量和之「角度」。接著可使用一類比至數位(ATD)轉換電路以將該角度轉換至儲存之資料之數位等效物。在此實施例中，感測電路可係一取樣及保持即時微分器/ATD電路。
在一實施例中，如上文參照圖3所描述，磁場線110a及磁場線404用於寫入及讀取兩者，且如上文參照圖1所述，多個MRAM單元102係串聯互連於一鏈中。針對一寫入， 由於採用TAS加熱，磁場線之一者可伸展與該鏈平行，而另一磁場線可與該鏈正交。相反地，針對一讀取，若磁場線之一者伸展與該鏈平行且用於偏置該鏈中之一選擇之MRAM單元102a，則該鏈中其他未選擇之MRAM單元102通常亦將偏置使得藉由選擇之MRAM單元102a及其他未選擇之MRAM單元102兩者之電阻之變量來影響該鏈之合成電阻。如上文所描述，第一步驟可使與一特定鏈關聯之所有磁場線浮置，但可期望第二步驟偏置該鏈中之單個選擇的MRAM單元102a而不影響該鏈中其他未選擇之MRAM單元102之電阻值。下文參照圖4描述用於實現此之一機構。
圖4圖解說明根據本發明之一實施例實施之一記憶體裝置之一俯視圖。在圖解說明之實施例中，該記憶體裝置係包含MRAM單元502之一陣列之一MRAM裝置500。在一實施例中，MRAM單元502具有與MRAM單元102之特性(參見有關圖1之描述)類似之特性。參考圖4，將MRAM單元502佈置在沿一正方形或矩形陣列之實質上正交之方向之若干列及若干行中(不過可預期其他二維及三維陣列)。再者，與圖4中圖解說明的相比，預期可將更多或更少的MRAM單元502包含於MRAM裝置500中。亦預期每列524之第一數目之MRAM單元與每行520之第二數目之MRAM單元可相同或不同。
該陣列之列524及行520可係實質上均等間隔的，使得(例如)鄰近列524中MRAM單元502在第一方向122中之間距120實質上等於第二方向132中鄰近行520中MRAM單元502 之間距130。替代性地，間距120可與間距130不同。
在一實施例中，可藉由一單個位元線連接MRAM單元502之每一行。舉例而言，可藉由一位元線108A連接MRAM單元502之第一行520A，且可藉由一位元線108B連接MRAM單元502之第二行520B。位元線108亦可連接至接地540。如先前參照圖1所描述，可垂直或水平堆疊MRAM單元502之每一行。如先前參照圖1及圖3所描述，MRAM單元之每一行可係MRAM單元之一串聯互連鏈。如先前參照圖1至圖3所描述，MRAM單元502之每一行可係自我參考的。另外，如參照圖2及圖3所描述，MRAM單元502之一或多者可係多位元(多階)單元。
在圖4圖解說明之實施例中，相對於MRAM單元502之串聯互連鏈520之方向122，磁場線510及磁場線512兩者係傾斜的或偏軸的。將磁場線510定向在不同於方向122及方向132之一方向511中，且間隔磁場線510使得MRAM單元502之每一鏈520之僅一對應第一者可藉由磁場線510之各者來組態。另外，將磁場線512定向在不同於方向122及方向132之一方向513中，且間隔磁場線512使得MRAM單元502之每一鏈520之僅一對應第二者可藉由磁場線512之各者來組態。在一實施例中，磁場線510之各者與MRAM單元502之每一鏈520磁隔離(除每一鏈520中之MRAM單元502之對應第一者之外)。類似地，磁場線512之各者與MRAM單元502之每一鏈520磁隔離(除每一鏈520中之MRAM單元502之對應第二者之外)。以此方式，定向及隔離磁場線510及 磁場線512使得可讀取每一鏈520中之一單個選擇之MRAM單元502而不影響鏈520中其他未選擇之MRAM單元502之電阻值。
舉例而言，在一實施例中，定向磁場線510A及512B使得磁場線510A及512B之組合僅可組態MRAM單元502A。類似地，磁場線之每一對(一者選自磁場線510且另一者選自磁場線512)可組態MRAM單元502之一單個、各別者。
在一實施例中，磁場線510之方向511實質上與磁場線512之方向513正交。替代性地，磁場線510之方向511可不與磁場線512之方向513正交。舉例而言，若間距120並非等於間距130，則方向511可不與方向513正交。方向511與方向513之間之一角度530可在自5度至85度之範圍中(諸如5度、5.5度等到至多85度)或可在自95度至175度之範圍中(諸如95度、95.5度等到至多175度)。亦預期角度530可採用允許讀取一鏈520中之一單個選擇之MRAM單元502而不影響鏈520中之其他未選擇之MRAM單元502之電阻值之其他適當的值。
在一實施例中，磁場線510之方向511實質上與磁場線512之方向513正交，且方向513與鏈520之間之一角度532實質上等於45度。此組態可最大化以磁場線510及磁場線512組態任何MRAM單元502(其係多位元單元)之儲存及感測磁化之功率效率。預期可存在其他原因需組態磁場線510及磁場線512使得角度532(例如)係不同於45度之一值且使得角度530不同於90度。舉例而言，間距130可不同於間 距120。在另一實例中，可期望在互連不同類型之MRAM單元時(諸如自我參考的多位元堆疊MRAM單元及自我參考的多位元非堆疊MRAM單元)，不同地定向磁場線510及磁場線512。事實上，在磁場線之各者中之偏壓電流足夠強之情況下，任何角度530及角度532可實現對應於一所要儲存或感測磁化之一向量和。
雖然已參照本發明之特定實施例來描述本發明，但熟習此項技術者應理解在不脫離隨附申請專利範圍所定義之本發明之範疇及真正精神之情況下可進行多種變化且等效物可被代替。另外，可進行許多修改以調適一特定情境、材料、組合物、方法或程序以達成本發明之目的、精神及範疇。所有此等修改意欲在此處隨附之申請專利範圍之範疇中。特定言之，雖然已參照以一特定順序執行之特定操作描述本文中揭示之方法，但應理解可在不脫離本發明之教示之情況下組合、細分或重新排序此等操作以形成一等效方法。相應地，除非本文中特定指示，操作之順序及分組並非係本發明之限制。
100‧‧‧磁性隨機存取記憶體(MRAM)裝置
102‧‧‧磁性隨機存取記憶體(MRAM)單元
102a‧‧‧磁性隨機存取記憶體(MRAM)單元
102b‧‧‧磁性隨機存取記憶體(MRAM)單元
102c‧‧‧磁性隨機存取記憶體(MRAM)單元
102d‧‧‧磁性隨機存取記憶體(MRAM)單元
104‧‧‧磁性穿隧接面
106‧‧‧選擇電晶體
108‧‧‧位元線
108a‧‧‧位元線
108A‧‧‧位元線
108b‧‧‧位元線
108B‧‧‧位元線
110‧‧‧磁場線
110a‧‧‧磁場線
110b‧‧‧磁場線
112a‧‧‧控制線
112b‧‧‧控制線
120‧‧‧間距
122‧‧‧第一方向
130‧‧‧間距
132‧‧‧第二方向
200‧‧‧感測層
202‧‧‧儲存層
204‧‧‧間隔層
206‧‧‧搭接片
208‧‧‧釘紮層
210‧‧‧寫入磁場
212‧‧‧寫入磁場
214‧‧‧讀取磁場
216‧‧‧讀取磁場
400‧‧‧磁性隨機存取記憶體(MRAM)裝置
402‧‧‧位元線
404‧‧‧磁場線
406‧‧‧寫入磁場
408‧‧‧讀取磁場
500‧‧‧磁性隨機存取記憶體(MRAM)裝置
502‧‧‧磁性隨機存取記憶體(MRAM)單元
502A‧‧‧磁性隨機存取記憶體(MRAM)單元
510‧‧‧磁場線
510A‧‧‧磁場線
511‧‧‧方向
512‧‧‧磁場線
512B‧‧‧磁場線
513‧‧‧方向
520‧‧‧行/鏈
520A‧‧‧第一行
520B‧‧‧第二行
524‧‧‧列
530‧‧‧角度
532‧‧‧角度
540‧‧‧接地
圖1係根據本發明之一實施例實施之一記憶體裝置之一透視圖；圖2係包含於根據本發明之一實施例之圖1之記憶體裝置中之一MRAM單元之一放大視圖；圖3圖解說明根據本發明之另一實施例實施之一MRAM裝置；及 圖4係根據本發明之一實施例實施之一記憶體裝置之一俯視圖。
108A‧‧‧位元線
108B‧‧‧位元線
120‧‧‧間距
122‧‧‧第一方向
130‧‧‧間距
132‧‧‧第二方向
500‧‧‧磁性隨機存取記憶體(MRAM)裝置
502‧‧‧磁性隨機存取記憶體(MRAM)單元
502A‧‧‧MRAM單元
510‧‧‧磁場線
510A‧‧‧磁場線
511‧‧‧方向
512‧‧‧磁場線
512B‧‧‧磁場線
513‧‧‧方向
520‧‧‧行/鏈
520A‧‧‧第一行
520B‧‧‧第二行
524‧‧‧列
530‧‧‧角度
532‧‧‧角度
540‧‧‧接地

Claims (20)

  1. 一種記憶體裝置，其包括：第一複數個磁性隨機存取記憶體(MRAM)單元，其等沿一第一方向定位；一第一位元線，其電連接至該第一複數個MRAM單元，該位元線經定向在該第一方向中；第一複數個磁場線，其等經定向在不同於該第一方向之一第二方向中，間隔該第一複數個磁場線使得該第一複數個MRAM單元之僅一對應第一者可藉由該第一複數個磁場線之各者來組態；及第二複數個磁場線，其等經定向在不同於該第一方向及該第二方向之一第三方向中，間隔該第二複數個磁場線使得該第一複數個MRAM單元之僅一對應第二者可藉由該第二複數個磁場線之各者來組態。
  2. 如請求項1之記憶體裝置，其中該第二方向與該第三方向正交。
  3. 如請求項1之記憶體裝置，其中：該第一複數個磁場線之各者與除該第一複數個MRAM單元之該對應第一者以外之該第一複數個MRAM單元磁隔離；及該第二複數個磁場線之各者與除該第一複數個MRAM單元之該對應第二者之外之該第一複數個MRAM單元磁隔離。
  4. 如請求項1之記憶體裝置，其進一步包括： 第二複數個磁性隨機存取記憶體(MRAM)單元，其等沿該第一方向定位，其中該第二複數個MRAM單元與該第一複數個MRAM單元在與該第一方向正交之一第四方向中隔開；及一第二位元線，其電連接至該第一複數個MRAM單元，該第二位元線經定向在該第一方向中；其中間隔該第一複數個磁場線使得該第二複數個MRAM單元之僅一對應第一者可藉由該第一複數個磁場線之各者來組態；及其中間隔該第二複數個磁場線使得該第二複數個MRAM單元之僅一對應第二者可藉由該第二複數個磁場線之各者來組態。
  5. 如請求項1之記憶體裝置，其中該第一複數個MRAM單元之一第一者包含一第一儲存層，該第一儲存層具有一磁化方向，可切換該磁化方向以儲存對應於至少三個邏輯狀態之一者之資料。
  6. 如請求項5之記憶體裝置，其中該第一複數個MRAM單元之一第二者包含一第二儲存層，該第二儲存層具有一磁化方向，可切換該磁化方向以儲存對應於兩個邏輯狀態之一者之資料。
  7. 如請求項1之記憶體裝置，其中串聯連接該第一複數個MRAM單元以產生一組合式輸出。
  8. 如請求項1之記憶體裝置，其中該第一複數個MRAM單元之至少一者係自我參考的。
  9. 如請求項1之記憶體裝置，其中該第二方向與該第三方向之間之一角度在自5度至85度之範圍中。
  10. 如請求項1之記憶體裝置，其中該第一複數個MRAM單元包含至少一個多位元堆疊MRAM單元及至少一個多位元非堆疊MRAM單元。
  11. 一種記憶體陣列，其包括：複數行之磁性隨機存取記憶體(MRAM)單元，該複數行之各者經定向在一第一方向中且電連接至經定向在該第一方向中之一對應位元線；第一複數個磁場線，該第一複數個磁場線經定向在不同於該第一方向之一第二方向中；及第二複數個磁場線，該第二複數個磁場線經定向在不同於該第一方向及該第二方向之一第三方向中；其中可藉由該第一複數個磁場線之一對應者及該第二複數個磁場線之一對應者來組態該等MRAM單元之各者，且該等MRAM單元之各者與該第一複數個磁場線之每一剩餘者及該第二複數個磁場線之每一剩餘者磁隔離。
  12. 如請求項11之記憶體陣列，其中該第二方向與該第三方向正交。
  13. 如請求項11之記憶體陣列，其中該第二方向與該第三方向之間之一角度在自5度至85度之範圍中。
  14. 如請求項11之記憶體陣列，其中包含於該複數行之MRAM單元中之一第一MRAM單元包含一第一儲存層， 該第一儲存層具有一磁化方向，可切換該磁化方向以儲存對應於至少三個邏輯狀態之一者之資料。
  15. 如請求項11之記憶體陣列，其中包含於該複數行之MRAM單元中之一第二MRAM單元包含一第二儲存層，該第二儲存層具有一磁化方向，可切換該磁化方向以儲存對應於兩個邏輯狀態之一者之資料。
  16. 如請求項11之記憶體陣列，其中串聯連接該複數行之MRAM單元之至少一者以產生一組合式輸出。
  17. 如請求項11之記憶體陣列，其中包含於該複數行之MRAM單元之至少一MRAM單元係自我參考的。
  18. 如請求項11之記憶體陣列，其中定向及間隔該第一複數個磁場線及該第二複數個磁場線使得可讀取包含於該複數行之MRAM單元之各者中之一單個挑選之MRAM單元而不影響各該複數行之MRAM單元中之每一剩餘的未經挑選之MRAM單元之電阻值。
  19. 如請求項11之記憶體陣列，其中該複數行之MRAM單元中包含至少一個多位元堆疊MRAM單元及至少一個多位元非堆疊MRAM單元。
  20. 如請求項11之記憶體陣列，其中以相對於該複數行之MRAM單元成45度之一角度定向該第一複數個磁場線及該第二複數個磁場線，使得最大化組態該等MRAM單元之儲存及感測磁化之功率效率。
TW101129259A 2011-08-12 2012-08-13 包括磁性隨機存取記憶體單元及斜磁場線之記憶體陣列 TWI542053B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US201161523252P 2011-08-12 2011-08-12

Publications (2)

Publication Number Publication Date
TW201316578A true TW201316578A (zh) 2013-04-16
TWI542053B TWI542053B (zh) 2016-07-11

Family

ID=47677002

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101129259A TWI542053B (zh) 2011-08-12 2012-08-13 包括磁性隨機存取記憶體單元及斜磁場線之記憶體陣列

Country Status (4)

Country Link
US (1) US8587079B2 (zh)
EP (1) EP2742507B1 (zh)
TW (1) TWI542053B (zh)
WO (1) WO2013025597A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9564580B2 (en) * 2014-12-29 2017-02-07 International Business Machines Corporation Double synthetic antiferromagnet using rare earth metals and transition metals
EP3284092B1 (en) 2015-09-25 2019-06-19 Hewlett-Packard Enterprise Development LP Crossbar arrays for calculating matrix multiplication

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6391483B1 (en) * 1999-03-30 2002-05-21 Carnegie Mellon University Magnetic device and method of forming same
US6714440B2 (en) 2002-06-28 2004-03-30 Motorola, Inc. Memory architecture with write circuitry and method therefor
US6771533B2 (en) * 2002-08-27 2004-08-03 Micron Technology, Inc. Magnetic non-volatile memory coil layout architecture and process integration scheme
US6836429B2 (en) * 2002-12-07 2004-12-28 Hewlett-Packard Development Company, L.P. MRAM having two write conductors
US7190611B2 (en) * 2003-01-07 2007-03-13 Grandis, Inc. Spin-transfer multilayer stack containing magnetic layers with resettable magnetization
US6816405B1 (en) 2003-06-02 2004-11-09 International Business Machines Corporation Segmented word line architecture for cross point magnetic random access memory
FR2866750B1 (fr) * 2004-02-23 2006-04-21 Centre Nat Rech Scient Memoire magnetique a jonction tunnel magnetique et procede pour son ecriture
US7154798B2 (en) 2004-04-27 2006-12-26 Taiwan Semiconductor Manufacturing Company, Ltd. MRAM arrays and methods for writing and reading magnetic memory devices
US20060039183A1 (en) 2004-05-21 2006-02-23 Taiwan Semiconductor Manufacturing Co., Ltd. Multi-sensing level MRAM structures
US7502248B2 (en) 2004-05-21 2009-03-10 Samsung Electronics Co., Ltd. Multi-bit magnetic random access memory device

Also Published As

Publication number Publication date
EP2742507A1 (en) 2014-06-18
US20130037898A1 (en) 2013-02-14
US8587079B2 (en) 2013-11-19
EP2742507A4 (en) 2015-05-27
TWI542053B (zh) 2016-07-11
WO2013025597A1 (en) 2013-02-21
EP2742507B1 (en) 2016-10-05

Similar Documents

Publication Publication Date Title
US9721637B2 (en) Method of writing to a spin torque magnetic random access memory
US10134457B1 (en) Cross-point spin accumulation torque MRAM
KR101290144B1 (ko) 스핀-전달 토크 메모리에 대한 비-파괴적 셀프-레퍼런스 판독 방법
WO2016159017A1 (ja) 磁気抵抗効果素子、磁気メモリ装置、製造方法、動作方法、及び集積回路
US20080266943A1 (en) Spin-torque MRAM: spin-RAM, array
US8183654B2 (en) Static magnetic field assisted resistive sense element
US11832525B2 (en) Dual magnetic tunnel junction stack
US8139397B2 (en) Spatial correlation of reference cells in resistive memory array
US9799384B2 (en) Multi-bit MRAM cell and method for writing and reading to such MRAM cell
US20230005530A1 (en) Concurrent multi-bit access in cross-point array
EP2589048A1 (en) Shared bit line smt mram array with shunting transistors between the bit lines
TWI542053B (zh) 包括磁性隨機存取記憶體單元及斜磁場線之記憶體陣列
US8953366B2 (en) Magnetic random access memory device
Li et al. Emerging non-volatile memory technologies: From materials, to device, circuit, and architecture
US10783946B2 (en) Semiconductor memory device including memory cell arrays
US9666639B2 (en) Spin torque transfer memory cell structures and methods

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees