TW201314658A - 畫素驅動電路 - Google Patents

Abstract

一種畫素驅動電路，係包含：一資料開關單元，具有一資料連接埠、一第一開關埠及一資料傳輸埠，該資料連接埠用於連接一資料電壓源，該第一開關埠連接一第一掃描線；一電力開關單元，具有一電力連接埠、一第二開關埠及一電力傳輸埠，該電力連接埠用於連接一致動電壓源，該第二開關埠連接一第二掃描線；及一驅動單元，具有一驅動端、一電力輸入埠、一電流輸出埠及一電壓補償元件，該驅動端連接該資料開關單元之資料傳輸埠，該電力輸入埠連接該電力開關單元之電力傳輸埠，該電流輸出埠用於連接一發光元件，該電壓補償元件連接於該驅動端及電流輸出埠之間。

Description

畫素驅動電路

本發明係關於一種驅動電路，尤其是一種畫素驅動電路。

隨著平面顯示器的普及，各種不同種類之平面顯示器陸續問世。其中有機發光二極體(Organic Light Emitting Diode，OLED)為自發光性的元件，且具有直流低電壓驅動、高亮度及高響應速度等優點，因此有機發光二極體成為新型平面顯示器的發展重點。

一般而言，有機發光二極體係以陣列方式排列於平面顯示器內，而根據該有機發光二極體的驅動方式，又可分為被動矩陣式(Passive Matrix)驅動與主動矩陣式(Active Matrix)驅動二種。其中主動式有機發光二極體(Active-matrix Organic Light-emitting Diode，AMOLED)較適用於大尺寸的面板，並具有視角廣、高亮度及高響應速度等優點。其中，該主動矩陣式與被動矩陣式之最大差異，即為該主動矩陣式需使用薄膜電晶體(Thin Film Transistor，TFT)作為驅動元件。

薄膜電晶體可依製程方式區分為低溫多晶矽(Low Temperature Poly-Silicon，LTPS)薄膜電晶體及非晶矽(Amorphous-Silicon，a-Si)薄膜電晶體，非晶矽薄膜電晶體之製程較簡單且成熟，當應用於大尺寸之面板時，具有較佳之均勻性，然而，該非晶矽薄膜電晶體在長時間操作後，會使得該薄膜電晶體之臨界電壓(Threshold Voltage，V_th)產生漂移，使得該臨界電壓逐漸上升，造成流過該薄膜電晶體與有機發光二極體之電流減少，且該有機發光二極體所表現出的亮度係由流過之電流大小決定，該電流之減少將使得該有機發光二極體之亮度衰減，造成平面顯示器產生亮度不均的情況。

本發明之主要目的係提供一種畫素驅動電路，該驅動電路可避免因自身之臨界電壓漂移，導致發光元件亮度衰減之情況。

為達到前述發明目的，本發明所運用之技術手段包含有：一種畫素驅動電路，係包含：一資料開關單元，具有一資料連接埠、一第一開關埠及一資料傳輸埠，該資料連接埠用於連接一資料電壓源，該第一開關埠連接一第一掃描線；一電力開關單元，具有一電力連接埠、一第二開關埠及一電力傳輸埠，該電力連接埠用於連接一致動電壓源，該第二開關埠連接一第二掃描線；及一驅動單元，具有一驅動端、一電力輸入埠、一電流輸出埠及一電壓補償元件，該驅動端連接該資料開關單元之資料傳輸埠，該電力輸入埠連接該電力開關單元之電力傳輸埠，該電流輸出埠用於連接一發光元件，該電壓補償元件連接於該驅動端及電流輸出埠之間。

本發明之畫素驅動電路，其中該資料開關單元為一電晶體，該電晶體之一第一汲極形成該資料連接埠，該電晶體之一第一源極形成該資料傳輸埠，該電晶體之一第一閘極形成該第一開關埠。

本發明之畫素驅動電路，其中該電力開關單元為一電晶體，該電晶體之一第二汲極形成該電力連接埠，該電晶體之一第二源極形成該電力傳輸埠，該電晶體之一第二閘極形成該第二開關埠。

本發明之畫素驅動電路，其中該驅動單元包含一電晶體，該電晶體之一第三汲極形成該電力輸入埠，該電晶體之一第三閘極連接該電壓補償元件之一端並形成該驅動端，該電晶體之一第三源極連接該電壓補償元件之另一端形成該電流輸出埠。

本發明之畫素驅動電路，其中該電壓補償元件為一電容器。

本發明之畫素驅動電路，其中該發光元件為一有機發光二極體。

本發明之畫素驅動電路，其中各該電晶體為一薄膜電晶體。

為讓本發明之上述及其他目的、特徵及優點能更明顯易懂，下文特舉本發明之較佳實施例，並配合所附圖式，作詳細說明如下：請參照第1圖所示，其係本發明主動式有機發光二極體之畫素驅動電路配置方式示意圖，數畫素驅動電路100係呈陣列排列於一基板101上，並透過一移位暫存器電路102、一資料驅動電路103及一掃瞄驅動電路104分別連接該畫素驅動電路100，以提供數畫素驅動電路100所需之電力與資料。

請參照第2圖所示，本發明之畫素驅動電路100係包含一資料開關單元11、一電力開關單元12及一驅動單元13，該資料開關單元11係用以連接一資料電壓源V_DATA，該電力開關單元12係用以連接一致動電壓源V_DD，該驅動單元13一端連接該資料開關單元11，另一端連接該電力開關單元12。

該資料開關單元11具有一資料連接埠111、一第一開關埠112及一資料傳輸埠113，該資料連接埠111連接該資料電壓源V_DATA，用以接收該資料電壓源V_DATA所傳送之資料。該第一開關埠112連接一第一掃描線SCAN1，該第一掃描線SCAN1可決定該資料開關單元11之啟閉狀態，當該第一掃描線SCAN1位於高準位時，該資料開關單元11即呈導通狀態；反之，當該第一掃描線SCAN1位於低準位時，該資料開關單元11即呈截止狀態。當該資料開關單元11呈導通狀態時，該資料傳輸埠113可將該資料連接埠111所接收的資料傳出，當該資料開關單元11呈截止狀態時，該資料傳輸埠113將停止資料的傳遞。該資料開關單元11之元件可為一電晶體，該電晶體之種類在此並不設限，可如本實施例中，為一薄膜電晶體，該薄膜電晶體之一第一汲極形成該資料連接埠111，該薄膜電晶體之一第一閘極形成該第一開關埠112，該薄膜電晶體之一第一源極形成該資料傳輸埠113。

該電力開關單元12具有一電力連接埠121、一第二開關埠122及一電力傳輸埠123，該電力連接埠121連接該致動電壓源V_DD，用以接收該致動電壓源V_DD所傳送之電力。該第二開關埠122連接一第二掃描線SCAN2，該第二掃描線SCAN2可決定該電力開關單元12之啟閉狀態，當該第二掃描線SCAN2位於高準位時，該電力開關單元12即呈導通狀態；反之，當該第二掃描線SCAN2位於低準位時，該電力開關單元12即呈截止狀態。當該電力開關單元12呈導通狀態時，該電力傳輸埠123可將該電力連接埠121所接收的電力傳出，當該電力開關單元12呈截止狀態時，該電力傳輸埠123將停止電力的傳遞。該電力開關單元12之元件可為一電晶體，該電晶體之種類在此並不設限，可如本實施例中，為一薄膜電晶體，該薄膜電晶體之一第二汲極形成該電力連接埠121，該薄膜電晶體之一第二閘極形成該第二開關埠122，該薄膜電晶體之一第二源極形成該電力傳輸埠123。

該驅動單元13具有一電力輸入埠131，一驅動端132、一電流輸出埠133，該電力輸入埠131連接該電力開關單元12之電力傳輸埠123，用以接收通過該電力開關單元12之電力。該驅動端132連接該資料開關單元11之資料傳輸埠113，用以接收通過該資料開關單元11之資料。該電流輸出埠133可連接一發光元件(圖中未繪示)，透過該電流輸出埠133，將該致動電流與資料電流輸出至該發光元件，該發光元件可為習知任何發光構件，在此並不設限，可如本實施例中為一有機發光二極體。該驅動單元13包含一電晶體134及一電壓補償元件135，該電晶體134之種類在此並不設限，可如本實施例中，為一薄膜電晶體，該薄膜電晶體之一第三汲極形成該電力輸入埠131，該薄膜電晶體之一第三閘極形成該驅動端132，該薄膜電晶體之一第三源極形成該電流輸出埠133。該電壓補償元件135可為一電容，該電容之一端連接於該薄膜電晶體之第三閘極，另一端連接該薄膜電晶體之第三源極，以補償該薄膜電晶體之一臨界電壓。

請參照第3圖所示，其係本發明畫素驅動電路100操作波形圖，該畫素驅動電路100之操作流程分為以下五個階段。第一階段S1，為該電壓補償元件135之電壓重置，目的為清除前一次儲存之資料，以確保此階段之操作正常；此時該第一掃描線SCAN1及第二掃描線SCAN2保持一高準位，使該資料開關單元11、電力開關單元12及驅動單元13呈導通狀態，並將資料電壓源V_DATA轉為參考電壓V_REF，再將致動電壓源V_DD降至一低準位，使得該電流輸出埠133之電壓能經過該驅動單元13及電力開關單元12往致動電壓源V_DD洩流而處於一低電位。

第二階段S2，為補償臨界電壓V_th階段，此時該資料開關單元11、電力開關單元12及驅動單元13仍呈導通狀態，資料電壓源V_DATA仍為參考電壓V_REF，並將該致動電壓源V_DD提升至一高準位，使致動電壓源V_DD透過該電力開關單元12及驅動單元13往該電流輸出埠133充電，由於該驅動單元13之驅動端132之電壓為V_REF，故該電流輸出埠133之充電效果，會持續到該驅動端132與該電流輸出埠133相差至一臨界電壓V_th為止，即為V_REF-V_th，此時，該電壓補償元件135儲存之電壓值如下列公式所示：

V _Cs =V _N1 -V _N2 =V _{th _ T3} 　(1)

其中，

V _Cs ：電壓補償元件135之電壓；

V _N1 ：該驅動端132之電壓；

V _N2 ：該電流輸出埠133之電壓；及

V _{th _T3} ：該驅動單元13之電晶體134的臨界電壓。

第三階段S3，為資料寫入階段，此時該資料開關單元11仍呈導通狀態，並使該電力開關單元12呈截止狀態，以防止致動電壓源V_DD繼續往下充電，而該驅動單元13也因此關閉。此時該資料連接埠111之電壓由V_REF轉為V_REF+ΔV_DATA，並寫入該驅動端132。由於該電流輸出埠133連接之發光元件具有一等效電容C_OLED，在電路架構上與電壓補償元件135之電容值C_S串聯，故當該驅動端132之電壓由V_REF上升為V_REF+ΔV_DATA時，該電流輸出埠133之電壓也會因電容耦合和分壓而微幅增加，該驅動端132及電流輸出埠133之電壓推導如下：

V _N1 =V _REF +ΔV _DATA

V _N2 =V _REF -V _{th_T3} +ΔV _DATA ‧Cs/(C _OLED +Cs)

V _Cs =V _N1 -V _N2 =(V _REF +ΔV _DATA )- (V _REF -V _{th _ T3} +ΔV _DATA ‧Cs/(C _OLED +Cs))=V _{th _ T3} +ΔV _DATA ‧C _OLED /(C _OLED +Cs)　(2)

第四階段S4，為資料保持階段，此時該第一掃描線SCAN1及第二掃描線SCAN2皆切換至一低準位，使該資料開關單元11及電力開關單元12皆呈截止狀態，此時該電壓補償元件135已儲存所需之資料，僅需等待該電力開關單元12導通，該致動電壓源V_DD便能提供該發光元件所需之致動電壓。

第五階段S5，為發光階段，此時該第二掃描線SACN2切換至一高準位，使該電力開關單元12呈導通狀態，該致動電壓源V_DD可將電力將由該電力輸入埠131傳至該驅動單元13，並根據該驅動端132與該電流輸出埠133之電壓差值，供給該發光元件一穩定電流，使該發光元件發光，該發光電流公式如下所述：

其中，

I _OLED ：從該電流輸出埠133流往發光元件之電流；k：電流係數。

由上述公式得知，藉由該驅動單元13之電壓補償元件135的補償效果，可使流向該發光元件之電流I _OLED ，僅與ΔV _DATA 、C _OLED 及Cs有關，而與該驅動單元13之電晶體134的臨界電壓V _{th _ T3} 無關，當該畫素驅動電路100經由長時間使用後，而產生該驅動單元13之電晶體134的臨界電壓V _{th _ T3} 漂移時，該臨界電壓V _{th _ T3} 的飄移不會影響該發光元件之電流I _OLED ，使面板亮度得以維持並具有較高之一致性。

本發明之畫素驅動電路，由於流向該發光元件之電流與驅動單元電晶體之臨界電壓無關，故該電流不會受到臨界電壓之漂移影響，該驅動電路具有維持發光元件亮度之功效。

雖然本發明已利用上述較佳實施例揭示，然其並非用以限定本發明，任何熟習此技藝者在不脫離本發明之精神和範圍之內，相對上述實施例進行各種更動與修改仍屬本發明所保護之技術範疇，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。

[本發明]

100．．．畫素驅動電路

101．．．基板

102．．．移位暫存器電路

103．．．資料驅動電路

104．．．掃瞄驅動電路

11．．．資料開關單元

111．．．資料連接埠

112．．．第一開關埠

113．．．資料傳輸埠

12．．．電力開關單元

121．．．電力連接埠

122．．．第二開關埠

123．．．電力傳輸埠

13．．．驅動單元

131．．．電力輸入埠

132．．．驅動端

133．．．電流輸出埠

134．．．電晶體

135．．．電壓補償元件

V_DD．．．致動電壓源

V_DATA．．．資料電壓源

SCAN1．．．第一掃描線

SCAN2．．．第二掃描線

第1圖：本發明畫素驅動電路之配置方式示意圖。

第2圖：本發明畫素驅動電路之電路結構圖。

第3圖：本發明畫素驅動電路之操作波形圖。

11．．．資料開關單元

111．．．資料連接埠

112．．．第一開關埠

113．．．資料傳輸埠

12．．．電力開關單元

121．．．電力連接埠

122．．．第二開關埠

123．．．電力傳輸埠

13．．．驅動單元

131．．．電力輸入埠

132．．．驅動端

133．．．電流輸出埠

134．．．電晶體

135．．．電壓補償元件

V_DD．．．致動電壓源

V_DATA．．．資料電壓源

Claims (7)

1. 一種畫素驅動電路，係包含：一資料開關單元，具有一資料連接埠、一第一開關埠及一資料傳輸埠，該資料連接埠用於連接一資料電壓源，該第一開關埠連接一第一掃描線；一電力開關單元，具有一電力連接埠、一第二開關埠及一電力傳輸埠，該電力連接埠用於連接一致動電壓源，該第二開關埠連接一第二掃描線；及一驅動單元，具有一驅動端、一電力輸入埠、一電流輸出埠及一電壓補償元件，該驅動端連接該資料開關單元之資料傳輸埠，該電力輸入埠連接該電力開關單元之電力傳輸埠，該電流輸出埠用於連接一發光元件，該電壓補償元件連接於該驅動端及電流輸出埠之間。
2. 依申請專利範圍第1項所述之畫素驅動電路，其中該資料開關單元為一電晶體，該電晶體之一第一汲極形成該資料連接埠，該電晶體之一第一源極形成該資料傳輸埠，該電晶體之一第一閘極形成該第一開關埠。
3. 依申請專利範圍第1項所述之畫素驅動電路，其中該電力開關單元為一電晶體，該電晶體之一第二汲極形成該電力連接埠，該電晶體之一第二源極形成該電力傳輸埠，該電晶體之一第二閘極形成該第二開關埠。
4. 依申請專利範圍第1項所述之畫素驅動電路，其中該驅動單元包含一電晶體，該電晶體之一第三汲極形成該電力輸入埠，該電晶體之一第三閘極連接該電壓補償元件之一端並形成該驅動端，該電晶體之一第三源極連接該電壓補償元件之另一端形成該電流輸出埠。
5. 依申請專利範圍第1或4項所述之畫素驅動電路，其中該電壓補償元件為一電容器。
6. 依申請專利範圍第1項所述之畫素驅動電路，其中該發光元件為一有機發光二極體。
7. 依申請專利範圍第2、3或4項所述之畫素驅動電路，其中各該電晶體為一薄膜電晶體。