TW201314224A - 線路檢測模組以及具有該線路偵測模組的測試治具 - Google Patents

Abstract

一種線路檢測模組，用以檢測發光二極體的外部線路是否能夠正常導通，所述線路檢測模組包括一至少邏輯單元及一鎖存電路，所述邏輯單元的兩輸入端分別連接至發光二極體的正極、負極，輸出端連接至鎖存電路，所述邏輯單元對應發光二極體的導通輸出一訊號至鎖存電路，以觸發鎖存電路鎖存一對應該發光二極體外部線路導通的狀態，以便測試者藉由鎖存電路鎖存的狀態確認發光二極體的外部線路導通。本發明還提供一種具有上述線路檢測模組的測試治具。

Description

線路檢測模組以及具有該線路偵測模組的測試治具

本發明涉及一種線路檢測模組，尤其涉及一種用以檢測LED的外部線路連接是否正常的線路檢測模組及具有該線路檢測模組的測試治具。

發光二極體(Light-Emitting Diode， LED)作為一種新型的發光體﹐由於電光效率高、體積小、壽命長、節能環保而在各類電子產品中得到廣泛的應用。半導體發光二極體最廣泛的應用為藉由其點亮或者熄滅來指示電子產品的不同工作狀態。是以，發光二極體應用到電子裝置上時，應確認該發光二極體的外部線路連接是否能夠正常導通而點亮，從而防止由於線路連接故障等LED本身品質之外的問題導致其不能點亮而影響指示結果。習知的一種發光二極體線路檢測方法是藉由肉眼觀察LED是否能點亮來相應判斷線路是否良好。該種作業方法很可能由於長期的視覺疲勞而造成誤判，準確率較低。另一種發光二極體線路檢測方法是藉由LED檢測儀來測試LED的頻率、色溫等等參數來判斷LED線路是否良好。然，該種LED測試儀的成本較高，不利於大批量的LED的線路測試。

有鑒於此，有必要提供一種準確度較高且成本較低的線路檢測模組。

另，還有必要提供一種具有上述線路檢測模組的測試治具。

一種線路檢測模組，用以檢測發光二極體的外部線路是否能夠正常導通，所述線路檢測模組包括一至少邏輯單元及一鎖存電路，所述邏輯單元的兩輸入端分別連接至發光二極體的正極、負極，輸出端連接至鎖存電路，所述邏輯單元對應對應發光二極體的導通輸出一訊號至鎖存電路，以觸發鎖存電路鎖存一對應該發光二極體外部線路導通的狀態，以便測試者藉由鎖存電路鎖存的狀態確認發光二極體的外部線路導通。

一種測試治具，用以檢測發光二極體的外部線路是否能夠正常導通，該測試治具包括連接元件以及線路測試模組，所述線路測試模組包括至少一個邏輯單元以及一鎖存電路，所述每一邏輯單元的兩輸入端分別藉由連接元件連接至一發光二極體的正極、負極，並對應連接的發光二極體的導通產生一高電平訊號，且當所有邏輯單元均產生一高電平訊號時，將觸發鎖存電路鎖存一對應所有發光二極體的外部線路均導通的狀態，以便測試者藉由鎖存電路鎖存的狀態確認測試的所有發光二極體的外部線路均導通。

與習知技術相比，本發明的測試治具可測量單個發光二極體的線路，也可同時測量電子產品內的複數發光二極體的外部線路連接是否均導通，測試效率高。另，該測試治具還設置一鎖存電路，用以鎖存測試藉由時此時鎖存晶片的狀態，使得即使電子產品內的發光二極體的外部線路狀態切換快速，也可藉由鎖存晶片鎖存的狀態準確的辨認出所述發光二極體的外部線路是否能夠正常導通，準確度較高，也無需額外購置測試儀，成本較低。

請參閱圖1，本發明的線路檢測模組10用以檢測電子產品上的一LED90的外部線路連接是否正常。該線路檢測模組10包括至少一個邏輯單元11以及鎖存電路13，所述邏輯單元11用以檢測LED90的外部線路是否正常導通，並對應LED90的正常導通輸出一高電平訊號至鎖存電路13，以藉由鎖存電路13於其內部鎖存對應該LED90正常導通的狀態，測試者即可藉由鎖存電路13鎖存的狀態判斷測試LED90外部線路是否導通，防止LED90的外部線路導通、斷開等狀態切換太快而難以辨別。

所述LED90通常為正極接電源(圖未示)，當負極接地時，所述LED90的線路連接導通而點亮，負極懸空時，則LED90的線路連接斷開而熄滅。所述LED90僅當導通點亮時，正極與負極之間才有電壓差，採取其他電連接方式進行連接時，所述正極以及負極之間均無電壓差(同時為高電位或者低電位)。於本發明中，即藉由檢測所述LED90之間的正極與負極之間是否存在電壓差來判斷LED90的線路連接是否正常導通。

所述邏輯單元11為一異或邏輯門，且兩輸入端分別連接至LED90的正極與負極，其輸出端連接至鎖存電路13。是以，當LED90的線路導通而點亮時，邏輯單元11的兩輸入端分別為一邏輯1(高電平訊號)與一邏輯0(低電平訊號)，是以異或運算後輸出一邏輯1(高電平訊號)至鎖存電路13。當LED90的線路斷開時，邏輯單元11的兩輸入端輸入的訊號相同(均為邏輯1或者邏輯0)，是以異或運算後輸出一邏輯0(低電平訊號)至鎖存電路13。

所述鎖存電路13包括鎖存晶片131以及輸出介面132，所述鎖存晶片131接收邏輯單元11輸出的訊號，並對應輸出一測試結果訊號至輸出介面132，以藉由連接至輸出介面132的語音裝置或者發光裝置指示該測試結果。所述輸出介面132還可連接至外部的控制裝置，用以自動控制該鎖存晶片131的工作狀態。

所述鎖存晶片131包括電源引腳VDD、時鐘引腳CLK、置位引腳S、資料引腳D、重置引腳R及輸出引腳Q。所述電源引腳VDD連接至一電源(通常為5V直流電源)。所述時鐘引腳CLK用以觸發資料引腳D掃描接收到的資料。該時鐘引腳CLK與資料引腳D均藉由電阻R1接地，並連接至邏輯單元11的輸出端，使得該時鐘引腳CLK由最初的低電位在邏輯單元11輸出的高電平訊號的作用下置為高電位時，資料引腳D將掃描此時接收到的訊號，該訊號也為邏輯單元11輸出的高電位，並將該訊號輸入至該鎖存晶片131。於本發明實施方式中，置位引腳S與重置引腳R的作用大致相當，均用以設定該鎖存晶片131的狀態，且當所述置位引腳S接地、重置引腳R接地而保持低電位時，該鎖存晶片131具備鎖存功能，若所述重置引腳R處於高電位，該鎖存晶片131將不斷重定。於本發明實施方式中，所述重置引腳R連接至輸出介面132，並可藉由輸出介面132連接的外部控制裝置(圖未示)控制重置引腳R置為低電位。輸出引腳Q也連接至輸出介面132，用以輸出該鎖存晶片131根據資料引腳D輸入的資料而對應產生的測試結果訊號。

於本發明實施方式中，當重置引腳R低電位，同時時鐘引腳CLK偵測到邏輯單元11輸出的從低電位到高電位的變化時，說明測試的LED90的線路連接導通，資料引腳D也將檢測到邏輯單元11發送的高電平訊號，並輸出至鎖存晶片131，鎖存晶片131將藉由輸出引腳Q保持輸出一高電平，以鎖存該對應LED90的外部線路連接導通的狀態。之後，無論邏輯單元11端輸入任何訊號至該時鐘引腳CLK與資料引腳D，該輸出引腳Q均保持輸出高電平不變，直到該鎖存晶片131被重置。

藉此，利用該線路檢測模組10檢測電子產品上的LED90線路是否導通時，即使所述LED90的導通狀態切換十分快速，只要所述鎖存晶片131一檢測到該LED90的線路導通，即資料引腳D端從低電位到高電位，所述鎖存晶片131的輸出引腳Q將輸出高電平訊號，並鎖存該狀態而保持持續輸出該高電平訊號，測試者即可藉由該輸出引腳Q輸出的高電平訊號確認該LED90的線路正常。

請一併參閱圖2，本發明測試治具100可同時檢測複數LED90，該測試治具100除包括上述線路檢測模組10外，還包括至少一連接元件20及一邏輯運算模組30。所述線路檢測模組10內的若干個邏輯單元11均藉由連接元件20連接至每一待測LED90的正、負極，並對應每一LED90的外部線路連接的導通輸出一高電平訊號至邏輯運算模組30，對應LED外部線路連接的斷開輸出一低電平訊號至邏輯運算模組30。所述邏輯運算模組30將複數邏輯單元11輸出的訊號進行運算，並對應輸出一訊號至鎖存電路13。當該邏輯運算模組30的所有的輸入訊號均為高電位時(即所有測試的LED90的線路均正常導通)，輸出一高電位至鎖存電路13，鎖存電路13對應該接收到的高電平訊號藉由輸出引腳Q保持輸出一高電平訊號，以鎖存該對應所有LED90均導通的狀態。

於本發明實施方式中，所述邏輯運算模組30包括若干個邏輯及閘31。所述每一邏輯單元11的輸出均連接至一邏輯及閘31的一輸入端進行運算，運算的結果再輸入另一邏輯及閘31的輸入端進行運算，直至所述若干個邏輯單元11輸出的訊號經過複數邏輯及閘31運算後最終僅輸出一個訊號。所述鎖存電路13連接至該最末端的邏輯及閘31的輸出端，且所述時鐘引腳CLK以及資料引腳D將接收邏輯運算模組30最終輸出的訊號。

以下以同時測量四個LED90為例進一步說明該測試治具100，如圖2所示，此時所述邏輯單元11對應LED90的數量設置為四個，邏輯及閘31的數量設置為三個。所述四個邏輯單元11的兩輸入端均藉由連接元件20分別連接至對應測試的LED90的正極、負極，輸出端則連接至二邏輯及閘31的輸入端，該二邏輯及閘31運算後輸出的結果再輸出至另一邏輯及閘31的輸入端，使得所述四個邏輯單元11輸出的訊號經過三個邏輯及閘31後最終運算並輸出一訊號至鎖存電路13的資料引腳D以及時鐘引腳CLK。當所述四個LED90中存在線路未導通的狀況時，該邏輯運算模組30經過邏輯運算後輸出一低電平訊號至時鐘引腳CLK，所述鎖存電路13將不做反應，輸出引腳Q將保持低電位而不觸發連接至輸出介面132的語音裝置或者發光裝置；若所有LED90的線路均正常導通，則邏輯運算模組30將輸出一高電平訊號至時鐘引腳CLK以及資料引腳D，該時鐘引腳CLK將觸發資料引腳D掃描此時接收到的訊號，所述資料引腳D檢測到接收到一高電平訊號，將輸出至鎖存晶片131。所述鎖存晶片131將對應接收到的高電平訊號藉由輸出引腳Q保持輸出一高電位至輸出介面132，以鎖存該狀態，並觸發連接至輸出介面132的語音裝置或者發光裝置指示測試結果。

得理解，本發明實施方式中，所述測試治具100還包括一連接至邏輯單元11的輸出端的控制模組50，用於由於檢測的LED90的數量較少而使得部分邏輯單元11閒置時，該控制模組50使該邏輯單元11的輸出端置於高電位，以防止後續邏輯運算模組30的運算中，由於閒置的邏輯單元11輸出的低電平訊號而造成誤判。所述控制模組50包括開關51以及若干電阻R2。所述開關51一側的各個引腳藉由一個電阻R2連接至電源，以使該開關51該側的引腳均為高電位。所述開關51的另一側的各個引腳則分別連接至一邏輯單元11的輸出端，且當作動該開關51使其相對兩側的對應引腳相導通時，連接至邏輯單元11的輸出端的引腳也將置為高電位。是以，當使用該測試治具100測試LED90，且部分邏輯單元11閒置時，可作動所述開關51，以將開關51上對應該閒置的邏輯單元11的兩側引腳導通，開關51上的對應測試的邏輯單元11的兩側引腳斷開，使閒置的邏輯單元11也能輸出一高電平訊號至邏輯運算模組30，測試的邏輯單元11則根據實際測試結果輸出一訊號至邏輯運算模組30，以確保測試正確進行。於本發明實施方式中，所述開關51為一多位元撥碼開關。

可見，該測試治具100可測量單個LED90的線路，也可同時測量電子產品內的複數LED90的外部線路連接是否均導通，測試效率高。另，該測試治具100還設置一鎖存電路13，用以鎖存測試藉由時此時鎖存晶片131的狀態，使得即使電子產品內的LED90的外部線路連接的狀態切換快速，也可藉由鎖存晶片131鎖存的狀態準確的辨認出所述LED90的外部線路連接是否能夠正常導通，準確度較高，也無需額外購置測試儀，成本較低。

最後所應說明的是，以上實施例僅用以說明本發明的技術方案而非限制，儘管參照以上較佳實施例對本發明進行了詳細說明，本領域的普通技術人員應當理解，可以對本發明的技術方案進行修改或等同替換，而不脫離本發明技術方案的精神和範圍。

100．．．測試治具

10．．．線路檢測模組

11．．．邏輯單元

13．．．鎖存電路

131．．．鎖存晶片

VDD．．．電源引腳

CLK．．．時鐘引腳

S．．．置位引腳

D．．．資料引腳

R．．．重置引腳

Q．．．輸出引腳

R1、R2．．．電阻

132．．．輸出介面

20．．．連接元件

30．．．邏輯運算模組

31．．．邏輯及閘

50．．．控制模組

51．．．開關

90．．．LED

圖1為本發明實施方式提供的線路測試模組的電路原理圖。

圖2為具有圖1所示的線路測試模組的測試治具的電路原理圖。

10．．．線路檢測模組

11．．．邏輯單元

13．．．鎖存電路

131．．．鎖存晶片

VDD．．．電源引腳

CLK．．．時鐘引腳

S．．．置位引腳

D．．．資料引腳

R．．．重置引腳

Q．．．輸出引腳

R1．．．電阻

132．．．輸出介面

90．．．LED

Claims (10)

1. 一種線路檢測模組，用以檢測發光二極體的外部線路是否能夠正常導通，其改良在於：所述線路檢測模組包括至少一邏輯單元及一鎖存電路，所述邏輯單元的兩輸入端分別連接至發光二極體的正極、負極，輸出端連接至鎖存電路，所述邏輯單元對應發光二極體的導通輸出一訊號至鎖存電路，以觸發鎖存電路鎖存一對應該發光二極體外部線路導通的狀態，以便測試者藉由鎖存電路鎖存的狀態確認發光二極體的外部線路導通。
2. 如申請專利範圍第1項所述之線路檢測模組，用其中所述邏輯單元為一異或閘。
3. 如申請專利範圍第2項所述之線路檢測模組，用其中所述發光二極體導通，輸入二不同訊號至邏輯單元的兩輸入端，並藉由邏輯單元運算輸出一高電平訊號至鎖存電路，鎖存電路對應接收到的高電平訊號輸出一高電平訊號，並鎖存該輸出高電平訊號的狀態。
4. 如申請專利範圍第3項所述之線路檢測模組，用其中所述鎖存電路包括鎖存晶片以及輸出介面，所述鎖存晶片連接至邏輯單元的輸出端，所述輸出介面連接至鎖存晶片，所述鎖存電路藉由鎖存晶片鎖存所述輸出高電平訊號的狀態，以觸發連接至該輸出埠的習知的指示裝置指示測試的發光二極體的外部線路正常導通。
5. 一種測試治具，用以檢測發光二極體的外部線路是否能夠正常導通，該測試治具包括連接元件，其改良在於：所述測試治具還包括線路檢測模組，所述線路檢測模組包括至少一個邏輯單元以及一鎖存電路，所述每一邏輯單元的兩輸入端分別藉由連接元件連接至一發光二極體的正極、負極，並對應連接的發光二極體的導通產生一高電平訊號，且當所有邏輯單元均產生一高電平訊號時，將觸發鎖存電路鎖存一對應所有發光二極體的外部線路均導通的狀態，以便測試者藉由鎖存電路鎖存的狀態確認測試的所有發光二極體的外部線路均導通。
6. 如申請專利範圍第5項所述之測試治具，其中所述測試治具還包括一邏輯運算模組，所述邏輯運算模組電連接於每一邏輯單元的輸出端以及鎖存電路之間，用以接收所有邏輯單元輸出的訊號，並對應所有邏輯單元均輸出的高電平訊號對應輸出一高電平訊號至鎖存電路，鎖存電路對應接收到的高電平訊號輸出一高電平訊號，並鎖存該輸出高電平訊號的狀態。
7. 如申請專利範圍第6項所述之測試治具，其中所述邏輯運算模組包括若干個邏輯及閘，所述每一邏輯單元輸出的訊號分別連接至一邏輯及閘的輸入端，經過該邏輯及閘運算後再輸入至另一邏輯及閘的輸入端，直至所有邏輯單元輸出的複數訊號經過若干個邏輯及閘運算後最終僅輸出一個訊號，鎖存電路根據該最終輸出的訊號是否由低電位變為高電位來鎖存所述狀態。
8. 如申請專利範圍第7項所述之測試治具，其中所述鎖存電路包括鎖存晶片以及輸出介面，所述鎖存晶片連接至邏輯運算模組的輸出端，所述輸出介面連接至鎖存晶片，所述鎖存電路藉由鎖存晶片鎖存所述輸出高電平訊號的狀態，以觸發連接至該輸出埠的習知的指示裝置指示測試的所有發光二極體的外部線路均正常導通。
9. 如申請專利範圍第6項所述之測試治具，其中所述測試治具還包括控制模組，所述控制模組連接至邏輯單元的輸出端，用於當該測試治具檢測的發光二極體的數量較少而使部分邏輯單元閒置時，將該閒置的邏輯單元輸出端置高電位而發送一高電平訊號至邏輯運算模組。
10. 如申請專利範圍第9項所述之測試治具，其中所述控制模組包括開關以及若干電阻，所述開關的一側引腳分別藉由一電阻連接至電源而置為高電位，另一側引腳分別連接至一邏輯單元的輸出端，作動開關使對應閒置的邏輯單元的兩側引腳連通，以將閒置的邏輯單元的輸出端置為高電位。