TW201308286A - 液晶顯示裝置及其驅動方法 - Google Patents

液晶顯示裝置及其驅動方法 Download PDF

Info

Publication number
TW201308286A
TW201308286A TW101128676A TW101128676A TW201308286A TW 201308286 A TW201308286 A TW 201308286A TW 101128676 A TW101128676 A TW 101128676A TW 101128676 A TW101128676 A TW 101128676A TW 201308286 A TW201308286 A TW 201308286A
Authority
TW
Taiwan
Prior art keywords
node
electrode
signal
potential
gate
Prior art date
Application number
TW101128676A
Other languages
English (en)
Other versions
TWI540554B (zh
Inventor
Hideki Morii
Akihisa Iwamoto
Satoshi Horiuchi
Takayuki Mizunaga
Kazuya Nakaminami
Original Assignee
Sharp Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Kk filed Critical Sharp Kk
Publication of TW201308286A publication Critical patent/TW201308286A/zh
Application granted granted Critical
Publication of TWI540554B publication Critical patent/TWI540554B/zh

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/027—Arrangements or methods related to powering off a display

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)

Abstract

本發明提供一種能夠於斷開電源時迅速地除去面板內的殘留電荷之具備IGZO-GDM之液晶顯示裝置及其驅動方法。構成移位暫存器之各雙穩態電路包括：薄膜電晶體TI，其用以使輸出端子之電位基於第1時脈而上升；區域netA，其與薄膜電晶體TI之閘極端子連接；薄膜電晶體TC，其用以使區域netA的電位下降；及區域netB，其與薄膜電晶體TC之閘極端子連接。於此種構成中，電源斷開序列包含顯示器斷開序列與閘極斷開序列，且於閘極斷開序列中至少包含閘極匯流線放電步驟(t14~t15)、netB放電步驟(t15~t16)、及netA放電步驟(t16~t17)。

Description

液晶顯示裝置及其驅動方法
本發明係關於一種包括具有於半導體層利用氧化物半導體(IGZO)之薄膜電晶體之經單一積體電路化之閘極驅動器之液晶顯示裝置及其驅動方法。
一般而言，主動矩陣型之液晶顯示裝置包括包含夾持液晶層之2片基板之液晶面板，且於該2片基板中之一基板上呈晶格狀配置有複數條閘極匯流線(掃描信號線)與複數條源極匯流線(影像信號線)，且設置有分別對應於該等複數條閘極匯流線與複數條源極匯流線之交叉點而呈矩陣狀配置之複數個像素形成部。各像素形成部包含閘極端子連接於通過對應之交叉點之閘極匯流線且源極端子連接於通過該交叉點之源極匯流線之作為開關元件之薄膜電晶體(TFT，thin film transistor)、及用以保持像素值之像素電容等。又，亦有於上述2片基板中之另一基板設置共通地設置於上述複數個像素形成部之作為對向電極之共通電極之情形。於主動矩陣型液晶顯示裝置進而設置有驅動上述複數條閘極匯流線之閘極驅動器(掃描信號線驅動電路)、與驅動上述複數條源極匯流線之源極驅動器(影像信號線驅動電路)。
顯示像素值之影像信號雖係由源極匯流線傳遞，但各源極匯流線無法一下子(同時)傳遞表示相當於複數列之像素值之影像信號。因此，向呈上述矩陣狀配置之像素形成部 內之像素電容之影像信號之寫入係逐列地依序進行。由此，以每隔特定期間依序選擇複數條閘極匯流線之方式，閘極驅動器由包含複數段之移位暫存器構成。
於此種液晶顯示裝置中，存在儘管使用者斷開電源，仍不會立即清除顯示而殘存如餘象般之圖像之情況。其理由在於，當斷開裝置之電源時，保持於像素電容中之電荷之放電路徑被切斷，於像素形成部內蓄積殘留電荷。又，當以於像素形成部內蓄積有殘留電荷之狀態接通裝置的電源時，則產生因基於該殘留電荷之雜質之偏倚而起之閃爍之產生等顯示品質之下降。由此，於電源斷開時，藉由使例如所有閘極匯流線為選擇狀態(接通狀態)而對源極匯流線施加黑電壓，而將面板上之電荷放電。
又，關於液晶顯示裝置，近年來正在推進閘極驅動器之單一積體電路化。先前，閘極驅動器雖大多作為IC(Integrated Circuit，積體電路)晶片而搭載於構成液晶面板之基板之周邊部，但近年來於基板上直接形成閘極驅動器之情況日益增多。此種閘極驅動器被稱為「單一積體電路閘極驅動器」等。又，包括單一積體電路閘極驅動器之面板被稱為「閘極驅動器單一積體電路面板」等。
於閘極驅動器單一積體電路面板中，有關面板上之電荷之放電，無法採用上述之方法。由此，於國際公開2011/055584號說明書中揭示有如下般之液晶顯示裝置之發明。於構成閘極驅動器內之移位暫存器之雙穩態電路設置有薄膜電晶體，該薄膜電晶體具有與閘極匯流線連接之 汲極端子、與傳遞基準電位之基準電位配線連接之源極端子、及提供使移位暫存器動作之時脈信號之閘極端子。於此種構成中，當切斷來自外部之電源電壓之供給時，可將時脈信號設為高位準而使上述薄膜電晶體為接通狀態，並且使基準電位之位準自閘極斷開電位提高至閘極接通電位。藉此，各閘極匯流線之電位被提高至閘極接通電位，從而使所有像素形成部內之殘留電荷放電。
[先前技術文獻] [專利文獻]
[專利文獻1]國際公開2011/055584號說明書
然而，近年來，正在推進IGZO-TFT液晶面板(於薄膜電晶體之半導體層使用作為氧化物半導體之一種之IGZO之液晶面板)之開發。於IGZO-TFT液晶面板中，亦正在推進經單一積體電路化之閘極驅動器之開發。另外，以下將設置於IGZO-TFT液晶面板之單一積體電路閘極驅動器稱為「IGZO-GDM」。a-SiTFT由於斷開特性不佳，因此於a-SiTFT液晶面板中，像素形成部以外之部分之浮動電荷會以數秒放電。因而，於a-SiTFT液晶面板中，像素形成部以外之部分之浮動電荷不會特別成為問題。然而，IGZO-TFT不僅接通特性，斷開特性亦優異。尤其由於朝向閘極之偏壓電壓為0 V(亦即無偏離)時之斷開特性相較於a-SiTFT明顯優異，因此與TFT連接之節點之浮動電荷不會於閘極斷開 時經由該TFT進行放電。其結果，於電路內會有電荷長時間殘留。根據某個估算，於採用後述之圖8所示之構成之IGZO-GDM中，netA上之浮動電荷之放電所需之時間成為數小時(數千秒~數萬秒)。又，根據IGZO-GDM之BT(Bias Temperature，偏壓溫度)應力試驗，IGZO-TFT之閾值移位之大小係於1小時為數V。基於此，可知於IGZO-GDM中殘留電荷之存在成為IGZO-TFT之閾值移位之一大要因。根據以上內容，當於IGZO-GDM之移位暫存器中，移位動作於途中停止時，會有僅於某1段產生TFT之閾值移位之顧慮。其結果，使移位暫存器不會正常地動作，或不會向畫面進行圖像顯示。
又，於閘極驅動器為IC晶片之情形下，面板內之TFT僅為像素形成部內之TFT。因而，於電源斷開時，只要將像素形成部內之電荷及閘極匯流線上之電荷放電即可。然而，於單一積體電路閘極驅動器之情形下，作為面板內之TFT，於閘極驅動器內亦存在有TFT。而且，於例如圖8所示之構成中，存在由符號netA及符號netB所示之2個浮動節點。因而，於IGZO-GDM中，需要於電源斷開時，將像素形成部內之電荷、閘極匯流線上之電荷、netA上之電荷、及netB上之電荷進行放電。
由此，本發明之目的在於提供一種能夠於斷開電源時迅速地除去面板內之殘留電荷之包括IGZO-GDM之液晶顯示裝置及其驅動方法。
本發明之第1態樣之特徵為：其係包含構成顯示面板之基板、形成於上述基板上之複數個開關元件，且於構成上述複數個開關元件之半導體層使用氧化物半導體之液晶顯示裝置，且包括：複數個影像信號線，其等傳遞影像信號；複數個掃描信號線，其等與上述複數個影像信號線交叉；複數個像素形成部，其等對應於上述複數個影像信號線與上述複數個掃描信號線而以矩陣狀配置；掃描信號線驅動電路，其包含含有以與上述複數個掃描信號線1對1對應之方式設置且基於時脈信號而依序輸出脈衝之複數個雙穩態電路之移位暫存器，且基於自該移位暫存器輸出之脈衝而選擇性地驅動上述複數個掃描信號線；電源狀態檢測部，其檢測自外部賦予之電源之接通/斷開狀態；及驅動控制部，其輸出上述時脈信號、成為上述複數個雙穩態電路之動作之基準之電位即基準電位、及用以將上述複數個雙穩態電路之狀態初始化之清除信號，並控制上述掃描信號線驅動電路之動作；且上述複數個影像信號線、上述複數個掃描信號線、上述複數個像素形成部、及上述掃描信號線驅動電路係形成於上述基板上；各雙穩態電路包括：輸出節點，其與上述掃描信號線連接； 輸出節點控制用開關元件，其第1電極被賦予上述時脈信號，第2電極與上述輸出節點連接，且第3電極被賦予上述基準電位；輸出控制用開關元件，其第2電極被賦予上述時脈信號，且第3電極與上述輸出節點連接；第1節點，其與上述輸出控制用開關元件之第1電極連接；第1之第1節點控制用開關元件，其第2電極與上述第1節點連接，且第3電極被賦予上述基準電位；第2之第1節點控制用開關元件，其第1電極被賦予上述清除信號，第2電極與上述第1節點連接，且第3電極被賦予上述基準電位；第2節點，其與上述第1之第1節點控制用開關元件之第1電極連接；及第1之第2節點控制用開關元件，其第1電極被賦予上述時脈信號，第2電極與上述第2節點連接，且第3電極被賦予上述基準電位；且上述電源狀態檢測部當檢測上述電源之斷開狀態時，將特定之電源斷開信號賦予至上述驅動控制部，上述驅動控制部當接收到上述電源斷開信號時，於以進行使上述像素形成部內之電荷放電之第1放電處理之方式控制上述掃描信號線驅動電路之動作之後，以進行使上述掃描信號線上之電荷、上述第2節點之電荷、及上述第1節點之電荷放電之第2放電處理之方式控制上述掃描信號線 驅動電路之動作。
本發明之第2態樣係如本發明之第1態樣，其中上述第2放電處理包含：掃描信號線放電處理，使上述掃描信號線上之電荷放電；第1節點放電處理，使上述第1節點之電荷放電；及第2節點放電處理，使上述第2節點之電荷放電；且上述驅動控制部以按上述掃描信號線放電處理、上述第2節點放電處理、上述第1節點放電處理之順序進行處理之方式控制上述掃描信號線驅動電路之動作，於上述掃描信號線放電處理時，將上述時脈信號設為接地電位，且將上述清除信號與上述基準電位設為高位準，於上述第2節點放電處理時，將上述清除信號設為低位準，且將上述時脈信號與上述基準電位設為接地電位，於上述第1節點放電處理時，將上述清除信號設為高位準，且將上述時脈信號與上述基準電位設為接地電位。
本發明之第3態樣係如本發明之第2態樣，其中上述驅動控制部於上述掃描信號線放電處理時，使上述時脈信號逐漸自高位準變化為低位準。
本發明之第4態樣係如本發明之第1態樣，其中各雙穩態電路進而包括：第2之第2節點控制用開關元件，其第1電極被賦予上述清除信號，第2電極與上述第2節點連接，且第3電極被 賦予上述基準電位；及第2輸出節點控制用開關元件，其第1電極被賦予上述清除信號，第2電極與上述輸出節點連接，且第3電極被賦予上述基準電位；且上述驅動控制部於上述第2放電處理時，將上述清除信號設為高位準，且將上述時脈信號與上述基準電位設為接地電位。
本發明之第5態樣係如本發明之第1態樣，其中各雙穩態電路進而包括第1電極被賦予上述清除信號，第2電極與上述第2節點連接，且第3電極被賦予上述基準電位之第2之第2節點控制用開關元件；上述驅動控制部於上述第2放電處理時，係以於進行使上述掃描信號線上之電荷放電之處理之後，進行使上述第2節點之電荷及上述第1節點之電荷放電之處理之方式控制上述掃描信號線驅動電路之動作。
本發明之第6態樣係如本發明之第1態樣，其中各雙穩態電路進而包括第1電極被賦予上述清除信號，第2電極與上述輸出節點連接，且第3電極被賦予上述基準電位之第2輸出節點控制用開關元件；上述驅動控制部於上述第2放電處理時，係以於進行使上述第2節點之電荷放電之處理之後，進行使上述掃描信號線上之電荷及上述第1節點之電荷放電之處理之方式控制上述掃描信號線驅動電路之動作。
本發明之第7態樣係如本發明之第1態樣，其中 上述驅動控制部包含將低電壓之信號轉換為高電壓之信號之位準移位器電路；上述位準移位器電路包含用以自1個時脈信號生成相位互不相同之複數個時脈信號之邏輯電路部。
本發明之第8態樣係如本發明之第1態樣，其中上述驅動控制部包含將低電壓之信號轉換為高電壓之信號之位準移位器電路；上述位準移位器電路係以2條以上之信號線與時序控制器連接，以連接上述位準移位器電路與上述時序控制器之信號線中之2條信號線傳送之信號係可垂直同步之信號與可水平同步之信號。
本發明之第9態樣係如本發明之第7態樣，其中上述位準移位器電路進而包含輸出基本時脈之振盪電路部；上述邏輯電路部係基於自上述振盪電路部輸出之基本時脈，而生成上述複數個時脈信號。
本發明之第10態樣係如本發明之第7態樣，其中上述位準移位器電路進而包含輸出基本時脈之振盪電路部；用以生成上述邏輯電路部之時序之非揮發性記憶體內置於包含位準移位器電路之封裝IC中。
本發明之第11態樣之特徵為，其係液晶顯示裝置之驅動方法，該液晶顯示裝置包括：基板，其構成顯示面板；複 數個開關元件，其等形成於上述基板上；複數個影像信號線，其等傳遞影像信號；複數個掃描信號線，其等與上述複數個影像信號線交叉；複數個像素形成部，其等對應於上述複數個影像信號線與上述複數個掃描信號線而以矩陣狀配置；掃描信號線驅動電路，其驅動上述複數個掃描信號線；及驅動控制部，其控制上述掃描信號線驅動電路之動作；且於構成上述複數個開關元件之半導體層使用氧化物半導體；該驅動方法包含：電源狀態檢測步驟，檢測自外部賦予之電源之接通/斷開狀態；及電荷放電步驟，使上述顯示面板內之電荷放電；上述複數個影像信號線、上述複數個掃描信號線、上述複數個像素形成部、及上述掃描信號線驅動電路係形成於上述基板上；上述掃描信號線驅動電路包含含有以與上述複數個掃描信號線1對1對應之方式設置且基於時脈信號而依序輸出脈衝之複數個雙穩態電路之移位暫存器；上述驅動控制部輸出上述時脈信號、成為上述複數個雙穩態電路之動作之基準之電位即基準電位、及用以將上述複數個雙穩態電路之狀態初始化之清除信號；各雙穩態電路包括：輸出節點，其與上述掃描信號線連接；輸出節點控制用開關元件，其第1電極被賦予上述時脈信號，第2電極與上述輸出節點連接，且第3電極被賦予 上述基準電位；輸出控制用開關元件，其第2電極被賦予上述時脈信號，且第3電極與上述輸出節點連接；第1節點，其與上述輸出控制用開關元件之第1電極連接；第1之第1節點控制用開關元件，其第2電極與上述第1節點連接，且第3電極被賦予上述基準電位；第2之第1節點控制用開關元件，其第1電極被賦予上述清除信號，第2電極與上述第1節點連接，且第3電極被賦予上述基準電位；第2節點，其與上述第1之第1節點控制用開關元件之第1電極連接；及第1之第2節點控制用開關元件，其第1電極被賦予上述時脈信號，第2電極與上述第2節點連接，且第3電極被賦予上述基準電位；上述電荷放電步驟包含：第1放電步驟，使上述像素形成部內之電荷放電；及第2放電步驟，使上述掃描信號線上之電荷、上述第2節點之電荷、及上述第1節點之電荷放電；且當於上述電源狀態檢測步驟中檢測上述電源之斷開狀態時，執行上述電荷放電步驟。
本發明之第12態樣係如本發明之第11態樣，其中上述第2放電步驟包含：掃描信號線放電步驟，使上述掃描信號線上之電荷放電；第1節點放電步驟，使上述第1 節點之電荷放電；及第2節點放電步驟，使上述第2節點之電荷放電；上述驅動控制部係以按上述掃描信號線放電步驟、上述第2節點放電步驟、上述第1節點放電步驟之順序進行處理之方式控制上述掃描信號線驅動電路之動作；於上述掃描信號線放電步驟中，使上述時脈信號成為接地電位，並且使上述清除信號與上述基準電位成為高位準；於上述第2節點放電步驟中，使上述清除信號成為低位準，並且使上述時脈信號與上述基準電位成為接地電位；於上述第1節點放電步驟，使上述清除信號成為高位準，並且使上述時脈信號與上述基準電位成為接地電位。
本發明之第13態樣係如本發明之第12態樣，其中於上述掃描信號線放電步驟中，上述時脈信號逐漸自高位準變化為低位準。
本發明之第14態樣係如本發明之第11態樣，其中各雙穩態電路進而包括：第2之第2節點控制用開關元件，其第1電極被賦予上述清除信號，第2電極與上述第2節點連接，且第3電極被賦予上述基準電位；及第2之輸出節點控制用開關元件，其第1電極被賦予上述清除信號，第2電極與上述輸出節點連接，且第3電極被賦予上述基準電位；於上述第2放電步驟中，使上述清除信號成為高位準， 並且使上述時脈信號與上述基準電位成為接地電位。
本發明之第15態樣係如本發明之第11態樣，其中各雙穩態電路進而包括第1電極被賦予上述清除信號，第2電極與上述第2節點連接，且第3電極被賦予上述基準電位之第2之第2節點控制用開關元件；於上述第2放電步驟中，於進行使上述掃描信號線上之電荷放電之處理之後，進行使上述第2節點之電荷及上述第1節點之電荷放電之處理。
本發明之第16態樣係如本發明之第11態樣，其中各雙穩態電路進而包括第1電極被賦予上述清除信號，第2電極與上述輸出節點連接，且第3電極被賦予上述基準電位之第2輸出節點控制用開關元件；於上述第2放電步驟中，於進行使上述第2節點之電荷放電之處理之後，進行使上述掃描信號線上之電荷及上述第1節點之電荷放電之處理。
根據本發明之第1態樣，於包括IGZO-GDM之液晶顯示裝置中，當切斷電源電壓PW之供給時，首先使像素形成部內之電荷放電，其後，使掃描信號線上之電荷、構成移位暫存器之雙穩態電路內之第1節點、第2節點上之電荷放電。藉此，於斷開電源時迅速除去面板內之殘留電荷，抑制起因於面板內之殘留電荷之存在之顯示不良、動作不良之產生。
根據本發明之第2態樣，於掃描信號線放電處理時，係 以時脈信號成為接地電位之狀態使輸出控制用開關元件成為接通狀態。關於輸出控制用開關元件，由於係對第2電極賦予時脈信號，且使第3電極與輸出節點連接，因此可使掃描信號線上之電荷放電。又，於第2節點放電處理時，係以基準電位成為接地電位之狀態使第1之第2節點控制用開關元件成為接通狀態。關於第1之第2節點控制用開關元件，由於係使第2電極與第2節點連接，且對第3電極賦予基準電位，因此可使第2節點之電荷放電。再者，於第1節點放電處理時，係以基準電位成為接地電位之狀態使第2之第1節點控制用開關元件成為接通狀態。關於第2之第1節點控制用開關元件，由於係使第2電極與第1節點連接，且對第3電極賦予基準電位，因此可使第1節點之電荷放電。以上述方式，當斷開電源時，依序迅速除去面板內之各節點等之電荷。
根據本發明之第3態樣，於掃描信號線放電處理時，掃描信號線之電位緩慢地下降。因此，會抑制於各像素形成部因吸附電壓之影響而使像素電極電位下降。
根據本發明之第4態樣，藉由於第2放電處理時使清除信號成為高位準，會使第2之第1節點控制用開關元件、第2之第2節點控制用開關元件、及第2之輸出節點控制用開關元件成為接通狀態。關於第2之第1節點控制用開關元件，係第2電極與第1節點連接，並對第3電極賦予基準電位。關於第2之第2節點控制用開關元件，係第2電極與第2節點連接，並對第3電極賦予基準電位。關於第2輸出節點控制 用開關元件，係第2電極與輸出節點連接，並對第3電極賦予基準電位。又，於第2放電處理時，使基準電位成為接地電位。根據以上內容，於第2放電處理時，使第1節點之電荷、第2節點之電荷、及掃描信號線上之電荷於1步驟進行放電。
根據本發明之第5態樣，於第2放電處理時，係於相較於本發明之第1態樣為較少之步驟，使第1節點之電荷、第2節點之電荷、及掃描信號線上之電荷放電。
根據本發明之第6態樣，於第2放電處理時，係於相較於本發明之第1態樣為較少之步驟，使第1節點之電荷、第2節點之電荷、及掃描信號線上之電荷放電。
根據本發明之第7態樣，需要賦予給位準移位器電路之輸入信號數相較於先前而較少。藉此，可實現成本降低或小封裝化。
根據本發明之第8態樣，與本發明之第7態樣相同，需要賦予給位準移位器電路之輸入信號數相較於先前而較少。藉此，可實現成本降低或小封裝化。
根據本發明之第9態樣，能夠較容易實現複雜之電源斷開序列。
根據本發明之第10態樣，與本發明之第9態樣相同，能夠較容易實現複雜之電源斷開序列。
根據本發明之第11態樣，可於液晶顯示裝置之驅動方法之發明中發揮與本發明之第1態樣相同之效果。
根據本發明之第12態樣，可於液晶顯示裝置之驅動方法 之發明中發揮與本發明之第2態樣相同之效果。
根據本發明之第13態樣，可於液晶顯示裝置之驅動方法之發明中發揮與本發明之第3態樣相同之效果。
根據本發明之第14態樣，可於液晶顯示裝置之驅動方法之發明中發揮與本發明之第4態樣相同之效果。
根據本發明之第15態樣，可於液晶顯示裝置之驅動方法之發明中發揮與本發明之第5態樣相同之效果。
根據本發明之第16態樣，可於液晶顯示裝置之驅動方法之發明中發揮與本發明之第6態樣相同之效果。
以下，一面參照附圖，一面就本發明之實施形態進行說明。另外，於以下之說明中，薄膜電晶體之閘極端子(閘極電極)係與第1電極相當，汲極端子(汲極電極)係與第2電極相當，源極端子(源極電極)係與第3電極相當。又，將設置於雙穩態電路內之薄膜電晶體全部作為n通道型者進行說明。
<1.第1實施形態> <1.1整體構成及動作>
圖2係表示本發明第1實施形態之主動矩陣型之液晶顯示裝置之整體構成之方塊圖。如圖2所示般，該液晶顯示裝置包含液晶面板(顯示面板)20、PCB(印刷電路基板)10、及連接於液晶面板20與PCB10之TAB(Tape Automated Bonding，捲帶式自動接合)30。另外，液晶面板20係IGZO-TFT液晶面板。又，TAB30主要為於中型用至大型用液晶面板 中採用之安裝形態，於小型用至中型用液晶面板中亦有作為源極驅動器之安裝形態而採用COG(chip on glass，玻璃覆晶)安裝之情形。再者，近來，亦逐漸使用將源極驅動器32、時序控制器11、電源電路15、電源斷開檢測部17及位準移位器電路13單晶片化之系統驅動器構成。
液晶面板20包含對向之2片基板(典型的是玻璃基板，但並不限定於玻璃基板)，且於基板上之特定區域形成有用以顯示圖像之顯示部22。於顯示部22中包含：複數條(j條)源極匯流線(影像信號線)SL1~SLj；複數條(i條)閘極匯流線(掃描信號線)GL1~GLi；及分別對應於該等源極匯流線SL1~SLj與閘極匯流線GL1~GLi之交叉點而設置之複數個(i×j個)像素形成部。圖3係表示像素形成部之構成之電路圖。如圖3所示般，於各像素形成部中包含：於通過對應之交叉點之閘極匯流線GL上連接閘極端子，且於通過該交叉點之源極匯流線SL上連接源極端子之薄膜電晶體(TFT)220；連接於該薄膜電晶體220之汲極端子之像素電極221；共通地設置於上述複數個像素形成部之共通電極222及輔助電容電極223；由像素電極221與共通電極222形成之液晶電容224；及由像素電極221與輔助電容電極223形成之輔助電容225。又，由液晶電容224與輔助電容225形成像素電容CP。而且，當各薄膜電晶體220之閘極端子自閘極匯流線GL接收到有效之掃描信號時，該薄膜電晶體220之源極端子基於自源極匯流線SL接收之影像信號，而於像素電容CP中保持表示像素值之電壓。
於液晶面板20上如圖2所示般，形成有用以驅動閘極匯流線GL1~GLi之閘極驅動器24。該閘極驅動器24係上述之IGZO-GDM，且於構成液晶面板20之基板上形成為單一積體電路。於TAB30上以IC晶片之狀態搭載有用以驅動源極匯流線SL1~SLj之源極驅動器32。於PCB10上設置有時序控制器11、位準移位器電路13、電源電路15、及電源斷開檢測部17。另外，於圖2中雖閘極驅動器24僅配置於顯示部22之一側，但要求左右均等邊框面板之使用者亦較多，為滿足該要求，亦經常使用將閘極驅動器24配置於顯示部22之左右兩側之構造。
對該液晶顯示裝置，自外部賦予水平同步信號HS、垂直同步信號VS、資料賦能信號DE等時序信號、圖像信號DAT及電源電壓PW。電源電壓PW係賦予給時序控制器11、電源電路15及電源斷開檢測部17。另外，於本實施形態中，電源電壓PW雖為3.3 V，但該電源電壓PW並不限定於3.3 V。又，輸入信號亦不限定於上述構成，時序信號或影像資料利用LVDS(Low voltage differential signaling，低電壓差動訊號)或mipi(Mobile Industry Processor Interface，行動產業處理器介面)、DP(Display Port，顯示埠)信號、eDP(External display port，外接顯示埠)等差動介面而傳送之情形亦較多。
電源電路15係基於電源電壓PW，而生成用以將閘極匯流線設為選擇狀態之閘極接通電位VGH、及用以將閘極匯流線設為非選擇狀態之閘極斷開電位VGL。於本說明中， 作為源極驅動器正電源構成而假設閘極接通電位VGH為+20 V，且閘極斷開電位VGL為-10 V，但近來，亦有使源極驅動器之輸出電壓以接地電位GND為基準而以於正側及負側相等之大小輸出之情形。於該情形下，例如「閘極接通電位VGH為+15 V、閘極斷開電位VGL為-15 V」般成為自正電源構成稍微負偏壓之電位構成。閘極接通電位VGH及閘極斷開電位VGL係賦予給位準移位器電路13。電源斷開檢測部17係輸出顯示電源電壓PW之供給狀態(電源之接通/斷開狀態)之電源狀態信號SHUT。電源狀態信號SHUT係賦予給位準移位器電路13。
時序控制器11係接收水平同步信號HS、垂直同步信號VS、資料賦能信號DE等時序信號、圖像信號DAT、電源電壓PW，而生成數位影像信號DV、源極啟動脈衝信號SSP、源極時脈信號SCK、閘極啟動脈衝信號L_GSP及閘極時脈信號L_GCK。關於數位影像信號DV、源極啟動脈衝信號SSP及源極時脈信號SCK係賦予給源極驅動器32，關於閘極啟動脈衝信號L_GSP及閘極時脈信號L_GCK係賦予給位準移位器電路13。另外，關於閘極啟動脈衝信號L_GSP及閘極時脈信號L_GCK，係高位準側之電位成為電源電壓(3.3 V)PW，低位準側之電位成為接地電位(0 V)GND。
位準移位器電路13係使用接地電位GND、自電源電路15賦予之閘極接通電位VGH及閘極斷開電位VGL，而進行將自時序控制器11輸出之閘極啟動脈衝信號L_GSP轉換為最 適合IGZO-GDM驅動之時序信號之信號之位準轉換後之信號H_GSP之生成、基於自時序控制器11輸出之閘極時脈信號L_GCK之第1閘極時脈信號H_GCK1及第2閘極時脈信號H_GCK2之生成、及基於內部信號之基準電位H_VSS及清除信號H_CLR之生成。而且，自位準移位器電路13對閘極驅動器24，輸出閘極啟動脈衝信號H_GSP、第1閘極時脈信號H_GCK1、第2閘極時脈信號H_GCK2、清除信號H_CLR、及基準電位H_VSS。另外，於正常動作時，使閘極啟動脈衝信號H_GSP、第1閘極時脈信號H_GCK1、第2閘極時脈信號H_GCK2、及清除信號H_CLR與閘極接通電位VGH(+20 V)或閘極斷開電位VGL(-10 V)相等，且使基準電位H_VSS與閘極斷開電位VGL(-10 V)相等。此外，於本實施形態中，如圖4所示般，構成為於位準移位器電路13包含時序生成邏輯部131與振盪器132，且自電源斷開檢測部17輸出之電源狀態信號SHUT賦予給位準移位器電路13。根據此種構成，位準移位器電路13可依照特定之時序而使上述各種信號之電位產生變化。關於特定之時序，其係基於構成位準移位器電路13之IC內部之非揮發性記憶體及自非揮發性記憶體載入資料之暫存器值而生成。另外，關於該位準移位器電路13之進一步詳細說明將於下文敍述。
源極驅動器32係接收自時序控制器11輸出之數位影像信號DV、源極啟動脈衝信號SSP、及源極時脈信號SCK，而對各源極匯流線SL1~SLj施加驅動用之影像信號。
閘極驅動器24係基於自位準移位器電路13輸出之閘極啟動脈衝信號H_GSP、第1閘極時脈信號H_GCK1、第2閘極時脈信號H_GCK2、清除信號H_CLR、及基準電位H_VSS，而以1垂直掃描期間為週期重複對有效之掃描信號之各閘極匯流線GL1~GLi之施加。另外，關於該閘極驅動器24之詳細說明將於下文敍述。
以上述方式，藉由對各源極匯流線SL1~SLj施加驅動用之影像信號，對各閘極匯流線GL1~GLi施加掃描信號，而使基於自外部傳送之圖像信號DAT之圖像顯示於顯示部22。
另外，於本實施形態中，係由電源斷開檢測部17實現電源狀態檢測部，由時序控制器11與位準移位器電路13實現驅動控制部。又，由時序生成邏輯部131實現邏輯電路部，由振盪器132實現振盪電路部。
<1.2閘極驅動器之構成及動作>
其後，就本實施形態之閘極驅動器24之構成及動作進行說明。如圖5所示般，閘極驅動器24係包含含有複數段之移位暫存器240。於顯示部22形成有i列×j行之像素矩陣時，以與該等像素矩陣之各行1對1對應之方式設置有移位暫存器240之各段。又，移位暫存器240之各段係於各時間點成為2個狀態中之任一狀態，且成為輸出顯示該狀態之信號(以下稱為「狀態信號」)之雙穩態電路。另外，自移位暫存器240之各段輸出之狀態信號係作為掃描信號賦予給對應之閘極匯流線。
圖6係表示閘極驅動器24內之移位暫存器240之構成之方塊圖。另外，於圖6表示移位暫存器240之第(n-1)段、第n段、及第(n+1)段之雙穩態電路SRn-1、SRn、及SRn+1之構成。於各雙穩態電路設置有用以接收基準電位VSS、第1時脈CKA、第2時脈CKB、設置信號S、重置信號R、及清除信號CLR之輸入端子、及用以輸出狀態信號Q之輸出端子。於本實施形態中，自位準移位器電路13輸出之基準電位H_VSS係作為基準電位VSS賦予，自位準移位器電路13輸出之清除信號H_CLR係作為清除信號CLR賦予。又，自位準移位器電路13輸出之第1閘極時脈信號H_GCK1及第2閘極時脈信號H_GCK2之一者係作為第1時脈CKA賦予，另一者係作為第2時脈CKB賦予。進而，自前段輸出之狀態信號Q係作為設置信號S賦予，自下一段輸出之狀態信號Q係作為重置信號R賦予。亦即，當著眼於第n段時，賦予給第(n-1)列之閘極匯流線之掃描信號GOUTn-1係作為設置信號S賦予，賦予給第(n+1)列之閘極匯流線之掃描信號GOUTn+1係作為重置信號R賦予。另外，自位準移位器電路13輸出之閘極啟動脈衝信號H_GSP係作為設置信號S，賦予給移位暫存器240之第1段之雙穩態電路SR1。
於如以上般之構成中，當對移位暫存器240之第1段賦予作為設置信號S之閘極啟動脈衝信號H_GSP之脈衝時，係基於接通占空比設為50%前後之值之第1閘極時脈信號H_GCK1及第2閘極時脈信號H_GCK2(參照圖7)，而自第1段向第i段依序傳送包含於閘極啟動脈衝信號H_GSP中之 脈衝(該脈衝包含於自各段輸出之狀態信號Q中)。而且，對應該脈衝之傳送，使自各段輸出之狀態信號Q依序成為高位準。其後，自該等各段輸出之狀態信號Q係作為掃描信號GOUT1~GOUTi而賦予給各閘極匯流線GL1~GLi。藉此，如圖7所示般，每隔特定期間依序成為高位準之掃描信號GOUT1~GOUTi係賦予給顯示部22內之閘極匯流線GL1~GLi。
<1.3雙穩態電路之構成及動作>
圖8係表示包含於移位暫存器240中之雙穩態電路之構成(移位暫存器240之第n段之構成)之電路圖。如圖8所示般，該雙穩態電路SRn包括9個薄膜電晶體TA、TB、TC、TD、TF、TI、TJ、TK及TL與1個電容器CAP1。另外，於圖8中，對用以接收第1時脈CKA之輸入端子標註符號41，對用以接收第2時脈CKB之輸入端子標註符號42，對用以接收設置信號S之輸入端子標註符號43，對用以接收重置信號R之輸入端子標註符號44，對用以接收清除信號CLR之輸入端子標註符號45，對用以輸出狀態信號Q之輸出端子標註符號49。
薄膜電晶體TA之汲極端子、薄膜電晶體TB之源極端子、薄膜電晶體TC之汲極端子、薄膜電晶體TI之閘極端子、薄膜電晶體TJ之閘極端子、薄膜電晶體TL之汲極端子、及電容器CAP1之一端係相互連接。另外，為方便起見，將該等相互連接之區域(配線)稱為「netA」。薄膜電晶體TC之閘極端子、薄膜電晶體TF之源極端子、薄膜電晶 體TJ之汲極端子、及薄膜電晶體TK之汲極端子相互連接。另外，為方便起見，將該等相互連接之區域(配線)稱為「netB」。
關於薄膜電晶體TA，閘極端子係與輸入端子45連接，汲極端子係與netA連接，源極端子係與基準電位配線連接。關於薄膜電晶體TB，閘極端子及汲極端子係與輸入端子43連接(亦即，成為二極體連接)，源極端子係與netA連接。關於薄膜電晶體TC，閘極端子係與netB連接，汲極端子係與netA連接，源極端子係與基準電位配線連接。關於薄膜電晶體TD，閘極端子係與輸入端子42連接，汲極端子係與輸出端子49連接，源極端子係與基準電位配線連接。關於薄膜電晶體TF，閘極端子及汲極端子係與輸入端子42連接(亦即，成為二極體連接)，源極端子係與netB連接。關於薄膜電晶體TI，閘極端子係與netA連接，汲極端子係與輸入端子41連接，源極端子係與輸出端子49連接。關於薄膜電晶體TJ，閘極端子係與netA連接，汲極端子係與netB連接，源極端子係與基準電位配線連接。關於薄膜電晶體TK，閘極端子係與輸入端子41連接，汲極端子係與netB連接，源極端子係與基準電位配線連接。關於薄膜電晶體TL，閘極端子係與輸入端子44連接，汲極端子係與netA連接，源極端子係與基準電位配線連接。關於電容器CAP1，其一端係與netA連接，另一端係與輸出端子49連接。於如以上般之構成中，由圖8中符號241所示之部分之電路構成將顯示netA之電位之信號之邏輯反轉信號與第2 時脈CKB作為輸入信號之AND電路。
另外，於本實施形態中，由netA實現第1節點，由netB實現第2節點，由輸出端子49實現輸出節點。又，由薄膜電晶體TI實現輸出控制用開關元件。由薄膜電晶體TD實現輸出節點控制用開關元件，由薄膜電晶體TC實現第1之第1節點控制用開關元件，由薄膜電晶體TA實現第2之第1節點控制用開關元件，由薄膜電晶體TK實現第1之第2節點控制用開關元件。
其次，參照圖8及圖9就電源電壓PW自外部正常地供給時之雙穩態電路SRn之動作進行說明。於該液晶顯示裝置進行動作之期間，對雙穩態電路SRn賦予接通占空比設為50%前後之值之第1時脈CKA及第2時脈CKB。另外，關於第1時脈CKA及第2時脈CKB，高位準側之電位成為閘極接通電位VGH，低位準側之電位成為閘極斷開電位VGL。
當達到時間點t1而第2時脈CKB自低位準變化為高位準時，薄膜電晶體TF係如圖8所示般成為二極體連接，因此成為接通狀態。此時，由於netA之電位成為低位準，因此薄膜電晶體TJ成為斷開狀態。藉此，於時間點t1，netB之電位自低位準變化為高位準。其結果，薄膜電晶體TC成為接通狀態，且netA之電位向基準電位VSS靠近。又，於時間點t1，薄膜電晶體TD亦成為接通狀態。藉此，使輸出端子49之電位(狀態信號Q之電位)向基準電位VSS靠近。
於時間點t2，第2時脈CKB自高位準向低位準變化之後，當達到時間點t3時，第1時脈CKA自低位準向高位準 變化。藉此，薄膜電晶體TK成為接通狀態。其結果，netB之電位自高位準向低位準變化。另外，於時間點t3，netA之電位成為低位準，因此薄膜電晶體TI成為斷開狀態。因而，以低位準原狀維持輸出端子49之電位。
於時間點t4，第1時脈CKA自高位準變化為低位準之後，當到達時間點t5時，設置信號S自低位準變化為高位準。由於薄膜電晶體TB係如圖8所示般成為二極體連接，因此藉由設置信號S成為高位準而使薄膜電晶體TB成為接通狀態。藉此，電容器CAP1被充電，net之電位自低位準變化為高位準。其結果，薄膜電晶體TI成為接通狀態。此處，於時間點t5~時間點t7之期間，第1時脈CKA成為低位準。因此，於該期間，以低位準維持輸出端子49。又，於該期間，由於重置信號R成為低位準，因此以斷開狀態維持薄膜電晶體TL，且由於netB之電位成為低位準，因此以斷開狀態維持薄膜電晶體TC。因此，於該期間，netA之電位不會下降。
於時間點t6，設置信號S自高位準變化為低位準之後，當到達時間點t7時，第1時脈CKA自低位準變化為高位準。此時，由於薄膜電晶體TI成為接通狀態，因此與輸入端子41之電位上升一起，輸出端子49之電位上升。此處，由於係如圖8所示般於netA-輸出端子49間設置有電容器CAP1，因此會與輸出端子49之電位上升一起使netA之電位亦上升(引導netA)。netA之電位較理想的是上升至閘極接通電位VGH之2倍之電位。其結果，對薄膜電晶體TI之 閘極端子施加較大之電壓，而使輸出端子49之電位上升至第1時脈CKA之高位準之電位、亦即閘極接通電位VGH。藉此，與該雙穩態電路SRn之輸出端子49連接之閘極匯流線成為選擇狀態。另外，於時間點t7~時間點t8期間，由於第2時脈CKB係成為低位準，因此以斷開狀態維持薄膜電晶體TD。因而，於該期間不會使輸出端子49之電位下降。又，於時間點t7~時間點t8期間，由於重置信號R成為低位準，因此以斷開狀態維持薄膜電晶體TL，且由於netB之電位會成為低位準，因此以斷開狀態維持薄膜電晶體TC。因此於該期間netA之電位不會下降。
當到達時間點t8時，第1時脈CKA自高位準變化為低位準。藉此，與輸入端子41之電位下降一起，輸出端子49之電位、亦即狀態信號Q之電位下降。因此，經由電容器CAP1使netA之電位亦下降。當到達時間點t9時，重置信號R自低位準變化為高位準。藉此，薄膜電晶體TL成為接通狀態。其結果，會使netA之電位成為低位準。又，於時間點t9，第2時脈CKB自低位準變化為高位準。藉此，使薄膜電晶體TD成為接通狀態。其結果，狀態信號Q之電位成為低位準。
藉由於移位暫存器240內之各雙穩態電路進行如以上般之動作，每隔特定期間依序成為高位準之掃描信號GOUT1~GOUTi被賦予給顯示部22內之閘極匯流線GL1~GLi。
<1.4電源切斷時之動作>
其次，一面參照圖1、圖2及圖8，一面就切斷來自外部之電源電壓PW之供給時之液晶顯示裝置之動作進行說明。另外，以下，將該一連串之處理稱為「電源斷開序列」。於圖1中表示有電源狀態信號SHUT、影像信號電位(源極匯流線SL之電位)VS、共通電極電位VCOMDC、閘極啟動脈衝信號H_GSP、閘極時脈信號(第1閘極時脈信號H_GCK1、第2閘極時脈信號H_GCK2)、清除信號H_CLR、及基準電位H_VSS之波形。如上述般，閘極啟動脈衝信號H_GSP係作為設置信號S賦予給移位暫存器240之第1段之雙穩態電路，閘極時脈信號(第1閘極時脈信號H_GCK1、第2閘極時脈信號H_GCK2)係作為第1時脈CKA、第2時脈CKB賦予給各雙穩態電路，清除信號H_CLR係作為清除信號CLR賦予給各雙穩態電路，規準電位H_VSS係作為基準電位VSS賦予給各雙穩態電路。
圖1中，記為「顯示器斷開序列」之期間係用以於像素形成部內使電荷放電之期間，記為「閘極斷開序列」之期間係用以於閘極驅動器24內使電荷放電之期間。於電源斷開序列中包含該等顯示器斷開序列與閘極斷開序列。另外，於本說明中，可假設為於時間點t10以前正常地供給源電壓PW，且於時間點t10切斷電源電壓PW之供給。
於正常地供給電源電壓PW之期間(時間點t10以前之期間)，以低位準維持電源狀態信號SHUT。於該期間中，關於閘極啟動脈衝信號H_GSP、閘極時脈信號(第1閘極時脈信號H_GCK1、第2閘極時脈信號H_GCK2)及清除信號 H_CLR係設為閘極接通電位VGH或閘極斷開電位VGL，關於基準電位H_VSS係設為閘極斷開電位VGL。
當於時間點t10切斷電源電壓PW之供給時，電源斷開檢測部17係使電源狀態信號SHUT自低位準變化為高位準。當自電源狀態信號SHUT自低位準變化為高位準時間點變為特定期間経過後時間點t11時，成為顯示器斷開序列之期間。於本實施形態中，於該期間中，係以使閘極啟動脈衝信號H_GSP、閘極時脈信號(第1閘極時脈信號H_GCK1、第2閘極時脈信號H_GCK2)、及清除信號H_CLR為與正常動作時相同之波形之狀態，使影像信號電位VS及共通電極電位VCOMDC與接地電位GND(0 V)相等。藉此，用1個垂直掃描期間進行顯示部22內之像素形成部之電荷之放電。以下，將以顯示器斷開序列進行之處理步驟稱為「像素放電步驟」。
當到達時間點t13時，則成為閘極斷開序列之期間。於時間點t13~時間點t14之期間，關於閘極啟動脈衝信號H_GSP、閘極時脈信號(第1閘極時脈信號H_GCK1、第2閘極時脈信號H_GCK2)、及清除信號H_CLR係設為閘極接通電位VGH，關於基準電位H_VSS係設為閘極斷開電位VGL。藉此，由於係第1時脈CKA成為高位準，而薄膜電晶體TK成為接通狀態，因此netB之電位會成為低位準。以下，將於閘極斷開序列中之時間點t13~時間點t14之期間進行之處理步驟稱為「netB電位下降步驟」。
於時間點t14~時間點t15之期間，關於閘極啟動脈衝信號 H_GSP及閘極時脈信號(第1閘極時脈信號H_GCK1、第2閘極時脈信號H_GCK2)係設為接地電位GND，關於清除信號H_CLR及基準電位H_VSS係設為閘極接通電位VGH。藉此，由於清除信號CLR成為高位準，因此薄膜電晶體TA成為接通狀態。由於係以該狀態使基準電位VSS與閘極接通電位VGH相等，因此netA之電位成為自閘極接通電位VGH僅降低閾值電壓Vth之電位。藉此，薄膜電晶體TI成為接通狀態。又，於該期間中，第1時脈CKA之電位成為接地電位GND。其結果，於顯示部22內之各閘極匯流線使電荷放電。如以上般，時間點t14~時間點t15之期間係成為用以使閘極匯流線上之電荷放電之期間。以下，將於閘極斷開序列中之時間點t14~時間點t15之期間進行之處理步驟稱為「閘極匯流線放電步驟」。
於時間點t15~時間點t16之期間，關於清除信號H_CLR係設為閘極斷開電位VGL，關於閘極啟動脈衝信號H_GSP、閘極時脈信號(第1閘極時脈信號H_GCK1、第2閘極時脈信號H_GCK2)、及基準電位H_VSS係設為接地電位GND。藉此，雖基準電位VSS成為0 V，但由於清除信號CLR成為低位準，因此薄膜電晶體TA成為斷開狀態。因而，netA之電位係以高位準予以維持。因此，薄膜電晶體TJ成為接通狀態。藉此，netB之電位成為接地電位GND。如以上般，時間點t15~時間點t16之期間係成為用以使netB上之電荷放電之期間。以下，將於閘極斷開序列中之時間點t15~時間點t16之期間進行之處理步驟稱為「netB放電步驟」。
於時間點t16~時間點t17之期間，關於清除信號H_CLR係設為閘極接通電位VGH，關於閘極啟動脈衝信號H_GSP、閘極時脈信號(第1閘極時脈信號H_GCK1、第2閘極時脈信號H_GCK2)、及基準電位H_VSS係設為接地電位GND。藉此，在基準電位VSS被設為接地電位GND之狀態下，薄膜電晶體TA成為接通狀態。其結果，netA之電位成為接地電位GND。如以上般，時間點t16~時間點t17之期間係成為用以使netA上之電荷放電之期間。以下，將於閘極斷開序列中之時間點t16~時間點t17之期間進行之處理步驟稱為「netA放電步驟」。
於時間點t17~時間點t18之期間，閘極啟動脈衝信號H_GSP、閘極時脈信號(第1閘極時脈信號H_GCK1、第2閘極時脈信號H_GCK2)、清除信號H_CLR、及基準電位H_VSS係設為接地電位GND。藉此，使閘極斷開序列結束。
另外，於本實施形態中，藉由於顯示器斷開序列及閘極斷開序列之期間進行之步驟實現電荷放電步驟，藉由像素放電步驟實現第1放電步驟，藉由於閘極斷開序列之期間進行之步驟實現第2放電步驟。又，藉由閘極匯流線放電步驟實現掃描信號線放電步驟，藉由netA放電步驟實現第1節點放電步驟，藉由netB放電步驟實現第2節點放電步驟。再者，藉由設為高位準之電源狀態信號SHUT實現電源斷開信號。
此外，為能夠於閘極斷開序列中使各種信號之電位如圖 1所示般以複數個步驟進行變化，而於位準移位器電路13中係如圖4所示般，包含時序生成邏輯部131與振盪器132。於此種構成中，當自電源斷開檢測部17賦予位準移位器電路13之電源狀態信號SHUT自低位準變化為高位準時，時序生成邏輯部131以計數器計數由振盪器132生成之基本時脈，而獲得各步驟之開始時序。其後，時序生成邏輯部131根據該時序，使各種信號之電位變化為預先規定之電位。以上述方式，生成如圖1所示般之波形之閘極啟動脈衝信號H_GSP、閘極時脈信號(第1閘極時脈信號H_GCK1、第2閘極時脈信號H_GCK2)、清除信號H_CLR、及基準電位H_VSS。另外，亦可使位準移位器電路13與電源斷開檢測部17如圖4中符號60所示般收納於1個LSI內。
<1.5效果>
根據本實施形態，於具備IGZO-GDM之液晶顯示裝置中，於對閘極驅動器24賦予各種信號之位準移位器電路13中包含時序生成邏輯部131與振盪器132。當切斷電源電壓PW之供給時，時序生成邏輯部131獲得用於電源斷開序列之各步驟之開始時序。位準移位器電路13根據時序生成邏輯部131所獲得之時序，使各種信號之電位產生變化。因此，於電源斷開序列時可容易進行複數個處理。其後，如上述般(參照圖1)，藉由位準移位器電路13使各種信號之電位產生變化，而進行包含像素放電步驟、netB電位下降步驟、閘極匯流線放電步驟、netB放電步驟、及netA放電步驟之電源斷開序列。藉此，於包括IGZO-GDM之液晶顯示 裝置中，當切斷電源電壓PW之供給時，使像素形成部內之電荷、閘極匯流線上之電荷、netB上之電荷、及netA上之電荷依序放電。如以上般，實現能夠於斷開電源時迅速地除去面板內之殘留電荷之包括IGZO-GDM之液晶顯示裝置。其結果，於包括IGZO-GDM之液晶顯示裝置中，能抑制起因於面板內之殘留電荷之存在之顯示不良、動作不良之產生。
<1.6變形例> <1.6.1關於顯示器斷開序列>
關於顯示器斷開序列，於上述第1實施形態中，以使閘極啟動脈衝信號H_GSP、閘極時脈信號(第1閘極時脈信號H-GCK1、第2閘極時脈信號H_GCK2)、及清除信號H_CLR為與正常動作時相同之波形之狀態，使影像信號電位VS及共通電極電位VCOMDC與接地電位GND(0 V)相等。然而，本發明並不限定於此。例如圖10所示般，亦可於時間點t12~時間點t13之期間，以使閘極時脈信號(第1閘極時脈信號H_GCK1、第2閘極時脈信號H_GCK2)及基準電位H_VSS為閘極接通電位VGH，且使閘極啟動脈衝信號H_GSP及清除信號H_CLR為閘極斷開電位VGL之狀態，將影像信號電位VS及共通電極電位VCOMDC設為接地電位GND。於該情形下，由於係以薄膜電晶體TD成為接通之狀態使基準電位VSS提高至閘極接通電位VGH，因此會使各閘極匯流線之電位成為閘極接通電位VGH，且於各像素形成部進行電荷之放電。又，例如圖11所示般，亦可於時 間點t12~時間點t13之期間，以使閘極啟動脈衝信號H_GSP、閘極時脈信號(第1閘極時脈信號H_GCK1、第2閘極時脈信號H_GCK2)、清除信號H_CLR及基準電位H_VSS為閘極接通電位VGH之狀態，將影像信號電位VS及共通電極電位VCOMDC設為接地電位GND。於該情形下，由於係以薄膜電晶體TD成為接通之狀態使基準電位VSS提高至閘極接通電位VGH，進而藉由netA成為高位準而以薄膜電晶體TI成為接通之狀態使第1時脈CKA之電位提高至閘極接通電位VGH，因此各閘極匯流線之電位成為閘極接通電位VGH，且於各像素形成部進行電荷之放電。
<1.6.2對於吸附電壓之對應>
於上述第1實施形態中，係於閘極斷開序列之閘極匯流線放電步驟(圖1之t14)使閘極時脈信號(第1閘極時脈信號H_GCK1、第2閘極時脈信號H_GCK2)自閘極接通電位VGH向接地電位GND變化。藉此，於各雙穩態電路中使第1時脈CKA之電位迅速地下降，因此閘極匯流線之電位亦會迅速地下降。因此，於各像素形成部，會有因所謂之吸附電壓之影響而使像素電極電位下降之顧慮。當像素電極電位下降時，儘管以顯示器斷開序列進行像素形成部內之電荷之放電，結局皆為於像素形成部內蓄積殘留電荷。由此，亦可於閘極匯流線放電步驟，使閘極時脈信號(第1閘極時脈信號H_GCK1、第2閘極時脈信號H_GCK2)之電位如圖12所示般緩慢地進行變化(下降)。藉此，能抑制起因於顯示器斷開序列後之閘極匯流線之電位下降之吸附電壓之影 響。
<1.6.3位準移位器電路附近之構成>
關於位準移位器電路附近之構成(參照圖2)，於上述第1實施形態中成為如圖13所示般之模式性構成。亦即，成為閘極啟動脈衝信號或閘極時脈信號係基於自外部傳送之同步信號而由時序控制器11生成之構成。然而，本發明並不限定於此。例如，亦可設為圖14所示般之構成，於位準移位器電路13中基於自外部傳送之同步信號而生成閘極啟動脈衝信號或閘極時脈信號。
<1.6.4關於閘極斷開序列>
於上述第1實施形態中，作為閘極斷開序列之最初步驟雖設置有用以使netB之電位為低位準(-10 V)之netB電位下降步驟，但對於該步驟亦可不必設置。
<2.第2實施形態>
就本發明之第2實施形態進行說明。另外，僅針對與上述第1實施形態不同之點詳細地進行說明，而針對與上述第1實施形態相同之點簡單地進行說明。
<2.1構成>
圖15係表示本發明第2實施形態之主動矩陣型之液晶顯示裝置之整體構成之方塊圖。關於液晶面板20及TAB30，與上述第1實施形態為相同之構成。關於PCB10，於上述第1實施形態中僅設置有1個電源斷開檢測部17，但於本實施形態中設置有2個電源斷開檢測部(第1電源斷開檢測部17a及第2電源斷開檢測部17b)。第1電源斷開檢測部17a若 自電源電壓PW供給之電壓成為2.4 V以下，則使電源狀態信號SHUT1為高位準。第2電源斷開檢測部17b若自電源電壓PW供給之電壓成為2.0 V以下，則使電源狀態信號SHUT2為高位準。又，於上述第1實施形態中，作為閘極時脈信號雖係自時序控制器11對於位準移位器電路13傳送1個信號L_GCK，但於本實施形態中係傳送2個信號(第1閘極時脈信號L_GCK1、第2閘極時脈信號L_GCK2)。亦即，於本實施形態中，無需將用於閘極時脈信號之時序於位準移位器電路13中重新生成。又，於本實施形態中，清除信號L_CLR及基準電位L_VSS係自時序控制器11傳送至位準移位器電路13。亦即，於本實施形態中，無需將用於清除信號及基準電位之時序於位準移位器電路13中重新生成。
圖16係表示本實施形態之雙穩態電路之構成之電路圖。除圖8所示之上述第1實施形態之構成要素以外，乃設置有2個薄膜電晶體TX、TY。關於薄膜電晶體TX，係閘極端子與輸入端子45連接，汲極端子與netB連接，源極端子與基準電位配線連接。關於薄膜電晶體TY，係閘極端子與輸入端子45連接，汲極端子與輸出端子49連接，源極端子與基準電位配線連接。另外，於本實施形態中，係藉由薄膜電晶體TX實現第2之第2節點控制用開關元件，藉由薄膜電晶體TY實現第2之輸出節點控制用開關元件。
<2.2電源切斷時之動作>
其次，一面參照圖15~圖17，一面就切斷來自外部之電源電壓PW之供給時之液晶顯示裝置之動作進行說明。另 外，於本說明中，可假設為於時間點t20以前正常地供給電源電壓PW，於時間點t20切斷電源電壓PW之供給。正常地供給電源電壓PW之期間(時間點t20以前之期間)之動作係與上述第1實施形態相同。
當於時間點t20切斷電源電壓PW之供給，其後自電源電壓PW供給之電壓變為2.4 V以下時(此處為時間點t21)，第1電源斷開檢測部17a係使電源狀態信號SHUT1自低位準變化為高位準。藉此，成為顯示器斷開序列之期間。於該期間中，係與上述第1實施形態相同，以使閘極啟動脈衝信號H_GSP、閘極時脈信號(第1閘極時脈信號H_GCK1、第2閘極時脈信號H_GCK2)及清除信號H_CLR為與正常動作時相同之波形之狀態，使影像信號電位VS及共通電極電位VCOMDC與接地電位GND(0 V)相等。藉此，用1個垂直掃描期間進行顯示部22內之像素形成部之電荷之放電。
其後，當自電源電壓PW供給之電壓變為2.0 V以下時(此處為時間點t23)，第2電源斷開檢測部17b係使電源狀態信號SHT2自低位準變化為高位準。藉此，成為閘極斷開序列之期間。其後，關於清除信號H_CLR係設為閘極接通電位VGH，關於閘極啟動脈衝信號H_GSP、閘極時脈信號(第1閘極時脈信號H_GCK1、第2閘極時脈信號H_GCK2)、及基準電位H_VSS係設為接地電位GND。藉此，可於使基準電位VSS為接地電位GND之狀態下使薄膜電晶體TA、TX、及TY成為接通狀態。因而，netA之電位、netB之電位、及輸出端子49之電位係成為接地電位GND。其結果， 使netA上之電荷、netB上之電荷、及閘極匯流線上之電荷放電。另外，關於清除信號H_CLR，由於切斷電源電壓PW之供給，因此電位自閘極接通電位VGH向接地電位GND逐漸下降。
此外，於本實施形態中，構成為設置有2個電源斷開檢測部，且分別以互不相同之電壓之閾值使電源狀態信號之位準自低位準變化為高位準。因此，例如圖18所示般可生成存在期間T之間隔之2個時序。以上述方式，於電源斷開序列中進行2個不同之處理(顯示器斷開序列之處理及閘極斷開序列之處理)。
<2.3效果>
根據本實施形態，於雙穩態電路設置有：閘極端子與清除信號CLR用之輸入端子45連接，源極端子與基準電位配線連接，汲極端子與netA連接之薄膜電晶體TA；閘極端子與清除信號CLR用之輸入端子45連接，源極端子與基準電位配線連接，汲極端子與netB連接之薄膜電晶體TX；及閘極端子與清除信號CLR用之輸入端子45連接，源極端子與基準電位配線連接，汲極端子與輸出端子49連接之薄膜電晶體TY。根據此種構成，當以對於基準電位配線賦予接地電位GND之狀態使清除信號CLR為高位準時，薄膜電晶體TA、TX、及TY成為接通狀態，netA之電位、netB之電位、及輸出端子49之電位成為接地電位GND。因此，可於像素形成部內之電荷放電後，使netA上之電荷、netB上之電荷、及閘極匯流線上之電荷以1個步驟迅速地放電。根 據以上內容，可實現能夠於斷開電源時迅速地除去面板內之殘留電荷之包括IGZO-GDM之液晶顯示裝置。
<2.4變形例>
於上述第2實施形態中，雖於雙穩態電路除上述第1實施形態之構成要素以外，還設置有2個薄膜電晶體TX、TY，但亦可為僅設置有該等薄膜電晶體TX、TY中之一者之構成。例如於除上述第1實施形態之構成要素以外設置有薄膜電晶體TX之構成之情形下，於閘極斷開序列中，係如圖19所示般，首先進行使閘極匯流線上之電荷放電之處理(參照圖19時間點t33~t34)，其後進行使netB上之電荷及netA上之電荷放電之處理(參照圖19時間點t34~t35)。如此，需要首先針對未設置用以基於(非同步之重置信號)清除信號CLR將電荷放電之薄膜電晶體之區域進行電荷之放電，其後針對設置有用以基於清除信號CLR將電荷放電之薄膜電晶體之區域進行電荷之放電。既可針對設置有用以基於清除信號CLR將電荷放電之薄膜電晶體之區域，於每1個區域依序進行放電，亦可如上述第2實施形態般於所有區域中以相同時序進行放電。
另外，根據本變形例，相較於上述第2實施形態而增加序列。因此，需要增加電源斷開檢測部之個數或將位準移位器電路設為如圖4所示般之構成而獲得各處理之開始時序。
<3.其他>
於IGZO-GDM中，如自上述各實施形態之說明所掌握 般，自位準移位器電路13需要輸出閘極接通電位VGH(+20 V)、閘極斷開電位VGL(-10 V)、及接地電位GND(0 V)之3個值，又，使電源斷開序列複雜化而由複數個步驟構成。又，近年來，為謀求低消費電力化，而有採用於影像信號電位之極性反轉時暫時使源極驅動器輸出為電源轉換效率較佳之電位位準之電位之稱為「電位短路」之方法之情況，且針對位準移位器輸出亦需要自閘極斷開電位VGL暫時經由接地電位GND而到達閘極接通電位VGH，或自閘極接通電位VGH暫時經由接地電位GND(或輸入電源電位)而到達閘極斷開電位VGL等3值輸出(或4值輸出)。進而，亦謀求移位暫存器之多相時脈化。伴隨時脈信號之驅動而產生之消費電力P當將時脈信號之頻率設為f，將時脈配線之配線容量設為c，將時脈信號之振幅設為v時，係由P=fcv表示。此處，例如使時脈信號數增加至2倍時，相較於時脈信號增加前，時脈配線之條數成為2倍，但頻率f及配線容量c成為2分之1。其結果，相較於時脈信號增加前，消費電力變為2分之1。如此，藉由將時脈信號多相化而降低消費電力。基於以上內容，應自位準移位器電路13發送至閘極驅動器24之時脈信號數相較先前增加。關於此情況，係如上述第1實施形態般，較佳的是於位準移位器電路13內包括時序生成邏輯部131，且以可自更少之輸入信號生成更多之輸出信號之方式構成位準移位器電路13。根據先前構成之位準移位器電路139，例如圖20所示般，雖為實現輸出17個輸出信號而需要17個輸入信號，但藉由於位準 移位器電路13內包括時序生成邏輯部131，可如圖21所示般，基於3個輸入信號(符號DCLK為點時脈)而輸出17個輸出信號。根據此種位準移位器電路13，由於能夠削減輸入信號數，因此可實現成本降低或小封裝化。又，可較容易地實現複雜之電源斷開序列。再者，相較於先前，不增加輸入信號數即可實現3值輸出。再者，可使用不與GDM對應之時序控制器。
作為其他變形例，於圖21之DCLK未自Tcon(時序控制器)輸出之情形下，可考慮利用位準移位器電路13內部之OSC(振盪器)而生成基準之DCLK並基於自Tcon傳送之2個信號L_GCK、L_GSP而生成輸出信號之方法，或由位準移位器電路13接收Tcon輸出之差動時脈信號而生成DCLK之方法等。
再者，作為其他變形例，係如行動電話或智慧型電話用液晶模組般，於自使用者設置側輸入顯示電源斷開之信號之情形下，可考慮自上述各實施形態之構成刪除電源斷開檢測部17(或者第1電源斷開檢測部17a、第2電源斷開檢測部17b)之構成等。
另外，於上述各實施形態中，雖將顯示器斷開序列或閘極斷開序列作為切斷來自外部之電源電壓PW之供給時之序列進行了說明，但作為例如顯示裝置之模式轉移時(顯示模式-睡眠模式間之轉移時)之放電之序列，或作為利用指令輸入之放電之序列，亦可適宜地實施顯示器斷開序列或閘極斷開序列。
11‧‧‧時序控制器
13‧‧‧位準移位器電路
15‧‧‧電源電路
17‧‧‧電源斷開檢測部
20‧‧‧液晶面板
22‧‧‧顯示部
24‧‧‧閘極驅動器(掃描信號線驅動電路)
32‧‧‧源極驅動器(影像信號線驅動電路)
131‧‧‧時序生成邏輯部
132‧‧‧振盪器
220‧‧‧(像素形成部內之)薄膜電晶體
240‧‧‧移位暫存器
CKA‧‧‧第1時脈
CKB‧‧‧第2時脈
GND‧‧‧接地電位
H_GCK1‧‧‧第1閘極時脈信號
H_GCK2‧‧‧第2閘極時脈信號
L_CLR、H_CLR、CLR‧‧‧清除電位
L_GCK‧‧‧閘極時脈信號
L_GSP、H_GSP‧‧‧閘極啟動脈衝信號
L_VSS、H_VSS、VSS‧‧‧基準電位
PW‧‧‧電源電壓
Q‧‧‧狀態信號
R‧‧‧重置信號
S‧‧‧設置信號
SHUT‧‧‧電源狀態信號
TA、TB、TC、TD、TF、TI、TJ、TK、TL、TX、TY‧‧‧(雙穩態電路內之)薄膜電晶體
t10~t18‧‧‧時間點
VGH‧‧‧閘極接通電位
VGL‧‧‧閘極斷開電位
VS‧‧‧垂直同步信號
圖1係用以對本發明之第1實施形態之主動矩陣型之液晶顯示裝置之電源切斷時之動作進行說明之信號波形圖。
圖2係表示上述第1實施形態中之液晶顯示裝置之整體構成之方塊圖。
圖3係表示上述第1實施形態中之像素形成部之構成之電路圖。
圖4係表示上述第1實施形態中之位準移位器電路之構成之方塊圖。
圖5係用以說明上述第1實施形態中之閘極驅動器之構成之方塊圖。
圖6係表示上述第1實施形態中之閘極驅動器內之移位暫存器之構成之方塊圖。
圖7係用以對上述第1實施形態中之閘極驅動器之動作進行說明之信號波形圖。
圖8係表示上述第1實施形態中之包含於移位暫存器中之雙穩態電路之構成之電路圖。
圖9係用以說明上述第1實施形態中之雙穩態電路之動作之信號波形圖。
圖10係用以對與顯示器斷開序列相關之上述第1實施形態之變形例進行說明之信號波形圖。
圖11係用以對與顯示器斷開序列相關之上述第1實施形態之其他變形例進行說明之信號波形圖。
圖12係用以對上述第1實施形態之變形例中之抑制吸附 電壓之影響之方法進行說明之信號波形圖。
圖13係模式性地表示上述第1實施形態之位準移位器電路附近之構成之方塊圖。
圖14係模式性地表示上述第1實施形態之變形例之位準移位器電路附近之構成之方塊圖。
圖15係表示本發明之第2實施形態之主動矩陣型之液晶顯示裝置之整體構成之方塊圖。
圖16係表示上述第2實施形態中之包含於移位暫存器中之雙穩態電路之構成之電路圖。
圖17係用以對上述第2實施形態之電源切斷時之動作進行說明之信號波形圖。
圖18係用以對上述第2實施形態中之時序之生成進行說明之信號波形圖。
圖19係用以對上述第2實施形態之變形例之電源切斷時之動作進行說明之信號波形圖。
圖20係用以對先前構成之位準移位器電路之輸入輸出信號進行說明之圖。
圖21係用以對包括時序生成邏輯部之位準移位器電路之輸入輸出信號進行說明之圖。
GND‧‧‧接地電位
H_CLR‧‧‧清除電位
H_GCK1‧‧‧第1閘極時脈信號
H_GCK2‧‧‧第2閘極時脈信號
H_GSP‧‧‧閘極啟動脈衝信號
H_VSS‧‧‧基準電位
SHUT‧‧‧電源狀態信號
t10~t18‧‧‧時間點
VCOMDC‧‧‧共通電極電位
VGH‧‧‧閘極開啟電位
VGL‧‧‧閘極斷開電位
VS‧‧‧垂直同步信號

Claims (16)

  1. 一種液晶顯示裝置，其特徵在於：其係包含構成顯示面板之基板、形成於上述基板上之複數個開關元件，且於構成上述複數個開關元件之半導體層使用氧化物半導體者，且包括：複數個影像信號線，其等傳遞影像信號；複數個掃描信號線，其等與上述複數個影像信號線交叉；複數個像素形成部，其等對應於上述複數個影像信號線與上述複數個掃描信號線而以矩陣狀配置；掃描信號線驅動電路，其包含含有以與上述複數個掃描信號線1對1對應之方式設置且基於時脈信號而依序輸出脈衝之複數個雙穩態電路之移位暫存器，且基於自該移位暫存器輸出之脈衝而選擇性地驅動上述複數個掃描信號線；電源狀態檢測部，其檢測自外部賦予之電源之接通/斷開狀態；及驅動控制部，其輸出上述時脈信號、成為上述複數個雙穩態電路之動作之基準之電位即基準電位、及用以將上述複數個雙穩態電路之狀態初始化之清除信號，並控制上述掃描信號線驅動電路之動作；且上述複數個影像信號線、上述複數個掃描信號線、上述複數個像素形成部、及上述掃描信號線驅動電路係形成於上述基板上； 各雙穩態電路包括：輸出節點，其與上述掃描信號線連接；輸出節點控制用開關元件，其第1電極被賦予上述時脈信號，第2電極與上述輸出節點連接，且第3電極被賦予上述基準電位；輸出控制用開關元件，其第2電極被賦予上述時脈信號，且第3電極與上述輸出節點連接；第1節點，其與上述輸出控制用開關元件之第1電極連接；第1之第1節點控制用開關元件，其第2電極與上述第1節點連接，且第3電極被賦予上述基準電位；第2之第1節點控制用開關元件，其第1電極被賦予上述清除信號，第2電極與上述第1節點連接，且第3電極被賦予上述基準電位；第2節點，其與上述第1之第1節點控制用開關元件之第1電極連接；及第1之第2節點控制用開關元件，其第1電極被賦予上述時脈信號，第2電極與上述第2節點連接，且第3電極被賦予上述基準電位；且上述電源狀態檢測部當檢測上述電源之斷開狀態時，將特定之電源斷開信號賦予至上述驅動控制部，上述驅動控制部當接收到上述電源斷開信號時，於以進行使上述像素形成部內之電荷放電之第1放電處理之方式控制上述掃描信號線驅動電路之動作之後，以進行 使上述掃描信號線上之電荷、上述第2節點之電荷、及上述第1節點之電荷放電之第2放電處理之方式控制上述掃描信號線驅動電路之動作。
  2. 如請求項1之液晶顯示裝置，其中上述第2放電處理包含：掃描信號線放電處理，使上述掃描信號線上之電荷放電；第1節點放電處理，使上述第1節點之電荷放電；及第2節點放電處理，使上述第2節點之電荷放電；且上述驅動控制部以按上述掃描信號線放電處理、上述第2節點放電處理、上述第1節點放電處理之順序進行處理之方式控制上述掃描信號線驅動電路之動作，於上述掃描信號線放電處理時，將上述時脈信號設為接地電位，且將上述清除信號與上述基準電位設為高位準，於上述第2節點放電處理時，將上述清除信號設為低位準，且將上述時脈信號與上述基準電位設為接地電位，於上述第1節點放電處理時，將上述清除信號設為高位準，且將上述時脈信號與上述基準電位設為接地電位。
  3. 如請求項2之液晶顯示裝置，其中上述驅動控制部於上述掃描信號線放電處理時，使上述時脈信號逐漸自高位準變化為低位準。
  4. 如請求項1之液晶顯示裝置，其中各雙穩態電路進而包 括：第2之第2節點控制用開關元件，其第1電極被賦予上述清除信號，第2電極與上述第2節點連接，且第3電極被賦予上述基準電位；及第2輸出節點控制用開關元件，其第1電極被賦予上述清除信號，2電極與上述輸出節點連接，且第3電極被賦予上述基準電位；且上述驅動控制部於上述第2放電處理時，將上述清除信號設為高位準，且將上述時脈信號與上述基準電位設為接地電位。
  5. 如請求項1之液晶顯示裝置，其中各雙穩態電路進而包括第1電極被賦予上述清除信號，第2電極與上述第2節點連接，且第3電極被賦予上述基準電位之第2之第2節點控制用開關元件；上述驅動控制部於上述第2放電處理時，係以於進行使上述掃描信號線上之電荷放電之處理之後，進行使上述第2節點之電荷及上述第1節點之電荷放電之處理之方式控制上述掃描信號線驅動電路之動作。
  6. 如請求項1之液晶顯示裝置，其中各雙穩態電路進而包括第1電極被賦予上述清除信號，第2電極與上述輸出節點連接，且第3電極被賦予上述基準電位之第2輸出節點控制用開關元件；上述驅動控制部於上述第2放電處理時，係以於進行使上述第2節點之電荷放電之處理之後，進行使上述掃 描信號線上之電荷及上述第1節點之電荷放電之處理之方式控制上述掃描信號線驅動電路之動作。
  7. 如請求項1之液晶顯示裝置，其中上述驅動控制部包含將低電壓之信號轉換為高電壓之信號之位準移位器電路；上述位準移位器電路包含用以自1個時脈信號生成相位互不相同之複數個時脈信號之邏輯電路部。
  8. 如請求項1之液晶顯示裝置，其中上述驅動控制部包含將低電壓之信號轉換為高電壓之信號之位準移位器電路；上述位準移位器電路係以2條以上之信號線與時序控制器連接；以連接上述位準移位器電路與上述時序控制器之信號線中之2條信號線傳送之信號係可垂直同步之信號與可水平同步之信號。
  9. 如請求項7之液晶顯示裝置，其中上述位準移位器電路進而包含輸出基本時脈之振盪電路部；上述邏輯電路部係基於自上述振盪電路部輸出之基本時脈，而生成上述複數個時脈信號。
  10. 如請求項7之液晶顯示裝置，其中上述位準移位器電路進而包含輸出基本時脈之振盪電路部；用以生成上述邏輯電路部之時序之非揮發性記憶體內置於包含位準移位器電路之封裝IC中。
  11. 一種液晶顯示裝置之驅動方法，其特徵在於：其係液晶 顯示裝置之驅動方法，該液晶顯示裝置包括：基板，其構成顯示面板；複數個開關元件，其等形成於上述基板上；複數個影像信號線，其等傳遞影像信號；複數個掃描信號線，其等與上述複數個影像信號線交叉；複數個像素形成部，其等對應於上述複數個影像信號線與上述複數個掃描信號線而以矩陣狀配置；掃描信號線驅動電路，其驅動上述複數個掃描信號線；及驅動控制部，其控制上述掃描信號線驅動電路之動作；且於構成上述複數個開關元件之半導體層使用氧化物半導體；該驅動方法包含：電源狀態檢測步驟，檢測自外部賦予之電源之接通/斷開狀態；及電荷放電步驟，使上述顯示面板內之電荷放電；上述複數個影像信號線、上述複數個掃描信號線、上述複數個像素形成部、及上述掃描信號線驅動電路係形成於上述基板上；上述掃描信號線驅動電路包含含有以與上述複數個掃描信號線1對1對應之方式設置且基於時脈信號而依序輸出脈衝之複數個雙穩態電路之移位暫存器；上述驅動控制部輸出上述時脈信號、作為成為上述複數個雙穩態電路之動作之基準之電位即基準電位、及用以將上述複數個雙穩態電路之狀態初始化之清除信號；各雙穩態電路包括：輸出節點，其與上述掃描信號線連接； 輸出節點控制用開關元件，其第1電極被賦予上述時脈信號，第2電極與上述輸出節點連接，且第3電極被賦予上述基準電位；輸出控制用開關元件，其第2電極被賦予上述時脈信號，且第3電極與上述輸出節點連接；第1節點，其與上述輸出控制用開關元件之第1電極連接；第1之第1節點控制用開關元件，其第2電極與上述第1節點連接，且第3電極被賦予上述基準電位；第2之第1節點控制用開關元件，其第1電極被賦予上述清除信號，第2電極與上述第1節點連接，且第3電極被賦予上述基準電位；第2節點，其與上述第1之第1節點控制用開關元件之第1電極連接；及第1之第2節點控制用開關元件，其第1電極被賦予上述時脈信號，第2電極與上述第2節點連接，且第3電極被賦予上述基準電位；上述電荷放電步驟包含：第1放電步驟，使上述像素形成部內之電荷放電；及第2放電步驟，使上述掃描信號線上之電荷、上述第2節點之電荷、及上述第1節點之電荷放電；且當於上述電源狀態檢測步驟中檢測上述電源之斷開狀態時，執行上述電荷放電步驟。
  12. 如請求項11之液晶顯示裝置之驅動方法，其中上述第2 放電步驟包含：掃描信號線放電步驟，使上述掃描信號線上之電荷放電；第1節點放電步驟，使上述第1節點之電荷放電；及第2節點放電步驟，使上述第2節點之電荷放電；上述驅動控制部係以按上述掃描信號線放電步驟、上述第2節點放電步驟、上述第1節點放電步驟之順序進行處理之方式控制上述掃描信號線驅動電路之動作；於上述掃描信號線放電步驟中，使上述時脈信號成為接地電位，並且使上述清除信號與上述基準電位成為高位準；於上述第2節點放電步驟中，使上述清除信號成為低位準，並且使上述時脈信號與上述基準電位成為接地電位；於上述第1節點放電步驟，使上述清除信號成為高位準，並且使上述時脈信號與上述基準電位成為接地電位。
  13. 如請求項12之液晶顯示裝置之驅動方法，其中於上述掃描信號線放電步驟中，上述時脈信號逐漸自高位準變化為低位準。
  14. 如請求項11之液晶顯示裝置之驅動方法，其中各雙穩態電路進而包括：第2之第2節點控制用開關元件，其第1電極被賦予上述清除信號，第2電極與上述第2節點連接，且第3電極被賦予上述基準電位；及 第2之輸出節點控制用開關元件，其第1電極被賦予上述清除信號，第2電極與上述輸出節點連接，且第3電極被賦予上述基準電位；於上述第2放電步驟中，使上述清除信號成為高位準，並且使上述時脈信號與上述基準電位成為接地電位。
  15. 如請求項11之液晶顯示裝置之驅動方法，其中各雙穩態電路進而包括第1電極被賦予上述清除信號，第2電極與上述第2節點連接，且第3電極被賦予上述基準電位之第2之第2節點控制用開關元件；於上述第2放電步驟中，於進行使上述掃描信號線上之電荷放電之處理之後，進行使上述第2節點之電荷及上述第1節點之電荷放電之處理。
  16. 如請求項11之液晶顯示裝置之驅動方法，其中各雙穩態電路進而包括第1電極被賦予上述清除信號，第2電極與上述輸出節點連接，且第3電極被賦予上述基準電位之第2輸出節點控制用開關元件；於上述第2放電步驟中，於進行使上述第2節點之電荷放電之處理之後，進行使上述掃描信號線上之電荷及上述第1節點之電荷放電之處理。
TW101128676A 2011-08-10 2012-08-08 Liquid crystal display device and driving method thereof TWI540554B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011175324 2011-08-10

Publications (2)

Publication Number Publication Date
TW201308286A true TW201308286A (zh) 2013-02-16
TWI540554B TWI540554B (zh) 2016-07-01

Family

ID=47668438

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101128676A TWI540554B (zh) 2011-08-10 2012-08-08 Liquid crystal display device and driving method thereof

Country Status (5)

Country Link
US (1) US9293094B2 (zh)
JP (1) JP5730997B2 (zh)
CN (1) CN103703507B (zh)
TW (1) TWI540554B (zh)
WO (1) WO2013021930A1 (zh)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103941439B (zh) * 2013-06-28 2016-09-28 上海中航光电子有限公司 一种补偿馈通电压驱动电路及阵列基板
CN106663403B (zh) * 2014-06-10 2020-10-02 夏普株式会社 显示装置及其驱动方法
KR102230370B1 (ko) * 2014-08-06 2021-03-23 엘지디스플레이 주식회사 표시장치
KR102296787B1 (ko) * 2014-12-05 2021-09-01 엘지디스플레이 주식회사 표시장치 구동방법
CN105096863B (zh) * 2015-08-05 2018-04-10 深圳市华星光电技术有限公司 一种液晶显示装置及其栅极驱动电路
CN105761757B (zh) * 2016-05-13 2018-05-18 京东方科技集团股份有限公司 移位寄存器单元、驱动方法、阵列基板、显示面板和装置
JP6845006B2 (ja) * 2016-12-28 2021-03-17 京セラ株式会社 信号線駆動回路およびアクティブマトリクス基板並びに表示装置
US11112628B2 (en) 2017-06-16 2021-09-07 Sharp Kabushiki Kaisha Liquid crystal display device including common electrode control circuit
CN107749281B (zh) * 2017-10-31 2020-05-05 武汉华星光电技术有限公司 一种栅极驱动电路
US11501692B2 (en) 2017-11-20 2022-11-15 Hefei Xinsheng Optoelectronics Technology Co., Ltd. Shift-register circuit, a driving method thereof, and related display apparatus
CN109817137B (zh) 2017-11-20 2024-04-02 京东方科技集团股份有限公司 一种移位寄存器电路、其驱动方法及相关装置
TWI660333B (zh) 2018-03-23 2019-05-21 友達光電股份有限公司 顯示裝置及其關機控制方法
CN108538267B (zh) * 2018-04-20 2020-08-04 昆山龙腾光电股份有限公司 驱动电路和液晶显示装置
KR20200025091A (ko) * 2018-08-29 2020-03-10 엘지디스플레이 주식회사 게이트 드라이버, 유기발광표시장치 및 그의 구동방법
US10854163B2 (en) 2018-10-30 2020-12-01 Sharp Kabushiki Kaisha Display device suppressing display failure caused by residual charge
KR102656688B1 (ko) * 2019-07-16 2024-04-11 엘지디스플레이 주식회사 레벨 시프터부 및 이를 포함하는 표시장치
CN110969978A (zh) * 2019-12-23 2020-04-07 Tcl华星光电技术有限公司 驱动电路
CN110992870B (zh) * 2019-12-24 2022-03-08 昆山国显光电有限公司 一种驱动芯片和显示装置
CN111986611B (zh) * 2020-09-14 2023-09-26 合肥京东方显示技术有限公司 用于显示装置的保护电路及其显示装置以及使用保护电路保护显示装置方法
CN112951144A (zh) * 2021-04-14 2021-06-11 合肥京东方显示技术有限公司 阵列基板及其驱动方法、显示面板
CN114141205B (zh) * 2021-12-09 2023-04-07 中山大学 一种基于液晶复合电子墨水体系的显示器驱动方法和电泳显示器

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001209355A (ja) * 2000-01-25 2001-08-03 Nec Corp 液晶表示装置及びその駆動方法
JP5063706B2 (ja) * 2007-12-27 2012-10-31 シャープ株式会社 シフトレジスタおよび表示装置
US20110001732A1 (en) * 2008-02-19 2011-01-06 Hideki Morii Shift register circuit, display device, and method for driving shift register circuit
US20110134090A1 (en) 2008-10-30 2011-06-09 Sharp Kabushiki Kaisha Shift register circuit and display device, and method for driving shift register circuit
TWI413073B (zh) * 2009-01-20 2013-10-21 Chunghwa Picture Tubes Ltd 具有消除關機殘影功能之液晶顯示器
JP2011085680A (ja) * 2009-10-14 2011-04-28 Epson Imaging Devices Corp 液晶表示装置、走査線駆動回路および電子機器
US8531224B2 (en) * 2009-11-04 2013-09-10 Sharp Kabushiki Kaisha Shift register, scanning signal line drive circuit provided with same, and display device
RU2496153C1 (ru) * 2009-11-04 2013-10-20 Шарп Кабусики Кайся Жидкокристаллическое устройство отображения и способ его возбуждения

Also Published As

Publication number Publication date
TWI540554B (zh) 2016-07-01
CN103703507A (zh) 2014-04-02
WO2013021930A1 (ja) 2013-02-14
US9293094B2 (en) 2016-03-22
JPWO2013021930A1 (ja) 2015-03-05
US20140191935A1 (en) 2014-07-10
CN103703507B (zh) 2016-04-27
JP5730997B2 (ja) 2015-06-10

Similar Documents

Publication Publication Date Title
TWI540554B (zh) Liquid crystal display device and driving method thereof
EP2911145B1 (en) Display device and drive method thereof
US9311881B2 (en) Liquid crystal display device and drive method for same
US8531224B2 (en) Shift register, scanning signal line drive circuit provided with same, and display device
JP5230853B2 (ja) 走査信号線駆動回路およびそれを備えた表示装置
KR101552420B1 (ko) 주사 신호선 구동 회로, 그것을 구비한 표시 장치 및 주사 신호선의 구동 방법
US8049706B2 (en) Gate driving circuit capable of suppressing threshold voltage drift
US20150332632A1 (en) Display device and method for driving same
EP2498245A1 (en) Liquid crystal display device and driving method therefor
US20130069930A1 (en) Shift register, scanning signal line drive circuit, and display device
CN102800289A (zh) 移位寄存器及其驱动方法、栅极驱动装置与显示装置
TW201643849A (zh) 感測顯示裝置及其移位暫存器
US10748465B2 (en) Gate drive circuit, display device and method for driving gate drive circuit
KR20130067989A (ko) 게이트 쉬프트 레지스터 및 이를 이용한 표시장치
US10276119B2 (en) Shift register and display device provided therewith
JP2019138923A (ja) 表示装置
KR20140131448A (ko) 스캔 구동부 및 이를 이용한 표시장치
KR20070071703A (ko) 액정 패널용 하이브리드 게이트 드라이버

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees