TW201304426A - 用於低功率類比至數位轉換之方法及裝置 - Google Patents

用於低功率類比至數位轉換之方法及裝置 Download PDF

Info

Publication number
TW201304426A
TW201304426A TW101117771A TW101117771A TW201304426A TW 201304426 A TW201304426 A TW 201304426A TW 101117771 A TW101117771 A TW 101117771A TW 101117771 A TW101117771 A TW 101117771A TW 201304426 A TW201304426 A TW 201304426A
Authority
TW
Taiwan
Prior art keywords
current
adc
segment
switch
analog
Prior art date
Application number
TW101117771A
Other languages
English (en)
Inventor
Geronimo Gianluigi De
Neena Nambiar
Original Assignee
Brookhaven Science Ass Llc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Brookhaven Science Ass Llc filed Critical Brookhaven Science Ass Llc
Publication of TW201304426A publication Critical patent/TW201304426A/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
    • H03M1/1245—Details of sampling arrangements or methods
    • H03M1/125—Asynchronous, i.e. free-running operation within each conversion cycle
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/14—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit
    • H03M1/16—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit with scale factor modification, i.e. by changing the amplification between the steps
    • H03M1/164—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit with scale factor modification, i.e. by changing the amplification between the steps the steps being performed sequentially in series-connected stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/44—Sequential comparisons in series-connected stages with change in value of analogue signal
    • H03M1/447—Sequential comparisons in series-connected stages with change in value of analogue signal using current mode circuits, i.e. circuits in which the information is represented by current values rather than by voltage values

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

用於類比至數位轉換之方法及裝置。類比至數位轉換器(ADC)包括M個ADCj，j=1,2,...,M。各個ADCj包含多個電池，其各自係包含一第一開關、一第二開關、一電流阱、及一反相器。於一ADCj的一個電池的反相器回應於該ADCj之一輸入信號相聯結的一電流超過一臨界值而改變狀態，因而於下個電池切換。在前一個ADCj-1已經完成其類比至數位轉換且已經被解除作動後，各個ADCj係被作動來於前一個ADCj-1之殘差電流上執行類比至數位轉換。

Description

用於低功率類比至數位轉換之方法及裝置 參考相關申請案
本案請求美國臨時申請案第61/488,499號申請日2011年5月20日依據35 U.S.C.119(e)之權益，該案全文係以引用方式併入此處。
政府許可證權利陳述
本發明係依據美國能源部授權合約號碼DE-AD02-98CH10886進行。美國政府對本發明擁有某些權利。
發明領域
本發明係有關於類比至數位轉換，及更明確言之，係有關於用於低功率類比至數位轉換之方法及裝置。
發明背景
每當真實世界信號亦即類比信號欲藉電腦處理及分析時要求類比至數位轉換(A-D轉換)。於許多工業、醫療及度量應用中要求多通道A-D轉換。於涉及大量通道的系統上要求低功率耗用，而此等系統的上限可能只有數毫瓦。此外，用於電池操作系統，要求低功率A-D轉換來延長電池壽命。
第1圖顯示類比至數位轉換器(ADC)之一應用實例。ADC的輸入為一類比塑形脈衝。該ADC將此一脈衝數位化及提供12-位元數位輸出。ADC之最低取樣率係藉輸入信號的帶寬設定。遵照尼奎斯特標準，ADC之最低取樣率須為 輸入信號之最大頻率的兩倍。針對應用諸如輻射檢測系統，事件頻率及濾波器(塑形器)之輸出的脈寬定義取樣率。塑形器輸出典型地具有數分之一微秒的尖峰時間。暗示針對此等應用典型地需要每秒數百萬樣本(Msps)之取樣率。
ADC解析度乃另一項重要參數，定義藉ADC可甄別的該類比輸入之最小變化。對中高解析度而言，典型地要求10至12位元ADC。最後，對時鐘的要求例如，最低可能時鐘頻率、及可用晶片面積乃促成ADC拓樸學選擇的其它因素。
較佳係有低功率12-位元ADC來支援多通道應用。也較佳係有ADC其有能力支援數個Msps之取樣率而對時鐘的需要極少且同時占用相當小面積。
ADC之數個拓樸學可參考接近此等規格之參考文獻。針對中高解析度及數個Msps之取樣率，此等架構包括管線及逐次逼近暫存器。
逐次逼近暫存器(SAR)ADC係由一比較器、一數位至類比轉換器(DAC)及一暫存器組成。一輸入信號係逐次地比較由該DAC所產生的電壓，及取決於比較結果，暫存器中各個位元係設定為「1」或「0」。SAR ADC之缺點為針對N位元解析度，要求N個時鐘週期及因而為快速時鐘。此外，SAR ADC要求DAC及比較器為12-位元準確，暗示高功率耗用。SAR ADC係描述於Davidovic,M.；Zach,G.；Zimmermann,H.；「具減低功耗之12-位元完整差分2MS/s逐次逼近類比至數位轉換器」，電子電路及系統之設計與診斷 (DDECS)，2010年第13屆IEEE國際研討會399-402頁2010年4月14至16日，符合12位元及2 Msps之要求，但具10毫瓦的相對高功耗及1.1平方毫米之面積，全文係以引用方式併入此處彷彿完整陳述於本說明書般。
電荷重新分配SAR ADC乃匹配要求的規格之另一個候選者。但此種ADC拓樸學要求大型電容器。ADC之線性度係取決於電容器間之匹配。電荷重新分配SAR ADC係描述於Otfinowski,P.，「用於多通道應用之2.5MS/s 225微瓦8-位元電荷重新分配SAR ADC」，積體電路及系統之混合設計(MIXDES)，2010年第17屆國際會議議事錄，182-185頁，2010年6月24至26日，全文係以引用方式併入此處彷彿完整陳述於本說明書般。但重新分配SAR ADC具有限於8位元之解析度。
管線ADC係由低解析度DAC及ADC及快閃ADC之多階段組成。管線ADC之主要缺點為功耗。管線ADC係說明於Rarbi,Fatah；Dzahini,Daniel；Gallin-Martel,Laurent，「用於ILC/ECAL積分讀出之低功耗12-位元及25-MS/s管線化ADC」，核子科學研討會會議記錄，2008年NSS’08.IEEE第1506-1511頁2008年10月19至25日，支援高取樣率，但具有42毫瓦之高功耗，全文係以引用方式併入此處彷彿完整陳述於本說明書般。若干更為晚近的ADC係含括於下表1連同其取樣率及功耗。
優值(FOM)常用來比較ADC之效能。典型FOM係給定於Walden,R.H.，「類比至數位轉換器調查與分析」，通訊選 擇領域，IEEE期刊第17卷第4期第539-550頁1999年4月，全文係以引用方式併入此處彷彿完整陳述於本說明書般，及其中該FOM係表示為：FOM=2b *fs/Pdiss
於該處b為解析度，fs為取樣頻率及Pdiss為功率耗散。表1就有關解析度、功率、取樣率、面積及FOM比較近年來之數種ADC。表1第一欄中之管線ADC係描述於Peach,C.T.；Un-Ku Moon；Allstot,D.J.，「於0.18微米CMOS以二步驟沈降之11.1毫瓦42 MS/s 10 b ADC」，固態電路，IEEE期刊第45卷第2期第391-400頁2010年2月，全文係以引用方式併入此處彷彿完整陳述於本說明書般。
表1第二欄列舉之對數管線ADC係描述於Jongwoo Lee；Kang,J.；Sunghyun Park；Jae-sun Seo；Anders,J.；Guilherme,J.；Flynn,M.P.，「2.5毫瓦80分貝DR36分貝SNDR22 MS/s對數管線ADC」，固態電路，IEEE期刊第44卷第10期第2755-2765頁2009年10月，全文係以引用方式併入此處彷彿完整陳述於本說明書般。
表1中之電荷重新分配SAR ADC係描述於van Elzakker,M.；van Tuijl,E.；Geraedts,P.；Schinkel,D.；Klumperink,E.；Nauta,B.，「於1 MS/s消耗1.9微瓦10-位元電荷重新分配ADC」，固態電路，IEEE期刊第45卷第5期第1007-1015頁2010年5月，全文係以引用方式併入此處彷彿完整陳述於本說明書般。
表1第四欄中之二步驟ADC係描述於Yung-Hui Chung；Jieh-Tsorng Wu，「CMOS 6-毫瓦10-位元100-MS/s二步驟ADC」，固態電路，IEEE期刊第45卷第11期第2217-2226頁2010年11月，全文係以引用方式併入此處彷彿完整陳述於本說明書般。
表1第五欄中之對數ADC係描述於Min Gyu Kim；Nanumolu,P.K.；Un-Ku Moon，「具改良計時方案之10 MS/s 11-位元0.19平方毫米對數ADC」，固態電路，IEEE期刊第44卷第9期第2348-2355頁2009年9月，全文係以引用方式併入此處彷彿完整陳述於本說明書般。
表1第六欄中之基於零位交叉點之管線ADC係描述於Brooks,L.；Hae-Seung Lee，「12 b、50 MS/s、全差分基於零位交叉點之管線化ADC」，固態電路，IEEE期刊第44卷第12期第3329-3343頁2009年12月，全文係以引用方式併入此處彷彿完整陳述於本說明書般。
表1中之SAR ADC係描述於Chun-Cheng Liu；Soon-Jyh Chang；Guan-Ying Huang；Ying-Zu Lin，「具單調電容器切換程序之10-位元50-MS/s SAR ADC」，固態電路，IEEE期刊第45卷第4期第731-740頁2010年4月，全文係以引用方式併入此處彷彿完整陳述於本說明書般。
表1第八欄中之管線ADC係描述於Andersen,T.N.；Hernes,B.；Briskemyr,A.；Telsto,F.；Bjornsen,J.；Bonnerud,T.E.；Moldsvor,O.，「0.18微米數位CMOS中具成本效率之高速12-位元管線ADC」，固態電路，IEEE期刊第40卷第7期第1506-1513頁2005年7月，全文係以引用方式併入此處 彷彿完整陳述於本說明書般。
表1第九欄中之對數ADC係描述於Esperanca,B.；Goes,J.；Tavares,R.；Galhardo,A.；Paulino,N.；Silva,M.M.，「基於不匹配不敏感MDAC之具功率及面積效率的14-位元1.5百萬樣本/秒二階段對數ADC」，電路及系統，2008，ISCAS 2008，IEEE國際研討會220-223頁2008年5月18至21日，全文係以引用方式併入此處彷彿完整陳述於本說明書般。
由表1可知當測量有效位元數(ENOB)時大部分ADC未能達成要求的解析度。ADC之ENOB係從信號對雜訊比(SNR)計算。SNR愈高，則ENOB愈高。因此，若需較高解析度，則將耗用更大功率。此外，例如SAR ADC等架構要求高速時鐘，取決於取樣頻率及解析度。
核發給Gianluigi De Geronimo之美國專利案 7,187,316，全文係以引用方式併入此處彷彿完整陳述於本說明書般，揭示無需時鐘信號且使用極低功率之提供波峰檢測及於輻射檢測系統中藉游離事件引起塑形類比脈衝的A-D轉換之一種ADC。該A-D轉換係出現於塑形脈衝之上升緣，及當出現波峰時轉換完成。但本美國專利案之ADC無法以給定速度提供12-位元解析度。
有鑑於此等及其它考量，需要發展出可滿足較低功率耗散、較小面積、數Msps之取樣率能力、12-位元解析度、及對時鐘的需求較低等各項要求的一種類比至數位轉換器。
發明概要
提出一種類比至數位轉換器包括含n個電池之一第一區段，及含n個電池之一第二區段，其它n為整數。該第一區段係透過至少一個電晶體而耦接至該第二區段。於該第一及第二區段中之n個電池各自包括一第一開關、一第二開關、一電流阱、及一反相器。第一開關包括操作式地耦接至該相對應區段之一輸入信號的一第一端及一第二端。第二開關包括一第一端及操作式地耦接至該第一開關之第二端的一第二端。該電流阱係操作式地耦接至該第一開關之該第二端，及該電流阱係由電流源供電。該反相器包括操作式地耦接至該第一開關之該第二端及該第二開關之該第二端的一輸入端子及一輸出端子。
分別於該第一區段及第二區段中，第一電池之第一開 關為閉合；第2至第n電池的第一開關為斷開；及該等n個電池之第二開關為閉合。
若與該相對應區段之該輸入信號相聯結的該電流係高於由與該等第1至第k個電池，k=1,2,3,...,n之k個電流阱相聯結的該電流所決定之一臨界值，則個別地於該第一區段及該第二區段中的第k個電池之該反相器改變狀態。該第k個電池之該第二開關係回應於該第k個電池之該反相器的改變狀態而斷開。若k係小於n，則一第(k+1)個電池之該第一開關係回應於該第k個電池之該反相器的改變狀態而閉合。該臨界值進一步可由與該第1至第k電池的該等k個電流阱相聯結的的電流和決定。與該第二區段之該輸入信號相聯結的該電流係來自該第一區段之該殘差電流，係以I R1=I R0-i n1*n c1表示，於該處IR0為與該第一區段之該輸入信號相聯結的該電流，nc1為於該第一區段內被切換為導通之電池數目，及in1為於該第一區段內於一單一電池中藉該電流源所攜載之該電流。
該類比至數位轉換器進一步包括一瞬態吸收電路。該瞬態吸收電路吸收與該第二區段之該輸入信號相聯結的該電流之一部分，及於一預定量之時間後釋放該電流之該部分。該瞬態吸收電路可更進一步包括用以吸收電流之一電晶體，及一施密特觸發器，其中若該施密特觸發器改變狀態則釋放藉該電晶體所吸收的電流。
該類比至數位轉換器進一步包括一取樣與保留電路。該取樣與保留電路包括具有一正端子及一負端子之一第一 放大器，及具有一正端子及一負端子之一第二放大器。該取樣與保留電路也包括耦接至該第一放大器之該負端子之一第一開關電容器，及耦接至該第二放大器之該負端子之一第二開關電容器。當該第一放大器係操作來將該第一開關電容器充電至一輸入電壓值時，該第二放大器傳輸該電壓通過該第一開關電容器或該第二開關電容器至一負載，及當該第二放大器係操作來將該第二開關電容器充電至該輸入電壓值時，該第一放大器傳輸該電壓通過該第一開關電容器至一負載。
進一步提出一種類比至數位轉換器包括一第一區段及一第二區段。該第一區段係透過至少一個電晶體而耦接至該第二區段。該第一及該第二區段各自係包含一第一電池。該第一電池包括一第一開關、一第二開關、一第一電流阱、及一第一反相器。該第一開關包括操作式地耦接至該相對應區段之一輸入信號的一第一端及一第二端。第二開關包括一第一端及操作式地耦接至該第一開關之第二端的一第二端。該第一電流阱係操作式地耦接至該第一開關之該第二端，及該第一電流阱係由第一電流源供電。該第一反相器包括操作式地耦接至該第一開關之該第二端及該第二開關之該第二端的一輸入端子及一輸出端子。個別地於該第一區段及該第二區段中，第一電池之第一開關及第二開關為閉合。若與該相對應區段之該輸入信號相聯結的該電流係高於由與該第一電流阱相聯結的該電流所決定之一第一臨界值，則該第一反相器改變狀態，及回應於該第 一反相器之該改變狀態，該第二開關斷開。
於該類比至數位轉換器中，該第一區段及該第二區段各自係進一步包含一第二電池。該第二電池包括一第三開關、一第四開關、一第二電流阱及一第二反相器。第三開關包括操作式地耦接至該相對應區段之輸入信號的一第一端及一第二端。第四開關包括一第一端及操作式地耦接至該第三開關之該第二端的一第二端。第二電流阱係操作式地耦接至該第三開關之該第二端，及第二電流阱係由第二電流源所供電。第二反相器包括一輸入端子及一輸出端子，及該輸入端子係操作式地耦接至該第三開關之該第二端及該第四開關之該第二端。個別地於該第一區段及該第二區段中，若該第一反相器改變狀態，則該第四開關為閉合，及該第三開關為閉合。若與該相對應區段之該輸入信號相聯結的該電流係高於由與該第一電流阱及該第二電流阱相聯結的該電流所決定之一第二臨界值，則該第二反相器改變狀態，及回應於該第二反相器之該改變狀態，該第四開關斷開。
又復提出一種類比至數位轉換器包括M個類比至數位轉換器(ADC)ADCj，j=1,2,...,M，M為整數且大於1。一ADCj，j=1,2,...,M包含nj個電池其各自係包括一第一開關、一第二開關、一電流阱及一反相器。第一開關包括操作式地耦接至該ADCj，j=1,2,...,M之一輸入信號的一第一端及一第二端。第二開關包括一第一端及操作式地耦接至該第一開關之該第二端。電流阱係操作式地耦接至該第一 開關之該第二端，及該電流阱係由一電流源所供電。反相器係包括操作式地耦接至該第一開關之該第二端及該第二開關之該第二端的一輸入端子。
在ADCj-1已經完成其類比至數位轉換且已經被解除作動後，一ADCj，j=2,3,...,M係被作動來於ADCj-1之殘差電流上執行類比至數位轉換。ADCj-1之殘差電流係藉I R(j-1)=I R(j-2)-i n(j-1)*n c(j-1)表示，於該處IR0係與該ADC1之輸入信號相聯結的該電流，nc(j-1)為於被切換為導通的ADCj-1中之電池數目，及in(j-1)係在ADCj-1中於一單一電池藉該電流源所攜載之電流。
當一ADCj，j=1,2,3,...,M被作動時，該第一電池之該第一開關被閉合，該第二至第nj電池之該等第一開關被斷開，及該等nj個電池之該等第二開關被閉合。若與ADCj之該輸入信號相聯結的該電流係高於由與該等第1至第k個電池之k個電流阱，k=1,2,3,...,nj相聯結的電流所決定之一臨界值，則於ADCj中的第k個電池之該反相器改變狀態。該第k個電池之該第二開關係回應於該第k個電池之該反相器的改變狀態而斷開，及若k係小於nj，則一第(k+1)個電池之該第一開關係回應於該第k個電池之該反相器的改變狀態而閉合。
該類比至數位轉換器可更進一步包含針對該(M-1)個ADCj，j=2,3,...,M中之至少一者的一瞬態吸收電路，其中一ADCj之該瞬態吸收電路係吸收與該ADCj之輸入信號相聯結的電流部分，及於預定量之時間後釋放該電流部分。
也提出一種藉M個類比至數位轉換器(ADC)ADCj，j=1,2,...,M，M為整數且大於1，對一輸入信號提供類比至數位轉換之方法。一ADCj，j=1,2,...,M包括nj個電池，該等電池各自係包含一第一開關、一第二開關、由一電流源供電之一電流阱、及一反相器。該方法係包括藉ADC1於與該輸入信號相聯結的一電流I上執行類比至數位轉換；及已經藉ADC1完成類比至數位轉換後解除ADC1之作動及維持ADC1之該類比至數位轉換結果。
該方法也包括藉ADCj，j=2,3,...,M執行步驟a)及b)：a)藉ADCj於ADCj-1之殘差電流上執行類比至數位轉換。ADCj-1之該殘差電流係藉I R(j-1)=I R(j-2)-i n(j-1)*n c(j-1)表示，於該處IR0=I，nc(j-1)為於被切換為導通的ADCj-1中之電池數目，及in(j-1)係在ADCj-1中於一單一電池藉該電流源所攜載之電流；及b)已經藉ADC1完成類比至數位轉換後解除ADC1之作動及維持ADC1之該類比至數位轉換結果。
該方法也包括運用該M個ADCj，j=1,2,...,M之該類比至數位轉換結果而產生與該輸入信號相聯結的該電流I之一二進制值。
該方法可進一步包括作動一取樣與保留電路。該方法可進一步包括針對該(M-1)個ADCj，j=2,3,...,M中之至少一者作動一瞬態吸收電路。於此種配置中，一ADCj之該瞬態吸收電路吸收於其上欲藉該ADCj執行類比至數位轉換之該電流的一部分，及於一預定量之時間後釋放該電流之該部分。
進一步提出一種取樣與保留電路。該取樣與保留電路包括具有一正端子及一負端子之一第一放大器，及具有一正端子及一負端子之一第二放大器。該取樣與保留電路進一步包括耦接至該第一放大器之該負端子之一第一開關電容器，及耦接至該第二放大器之該負端子之一第二開關電容器。當該第一放大器係操作來將該第一開關電容器充電至一輸入電壓值時，該第二放大器傳輸該電壓通過該第一開關電容器或該第二開關電容器至一負載。當該第二放大器係操作來將該第二開關電容器充電至該輸入電壓值時，該第一放大器傳輸該電壓通過該第一開關電容器至一負載。
圖式簡單說明
為求更完整瞭解本發明及為了其進一步優點，現在參考後文詳細說明部分結合附圖，附圖中：第1圖為顯示類比至數位轉換器之應用實例之一方塊圖；第2(a)圖為依據本發明之一較佳實施例類比至數位轉換器之一簡化示意圖；第2(b)圖為例示說明依據本發明之一較佳實施例MSB區段與LSB區段耦合之一示意圖；第3(a)圖闡釋依據本發明之一實施例瞬態吸收電路之一略圖；第3(b)圖例示說明第3(a)圖之瞬態吸收電路之一模擬結果； 第4圖為依據本發明之一實施例12-位元類比至數位轉換器之一方塊圖；第5圖闡釋第2(a)圖中個別電池之電路實現之一示意圖；第6圖為依據本發明之一實施例的取樣與保留電路；第7圖為依據本發明之一實施例類比至數位轉換器時序之一略圖；第8圖為例示說明依據本發明之一實施例一類比至數位轉換器的該輸入共用節點上之電壓之一線圖；第9圖為依據本發明之一實施例類比至數位轉換器之一方塊圖；第10圖為依據本發明之一實施例於第9圖中的該類比至數位轉換器之操作流程圖；第11圖為一方塊圖例示說明用於依據本發明之一實施例類比至數位轉換器之一布局技術；及第12圖為一略圖例示說明依據本發明之一實施例類比至數位轉換器之一實際布局。
詳細說明
呈示後文討論來許可熟諳技藝人士做出及運用本發明。多項修正將為熟諳技藝人士所顯然易知，及未背離如此處界定之本發明之精髓及範圍，此處描述之通用原理可應用至後文詳細說明之該等實施例及應用以外的實施例及應用。本發明並非意圖囿限於所顯示之實施例，反而係依 據符合此處揭示的該等原理及特徵之最廣義範圍。
設置類比至數位轉換器(ADC)來更密切地符合下列要求，低功率耗散，面積小，數個Msps之取樣率能力，12-位元解析度，及對時鐘之最低要求。
第2(a)圖顯示無時鐘ADC之簡化示意圖。該無時鐘ADC為電流模式電路，暗示該電路之輸入為電流。若該輸入信號為電壓，則在該無時鐘ADC前方須使用電壓至電流轉換器。該無時鐘ADC之總體結構為溫度計轉換器與小範圍ADC之組合。ADC之一實施例包括兩個無時鐘ADC，亦即一最高有效位元(MSB)區段及一最低有效位元(LSB)區段，於該處該輸入係被劃分為MSB 6位元及LSB 6位元，及此二區段各自給予一溫度計輸出。
第2(a)圖中該輸入電流係表示為電流I。各個區段亦即MSB區段及LSB區段係由n個相同的電池202組成。N個電池係耦接如第2(a)圖所示。各個j電池(於該處j=1至n)係由一電流阱ij、開關sja及sjc、作為比較器之一反相器cj、及一電流導引源icj組成。開關sja及sjc各自具有一第一端及一第二端。開關sja之該第一端係操作式地耦接至一輸入信號，及開關sjc之該第二端係操作式地耦接至該開關sja之該第二端。各個電流阱ij係操作式地耦接至該開關sja之該第二端。各個反相器cj係於其輸入端子操作式地耦接至該等開關sja及sjc之第二端。
各個電流阱ij係等於該等LSB電池中之ilsb。該ilsb為於該LSB中藉一單位電流阱所汲取的電流量。如第2(a)圖所示， i1=i2=...=in=ilsb。各個電流導引源icj係等於MSB電池中之2b*ilsb，於該處2b為LSB電池之數目。
輸入電流至數位之轉換係以四相位進行。於第一相位中，稱作為復置相位，全部電池係藉將該輸入節點挽低而被復置。
於第二相位中，稱作為MSB相位，MSB電池係被作動及該LSB區段維持解除作動。於該MSB區段內部，初期全部開關sja開關為斷開，及sjc開關為閉合。電流阱ij係由電流導引源icj所供電。全部電壓vj係等於0伏特。該被取樣輸入之處理係始於開關s1a為閉合，亦即該第一電池被切換為導通。輸入電流I係與該第一電池之該單位電流i1連續地作比較。只要電流I係低於電流i1，則電壓v1係維持於較低電壓位準。若電流I係高於電流i1，則電壓v1其係等於電壓V，增高直至比較器c1改變狀態為止。此時開關s1c為斷開，及開關s2a為閉合加上一個單位電流i2。第二電池被切換為導通。電壓v2快速朝向電壓V升高。電流I現在與i1及i2之和作比較，取決於該結果，電壓V將減低或將升高，迫使該第二比較器c2改變狀態。當比較器c2改變狀態時，s2c為斷開及第三電池被切換為導通。將對該電流比較加上新單位電流i3等等。額外單位電流的作動將繼續進行直至該輸入電流係大於被切換為導通之該等電池之總電流為止。該等MSB電池之狀態係藉退行交叉耦合反相器回路維持。
於第三相位中，稱作為LSB相位，該等MSB電池中的反相器回路係被作動，及該LSB區段之第一電池係被切換 為導通。第2(b)圖為顯示耦合該MSB區段與該LSB區段之一較佳實施例之示意圖。使用單一電晶體，該電晶體係以電壓VGP5施加偏壓，該LSB區段之輸入節點係與該MSB區段之輸入節點分離。來自該MSB區段之殘差電流係輸入至該LSB區段。LSB區段之操作係與MSB區段之操作相同，但各個電池之總電流值除外。流經該被作動的或切換為導通的電池之總電流係等於或小於來自該MSB區段之殘差電流。來自該LSB之殘差電流係低於1 LSB解析度。
於該LSB轉換期間，當大量電流流入電池內部而在第2(a)圖之IC節點升壓時，該等電池極為快速地被作動，造成過轉換。過轉換表示比較藉輸入電流要求者，有更大量電池被切換為導通。然後已經被切換為導通的此等額外電池被解除作動，降低IC節點電壓，及該處理持續直到正確數目的電池被作動為止。此種擺盪造成LSB區段的延遲。為了克服此種效應，增加一區塊至該LSB區段，該區塊初始吸收部分輸入電流，及然後於某個量之時間後釋放該電流。該區塊之電路之實施例係顯示於第3(a)圖。
第3(a)圖之電路包括一電流源Is、一電容器C1、一開關Sw1、一施密特觸發器、一反相器、一電晶體Mn1、及一PMOS電晶體Mp1，其吸收該瞬態電流。於該LSB相位之始，開關Sw1為斷開，及作為開關的Mn1為閉合。通過電容器C1之電壓初始為零。電晶體Mp1吸收部分輸入電流，使得IC節點電壓免於過度增高。然後IC節點電壓開始減低，其又轉而減低Mp1之Vgs值。如此較少電流從該輸入信號被 汲取至Mp1，使得更多電流流入該等電池。電流源Is徐緩充電C1，增高在施密特觸發器之輸入端的電壓。當施密特觸發器改變狀態時，Mp1關斷及釋出電流流回LSB。
第3(b)圖顯示第3(a)圖之電路之模擬。曲線302為藉瞬態吸收PMOS電晶體Mp1吸收電流之代表圖。曲線304顯示IC節點電壓之變化。曲線306顯示當通過電容器C1之電壓達特定電壓值時，反相器改變狀態。
最末相位中，稱作編碼相位，由MSB及LSB節段所產生的溫度計代碼係被轉換成二進制且被閂鎖。參考第2(a)圖，o1、o2、...on為分別於MSB區段及LSB區段中之n個電池各自的輸出節點。此一資料為可利用直至下個轉換相位之編碼相位開始為止。
第4圖為12-位元類比至數位轉換器之方塊圖。輸入電流係輸入64 MSB電池，及各個電池之輸出係輸入溫度計至二進制編碼器，其輸出6 MSB位元。來自該MSB區段之殘差電流係輸入64 LSB電池。各個LSB電池之輸出係輸入另一溫度計至二進制編碼器，其輸出6 LSB位元。
第5圖闡釋如第2(a)圖所述之一個別電池之電路實現之示意圖。電晶體Mp1及Mn1作為輸入開關sja(j=1至n)。Mp1係藉前一個電池作動，及Mn1係藉下一個電池作動來維持電流流經該電池。電晶體Mn3及Mn4用作為電流阱ij。Mn5為電流導引(CS)開關sjc。電晶體Mn7及Mn2為疊接電晶體，其閘極電壓為相等。節點VP為電流源節點icj，在該電池被作動前係維持預充電至值VGN3-VthMn7。最初，並無電流流 經電晶體Mn2，及節點VD及VP為相等。當該電池被作動時，輸入電流充電該決策節點VD。要求極小量電流來提高電壓VD，及使得電流流經Mn2。隨著決策節點VD之增高，於第5圖中反相器輸出反相器電壓inv，其係相對應於第2(a)圖的反相器cj，開始減低，關斷電流導引(CS)開關。然後電流源只取來自輸入的電流。於無CS用於系統之情況下，節點VP初始為零，暗示極小電流(特別對最後數個電池)將充電該節點至該要求值。此種充電時間減慢該轉換。如此CS系統藉維持節點VP被預充電而加快系統速度。
取樣與保留(S&H)區塊乃ADC的重要積木區塊，原因在於其確保於轉換期間，當該輸入信號改變時，該ADC的輸入係維持恆定。設置S&H電路，係以支援ACD之速度操作，及也提供要求的準確度。此外，S&H執行ADC所需的電壓至電流轉換操作。
第6圖闡釋S&H電路，包括兩個放大器A1及A2，及開關電容器C1及C2。該操作係以如下二相位進行。
相位1：全部開關2為閉合及開關1為斷開。A1將C1充電至VIN。A2將已經預充電至VIN的C1及C2上的電壓傳輸至電阻器R。更明確言之，C2-C1並聯電容器網路上的電壓係拷貝至連結至電阻器R之節點N1的放大器A2之正端子。此乃取樣週期，於該處該輸入信號係連同來自放大器A1之無可避免的誤差儲存於電容器C1上。
相位2：全部開關為閉合及開關2為斷開。A2將C2充電至VIN。A1將先前已經充電至VIN的C1上的電壓傳輸至R。更 明確言之，電容器C1上的電壓係拷貝至連結至電阻器R之節點N1的放大器A1之正端子。誤差偏移值經扣除，如此提供高準確度。此一相位為保留相位，於該處該輸入電壓被保留及被轉換成電流，而該電流被輸入至ADC。
電晶體M2視需要地拷貝與倍增流經M1及R之電流。此一定標電流為該ADC之輸入電流。
如本文揭示之實施例中描述的ADC已經以商用180奈米金氧半導體(CMOS)技術設計、模擬、及製造。ADC之簡化時序圖係顯示於第7圖。取樣與保留相位係與ADC復置相位重疊。另外三個相位係如前文描述。單一時鐘可觸發整個處理，及產生內部時序。
第8圖為顯示於ADC之輸入共用節點上之電壓之線圖。曲線802為該等LSB電池之該共用節點上之電壓。曲線804為該等MSB電池之該共用節點上之電壓。於轉換期間，當加上電流源時，二節點移動向上，當其調整汲取電流的電池數目時擺盪，及沈降至一恆定電壓。
除了藉該電壓至電流轉換器所耗散之電力外，藉ADC電路耗散的電力係等於單位電流乘以離散位準數目n，且可含在數毫瓦以內。由ADC所占有的面積為0.45平方毫米。比較習知ADC，本發明之實施例具有低功率耗用及低面積及高解析度與高取樣率之優點，連同對時鐘之需求極低。
多個無時鐘ADC，例如第2(a)圖所示無時鐘ADC可經組合來提供用於類比至數位轉換預期的速度及解析度。第9圖顯示包括M個無時鐘ADC的ADC之方塊圖。如第9圖所示， 第一ADC1提供b1位元之解析度，第二ADC2提供b2位元之解析度，及最末ADCM提供bM位元之解析度。藉此方式體現的ADC之淨解析度為：(b1+b2+...+bM)位元。
為了達成所需速度、功率、及解析度，各個無時鐘ADC之解析度及無時鐘ADC之數目須經最佳化。該最佳化係取決於所使用的技術。
第10圖為顯示第9圖中M個無時鐘ADC之操作之流程圖。輸入類比信號以M個階段被轉換成數位信號。當類比至數位轉換開始時(步驟1002)，輸入信號之輸入電壓係給了一取樣與保留區塊(步驟1004)。取樣與保留區塊也將輸入電壓轉成電流I。然後來自取樣與保留區塊之電流輸出I輸入至第一無時鐘ADC1(步驟1006)。
於階段1，無時鐘ADC1接收電流I及開始輸入信號的轉換(步驟1008)。ADC1具有b1位元之解析度。於ADC1的電池數目係給定為：n1=2b1
於ADC1的各個電池具有電流源，其攜載電流in1給定為：in1=n2 * in2
於該處n2為於ADC2的電池數目，及in2為由於ADC2的單一電池的電流源所攜載的電流。
於ADC1切換為導通的電池數目係給定為：
來自階段1流入ADC2之殘差電流，給定為：IR1=I-in1 * nc1
然後，於ADC2轉換之階段1中止或解除作動，及階段2轉換開始(步驟1010)。流入無時鐘ADC2的殘差電流係以於ADC1的相同方式處理。ADC2有n2個電池及b2位元之解析度。於ADC2的各個電池具有電流源，其攜載電流in2，給定為：in2=n3* in3
於該處n3為於ADC3的電池數目，及in3為由於ADC3的單一電池的電流。
來自階段2流入ADC2之殘差電流給定為：IR2=IR1-in2*nc2
於該處nc2為於ADC2切換為導通的電池數目。
同理，於ADC3階段2轉換中止，及階段3轉換開始。處理持續直至於ADCM執行轉換的最末階段，亦即階段M轉換(步驟1012)，於該處ADCM具有bM位元之解析度。於ADCM的電池數目為nM。於ADCM的各個電池具有電流源，其攜載電流inM給定為：inM=ilsb
當全部無時鐘ADC已經完成轉換時，溫度計至二進制編碼器被作動(步驟1014)。在全部階段中溫度計至二進制編碼器使用已經被切換為導通的電池數目來計算輸入電流I之二進制值。編碼器之輸出為B1b1bitsB2b2bits...BMbMbits，於該處B1為b1位元之群組，B2為b2位元之群組，及BM為bM 位元之群組。如此結果類比至數位轉換(步驟1016)達成(b1+b2+...+bM)位元解析度。
12-位元電流模式ADC的高操作效能要求全部電流阱需攜載恰等量電流。製造程序梯度可能造成電晶體間的不匹配，換言之，設計上相同的電晶體於製造後可能顯示裝置特性偏差。因此電流阱電晶體間的匹配乃影響ADC準確度的因素之一，及此等電晶體的適當布局對減少不匹配效應上相當重要。第11圖之方塊圖例示說明如本文揭示所述，用來體現ADC之一實施例的布局技術。含64個電流阱電晶體的LSB區段係從左至右對角線排列，第一個電流阱在右下，而欲被切換為導通的最末LSB電池係在左上。至於MSB區段，各個MSB電池係劃分為兩組各32個電晶體。此等MSB電池係以共用中心技術排列。第一MSB電池的第一組係在左上區。第一MSB電池的第二組係在右下邊。最末或第63 MSB電池的第一組係在右上側。最末MSB電池的第二組係在左下側。第32 MSB電池係連同MSB電池31位在中央。藉此方式，達成共用中心布局。第12圖顯示使用第11圖之技術的實際布局。電池的中心矩陣表示4095個電流阱。
熟諳技藝人士將瞭解本文揭示並非囿限於前文已經特別顯示及描述之內容。反而，本發明之範圍係由如下申請專利範圍界定。進一步也須瞭解前文說明非僅只為實施例之例示說明例的代表例。為求讀者的方便，前文說明係聚焦在可能實施例的代表性樣本，亦即教示本發明之原理的 樣本。其它實施例則由多個不同實施例部分的不同組合可獲得。
詳細說明部分本曾試圖排它地列舉全部可能的變異。可能未曾對本發明之特定部分呈示其它實施例，且可能來自於所述各部分的不同組合，或對一部分可得的其它未描述之替代實施例並非被視為該等其它實施例的免責聲明。須瞭解許多此等未描述之實施例係落入於如下申請專利範圍之文字敘述範圍內，及其它實施例為相當物。此外，全文說明書中引述的全部參考文獻、公開文獻、美國專利案、及美國專利申請公告案係以引用方式併入此處彷彿完整地陳述於本案說明書般。
202‧‧‧電池
I‧‧‧電流
302-306、802、804‧‧‧曲線
i‧‧‧電流阱
1002-1016‧‧‧步驟
ic‧‧‧電流導引源
A1、A2‧‧‧放大器
IC‧‧‧節點
ADC‧‧‧類比至數位轉換器
Is‧‧‧電流源
c‧‧‧反相器
LSB‧‧‧最低有效位元
C1、C1、C2‧‧‧電容器
M1、M2、Mn1‧‧‧電晶體
CLK‧‧‧時鐘
Mp1‧‧‧PMOS電晶體
MSB‧‧‧最高有效位元
s‧‧‧開關
N1‧‧‧節點
Sw1‧‧‧開關
o‧‧‧輸出節點
V‧‧‧電壓
R‧‧‧電阻器
VP‧‧‧節點
第1圖為顯示類比至數位轉換器之應用實例之一方塊圖；第2(a)圖為依據本發明之一較佳實施例類比至數位轉換器之一簡化示意圖；第2(b)圖為例示說明依據本發明之一較佳實施例MSB區段與LSB區段耦合之一示意圖；第3(a)圖闡釋依據本發明之一實施例瞬態吸收電路之一略圖；第3(b)圖例示說明第3(a)圖之瞬態吸收電路之一模擬結果；第4圖為依據本發明之一實施例12-位元類比至數位轉換器之一方塊圖； 第5圖闡釋第2(a)圖中個別電池之電路實現之一示意圖；第6圖為依據本發明之一實施例的取樣與保留電路；第7圖為依據本發明之一實施例類比至數位轉換器時序之一略圖；第8圖為例示說明依據本發明之一實施例一類比至數位轉換器的該輸入共用節點上之電壓之一線圖；第9圖為依據本發明之一實施例類比至數位轉換器之一方塊圖；第10圖為依據本發明之一實施例於第9圖中的該類比至數位轉換器之操作流程圖；第11圖為一方塊圖例示說明用於依據本發明之一實施例類比至數位轉換器之一布局技術；及第12圖為一略圖例示說明依據本發明之一實施例類比至數位轉換器之一實際布局。
202‧‧‧電池
ic1-cn‧‧‧電流導引源
c1-n‧‧‧反相器
o1-n‧‧‧輸出節點
I‧‧‧電流
s1a-na、s1c-nc‧‧‧開關
i1-n‧‧‧電流阱
V1-n‧‧‧電壓

Claims (21)

  1. 一種類比至數位轉換器，其係包含M個類比至數位轉換器(ADC)ADCj，j=1,2,...,M，M為整數且大於1，及一ADCj，j=1,2,...,M包含nj個電池，該等電池各自係包含：包含一第一端及一第二端之一第一開關，該第一端係操作式地耦接至該ADCj，j=1,2,...,M之一輸入信號；包含一第一端及一第二端之一第二開關，該第二端係操作式地耦接至該第一開關之該第二端；操作式地耦接至該第一開關之該第二端之一電流阱，該電流阱係由一電流源所供電；及包含一輸入端子及一輸出端子之一反相器，該輸入端子係操作式地耦接至該第一開關之該第二端及該第二開關之該第二端；其中在ADCj-1已經完成其類比至數位轉換且已經被解除作動後，一ADCj，j=2,3,...,M係被作動來於ADCj-1之殘差電流上執行類比至數位轉換，ADCj-1之殘差電流係藉I R(j-1)=I R(j-2)-i n(j-1)*n c(j-1)表示，於該處IR0係與該ADC1之輸入信號相聯結的該電流，nc(j-1)為於被切換為導通的ADCj-1中之電池數目，及in(j-1)係在ADCj-1中於一單一電池藉該電流源所攜載之電流；其中當一ADCj，j=1,2,3,...,M被作動時，一第一電池之該第一開關被閉合，一第二至第nj電池之該等第一開關被斷開，及該等nj個電池之該等第二開關被閉合；及若與ADCj之該輸入信號相聯結的該電流係高於由 與該等第1至第k個電池之k個電流阱，k=1,2,3,...,nj相聯結的電流所決定之一臨界值，則於ADCj中的第k個電池之該反相器改變狀態，該第k個電池之該第二開關係回應於該第k個電池之該反相器的改變狀態而斷開，及若k係小於nj，則一第(k+1)個電池之該第一開關係回應於該第k個電池之該反相器的改變狀態而閉合。
  2. 如申請專利範圍第1項之類比至數位轉換器，其係進一步包含一取樣與保留電路，該取樣與保留電路係包含：具有一正端子及一負端子之一第一放大器，及具有一正端子及一負端子之一第二放大器；耦接至該第一放大器之該負端子之一第一開關電容器，及耦接至該第二放大器之該負端子之一第二開關電容器；其中當該第一放大器係操作來將該第一開關電容器充電至一輸入電壓值時，該第二放大器傳輸該電壓通過該第一開關電容器或該第二開關電容器至一負載，及當該第二放大器係操作來將該第二開關電容器充電至該輸入電壓值時，該第一放大器傳輸該電壓通過該第一開關電容器至一負載。
  3. 如申請專利範圍第1項之類比至數位轉換器，其係進一步包含針對該(M-1)個ADCj，j=2,3,...,M中之至少一者的一瞬態吸收電路，其中一ADCj之該瞬態吸收電路係吸收與該ADCj之輸入信號相聯結的電流部分，及於預定量之時間後釋放該電流部分。
  4. 如申請專利範圍第3項之類比至數位轉換器，其中該瞬態吸收電路係包含用以吸收電流之一電晶體，及一施密特觸發器，其中若該施密特觸發器改變狀態則釋放藉該電晶體所吸收的電流。
  5. 一種藉M個類比至數位轉換器(ADC)ADCj，j=1,2,...,M，M為整數且大於1對一輸入信號提供類比至數位轉換之方法，及一ADCj，j=1,2,...,M係包含nj個電池，該等電池各自係包含一第一開關、一第二開關、由一電流源供電之一電流阱、及一反相器，該方法係包含：藉ADC1於與該輸入信號相聯結的一電流I上執行類比至數位轉換；已經藉ADC1完成類比至數位轉換後解除ADC1之作動及維持ADC1之該類比至數位轉換結果；藉ADCj，j=2,3,...,M執行下列步驟a)及b)：a)藉ADCj於ADCj-1之殘差電流上執行類比至數位轉換，ADCj-1之該殘差電流係藉I R(j-1)=I R(j-2)-i n(j-1)*n c(j-1)表示，於該處IR0=I，nc(j-1)為於被切換為導通的ADCj-1中之電池數目，及in(j-1)係在ADCj-1中於一單一電池藉該電流源所攜載之電流；b)已經藉ADC1完成類比至數位轉換後解除ADC1之作動及維持ADC1之該類比至數位轉換結果；及運用該M個ADCj，j=1,2,...,M之該類比至數位轉 換結果而產生與該輸入信號相聯結的該電流I之一二進制值。
  6. 如申請專利範圍第5項之方法，其係進一步包含作動一取樣與保留電路。
  7. 如申請專利範圍第5項之方法，其係進一步包含針對該(M-1)個ADCj，j=2,3,...,M中之至少一者作動一瞬態吸收電路，其中一ADCj之該瞬態吸收電路吸收於其上欲藉該ADCj執行類比至數位轉換之該電流的一部分，及於一預定量之時間後釋放該電流之該部分。
  8. 一種類比至數位轉換器，其係包含：包含n個電池之一第一區段，及包含n個電池之一第二區段，n為一整數，該第一區段及該第二區段係透過至少一個電晶體耦接，及於該第一及該第二區段中之n個電池各自係包含：包含一第一端及一第二端之一第一開關，該第一端係操作式地耦接至該相對應區段之一輸入信號；包含一第一端及一第二端之一第二開關，該第二端係操作式地耦接至該第一開關之該第二端；操作式地耦接至該第一開關之該第二端之一電流阱，該電流阱係由一電流源所供電；及包含一輸入端子及一輸出端子之一反相器，該輸入端子係操作式地耦接至該第一開關之該第二端及該第二開關之該第二端； 其中個別地於該第一區段及該第二區段中，一第一電池之該第一開關被閉合，一第二至第n電池之該等第一開關被斷開，及該等n個電池之該等第二開關被閉合；及其中若與該相對應區段之該輸入信號相聯結的該電流係高於由與該等第1至第k個電池，k=1,2,3,...,n之k個電流阱相聯結的該電流所決定之一臨界值，則個別地於該第一區段及該第二區段中的第k個電池之該反相器改變狀態，該第k個電池之該第二開關係回應於該第k個電池之該反相器的改變狀態而斷開，及若k係小於n，則一第(k+1)個電池之該第一開關係回應於該第k個電池之該反相器的改變狀態而閉合。
  9. 如申請專利範圍第8項之類比至數位轉換器，其係進一步包含一瞬態吸收電路，其中該瞬態吸收電路吸收與該第二區段之該輸入信號相聯結的該電流之一部分，及於一預定量之時間後釋放該電流之該部分。
  10. 如申請專利範圍第9項之類比至數位轉換器，其中該瞬態吸收電路係包含用以吸收電流之一電晶體，及一施密特觸發器，其中若該施密特觸發器改變狀態則釋放藉該電晶體所吸收的電流。
  11. 如申請專利範圍第8項之類比至數位轉換器，其係進一步包含一取樣與保留電路，該取樣與保留電路係包含：具有一正端子及一負端子之一第一放大器，及具有一正端子及一負端子之一第二放大器；及 耦接至該第一放大器之該負端子之一第一開關電容器，及耦接至該第二放大器之該負端子之一第二開關電容器；其中當該第一放大器係操作來將該第一開關電容器充電至一輸入電壓值時，該第二放大器傳輸該電壓通過該第一開關電容器或該第二開關電容器至一負載，及當該第二放大器係操作來將該第二開關電容器充電至該輸入電壓值時，該第一放大器傳輸該電壓通過該第一開關電容器至一負載。
  12. 如申請專利範圍第8項之類比至數位轉換器，其中該臨界值係由與該等第1至第k個電池之該等k個電流阱所相聯結的該電流之該和決定。
  13. 如申請專利範圍第8項之類比至數位轉換器，其中該第一區段為用以產生與該第一區段之該輸入信號相聯結的該電流之該最高有效位元的一最高有效位元區段，及該第二區段為用以產生與該第一區段之該輸入信號相聯結的該電流之該最低有效位元的一最低有效位元區段。
  14. 如申請專利範圍第8項之類比至數位轉換器，其中與該第二區段之該輸入信號相聯結的該電流係來自該第一區段之該殘差電流，係以I R1=I R0-i n1*n c1表示，於該處IR0為與該第一區段之該輸入信號相聯結的該電流，nc1為於該第一區段內被切換為導通之電池數目，及in1為於該第一區段內於一單一電池中藉該電流源所攜載之該電流。
  15. 一種類比至數位轉換器，其係包含：一第一區段及一第二區段，該第一區段係透過至少一個電晶體而耦接至該第二區段，及該第一及該第二區段各自係包含一第一電池包含：包含一第一端及一第二端之一第一開關，該第一端係操作式地耦接至該相對應區段之一輸入信號；包含一第一端及一第二端之一第二開關，該第二端係操作式地耦接至該第一開關之該第二端；操作式地耦接至該第一開關之該第二端之一第一電流阱，該第一電流阱係由一第一電流源所供電；及包含一輸入端子及一輸出端子之一第一反相器，該輸入端子係操作式地耦接至該第一開關之該第二端及該第二開關之該第二端；其中於該第一區段及該第二區段中之該第一電池的該第一開關及該第二開關為閉合；及其中個別地於該第一區段及該第二區段中，若與該相對應區段之該輸入信號相聯結的該電流係高於由與該第一電流阱相聯結的該電流所決定之一第一臨界值，則該第一反相器改變狀態，及回應於該第一反相器之該改變狀態，該第二開關斷開。
  16. 如申請專利範圍第15項之類比至數位轉換器，其中該第一區段及該第二區段各自係進一步包含一第二電池包 含：包含一第一端及一第二端之一第三開關，該第一端係操作式地耦接至該相對應區段之一輸入信號；包含一第一端及一第二端之一第四開關，該第二端係操作式地耦接至該第三開關之該第二端；操作式地耦接至該第三開關之該第二端之一第二電流阱，該第二電流阱係由一第二電流源所供電；及包含一輸入端子及一輸出端子之一第二反相器，該輸入端子係操作式地耦接至該第三開關之該第二端及該第四開關之該第二端；其中個別地於該第一區段及該第二區段中，若該第一反相器改變狀態，則該第四開關為閉合，及該第三開關為閉合；及其中個別地於該第一區段及該第二區段中，若與該相對應區段之該輸入信號相聯結的該電流係高於由與該第一電流阱及該第二電流阱相聯結的該電流所決定之一第二臨界值，則該第二反相器改變狀態，及回應於該第二反相器之該改變狀態，該第四開關斷開。
  17. 如申請專利範圍第16項之類比至數位轉換器，其中與該第二區段之該輸入信號相聯結的該電流係來自該第一區段之該殘差電流，係以I R1=I R0-i n1*n c1表示，於該處IR0為與該第一區段之該輸入信號相聯結的該電流，nc1為於該第一區段內被切換為導通之電池數目，及in1為於該第一區段內於一單一電池中藉該電流源所攜載之該電流。
  18. 如申請專利範圍第15項之類比至數位轉換器，其係進一步包含一瞬態吸收電路，其中該瞬態吸收電路吸收與該第二區段之該輸入信號相聯結的該電流之一部分，及於一預定量之時間後釋放該電流之該部分。
  19. 如申請專利範圍第18項之類比至數位轉換器，其中該瞬態吸收電路係包含用以吸收電流之一電晶體，及一施密特觸發器，其中若該施密特觸發器改變狀態則釋放藉該電晶體所吸收的電流。
  20. 如申請專利範圍第15項之類比至數位轉換器，其係進一步包含一取樣與保留電路，該取樣與保留電路係包含：具有一正端子及一負端子之一第一放大器，及具有一正端子及一負端子之一第二放大器；耦接至該第一放大器之該負端子之一第一開關電容器，及耦接至該第二放大器之該負端子之一第二開關電容器；其中當該第一放大器係操作來將該第一開關電容器充電至一輸入電壓值時，該第二放大器傳輸該電壓通過該第一開關電容器或該第二開關電容器至一負載，及當該第二放大器係操作來將該第二開關電容器充電至該輸入電壓值時，該第一放大器傳輸該電壓通過該第一開關電容器至一負載。
  21. 一種用於一類比至數位轉換器之取樣與保留電路，其係包含：具有一正端子及一負端子之一第一放大器，及具有 一正端子及一負端子之一第二放大器；耦接至該第一放大器之該負端子之一第一開關電容器，及耦接至該第二放大器之該負端子之一第二開關電容器；其中當該第一放大器係操作來將該第一開關電容器充電至一輸入電壓值時，該第二放大器傳輸該電壓通過該第一開關電容器或該第二開關電容器至一負載，及當該第二放大器係操作來將該第二開關電容器充電至該輸入電壓值時，該第一放大器傳輸該電壓通過該第一開關電容器至一負載。
TW101117771A 2011-05-20 2012-05-18 用於低功率類比至數位轉換之方法及裝置 TW201304426A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US201161488499P 2011-05-20 2011-05-20

Publications (1)

Publication Number Publication Date
TW201304426A true TW201304426A (zh) 2013-01-16

Family

ID=47174544

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101117771A TW201304426A (zh) 2011-05-20 2012-05-18 用於低功率類比至數位轉換之方法及裝置

Country Status (3)

Country Link
US (1) US8547271B2 (zh)
TW (1) TW201304426A (zh)
WO (1) WO2012162166A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9246504B2 (en) * 2010-12-11 2016-01-26 The Trustees Of Columbia University In The City Of New York Circuits and methods for implementing a residue amplifier
US8547271B2 (en) 2011-05-20 2013-10-01 Brookhaven Science Associates, Llc Method and apparatus for low power analog-to-digital conversion
US20150049793A1 (en) * 2013-08-16 2015-02-19 Qualcomm Incorporated Interface sharing between digital and radio frequency circuits
US9432035B2 (en) 2015-01-09 2016-08-30 Analog Devices, Inc. Multichannel analog-to-digital converter
US9509325B1 (en) * 2015-05-07 2016-11-29 Texas Instruments Incorporated Diagnostic monitoring for analog-to-digital converters
US10848166B1 (en) 2019-12-06 2020-11-24 Analog Devices International Unlimited Company Dual mode data converter

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4691125A (en) * 1986-10-03 1987-09-01 Motorola, Inc. One hundred percent duty cycle sample-and-hold circuit
JP3441320B2 (ja) * 1996-11-28 2003-09-02 株式会社東芝 電流増幅装置およびこれを用いた電流モードのアナログ−ディジタル変換器
US6124818A (en) * 1998-10-21 2000-09-26 Linear Technology Corporation Pipelined successive approximation analog-to-digital converters
US20050038846A1 (en) * 2003-08-14 2005-02-17 Devendorf Don C. Substraction circuit with a dummy digital to analog converter
US7388608B2 (en) * 2004-03-11 2008-06-17 Micron Technology, Inc. Sample and hold circuit and active pixel sensor array sampling system utilizing same
US7714762B2 (en) * 2005-04-12 2010-05-11 Massachusetts Institute Of Technology Method and apparatus for current-mode ADC
US7187316B1 (en) * 2006-02-06 2007-03-06 Brookhaven Science Associates, Llc Method and apparatus for clockless analog-to-digital conversion and peak detection
US8547271B2 (en) 2011-05-20 2013-10-01 Brookhaven Science Associates, Llc Method and apparatus for low power analog-to-digital conversion

Also Published As

Publication number Publication date
WO2012162166A1 (en) 2012-11-29
US8547271B2 (en) 2013-10-01
US20120293351A1 (en) 2012-11-22

Similar Documents

Publication Publication Date Title
US10797714B2 (en) Pipelined SAR with TDC converter
US8471751B2 (en) Two-stage analog-to-digital converter using SAR and TDC
Jiang et al. A single-channel, 1.25-GS/s, 6-bit, 6.08-mW asynchronous successive-approximation ADC with improved feedback delay in 40-nm CMOS
JP4445995B2 (ja) パイプライン型ａ／ｄ変換装置
Chio et al. Design and experimental verification of a power effective flash-SAR subranging ADC
US7796077B2 (en) High speed high resolution ADC using successive approximation technique
TW201304426A (zh) 用於低功率類比至數位轉換之方法及裝置
Cenci et al. A 28 nm 2 GS/s 5-b single-channel SAR ADC with gm-boosted StrongARM comparator
Hassan et al. A low-power time-domain comparator for iot applications
JP2011015294A (ja) 電圧制御遅延発生器セル、電圧制御遅延発生器およびアナログ・ディジタル変換器
Ojima et al. A 0.0053-mm 2 6-bit fully-standard-cell-based synthesizable SAR ADC in 65 nm CMOS
Li et al. High-resolution and high-speed integrated cmos ad converters for low-power applications
Ou-Yang et al. An energy-efficient SAR ADC with event-triggered error correction
Ashraf et al. Low power design of asynchronous SAR ADC
Ohhata et al. Design of a 770-MHz, 70-mW, 8-bit subranging ADC using reference voltage precharging architecture
Zhu et al. A single-channel 8-bit 660 MS/s asynchronous SAR ADC with pre-settling procedure in 65 nm CMOS
Deng et al. A 8-bit 10MS/s asynchronous SAR ADC with resistor-capacitor array DAC
US9935649B1 (en) Low power quantizer with passive summers and interpolated dynamic comparators
CN219351709U (zh) 比较器电路、快闪电路结构、流水线单元电路、流水线型adc和电子设备
Huang et al. A current mode 6-bit self-clocked tracking ADC with adaptive clock frequency for DC-DC converters
Dhage et al. Design of power efficient hybrid flash-successive approximation register analog to digital converter
TWI477082B (zh) 透過比較器輸出來直接切換電容陣列之逐漸逼近類比至數位轉換器及其方法
Gatade et al. A design of 8 bit SAR ADC using monotonie capacitive switching procedure in 90nm
Gu et al. Power efficient SAR ADC with optimized settling technique
Hamed et al. Testing of one stage pipelined analog to digital converter