TW201246804A - Delta-sigma ADC modulator with excess loop delay compensation - Google Patents
Delta-sigma ADC modulator with excess loop delay compensation Download PDFInfo
- Publication number
- TW201246804A TW201246804A TW100115743A TW100115743A TW201246804A TW 201246804 A TW201246804 A TW 201246804A TW 100115743 A TW100115743 A TW 100115743A TW 100115743 A TW100115743 A TW 100115743A TW 201246804 A TW201246804 A TW 201246804A
- Authority
- TW
- Taiwan
- Prior art keywords
- signal
- unit
- compensation
- output signal
- conversion
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/322—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M3/368—Continuously compensating for, or preventing, undesired influence of physical parameters of noise other than the quantisation noise already being shaped inherently by delta-sigma modulators
- H03M3/37—Compensation or reduction of delay or phase error
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/458—Analogue/digital converters using delta-sigma modulation as an intermediate step
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Analogue/Digital Conversion (AREA)
Description
201246804 六、發明說明: 【發明所屬之技術領域】 本發明係為一種三角積分調變迴路,特別是具有延遲補償 之寬頻三角積分調變器。 【先前技術】 類比數位轉換器(Analog to Digital Converter,簡稱為 ADC)之作法可以分為兩類,第一種方式稱為連續時間型 (continuous time);第二種方式稱為離散時間型(discrete time),其中前者具有較省電之特性,也較適合寬頻的應用。 三角積分調變器(Delta-Sigma ADC modulator)是一種利 用超取樣頻率(ovresampling frequency)與雜訊移頻(n〇ise shaping )的技巧而提升類比數位轉換器的信號雜訊比 (Signal-to-NoiseRatio,簡稱為SNR)的作法。相較於其他實 現類比數位轉換器的設計,三角積分調變器因為具有在有限頻 寬的限制下達到非常高的解析度、能夠快速降低誤差,以及電 路易於實現等優點,因此非常適合被應用在高速的連續時間型 之類比數位轉換器。 請參見第一圖(a),其係習用技術所使用的三角積分調變器 迴路之功能方塊示意圖。在高速的連續時間型三角積分調變器 迴路中,連續時間的輸入信號乂⑴將被轉換為離散時間的輸出 仏號輸出y[n]’透過三角積分調變器迴路對輸入信號的大小進 行,略的估計,然後量測其誤差,將其進行積分並進行補償, 在誤差的積分為有賊的情糾,最後如健的平均值相當 於輸入信號的平均值。 田 201246804 元圖⑻’ I用的三角積分調變器迴路包含:轉換單 &外,元1〇2、量化單元1〇3與數位類比轉換單元104。 -輪比轉換單元104所使用㈣脈相較於取樣單 間存在—個遲延的時間差⑴,因此該時 間差對於系統的影響係以迴路遲延(〇 1G6來表示。 中η見第一圖(b)’其係於習用之三角積分調變器迴路 類比所使用的類比數位轉換時脈(dkADC),與數位 ^轉換早70所使用數位鏡轉換時脈(elW)存在時間差 -旧之Γ意圖。此圖代表將輸出信號傳送至數位類比轉換單 號產㈣間與取樣單元102所使用的類比數位 轉換時脈存在時間差τ。 簡單來說’二角積分調變器迴路存在迴路遲延的原因是: 類比數位轉換11必須在輸人錢發生__時在輸 :^步發錢變,但是在高頻的應財,每_麵比數位 的期間其實很短’相較之下,取樣單元102的切換速 g 信號之產生時點產生^差,也因此使輸出信號受到 =到額外的迴路遲延的影響,將使三角積分調變器迴路的 轡轉換,(N〇ise TransferFunction,簡稱為 NTF)受到改 如。^不歸零碼(n〇n_retUrn_t〇_Zer〇,簡稱為NRZ)的應用為 ⑽額外的迴路遲延將使雜訊轉換函式多出—個極點,也就是 使整體的轉移函式多了一個階層(〇rder)。 減ί言之㉚路遲延的存在將使系統實際上的轉換函式的係 备二初所設計的轉換函式不一致’因此,這種現象也稱為係 数不對稱(coefficientmismatch)。除了轉換函式會被改變外, 迎路遲延甚至會連帶脑點(pGle)的位置往單㈣外移動, 201246804 la成顿帶雜訊增加,以及迴路的穩定性降低等缺失。 的取伽it分調變11迴路使用了超取樣的技術,使得實際 溋证斟:r &碾咼於三角積分調變器迴路的頻寬,相較之下迴路 ' =▲積分調變器迴路的影響也更明顯,因此如何針對三 器迴路的迴路遲延加以改善便成為高速的連續時 間歪類比數位轉換器的重要課題。 …一 ^參見第一圖,其係目前習用技術利用輔助數位類比轉換 早兀 將經過數位類比轉換單元204後的信號與轉換單元 201所產生的轉換信號進行相加,藉此對迴路延冑2〇 進行補償之示意圖。 對於類比触轉㈣,評估效能方式通妓峨能評比因 子(Figure 〇f Merit,簡稱為F 〇M )來表示。效能評比因子 的公式為:F.O.M = P/(2*BW*2n),其中p代表功耗、歸代 表可轉換之頻寬(Bandwidth)、N代表量化單元可提 數,也就是解析度。 好 當效能評比因子的值越小的時候,代表其效能越佳,因此 在頻寬與解析度為固定的條件下,功率消耗越低代表效铲
JtZ. Λ ^ 依據效能評比因子的定義而進一步探究第二圖的作法時 可以發現,第二圖的作法雖然改善了迴路延遲的現象,但也衍 生了其他缺失,即:此種作法因為使用類比形式的加'法器 (summing amplifier or adder)2051的關係,將使三角積分調^ 器產生靜態功率消耗,進而使三角積分調變器的效能評比 低。 根據上述說明可以發現,目前習用技術對於時間延遲的改 善手段仍有缺失而需更進一步的改善。 201246804 【發明内容】 本發明之-方©係為—種三角積分調變迴路,應用於將< 連、”貝時間之輸入4號轉換為一離散時間之一輸出信號,該三 =分調變迴路包含:—轉換單元,透過—轉換函式對一誤差 行轉換而產生—轉換信號;—取樣單元,其係對該轉換 1進订取樣而得出—取樣信號;—量化單元,其係、對該取樣 寻該輸出信號;一補償單元,接收該輸出信號 並對該輸Μ叙-時間延遲進行補償而產生—補償信號;以 ,了數位類轉換單S,信賊接於賴償單元與轉換單元, 其係對該補償信號進行轉換而得一回授信號。 、巧據上述構想’本發明所述之三角積分㈣迴路,其中該 應之一補償轉換函式係根據該時間延遲與-近 補γΪ據ΐί構本,所述之三角積分調變迴路,其中該 貝兀匕έ吊數運算元與一取樣時間延遲運算元。 根據上述構想,本發明所述之三角積分調變迴路 數運算元與該取樣時間延遲運算元而得 根與Γ遲運算輸出信號’且該補償信號係 根據該*數運讀出錢與該延遲運算輸出信號而得。 根據上述構想,本發明所述之三角積分調變迴路, 誤差彳S號係根據該輸入信號與該回授信號而得。 -連方面係為一種三角積分調變迴路,應用於將 為一離散時間之-輸出信號,該 積刀魏迴路包含:—轉換單元,透過—轉換函 入㈣進行轉換而產生—轉換信號;—取樣單元,動態的= 201246804 =轉換單元,其係根據該轉換信號而得出一取樣信號;一量 :兀,仏號連接於該取樣單元,其係對該取樣信號進行量化 二輪出信號;一第一數位類比轉換單元,信號連接於該輸 仏號]以及一補償單元,信號連接於輸出信號與該輸入信 ,,其係提供該輸出信號一延遲補償功能。 …片,據上述構想,本發明所述之三角積分調變迴路,其中該 補4員單元所對應之-補償轉換函式係根據該時間延遲與一近 似公式而得出。 據上述構想,本發明所述之三角積分調變迴路,其中該 補Ί員單元與該第-數位類tb單元仙—平行架構設置於該輸 出信號與該輸入信號間。 根據上述構想,本發明所述之三角積分調變迴路,其中該 補償單元包含:一第二數位類比轉換單元與一取樣時間延運 算元。 根據上述構想,本發明所述之三角積分調變迴路,其中流 經該第-數位類比轉換單元之—第__電流值係為流經該第二 數位類比轉換單元之一第二電流值之倍數。 為讓本發明之上述和其他目的、特徵和優點能更明顯易 懂,下文特舉較佳實施例,並配合所附圖式,作詳細說明如下。 【實施方式】 由於二角積分調變器的轉移函式來看p^S)經過非理相效 應的延遲而產生迴路遲延(〇,因此本發明提出在轉^函式 中乘上一個用來補償迴路遲延的作法,也就是利用提供等效於 eST的功能方塊來消除非迴路遲延的現象,進而使純的轉換函 式回復為H(s)。在本發明中,分別利用第三圖⑷(的與第四圖 201246804 (a)(b)說明如何利用數位或類比的方式實現補償單元,藉以提 供等效於eST的功能方塊,藉由補償單元所提供的補償轉換函 式來改善迴路延遲’並避免對三角積分調變迴路的效能評比因 子造成負面的影響。 請參見第三圖(a),其係本發明所提出對三角積分調變器迴 路之迴路延遲進行補償之第一種較佳實施例之示意圖。為°了便 於後續的說明,此三角積分調變器迴路可被區分為上半部的主 要路徑與下半部的回授路徑,其中主要路徑的信號處理流向為 由左至右,也就是將信號連接的輸入信號經過處理後產生輸出 信號;另一方面,回授路徑的信號處理流向則為由右至左,也 就是將信號連接的輸入信號經過回授路徑上的各單元後,產生 相連於輸入信號的回授信號。 主要路徑包含:轉換單元301、取樣單元302與量化單元 303。其中轉換單元301用來提供轉換函式,對誤差信號進行 轉換而產生轉換信號;而取樣單元302則是對轉換信號進行取 樣而得出取樣信號;量化單元303是用來對取樣信號進行量化 而得出輸出信號。 此外,回授路徑則包含.數位類比轉換單元304與補償單 元307,需注意的是,由於迴路遲延3〇6是系統本身存在的現 象而非實體電路,因此第三圖(a)係以虛線來表示。簡單來說, 在數位類比轉換單元304與輸出信號間,利用補償單元3〇7來 改善迴路遲延的影響,此處的補償電路可以利用泰勒展開式的 作法得出對應的轉換函式,並利用數位的方式來實現。 數位類比轉換單元304將經過補償後的輸出信號由數位 格式轉換為類比格式,並將轉換為類比格式後的輸出信號透過 加法器而與輸入“號相減並得出誤差信號後,最後再將相減後 201246804 的結果作為轉換單元的輸入 與回授信號而得。 亦即’誤差信號係根據輸入信號· 八二二圖(b) ’其係本發明利用數位方式補償三角積 刀调心迴,,迴路延遲之第—種較佳實施例之示意圖。 早70 307需要針對時間延遲的補償而提供β的 補ί轉換函式,在離散的時域中,外Ζ·。5,而#可以用近似 ^式的方式來得出,例如:_麵展開式(γ=1+δτ)得出 、、近似值。基於應用上的便雜,此處假設時間延個 週期’也就衫編e〜1+㈣.5_ζ.〇.5,其中包含了常數運算 =(1.5)與取樣時間延遲運算元(…)。戶斤以在補償單元3〇7 實現适個轉換函式後’再透過數_比轉換單元進行迴授。換 1之’本發明的補償單元307係可以1.5-Z-05的轉換函式來補 償發生在數位類比轉換單元3 G 4的時脈與取樣單元3 G 2的時 間的0.5個週期的延遲。 承上’二角積分調變器的輸出信號經常數運算元與取樣時 =延遲運算元後’分別得^常數運算輸出信號與延遲運算輸出 «’兩者再透過加法H而得出補償信號。也就是說補償作 號係根據常數運算元所輸出的常數運算輸出信號,以及取樣^ 間延遲運算元所輸出的延遲運算輸出信號而得出。 需注意的是,補償單元307所對應的補償轉換函式可以根 據應用的不同考量而加以調整,除了對不同的時間延遲的值以 類似的方式來推得不同的補償轉換函式外,補償轉換函式所使 用的常數也可以根據需要而調整。舉例來說,在邏輯電路的實 現時’補償單元307裡的常數如果改為2時,補償單元3〇7的 電路較1.5容易設計,因此可以將補償單元307的所提供的轉 換函式(l.5-z·05)改為利用2-Z·0·5來實現。 201246804 請參見第四_,其係本發明所提 路之迴路延遲進行補償之第二 τ—角積刀調支_ 要路徑與回授路徑等用語因為與前^^圖。關於主 似,此處便不再贅述。 ^21第—較佳實施例相頬 將第四圖⑻與第三圖⑷相較時可以 的補償單元期除了以串接於第中 出信號間的方式存在外,亦可 轉換早兀305與輪 ,,補償單元駕與第一數: 信號間。也就是將第-數位類 早兀308均同時連接於輪出信號、輸入4 :=路之迴路延遲之第二種較佳實施例之示意圖。2 函式係根據時間延遲與近似公式:二 時間=運算元(Z,309係以1/2的週期延遲為例。樣 笛一㈣四剛巾,假設流經第—數位類比轉換單元3〇5之 值;11雪=第二數位類比轉換單元310之第二電流 ,為12則第一電流值η為第二電流值12之倍數,例如:工卜 1.5x12 〇 需注t的是’為了獨立說明補償單元通所提供的轉換函 ^ 此圖利用一個加法器的圖示來標示第一數位類 U單几305與補償單元307之間的信號的加總,藉以強調 補^元307與第一數位類比轉換單元305之間係平行架構的 弋"又置於回授路徑上,並利用另一個加法器來加總回授路徑 201246804 與主要路控之信號,但在實際應用時,這兩個加法器可以被合 併為同一個。 常見的補償三角積分調變器系統為2〜5階的系統,但是類 似的作法可以被應用至不同階數的補償三角積分調變器系 統。而上述功能方塊可利用硬體、軟體或是軟體與硬體搭配之 方式來實現,例如使用特殊應用積體電路晶片或是對DSP進 行程式化來完成。 雖然本發明已以較佳實施例揭露如上,然其並非用以限定 本發^,任何熟習此技藝者,在不脫離本發明之精神和範園 内,虽可作些許之更動與潤飾,因此本發明之保護範圍當視後 附之申請專利範圍所界定者為準。 【圖式簡單說明】 本案得藉由下列圖式及說明,俾得更深人之了解: 第圖(a),其係習用技術所使用的三角積分調變器迴路 之功能方塊示意圖。 一第-_)’其係於f用之三角積分調變器迴路中,取 =讀使用_比數位轉料脈,與數輔_換單 用 位類比轉換時脈存在時間差之示意圖。 經過比其^前Λ用f奸利用輔助數位類比轉換單元將 號,換信 器迴路:)延遲 ⑧ 11 201246804 第四圖(a),其係本發明所提出對三角積分調變器迴路之 迴路延遲進行補償之第二種較佳實施例之示意圖。 第四圖(b),其係本發明利用類比方式補償三角.積分調變.. 器迴路之迴路延遲之第二種較佳實施例之示意圖。 【主要元件符號說明】 本案圖式中所包含之各元件列示如下: 轉換單元101、201、301 取樣單元102、202、302 量化單元103、203、303 數位類比轉換單元104、204、304 迴路遲延106、206、306 加法器2051 輔助數位類比轉換單元2052 補償單元307、308 第一數位類比轉換單元305 第二數位類比轉換單元310 取樣時間延遲運算元309 13
Claims (1)
- 201246804 七、_請專利範圚: 一種. 為-離敢較; 號進行轉換 而連在換早疋’透過—轉換函式對一誤差信 而產生一轉換信號,· 樣信號;取樣早〜錢__錢騎轉而得出一取 信號;1化單元,其係對該取樣信親行量化而得該輸出 門延樨谁-2單70’接收該輸出信號並對該輸出信號之一時 間延遲進仃補償而產生一補償信號;以及 f 單-魏ΐ位類比轉鮮元’信輯接於該婦單元與轉換 早疋’其係對該補償信號進行轉換而得一回授信號。、、 圍第1销狀三_分霞迴路,其 應之-補償轉換函式係根據該時間延遲與 中咖第1項所述之三㈣分婦迴路,其 中補该早疋包含—常數運算元與—取樣時間延遲運算元。 ^如申請專利範圍第3項所述之三角積分調變迴路,豆 中該輸出信號分別經該常數運算元與該取樣時間延遲運算元 而得-常數運算輸出信號與_延遲運算輸出信號,且該補償信 201246804 號係根據該常數運算輸出信號與該延遲運算輸出信號而得。 5.如申請專利範圍·第]項所述之 ,立 中該誤差信號係根據該輸入信號與該回授信號而得。、” -種三角積分調變迴路,應用於將__連續時u 2號轉換為一離散時間之一輸出信號,該三角積分調變迴路 _轉換單元,透過—轉換函式對該輸人信號進行轉換 而產生一轉換信號; —喊單元’祕的連接於該娜單元,其係根據該 轉換信號而得出一取樣信號; -量化單元,信號連接於該取樣單元,其係對該取樣 信號進行量化而得該輸出信號; 及 一補償單元,信號連接於該輪出信號與該輸入信號, 其係提供該輸出信號一延遲補償功能。 ° 7. 、如申請專利範圍第6項所述之三角積分調變迴路,其 中該補償單元所對應之-補償轉換函式係根據該時間延遲與 一近似公式而得出。 ” 8. 如帽專利範圍第6項所述之三缝分轉迴路,其 中該補償單元與該第一數位類比單元係以一平行 & 該輸出信號與該輸入信號間。 又置、 -第-數位類轉換單元,錢連接於輸出信號;以 15 201246804 9. 如申請專利範圍第6項所述之三角積分調變迴路,其 申該補償單元包含:一第二數位類比轉換單元與一取樣時間延 遲運算元。 10. 如申請專利範圍第6項所述之三角積分調變迴路,其 中流經該第一數位類比轉換單元之一第一電流值係為流經該 第二數位類比轉換單元之一第二電流值之倍數。 八、圖式: 16 ⑤
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW100115743A TW201246804A (en) | 2011-05-05 | 2011-05-05 | Delta-sigma ADC modulator with excess loop delay compensation |
US13/226,545 US20120280843A1 (en) | 2011-05-05 | 2011-09-07 | Broadband delta-sigma adc modulator loop with delay compensation |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW100115743A TW201246804A (en) | 2011-05-05 | 2011-05-05 | Delta-sigma ADC modulator with excess loop delay compensation |
Publications (1)
Publication Number | Publication Date |
---|---|
TW201246804A true TW201246804A (en) | 2012-11-16 |
Family
ID=47089902
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW100115743A TW201246804A (en) | 2011-05-05 | 2011-05-05 | Delta-sigma ADC modulator with excess loop delay compensation |
Country Status (2)
Country | Link |
---|---|
US (1) | US20120280843A1 (zh) |
TW (1) | TW201246804A (zh) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10073812B2 (en) * | 2014-04-25 | 2018-09-11 | The University Of North Carolina At Charlotte | Digital discrete-time non-foster circuits and elements |
US10530372B1 (en) | 2016-03-25 | 2020-01-07 | MY Tech, LLC | Systems and methods for digital synthesis of output signals using resonators |
US10020818B1 (en) | 2016-03-25 | 2018-07-10 | MY Tech, LLC | Systems and methods for fast delta sigma modulation using parallel path feedback loops |
US10367522B2 (en) | 2016-11-21 | 2019-07-30 | MY Tech, LLC | High efficiency power amplifier architectures for RF applications |
CN109644004B (zh) * | 2017-08-08 | 2023-05-26 | 深圳市汇顶科技股份有限公司 | 转换模块以及转换电路 |
US10979069B2 (en) * | 2019-03-14 | 2021-04-13 | Mediatek Inc. | Delta-sigma modulator with truncation error compensation and associated method |
US11933919B2 (en) | 2022-02-24 | 2024-03-19 | Mixed-Signal Devices Inc. | Systems and methods for synthesis of modulated RF signals |
CN116449739A (zh) * | 2022-12-29 | 2023-07-18 | 苏州海鹏科技有限公司 | 光伏逆变器及其基于泰勒级数的采样信号滞后补偿方法 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7535392B2 (en) * | 2007-10-04 | 2009-05-19 | Mediatek Inc. | Delta sigma modulator and method for compensating delta sigma modulators for loop delay |
-
2011
- 2011-05-05 TW TW100115743A patent/TW201246804A/zh unknown
- 2011-09-07 US US13/226,545 patent/US20120280843A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
US20120280843A1 (en) | 2012-11-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW201246804A (en) | Delta-sigma ADC modulator with excess loop delay compensation | |
WO2005104377A2 (en) | A method and system for analog to digital conversion using digital pulse width modulation (pwm) | |
JP5610533B2 (ja) | 変換装置 | |
JP2016521477A (ja) | デルタシグマ変調信号の二乗平均平方根を決定する方法および装置 | |
CN104184478A (zh) | 互补共源共栅反相器及增量Sigma-Delta模数转换电路 | |
Sohel et al. | Design of low power sigma delta ADC | |
CN110166021B (zh) | 一种实现任意降采样率转换的数字信号处理方法 | |
Vezyrtzis et al. | Processing of signals using level-crossing sampling | |
US9391634B1 (en) | Systems and methods of low power decimation filter for sigma delta ADC | |
Wang et al. | Near-optimal decoding of incremental delta-sigma ADC output | |
CN104639170A (zh) | 一种直流偏置的过采样数模转换器 | |
Roy | Impulse response of sinc/sup N/FIR filters | |
CN108134608B (zh) | 三角积分调变器与信号转换方法 | |
US20230179218A1 (en) | Analog Signal Analog-to-Digital Converter | |
Johansson | Sampling and quantization | |
Patil et al. | Digital processing of signals produced by voltage-controlled-oscillator-based continuous-time ADCs | |
TWI220716B (en) | Method and apparatus of constructing a hardware architecture for transfer functions | |
Askhedkar et al. | Low power, low area digital modulators using gate diffusion input technique | |
CN101552604B (zh) | 数据转换系统的前向数值转换模块及实现方法 | |
US10476483B2 (en) | Decimation filter | |
CN106656189B (zh) | 一种多级折叠内插型模数转换器及其译码方法 | |
TW200814546A (en) | Sigma-delta circuit and related method with time sharing architecture | |
US9553564B1 (en) | Filter for data rate conversion using feedback with a different frequency | |
TW201236364A (en) | System with variably combined common-mode and differential-mode digital output | |
Srivastava et al. | Development of mathematical model for signal‐dependent linear adaptive level‐based sampling |