TW201239635A - Apparatus, electronic devices and methods associated with an operative transistion from a first interface to a second interface - Google Patents

Apparatus, electronic devices and methods associated with an operative transistion from a first interface to a second interface Download PDF

Info

Publication number
TW201239635A
TW201239635A TW101107209A TW101107209A TW201239635A TW 201239635 A TW201239635 A TW 201239635A TW 101107209 A TW101107209 A TW 101107209A TW 101107209 A TW101107209 A TW 101107209A TW 201239635 A TW201239635 A TW 201239635A
Authority
TW
Taiwan
Prior art keywords
interface
memory
locked state
state
locked
Prior art date
Application number
TW101107209A
Other languages
English (en)
Other versions
TWI474176B (zh
Inventor
Giulio Albini
Emanuele Confalonieri
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of TW201239635A publication Critical patent/TW201239635A/zh
Application granted granted Critical
Publication of TWI474176B publication Critical patent/TWI474176B/zh

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00Accessing, addressing or allocating within memory systems or architectures
    • G06F12/14Protection against unauthorised use of memory or access to memory
    • G06F12/1458Protection against unauthorised use of memory or access to memory by checking the subject access rights
    • G06F12/1466Key-lock mechanism
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/42Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4221Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00Accessing, addressing or allocating within memory systems or architectures
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00Accessing, addressing or allocating within memory systems or architectures
    • G06F12/14Protection against unauthorised use of memory or access to memory
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • G06F13/16Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668Details of memory controller
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/40Bus structure
    • G06F13/4004Coupling between buses
    • G06F13/4027Coupling between buses using bus bridges
    • G06F13/4031Coupling between buses using bus bridges with arbitration
    • G06F13/4036Coupling between buses using bus bridges with arbitration and deadlock prevention
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601Interfaces specially adapted for storage systems
    • G06F3/0602Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/062Securing storage systems
    • G06F3/0622Securing storage systems in relation to access
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601Interfaces specially adapted for storage systems
    • G06F3/0628Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629Configuration or reconfiguration of storage systems
    • G06F3/0637Permissions
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601Interfaces specially adapted for storage systems
    • G06F3/0668Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671In-line storage system
    • G06F3/0673Single storage device
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601Interfaces specially adapted for storage systems
    • G06F3/0668Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671In-line storage system
    • G06F3/0673Single storage device
    • G06F3/0679Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10Providing a specific technical effect
    • G06F2212/1052Security improvement

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Computer Security & Cryptography (AREA)
  • Computer Hardware Design (AREA)
  • Storage Device Security (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Information Retrieval, Db Structures And Fs Structures Therefor (AREA)

Description

201239635 六、發明說明: 【發明所屬之技術領域】 本文中所揭示之標的係關於記憶體設備,且更特定言 之’係關於記憶體中之區塊鎖定。 【先前技術】 回應於對更快、更有效率之電腦處理系統之希望,已將 注意力貫注於增加電腦系統之各種層級之輸送量。舉例而 δ,一個層級可包含記憶體系統,其中處理器可以比記憶 體系統可處置之速率快的速率產生讀取或寫入請求。因 此,用於處理操作能力不平衡之技術導致多通道記憶體設 〜心體控制器可經由兩個單獨的平扞诵
備之開發。大體而言, ,雙通道記憶體設備可併有兩個平行
【實施方式】
結構或特性可包括於所主 他万案j或 描述實施方 主張標的之 I62490.doc 201239635 至少冑施方案中。因此,片語「在-個實例實施方案 中」、「在-實例實施方案中」或「在特定實例實施方案 中」在貫穿本說明書之各個地方的出現未必全部指代相同 實施方案。此外’可在一或多個實施方案中組合特定特 徵、結構或特性。 在實例實施方案中’非揮發性記憶體設備可經由(例 如藉由)複數個相關聯介面與複數個主機處理器或其他 類似邏輯通信。非揮發性記憶體設備可(例如)包含單通道 記憶體設備或多通道記憶體設備。複數個介面中之兩個或 兩個以上介面可為相同類型或不同類型。以非限制性實例 說明’在特定實施方案巾,—個介面可包含平行介面,而 另一介面可包含串列介面。非揮發性記憶體設備可(例如) 包含相冑記憶體(PCM)、㈣記憶體或其類似纟或前述各 者之任何組合,但所主張標的不限於此等實例。 如本文中較詳細描述,在特定實例實施方案中,可提供 一裝置,該裝置可包含記憶體及控制器(諸如,控制邏輯 及/或控制韌體)。裝置可(例如)與電子設備(諸如,計算設 備或系統、通信設備,或可經由兩個或兩個以上介面存取 記憶體之任何相似的一或多個電子設備)一起使用。舉例 而。,可k供控制器,以至少部分地基於與至少一其他介 面相關聯的記憶體之至少一區塊之區塊鎖定狀態(在下文 中被稱為「鎖定狀態J ),來管理或以其他方式判定相關 聯於(例如,關於)至少一介面的記憶體之該至少一區塊之 一鎖定狀態。舉例而言,控制器可判定相關聯於(例如, 162490.doc 201239635
支援)自一個介v A 至另一介面之操作性轉變之鎖定狀·離。 在特定實例實施方案中,控制器可至少部分地基於與Γ或 ^:"面相關聯之優先權方案而判定鎖定狀態。在特定實 财施^案中,控制器可至少部分地基於可與(例如)至少 介面知作性相關聯之寫入保護邏輯狀態而判定鎖定狀 態。以非限制性實例說明,可經由可程式化邏輯、一或多 個處理$、硬體開關等來設定寫人保護邏輯輸入信號。 一在特疋貫例實施方案中,裝置可包含暫存器(例如,「鎖 疋j暫存益),該暫存器可由一控制器選擇性地程式化以 指示:憶體之一區塊之鎖定狀態,或記憶體之複數個區塊 =鎖疋H g此’例控制器可使用該鎖定暫存器獲 得(例如,健存)指示—或多個鎖定狀態之電信號。在一些 非限制性實例中,控制器可使鎖定暫存器内之電信號變為 :適用於指示鎖定狀態,此情形可作為或可不作為自一個 介面至另一介面之操作性轉變之部分改變。 記住此等實例’現參看圖1,圖1為展示根據-實例實施 方案的S己憶體設備1 0 0的示意圖。 可提供(例如)記憶體設備100,以用於利用表示呈待儲 存於記憶體116中或自記憶體116祿取之二進位數位信號形 式的資訊之一或多個電信號之電子設備中。因此,例如, 記憶體設備100可用於電腦或其他相似計算平台、通信設 備、機益等中(其中可由一或多個主機處理器存取記憶體 設備100)。舉例而言,第一主機11〇可經由第一介面114存 取記憶體設備100,且第二主機118可經由第二介面122存 162490.doc 201239635 取記憶體設備100 〇在特定時間,第一介面114或第二介面 122可關於記㈣116之—或多個區塊或通道操作性地起作 用。自-個介面至另一介面之切換可(例如)回應於操作性 轉變程序(例如,在操作性轉變程序期間或回應於操作性 轉變程序)而發生《操作性地起作用之介面(例如,基於硬 體或韌體之計算或通信電路)可(例如)存取(例如,經由讀 取或寫入操作)記憶體116之一或多個區塊或通道内之可適 用記憶體胞。並非操作性地起作用之介面無法存取(例如) 記憶體116之一或多個區塊或通道内之可適用記憶體胞。 在一特定實施方案中,如圖2中所展示,例如,第一主 機可包含行動通信設備2〇〇之基頻處理器2丨〇或其類似者, 而第二主機可包含經由網路介面24〇且可能經由其他邏輯 230與行動通信設備2〇〇連接之外部遠端處理器25〇。邏輯 230可(例如)提供額外信號緩衝或處理以支援對記憶體設備 1〇〇之存取。在此實例實施方案中,基頻處理器21〇可經由 第一介面114存取記憶體設備1〇〇,且外部主機處理器25〇 可經由第二介面122存取記憶體設備100。當然,此情形僅 為一實例。 如圖2中所說明’網路介面240可(例如)提供射頻(rf)介 面’以允許外部主機處理器250經由無線介面與記憶體設 備通信。在其他實例實施方案中,網路介面24〇可提供非 無線介面(例如’經由一或多條導線、纜線、光纖、網路 等)。在特定實例實施方案中,記憶體設備1〇〇可(例如)連 同其他記憶體(諸如,動態隨機存取記憶體(DRAM)206, 162490.doc 201239635 在此實例中,可由基頻處理器21〇經由dram介面2〇4存取 DRAM 206)-起提供於多晶片封裝⑽⑺搬或其類似者 上。此外’存在簡單說明之實例。 返回參看圖1,第一 Φ播,ι1η-τ* 芏機no可表示可經由第一介面114 . #取記憶體116之—或多個處理器或其他相似計算邏輯。 • 第二主機118可表示可經由第二介面m存取記憶體116之 一或多個處理器或其他相似計算邏輯(例#,基於硬體或 韌體之計算電路)。 如先前所提及,在特定實例實施方案中,一些介面可在 某-操作性或其&設計方面不同於其他介自。關於圖夏, 假定第一介面1M及第二介面122在某一方面確實不同。以 -非限制性實例說明,假定:i少部分地基.於第一介面 114與第二介面122之間的某一差異,關於與記憶體ιΐ6之 至少一區塊相關聯之至少一可識別鎖定狀態亦存在至少一 差異。舉例而言,第一介面114可相關聯於(例如,支援或 辨識)第二介面122並不相關聯於(例如,並不支援或辨識) 的一或多個特定鎖定狀態,或第二介面i 22可相關聯於(例 如,支援或辨識)第一介面114並不相關聯於(例如,並不支 援或辨識)的一或多個特定鎖定狀態。在另* 一實例中,第 - 一介面U4可以不同於第二介面122之方式判定一或多個特 定鎖定狀態,或第二介面122可以不同於第一介面114之方 式判定一或多個特定鎖定狀態。在又一實例中,第一介面 114可以不同於第二介面122之方式識別一或多個特定鎖定 狀態,或第二介面122可以不同於第一介面U4之方式識別 162490.doc 201239635 一或多個特定鎖定狀態。在圖1中,例如,將記憶體之複 數個區塊展示並識別為126-1至126-m。為簡明起見,在此 描述中’術語「區塊126」或「多個區塊126」可用作對該 複數個區塊126-1至126-m中之·一或多者之一般引用。 因此,記憶體設備100可(例如)包含控制器150,以操作 性地管理第一介面11 4與第二介面1 22之間的關於記憶體 116之至少一區塊126之鎖定狀態的特定差異。在一特定實 例實施方案中’可提供控制器150,以判定相關聯於(例 如’支援)第一介面114與第二介面122之間的操作性轉變 之鎖定狀態,或反之亦然》 如圖1中所說明,控制器1 50可完全地或部分地提供於鎖 定暫存器130(例如,於記憶體116中展示)中。在特定實例 實施方案中’控制器150可完全地或部分地提供於第一介 面114或第二介面122中。在特定其他實例實施方案中控 制器150可完全地或部分地提供於一或多個其他電路、設 備等中。實際上,在特定實例實施方案中,例如,可經由 經電腦可實施指令程式化之一或多個專用處理單元來實施 控制器150 ’該等電腦可實施指令可或可能能夠儲存於非 暫時性電腦可讀媒體(未圖示)上。 控制器150可(例如)實施或以其他方式支援用以進行以 下操作之技術:在(例如)自第一介面114至第二介面以或 自第二介面122至第-介面114)之介面切換(例如,作為存 取控制中之操作性轉變之部分)期間,管理記憶體Μ内之 區塊鎖定。在特定實例實施方案中,可提供鎖定暫存器 162490.doc 201239635 13〇,以保留可適用於介面切換之區塊鎖定資訊。可經由 (例如)作用中介面來存取鎖定暫存器13〇。 注意力接下來貫注於圖3,圖3包含說明實例程序3〇〇的 流程圖,實例程序300可至少部分地實施於控制器15〇中 (諸如在圖1及圖2之S己憶體設備1〇〇中)及/或藉由控制器 1 5 0來實施。 在區塊302處,可起始一操作性轉變以在第一介面與第 二介面之間切換。舉例而言,可在内部由控制器15〇、介 面114或"面122起始操作性轉變,或在外部藉由一或多個 處理器或其他相似計算邏輯或其任何組合起始操作性轉 變。 在區塊304處,可獲得與第一介面(例如,最初作用中之 介面,諸如第一介面114)相關聯的記憶體之至少一區塊之 第鎖定狀態。舉例而言,可自鎖定暫存器13〇(圖1)獲得 藉由一或多個電信號表示之第一鎖定狀態》 在區塊3G6處’可至少部分地基於第—鎖定狀態,判定 (例如,產生或以其他方式建立)與至少一第二介面(例如, 下-個作用中介面’諸如第二介面122)相關聯的記憶體之 區塊之第二鎖定狀態。舉例而言,可產生表示記憶體之區 塊之第二鎖线態的—或多個電信號,且該_或多個電信 號可用以程式化鎖定暫存器13〇之一可適用部分(例如,在 區塊3 12處p在特疋貫例實施方案中在區塊3處第 二鎖定狀態可進一步至少部分地基於與第一介面及第二介 面相關聯之優先權方案。在再其他實例實施方案中,在區 162490.doc 201239635 塊3 10處,第二鎖定狀態可進一步至少部分地基於與第一 介面或第二介面相關聯之寫入保護邏輯狀態。 返回參看圖1’如所展示’ §己憶體116可包含複數個記憶 體陣列124-1至124-η。如實例記憶體陣列124- 1中所說明, 記憶體陣列可包含複數個區塊126-1至126-m。如實例區塊 126-1中所說明’記憶體區塊可包含複數個記憶體胞ία」 至128·ζ。為簡明起見,在此描述中,術語「記憶體胞 128」或「多個記憶體胞128」可用作對該複數個記憶體胞 128-1至128-z中之一或多者之一般引用。記憶體胞128可 (例如)置於表示邏輯位元(例如,「1」或「〇」)之資料狀態 下。 在此特定實例中’假定:可藉由第一介面及第二介面存 取記憶體之所有區塊,且因而,時常地,第一介面及第_ 介面可選擇性地設定用於記憶體116之個別區塊之鎖定狀 態。然而’所主張標的在此方面未必受限制。 以實例說明,一個鎖定狀態可指示(例如,識別或指定、 記憶體116之一區塊丨26「已鎖定」,此情形可指示(例如/ 向介面或主機指示)該區塊中之記憶體胞128 化或抹除,但可能被讀取。作為另一實例,狀= 指示記憶體116之一區塊126「已解除鎖定」,此情形可指 示該區塊中之記憶體胞128可能經程式化、抹除或讀取。曰 作為再一實例,一鎖定狀態可指示記憶體116之一區塊12( 「已鎖住」,此情形可指示該區塊中之記愔 瓜丁 <。匕隐體胞128可能未 經程式化或抹除,但可能被讀取,且進—沭 ^知示可適當地 162490.doc •10- 201239635 設定一寫入保護狀態(WP# 134)以允許將一「已鎖住」區 塊之鎖定狀態設定至一「解除鎖定j狀態。 此等狀態僅為少數實例鎖定狀態,且因而,應理解,所 主張標的在此方面未必受限制。舉例而言,在特定實施方 案中,另一實例鎖定狀態可指示一額外「讀取保護」,該 情形可進一步指示記憶體116之一區塊126内之記憶體胞 128是否可能被讀取。 如所提及,假定 型。更具體言之,在此實例中,假定:第一介面114相關 聯於(例如,支援)已解除鎖定、已鎖定及已鎖住狀態且已 解除.鎖定狀態可進一步至少部分地基於寫入保護邏輯狀態 WP# 134 ’而第二介面122相關聯於已解除鎖定、已鎖定及 已鎖住狀態,但不考慮WP#134e因此,在一實例實施方 案中,可經由鎖定暫存器13〇使用^器15〇來判定(例 如’管理)記憶體m之-區塊126之鎖定狀態。舉例而 言,鎖定暫存器130可包含—記憶體區塊之複㈣位元 132。通常可㈣兩個介面存取鎖定暫存器咖。 因此,如圖1令所說明,對於記憶體m之一區塊126, 鎖定暫存nm可提供位元「則」^^ 4㈣ 「已解除鎖定」狀態(例如’等於邏輯「丨」之 二已 鎖定狀態,且等於邏輯不已 態”及「Bi」位元以指示「已鎖可表示已解除鎖定狀 輯「]之B ^ _ 」狀態(例如,等於邏 丁 ,、主,且等於邏輯 鎖住或無所謂(don,t care))。 」之B1表不未 特疋貫例中所說明, 162490.doc 201239635 在介面可相關聯於(例如,使用)寫入保護(WP# 134)邏輯狀 態(例如,經由接針或信號)的例子中,B 1位元可充當「已 鎖住」啟用器(enabler)。舉例而言,若B1等於邏輯「i」 且WP# 134表示邏輯「0」,則可將區塊指示為已鎖住。請 注意,在當前實例中,第一介面114確實使用(考慮)Wp# 134。 記住此等實例,若在介面之間轉變記憶體丨丨6之至少_ 部分之操作性控制’則可能需要保留記憶體丨丨6之一可適 用區塊126之一鎖定狀態作為一介面轉變之部分。為了進 行此操作’可將鎖定暫存器130共同地提供於第一介面與 第二介面之間,且記憶體設備1〇〇可將不同優先權指派給 鎖定暫存器130中之鎖定位元132。舉例而言,可為位元B〇 指派比位元B 1高的優先權。因此,例如,若位元B〇等於 邏輯「1」,則用於記憶體之一可適用區塊之鎖定狀態可包 含已鎖定或已鎖住;相反地,若位元B〇等於邏輯「〇」,則 用於記憶體之一可適用區塊之鎖定狀態可包含已解除鎖 定。由於在此實例中,位元B1具有比位元則低的優先 權,故用於記憶體之一可適用區塊之鎖定狀態可取決於位 元B0等於邏輯4」,且可改變位㈣(例如,自邏輯「〇」 變至邏輯Γΐ」)以指示已鎖住狀態。舉例而言,在寫入保 護狀態(例如,刪134)供特定介面使用的情況下,位元 Β1等於邏輯r WP#表示邏輯 狀態下。 」可設定已鎖住狀態之啟用,以使得在 〇」之情況下,一可適用區塊置於已鎖住 162490.doc 201239635 因此,以實例說明,相關聯於(例如,關於)實例第_介 面114及第二介面122之可能鎖定狀態可包含: 第一介面(I/F#1)(WP#, Bl, (1,〇,〇)=已解除鎖定 (1,〇,〇)=已鎖定 (1,1,0)=已解除鎖定(啟用鎖住,但wp#=1) (1,1,1)=已鎖定(啟用鎖住,但Wp#=1) (〇,〇,〇)=已解除鎖定 (0,0,1)=已鎖定 (0,1,1)=已鎖住 第二介面(I/F2)(B1,B0) (〇,〇)=已解除鎖定 (〇,1)=已鎖定 (1,〇)=已解除鎖定 (1,1)=已鎖住 舉例而言’在此實例中,為了在自第一介面i 14(例如, I/F#l)至第二介面122(例如’ I/F#2)之介面轉變期間保留鎖 定狀態’在圖3之程序300中之區塊306處,控制器150可實 » 施或以其他方式支援以下實例轉換技術: 第一介面(I/F#1)(WP#,Bl,B0)第二介面(I/F#2:KB1,B0) (1,〇,〇)=已解除鎖定——> (〇,〇)=已解除鎖定 (1,〇,1)=已鎖定 > (〇,1)=已鎖定 (1,1,0)=已解除鎖定......> (10)=已解除鎖定 (U,l)=已鎖定 > (1,1)=已鎖住 162490.doc -13· 201239635 (0,0,0)=已解除鎖定 (0,0,1)=已鎖定 (0,1,1)=已鎖住 相反地’例如,為 ......> (〇,〇)=已解除鎖定 ......> (0,1)=已鎖定 ......> (u)=已鎖住 了在自第二介面1;22至第一介面114之 介面轉變期間保留鎖定狀態,在圖3之程序3〇〇中之區塊 306處控制器15〇可貫施或以其他方式支援以下實例轉換 技術: 第二介面(I/F2)(B1,B0) (〇,〇)=已解除鎖定 ......> (0,1)=已鎖定 > (1.0)=已解除鎖定......> (1,1)=已鎖住 > (〇,〇)=已解除鎖定 ......> (〇,1)=已鎖定 > (1,1)=已鎖住 > 請注意,在此實例中,可 第一介面(I/F1)(WP#,B1,B0) (1,〇,〇)=已解除鎖定 (1,〇,1)=已鎖定 (1,1,〇)=已解除鎖定 (1,1,1)=已鎖定 (〇,〇,〇)=已解除鎖定 (〇,〇,1)=已鎖定 (〇,1,1)=已鎖住 禁止(不使用)對應於(0,1,0) 之鎖定狀態;且,在關於(l,i,0)鎖定狀態之wp#邏輯轉變 之狀況下,所得鎖定狀態可包含(m)。又,在此實例 中,在介面轉變之後,兩個鎖定狀態(1,u)及(M)分別自 已鎖定狀態改變至已鎖住狀態,及自已鎖住狀態改變至已 鎖定狀態。此情形為實例保留程序中之較少例外,但為大 部分例子中可谷忍之例外,此係由於在所得鎖定狀態下, 可適用區塊可保持為至少受寫入保護。 在另一實例實施方案中,除保留記憶體116之區塊126之 162490.doc •14· 201239635 鎖定狀態作為介面之操作性轉變之 付文又。p分之外,控制器15〇 亦可相關聯於(例如,實施或以其他方式支援)介面優先權 方案。舉例而言’有可能對該等介面中之一者給予一較高 優先權’以禁止介面改變設定至p指—& 4上 心主匕鎖定狀態或已鎖住狀態 之鎖定狀態。 舉例而言,若第一介面114且右fcf·货 人 丨W ,、虿比第二介面122高的優先 權,則控制器15〇可實施或以其他方式支援一實例技術, 如圖4之狀態圖400中所說明(例如,作為圖3之程序3〇〇中 之區塊306、3〇8或31〇的部分),其中可指定以下狀態: 第一介面(I/F#1)(WP#,Bl,B0) (1,0,0)=已解除鎖定 (1,〇,1)=已鎖定 (1,1,〇)=已解除鎖定(啟用鎖住,但wp#=1) (1,1,1)=已鎖定(啟用鎖住,但wp#=1) (〇,〇,〇)=已解除鎖定 (0,0,1)=已鎖定 (〇,1,1)=已鎖住 第二介面(I/F#2)(B1,B0) (〇,〇)=已解除鎖定 (〇,1)=已鎖定 (1 .〇)=已解除鎖定 (1,1)=已鎖住 圖400展示四個代表性狀態,狀態係藉由圓圈來表示。 在此實例中’根據上文所指定之鎖定狀態,在圓圈402 162490.doc 15 201239635 處,記憶體116之一或多個區塊126處於與第一介面 114(I/F#1)相關聯之已解除鎖定狀態下。在圓圈404處,記 憶體116之一或多個區塊126處於與I/F#l相關聯之已鎖定狀 態或已鎖住狀態下。在圓圈406處,記憶體116之一或多個 區塊126處於與第二介面122(I/F#2)相關聯之已解除鎖定狀 態下。在圓圈408處’記憶體116之一或多個區塊126處於 與I/F#2相關聯之已鎖定狀態或已鎖住狀態下。 亦在圖400中說明一優先權方案,其中,與區域41〇相關 聯之操作性轉變與具有較高優先權且在作用中之IFW有 關,且與區域412相關聯之操作性轉變與具有較低優先權 且在作用中之IF#2有關。各種圓圈之間的具有箭頭之線 (單向或雙向的)表示一實例轉換技術,可至少部分地基於 初始鎖定狀態、實例優先權方案及寫入保護邏輯狀態(例 如,藉由邏輯1 5 0)而實施該實例轉換技術。 因此’如區域410中所說明,線420展示:藉由if#i設定 至已鎖定狀態或已鎖住狀態的記憶體116之區塊126之鎖定 狀態可在狀態之間改變,或在IF# 1在作用中時藉由IF# 1改 變至已解除鎖定狀態。同樣地’在並不重疊區域的區 域412之部分中’線460展示:藉由IF#2設定至已鎖定狀態 或已鎖住狀態的記憶體116之區塊12 6之鎖定狀態可在狀態 之間改變’或在IF#2在作用中時藉由if#2改變至已解除鎖 定狀態。 另外’作為IF# 1與IF#2之間的操作性轉變之部分,線 480展示:在圓圈402中具有已解除鎖定狀態的記憶體116 162490.doc -16- 201239635 之區塊126在圓圈406中保持在已解除鎖定狀態下’且在圓 圈406中具有已解除鎖定狀態的記憶體116之區塊126在圓 圈402中保持在已解除鎖定狀態下。 作為自IF#2至if#1之操作性轉變之部分,線44〇展示: 在圓圈408中具有與IF#2相關聯(例如,如藉由IF#2設定)之 已鎖定狀態或已鎖住狀態的記憶體116之區塊126在圓圈 404中保持在已鎖定狀態或已鎖住狀態下。然而,作為自 IF#1至IF#2之操作性轉變之部分,且在IF#1根據優先權方 案具有較高優先權的情況下,虛線49〇展示:在圓圈4〇4中 具有與IF# 1相關聯之已鎖定狀態或已鎖住狀態的記憶體 116之區塊126無法隨後在圓圈4〇6中藉由117#2解除鎖定(例 如,經由圓圈408)。此外,作為優先權方案及考慮可適用 寫入保護邏輯狀態之結果’藉由湖設定至已鎖住狀態的 記憶體116之區塊126無法隨後在圓圈4〇8中藉由IF#2改變 至已鎖定狀態。 儘官在上文所描述且在特定圖式中加以說明之實例中使 用術語「第-介面」及「第:介面」,但此等術語在所主 張標的中之使用未必意欲將標的限於該等所說明實例。實 情為’術語「第-介面」及「第二介面」在敍述於所主張 標的中時僅意欲區分兩個介面。此外,術語「第一介面 及「第二介面」在敍述於所主張標的中時不欲必定指示關 於該兩個經區分介面之任何特定轉變序列或任何其他才、 時間限制。 如本文中所使用之術語「及」、「或」及「及/或」可包 162490.doc 17 201239635 括多種含義’亦預期該多種含義至少部分地取決於使用此 等術語所在之上下文。通常,「或」在用以使一清單(諸 如’ A、B或C)相關聯之情況下意欲意謂a、8及C(此處以 包括性意義使用),以及A、B或c(此處以排他性意義使 用)。另外,如本文中所使用之術語「一或多個」可用以 描述呈單數的任何特徵、結構或特性’或可用以描述特 徵、結構或特性之複數個或某一其他組合。但是,應注 意’此情形僅為一說明性實例且所主張標的不限於此實 例0 本文中所描述之方法可至少部分地取決於根據特定特徵 或實例之應用而藉由各種手段來實施。舉例而言,此等方 法可連同軟體一起實施於硬體、韌體或其組合中。舉例而 言,在硬體實施方案中,處理單元可實施於以下各者内: 一或多個特殊應用積體電路(ASIC)、數位信號處理器 (DSP)、數位信號處理設備(DspD)、可程式化邏輯設備 (PLD)、場可程式化閘陣列(FPga)、處理器、控制器、微 控制器、微處理器、電子設備、經設計以執行本文中所描 述之功能的其他設備單元,或其組合。 在前述詳細描述中,已闡述眾多特定細節以提供對所主 張標的之透徹理解。然而,熟習此項技術者將理解,可在 無此等特定細節的情況下實踐所主張標的。在其他例子 中,並未詳細描述一般熟習此項技術者可能已知之方法或 裝置以便不使所主張標的晦澀難懂。 已依據對儲存於特定裝置或專用計算設備或平台之記憶 162490.doc 201239635 體内的二元狀態之操作的邏輯、演算法或符號表示呈現前 述詳細描述之一些部分。在本特定說明書之上下文中,術 語特定裝置或其類似者包括通用電腦(一旦其經程式化以 依據來自程式軟體之指令執行特定功能)。演算法描述或 符號表示為供一般熟習信號處理或相關技術者使用以將其 工作之本質傳達給其他熟習此項技術者的技術之實例。此 處且大體上將演算法視為產生所要結果之操作或類似信號 處理之自相-致序列。在此上下文中,操作或處理涉及對 物理里之物理操縱。通常,儘管未必,但此等量可採取能 夠作為表示資訊之電子信號來儲存、轉移、組合'比較或 以其他方式操縱的電信號或磁信號之形式。已證明以下情 形時常為便利的:主要出於共同使用之制,將此等信號 稱為位元、資料、值、元素、符號、字元、項、數目、數 子、資訊或其類似者。然而,應理解,所有此等或類似術 語將與適當物理量相關聯且僅為便利的標籤。除非另外明 轉陳述’否則如自以下論述顯而易見,將瞭解,貫穿本說 明書’利㈣如「處理」、「計算」、「運算」、「判定」、「建 立」、「獲得」、「識別」、「選擇」、「產生」或其類似者之術 語的論述可指代特定裝置(諸如,專用電腦或類似專用電 子計算設備)之動作或程序。因此,在本說明書之上下文 中’專用電腦或類似專用電子計算設備能夠操縱或變換信 號’該等信號通常表示為專用電腦或類似專用電子計算設 傷之記憶體、暫存器式1> _ U其他Μ儲存設備、傳輸設備或顯 示設備内的實體電子量或磁量。在此特定專利申請案之上 J62490.doc 19 201239635 下文中,術f吾「特定裝置」可包括通用電腦(一旦其經程 式化以依據來自程式軟體之指令執行特定功能)。 在一些情況下,記憶體設備之操作(諸如,自二進位 「一」至二進位「零」之狀態改變,或自二進位「零」至 二進位「-」之狀態改變)(例如)可包含諸如實體變換的變 換。關於特定類型之記憶體設備,此實體變換可包含物品 至不同狀態或事態之實體變換。舉例而言(但並非限制), 對於-些類型之記憶體設備,狀態改變可涉及電荷的累積 及儲存或所儲存之電荷的釋放。同樣地,在其他記憶體設 備中,狀態改變可包含磁定向之實體改變或變換,或分子 結構上之實體改變或變換(諸如,自結晶至非晶形,或自 非晶形至結晶)。在再其他記憶體設備中,實體狀態之改 變可涉及諸如#加、纏結或其類似者之量子力學現象,該 等現象可涉及(例如)量子位元(qubit)。前述内容不欲為所 有實例之詳盡清單,在續犛_ μ Λ 月早在a專貫例中’記憶體設備中的自二 進位「-」至二進位「零」或自二進位「零」至二進位 「-」之狀態改變可包含諸如實體變換之變換。實情為, 意欲將前述内容作為說明性實例。 電腦可讀(儲存)媒體通常可為非暫時性的或包含非暫時 u纟此上下文令,非暫時性儲存媒體可包括有形之 -又備該凊形意明.雖然設備具有具體實體形式,但 可改變其實體狀態。因此’例如,非暫時性指代:不-管此 狀態改變如何,設備保持有形。 雖然已說明且描述了當前視為實例特徵之内容,但熟習 J62490.doc 201239635 此項技術者將理解,在不脫離所主張標的之情況下,可進 行各種其他修改且可取代等效物n在=離本μ 所描述之中讀念之情況τ,可進行許多修改以使一特定 情形適合於所主張標的之教示。 因此’預期所主張標的不限於所揭示之特定實例,而是 該所主張標的亦可包括屬於隨附中請專利範圍及其等效物 之範疇内的所有態樣。 【圖式簡單說明】 一圖1為展不根據一實施方案的包含記憶體設備之裝置的 示意圖。 圖2為展不根據一實施方案的電子設備内之記憶體設備 (例如’如圖1中)的示意圖。 圖3為根據一實施方案的用於操作記憶體設備(例如,如 圖1中)之方法的流程圖。 圖4為說明根據一實施方案的與記憶體設備(例如,如圖 1卜)中之控制器有關的特定鎖定狀態轉變的狀態圖。 【主要元件符號說明】 記憶體設備 第一主機 第一介面 記憶體 第二主機 第二介面 記憶體陣列 100 110 114 116 118 122 124-1、...... ' 124-] 162490.doc •21- 201239635 126 區塊 126-1....... ' 126-m 區塊 128-1 ........ 128-z 記憶體胞 130 鎖定暫存器 132 位元 134 WP# 150 控制器/邏輯 200 行動通信設備 202 多晶片封裝(MCP) 204 動態隨機存取記憶體(DRAM)介面 206 動態隨機存取記憶體(DRAM) 210 基頻處理器 230 邏輯 240 網路介面 250 外部遠端處理器/外部主機處理器 300 實例程序 400 狀態圖 402 圓圈 404 圓圈 406 圓圈 408 圓圈 410 區域 412 區域 420 線 162490.doc -22- 201239635 440 線 460 線 480 線 490 虛線 162490.doc - 23 -

Claims (1)

  1. 201239635 七、申請專利範圍: 1 · 一種裝置,其包含: 記憶體;及 一控制器,其用以至少部分地基於與一第二介面相關 聯的該記憶體之一區塊之一鎖定狀態,判定與—第一介 面相關聯的該記憶體之該區塊之一鎖定狀態。 2·如請求項1之裝置’其中該第一介面與該第二介而丁 3. 如請求項〖之裝置,其中與該第一介面相關聯的該鎖定 狀態不與該第二介面相關聯。 4. 如請求項丨之裝置,其中與該第二介面相關聯的該鎖定 狀態不與該第一介面相關聯。 5.如明求項1之裝置,其中該控制器用以回應於自 介面至該第一介面之一操作性轉變而判定與該第 該第二 相關聯之該鎖定狀態。 一介面 6.如請求項1之裝置,該控制器用以進一步: 者相關聯之一 至少部分地基於與該等介面中之至少一者相 優先權方案,判定該鎖定狀態。 至J部分地基於與該等介面中之 .寫A保護邏輯妝能,A ..... 7.如請求項1之裝置, ’該控制器用以進一步:
    一暫存器;且 之至少一者相關聯之一 —步: 該控制器用以進— 162490.doc 201239635 選擇性地程式化該暫存器之至少一部分,以指示與 該第一介面相關聯之該鎖定狀態。 9·如請求項8之裝置,該控制器之至少一部分提供於該暫 存器内。 1〇·如請求項8之裝置,其中該暫存器保留玎適用於介面切 換之區塊鎖定資訊。 11.如請求項8之裝置,其中該暫存器係可經由該等介面存 取。 1 2·如請求項1之裝置,該控制器用以進一步: 獲得4曰示與該第二介面相關聯的該鎖定狀態之第一信 號;及 將该等第一信號轉換成第二信號,該等第二信號指六 與該第一介面相關聯的該鎖定狀態。 13·如請求们之裝置,其中該等鎖定狀態包含以下各者_ 之至少-者:一已鎖定狀態、一已解除鎖定狀態或1 鎖住狀態。 14.:請求項!之裝置,其中該記憶體包含—多通道以 體。 相變記 15. 如請求们之裝置,其中記憶體之㈣ 憶體(PCM)胞。 16. 如請求項1之裝置,且該裝置進一步包含: 該第—介面;及 盗之至少一部分提供於該 該第二介面,且其中該控制 等介面中之至少一者内。 162490.doc 201239635 17二之裝置’該等介面中之至少一者提供對該記 隱體之5亥區塊之一主機存取。 二长項17之裝置’其中該第—介面包含至安置於一行 動-又備中之一第一主機的_非無線介面,且該第二介面 匕έ至一第二主機之一無線介面。 19. 一種與自一第一介 面至第一介面之一操作性轉變相關 聯之方法,該方法包含: /又传表不—s己憶體之一區塊之一第一鎖定狀態的一信 號,該第一鎖定狀態與該第一介面相關聯;及 至少部分地基於該第一鎖定狀態而產生表示該記憶體 之該區塊之一第二鎖定狀態的一信號,其中該第二鎖定 狀態與該第二介面相關聯。 20.如請求項19之方法,且該方法進一步包含: 進步至少部分地基於以下各者中之至少—者而產生 表示該第二鎖定狀態之該信號:與該等介面相關聯之一 優先權方案,或與該等介面中之至少一者相關聯之一寫 入保護邏輯狀態。 21.如請求項19之方法,其中該第—鎖定狀態包含以下各者 中之至少一者:一已鎖定狀態、一已解除鎖定狀態或一 已鎖住狀態。 22. —種電子設備,其包含: 記憶體; 複數個介面,其用以至少部分地基於與該記憶體之一 區塊相關聯之一鎖定狀態,提供對該記憶體之該區塊之 162490.doc 201239635 選擇f生存取,s亥複數個介面包含一第一介面及一第二介 面且其中該第一介面進一步回應於與記憶體之該區塊 相關聯之-寫入保護邏輯狀態,該第5介面並不進〆 步回應於該寫入保護邏輯狀態;及 制器其用以.回應於自該第一介面至該第二介 面之一操作性轉變’將該鎖定狀態自一已鎖定狀態改變 至已鎖住狀態;且,回應於自該第二介面至該第一介 面之一操作性轉變’至少部分地基於該寫入保護邏輯狀 態’選擇性地將該鎖定狀態自該已鎖住狀態改變至該已 鎖定狀態。 23. 24. 25 如請求項22之電子設備,且該電子設備進一步包含: 一暫存器;且 該控制器用以進一步選擇性地程式化該鎖定暫存器之 至少一部分以指示該鎖定狀態。 如請求項22之電子設備,其進一步包含: 一主機’且該第一介面用以將該記憶體之該區塊電連 接至该主機。 如請求項22之電子設備,其進一步包含: 一網路介面’且該第二介面用以經由該網路介面將, §己憶體之該區塊電連接至一主機。 162490.doc -4 -
TW101107209A 2011-03-04 2012-03-03 與自第一介面至第二介面之操作性轉變相關聯之裝置、電子設備及方法 TWI474176B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/041,288 US8806164B2 (en) 2011-03-04 2011-03-04 Apparatus, electronic devices and methods associated with an operative transition from a first interface to a second interface

Publications (2)

Publication Number Publication Date
TW201239635A true TW201239635A (en) 2012-10-01
TWI474176B TWI474176B (zh) 2015-02-21

Family

ID=45955051

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101107209A TWI474176B (zh) 2011-03-04 2012-03-03 與自第一介面至第二介面之操作性轉變相關聯之裝置、電子設備及方法

Country Status (4)

Country Link
US (3) US8806164B2 (zh)
CN (1) CN103430162B (zh)
TW (1) TWI474176B (zh)
WO (1) WO2012120552A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9189444B2 (en) 2011-03-04 2015-11-17 Micron Technology, Inc. Apparatus, electronic devices and methods associated with an operative transition from a first interface to a second interface
US10558378B2 (en) 2014-05-13 2020-02-11 Toshiba Memory Corporation Memory system

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8918594B2 (en) * 2010-11-16 2014-12-23 Micron Technology, Inc. Multi-interface memory with access control
US9733731B2 (en) * 2014-05-12 2017-08-15 Atmel Corporation Timing synchronization of active stylus and touch sensor
US10229883B2 (en) * 2016-10-01 2019-03-12 Intel Corporation Systems, methods, and apparatuses for implementing late fusing of processor features using a non-volatile memory
TWI801073B (zh) * 2022-01-03 2023-05-01 華邦電子股份有限公司 多通道記憶體裝置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05181824A (ja) * 1991-12-27 1993-07-23 Fujitsu Ltd データ管理方式
KR100204027B1 (ko) 1996-02-16 1999-06-15 정선종 이중면 비휘발성 메모리를 이용한 데이타베이스 회복 장치 및 그 방법
CN1257356A (zh) * 1998-07-24 2000-06-21 休斯电子公司 多调制无线通信
US6601126B1 (en) 2000-01-20 2003-07-29 Palmchip Corporation Chip-core framework for systems-on-a-chip
US7096324B1 (en) 2000-06-12 2006-08-22 Altera Corporation Embedded processor with dual-port SRAM for programmable logic
KR100543442B1 (ko) 2002-09-06 2006-01-23 삼성전자주식회사 불 휘발성 반도체 메모리 장치의 메모리 블록들의 쓰기방지 영역을 설정하는 장치
CN100533403C (zh) * 2004-07-14 2009-08-26 奥普提克斯晶硅有限公司 高速缓冲存储器管理系统和方法
US7589738B2 (en) * 2004-07-14 2009-09-15 Integrated Device Technology, Inc. Cache memory management system and method
US7716608B2 (en) * 2005-06-01 2010-05-11 Massachusetts Institute Of Technology Circuit synthesis with sequential rules
US7681004B2 (en) 2005-06-13 2010-03-16 Addmm, Llc Advanced dynamic disk memory module
US7949794B2 (en) 2006-11-02 2011-05-24 Intel Corporation PCI express enhancements and extensions
US20080162823A1 (en) 2007-01-02 2008-07-03 International Business Machines Corporation System and method for handling multiple aliased shadow register numbers to enhance lock acquisition
US8806164B2 (en) 2011-03-04 2014-08-12 Micron Technology, Inc. Apparatus, electronic devices and methods associated with an operative transition from a first interface to a second interface

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9189444B2 (en) 2011-03-04 2015-11-17 Micron Technology, Inc. Apparatus, electronic devices and methods associated with an operative transition from a first interface to a second interface
US9529736B2 (en) 2011-03-04 2016-12-27 Micron Technology, Inc. Apparatus, electronic devices and methods associated with an operative transition from a first interface to a second interface
US10558378B2 (en) 2014-05-13 2020-02-11 Toshiba Memory Corporation Memory system

Also Published As

Publication number Publication date
TWI474176B (zh) 2015-02-21
US8806164B2 (en) 2014-08-12
US9529736B2 (en) 2016-12-27
US20120226880A1 (en) 2012-09-06
WO2012120552A1 (en) 2012-09-13
US20150032927A1 (en) 2015-01-29
US9189444B2 (en) 2015-11-17
CN103430162A (zh) 2013-12-04
CN103430162B (zh) 2016-08-31
US20160055103A1 (en) 2016-02-25

Similar Documents

Publication Publication Date Title
TW201239635A (en) Apparatus, electronic devices and methods associated with an operative transistion from a first interface to a second interface
US20140331061A1 (en) Drive level encryption key management in a distributed storage system
KR101834969B1 (ko) 물리적으로 복제 불가능한 기능에 기초한 안전한 데이터 스토리지
KR102353058B1 (ko) 시스템 온 칩 및 그것의 동작 방법
US20150012694A1 (en) Hardware assisted meta data lookup
CN107273755A (zh) 控制对应用数据的访问
US20160062921A1 (en) Application processor and data processing system including the same
US20160191235A1 (en) Memory controllers, operating methods thereof, and memory systems including the same
TW200903250A (en) Cache memory device and data processing method of the device
US10963592B2 (en) Method to unlock a secure digital memory device locked in a secure digital operational mode
US20210273797A1 (en) Securing data based on randomization
US10025704B2 (en) Memory system including PE count circuit and method of operating the same
CN108064374A (zh) 一种数据访问方法、装置和系统
US20100260334A1 (en) Share generation apparatus, reconstruction apparatus, verification apparatus, and secret sharing system
CN103617127B (zh) 带分区的存储装置及存储器分区的方法
TW201901451A (zh) 數據儲存裝置及其操作方法
JP2022136025A (ja) ストレージ装置
EP4053723A1 (en) Storage device, storage system, and method of secure data movement between storage devices
US9979541B2 (en) Content management system, host device and content key access method
KR20160016481A (ko) 데이터 완전삭제를 제어하는 메모리 컨트롤러 및 이를 포함하는 메모리 시스템
US9727472B2 (en) Cache coherency and synchronization support in expanders in a raid topology with multiple initiators
US9058295B2 (en) Encrypt data of storage device
US11853213B2 (en) Intelligent management of ferroelectric memory in a data storage device
US12074983B2 (en) Trusted computing device and operating method thereof
EP4174664A1 (en) Storage device including storage controller and operating method