TW201227826A - Method for manufacturing semiconductor device - Google Patents

Method for manufacturing semiconductor device Download PDF

Info

Publication number
TW201227826A
TW201227826A TW100131123A TW100131123A TW201227826A TW 201227826 A TW201227826 A TW 201227826A TW 100131123 A TW100131123 A TW 100131123A TW 100131123 A TW100131123 A TW 100131123A TW 201227826 A TW201227826 A TW 201227826A
Authority
TW
Taiwan
Prior art keywords
film
copper
semiconductor device
copper film
manufacturing
Prior art date
Application number
TW100131123A
Other languages
English (en)
Inventor
Takashi Hayakawa
Kenichi Hara
Takashi Tanaka
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2010193986A external-priority patent/JP5560144B2/ja
Priority claimed from JP2010193985A external-priority patent/JP2012054306A/ja
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of TW201227826A publication Critical patent/TW201227826A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
    • H01L21/76852—Barrier, adhesion or liner layers the layer covering a conductive structure the layer also covering the sidewalls of the conductive structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

201227826 六、發明說明： 【發明所屬之技術領域】 本發明係關於半導體裝置之 【先前技術】 近來，半導體裝置中也發展 作的高速化。動作之高速化，係 等來實現。因此，配線材料成爲 以往之鋁。 但是，銅之加工難以轉用既 於蝕刻時所形成之銅之化合物一 發。雖然嘗試Ar濺鍍法、C1氣 於腔室內壁等之問題，至今無法 配線專門使用金屬鑲嵌法而被形 層間絕緣膜形成因應配線圖案之 成銅薄膜，並使用CMP法而將 磨，而僅在溝之內部殘留銅之技 但是，金屬鑲嵌法係在層間 要如溝之形成、溝之形成所使用 之洗淨般地使層間絕緣膜之介電 因此，於專利文獻1揭示有 各向異性乾蝕刻方法。專利文獻 遮罩，隔著該遮罩對銅膜施予各 機酸氣體蝕刻氧化銅。 製造方法。 半導體積體電路裝置之動 藉由配線材料之低電阻化 使用更低電阻之銅來取代 有之乾蝕刻技術。此係由 般而言蒸氣壓低，難以蒸 體RIE法等，由於銅附著 實用化。因此，使用銅之 成。金屬鑲嵌法係事先在 溝，以掩埋該溝之方式形 銅薄膜予以化學性機械硏 術。 絕緣膜形成溝。因此，需 之遮罩材之灰化、灰化後 常數上升的工程。 不藉由金屬鑲嵌法的銅之 1之技術係在銅膜上形成 向異性氧化處理，藉由有 -5 201227826 然而，銅容易擴散至層間絕緣膜中。因此，於形成銅 膜之前，必須形成抑制銅之擴散的Cu阻障膜。金屬鑲嵌 法中，藉由在層間絕緣膜形成溝之後，依序形成Cu阻障 膜、銅膜，可以簡單地且實用地形成Cu阻障膜，但是於 被各向異性蝕刻之銅膜時，針對要如何形成Cu阻障膜於 引用文獻1並無記載，實用的Cu阻障膜之形成方法至今 不存在* 另外，就以金屬鑲嵌法之一種而言，存在有同時在一 個銅膜形成配線圖案，和電性連接上層配線和下層配線之 通孔圖案的被稱爲雙金屬鑲嵌法的方法。因此，即使各向 異性蝕刻也要求同時形成配線圖案和通孔圖案的技術。 但是，針對利用各向異性蝕刻，同時在一個銅膜形成 配線圖案和通孔圖案之方法，於專利文獻1也無記載，至 今不存在。 [先前技術文獻] [專利文獻] [專利文獻1]日本特開201 0-27788號公報 【發明內容】 本發明之一個目的係提供可以在被各向異性蝕刻之銅 膜上，實用性地形成Cu阻障膜之半導體裝置之製造方法 〇 本發明之另外的目的係提供利用各向異性蝕刻，能夠 在一個銅膜同時形成配線圖案和通孔圖案之半導體裝置之
S -6- 201227826 製造方法。 若藉由本發明之第1觀點時，則提供一種半導體裝置 之製造方法，其具備：在Cu阻障膜上形成銅膜之工程； 在上述銅膜上形成遮罩材之工程：將上述遮罩材用於遮罩 ’而將上述銅膜予以各向異性地蝕刻至上述Cu阻障膜露 出爲止的工程；及除去上述遮罩材之後，在上述各向異性 地被蝕刻的銅膜上，使用利用對上述銅膜具有觸媒作用， 且於上述Cu阻障膜無觸媒作用之選擇析出現象的無電解 電鍍法，而形成包含抑制銅之擴散之物質的電鍍膜之工程 〇 若藉由本發明之第2觀點時，則提供一種半導體裝置 之製造方法，其具備：在Cu阻障膜上形成銅膜之工程； 在上述銅膜上形成互相間隔開被配置之遮罩材之工程；將 遮罩材用於遮罩，而將上述銅膜予以各向異性地蝕刻至上 述Cu阻障膜露出爲止的工程；及於除去上述遮罩材之後 ，在上述各向異性地被蝕刻之銅膜上，使絕緣物堆積成在 上述銅膜之上部夾緊，形成在上述各向異性地被蝕刻之銅 膜間具有空間的層間絕緣膜之工程》 若藉由本發明之第3觀點時，則提供一種半導體裝置 之製造方法，其具備：（1)在阻障膜上形成銅膜之工程； (2)在上述銅膜上形成第1遮罩材之工程；（3)將上述第1 遮罩材用於遮罩，而將上述銅膜予以各向異性地蝕刻至上 述阻障膜露出爲止的工程；（4)於除去上述第1遮罩材之後 ，在上述各向異性地被蝕刻之銅膜上，形成第2遮罩材之 201227826 工程；（5)將上述第2遮罩材用於遮罩，而將上述銅膜予以 各向異性地蝕刻至其途中的工程；及（6)於除去上述第2遮 罩材之後，在上述各向異性地被蝕刻之銅膜上，堆積絕緣 物，在上述各向異性地被蝕刻之銅膜周圍，形成層間絕緣 膜之工程。 【實施方式】 以下，針對本發明之實施形態，參照圖予以說明。並 且，在各實施形態中，針對共同部分賦予共同之參照符號 [第1實施形態] (第1例） 第1A圖〜第1F圖係表示與本發明之第1實施形態有 關之半導體裝置之製造方法之第1例的剖面圖。 如第1A圖所示般，在形成在無圖示之半導體晶圓上 之幾乎平坦的Cu阻障膜1〇〇上，形成銅（Cu)膜101。Cu 阻障膜1〇〇之一例爲SiCN膜。Cu阻障膜100若爲可以抑 制銅之擴散的膜即可’即使爲SiC膜等亦可。成膜方法爲 能夠取得所需之膜厚的方法，以可以形成緻密的銅膜爲理 想。就以如此之成膜方法而言，例如可考慮組合銅之PVD 成膜和銅之電鍍的方法、組合PVD成膜和CVD成膜的方 法等。接著，在銅膜101上，形成互相隔離配置之複數之 遮罩材102。形成遮罩材1〇2之方法由於可以形成微細之
S -8- 201227826 圖案，故以光微影法爲理想。 接著’如第1B圖所示般，將遮罩材1〇2用於蝕刻之 遮罩，而將銅膜1 0 1予以各向異性地蝕刻。 接著，如第1C圖所示般，除去遮罩材1〇2。 接著’如第1 D圖所示般，使用利用選擇析出現象之 無電解電鎪法，而在銅膜101上形成電鍍膜。在本例中， 形成鈷鎢（CoW)膜104，作爲電鍍膜。雖然在銅膜101上 ，藉由觸媒作用形成開始析出的電鍍膜（CoW膜104)，但 是在Cu阻障膜100上因無觸媒作用，故不成膜。C〇w膜 104若使用磷酸系之還原劑時，則成爲Co WP膜，若使用 二甲基胺基硼烷（DMAB)時，則成爲c〇 WB膜。該些膜係 爲了抑制電子遷移’以在銅膜上被選擇析出之目的而被開 發出。鈷自體雖然抑制銅之擴散的阻障性低，但是藉由將 鎢合金化成高濃度’可以當作抑制銅之擴散的Cu阻障膜 使用。 接著，如第1E圖所示般，在Cll阻障膜1〇〇及c〇W 膜104上，形成層間絕緣膜1〇5。爲了使半導體積體電路 裝置高速動作’層間絕緣膜105以使用被稱爲Low-k膜的 低介電常數膜爲理想。在本說明書中，將低介電常數膜定 義成介電常數低於二氧化矽介電常數的膜。在本例中，就 以層間絕緣膜1 〇 5之一例而言，使用採用埋入性優之旋轉 塗佈法而形成之膜’例如有機聚合物系之低介電常數膜。 接著，如第1F圖所示般，使用CMP法，對層間絕緣 膜1 05施予機械性化學硏磨，機械性化學硏磨之終點係在 201227826
CoW膜104、或是銅膜101露出之時點，可以檢測出流入 CMP裝置之馬達的電流的變化。在本例中，將C〇w膜 1 04露出之時點設爲機械性化學硏磨之終點。 若藉由如此之第1實施形態之第1例時，在被各向異 性地蝕刻之銅膜101上，使用利用對銅膜101具有觸媒作 用，且於Cu阻障膜100無觸媒作用之選擇析出現象之無 電解電鍍法，以一次製程形成包含抑制銅之擴散之物質的 電鎪膜。在本例中，就以電鍍膜而言，以一次製程形成使 鈷至少含有鎢之合金，例如CoW膜1 G4。如上述般，使鈷 至少含有鎢之合金能夠當作抑制銅之擴散的C u阻障膜使 用。 因此，若藉由第1實施形態之第1例時，可以取得如 在被各向異性地鈾刻之銅膜101，可以簡單且實用性地形 成Cu阻障膜之優點。 再者，若藉由第1實施形態之第1例時，不用在金屬 鑲嵌法中所需的對層間絕緣膜105形成因應內部配線之圖 案的溝、用於溝形成之遮罩材的灰化、灰化後之洗淨等之 使層間絕緣膜1 05之介電常數上升之工程。因此，在層間 絕緣膜105之連接於銅膜101之側面的部分不產生損傷層 。藉由在層間絕緣膜1 05不產生損傷層，也可以取得如抑 制製程中層間絕緣膜1 05之介電常數上升，防止配線延遲 之增大，有助於半導體積體電路裝置之動作的高速化的優 點。 並且，銅膜101被金屬化幾乎平坦之Cu阻障膜100
S -10- 201227826 上。因此，在第1實施形態之第1例中，由於也不需要將 銅膜101如金屬鑲嵌法般金屬化至細溝中，故也可以取得 對半導體積體電路裝置之微細化之進展更有利的優點。 而且，若藉由第1實施形態之第1例中，在被各向異 性鈾刻之銅膜1 〇 1之表面，形成選擇性抑制銅之擴散的電 鍍膜，在本例中形成Cow膜 '。因此，在溝內不形成cu阻 障膜即可。即使此點，也對半導體積體電路裝置之微細化 之進展有利。 (第2例） 第1實施形態之第2例係關於以較少製程能夠實施以 更高速動作之半導體積體電路裝置爲目標而開發之氣隙構 造的半導體裝置之製造方法。 首先，如第2A圖所示般，依照參照第1A圖〜第1D 圖而說明之製造方法，在銅膜101上形成銘鎢（CoW)膜 104 ° 接著，如第2B圖所示般，在Cu阻障膜1〇〇及CoW 膜1 〇 4上，形成層間絕緣膜1 0 6。在本例中，層間絕緣膜 106之形成使用CVD法。再者，即使在本例中，爲了使動 作高速化，層間絕緣膜1 〇 6使用低介電常數膜爲理想。使 用CVD法而可以成膜之低介電常數膜之一例爲Si0C膜。 CVD法基本上爲正形之成膜法，但是相較於溝之底部 在入口的成膜率高。因此，縱橫比高之溝，在溝之入口夾 緊，使得絕緣物彼此連接。如此一來，藉由在被各向異性 -11 - 201227826 地蝕刻之銅膜1 ο 1上，使絕緣物堆積成在銅膜1 0 1之上部 夾緊，則可以在層間絕緣膜1 〇 6之中，形成空間1 〇 7。即 是，可以形成氣隙。在空間107內，介電常數爲1。因此 ，可以更降低銅膜101間之有效介電常數。 接著，如第2C圖所示般，與第1例相同。使用CMP 法，對層間絕緣膜1 06施予機械性化學硏磨，並使層間絕 緣膜106之表面後退。 若藉由如此之第1實施形態之第2例，對於形成氣隙 構造，可以減少製程數。 具體而言，例如於使用金屬鑲嵌法之時，當不經以下 之（1)〜（5)之製程時，則無法取得氣隙構造。 (1) 形成薄膜。 (2) 在上述薄膜形成溝。 (3) 在上述溝埋入銅。 (4) 剝離上述薄膜。 (5) 使用CVD法而形成層間絕緣膜。 對此，若藉由第1實施形態之第2例時，因直接對銅 膜101圖案製作，故可以省略上述（1)〜（4)之製程。 即是，若藉由第1實施形態之第2例時，取得與第1 例相同之優點，並且藉由在被各向異性鈾刻之銅膜1 〇 1上 ，使絕緣物堆積成在銅膜101之上部夾緊，則可以刪減工 程數而形成具有空間107之層間絕緣膜106。 因此，有不會增加工程數可以使被各向異性地蝕刻之 銅膜101間之有效介電常數下降，對於製造半導體積體電
-12- S 201227826 路裝置，可以縮短製造時間之優點。 [第2實施形態] (第1例） 第3A圖〜第3L圖係表示與本發明之第2實施形態有 關之半導體裝置之製造方法之第2例的剖面圖。 最初，如第3A圖所7^般’在形成在無圖不之丰導體 晶圓上之幾乎平坦的第1層阻障膜2 00上，形成第1層銅 (Cu)膜201。第1層阻障膜200 —例爲SiCN膜。第1層 阻障膜200若爲可以抑制銅之擴散的膜即可，即使爲SiC 膜等亦可。第1層銅膜201之成膜方法爲能夠取得所需之 膜厚的方法，以可以形成緻密的銅膜爲理想。就以如此之 成膜方法而言，例如可考慮組合銅之PVD成膜和銅之電 鍍的方法、組合PVD成膜和CVD成膜的方法等。接著， 在第1層銅膜201上形成第1遮罩材202。形成第1遮罩 材2 02之方法由於可以形成微細之圖案，故以光微影法爲 理想。在本例中，第1遮罩材2 02之圖案係對應於半導體 積體電路裝置之內部配線之圖案。 接著，如第3B圖所示般，將第1遮罩材2 02用於蝕 刻之遮罩，而將第1層銅膜201予以各向異性蝕刻。針對 對第1層銅膜201施予各向異性蝕刻之方法於後述，有在 有機化合物氣體氛圍中，例如在有機酸氣體氛圍中，對銅 膜201照射氧離子，且將第1層銅膜201予以各向異性蝕 刻之方法，及對第1層銅膜201照射氧離子而將第1層銅 -13- 201227826 膜201予以各向異性氧化’除去被各向異性氧化之部分的 方法等。 接著’如第3C圖所示般，除去第1遮罩材202。 接著’如第3D圖所示般，在第1層阻障膜200及第 1層銅膜201上形成第2遮罩材204。第2遮罩材204也 與第1遮罩材202相同’從形成微細之圖案的觀點來看， 以使用光微影法而形成爲理想。在本例中，第2遮罩材 2〇4之屬案係對應於電性連接半導體積體電路裝置之下層 配線和上層配線之通孔之圖案。 接著’如第3E圖所示般，將第2遮罩材204用於蝕 刻之遮罩，而將第1層銅膜2 01予以各向異性蝕刻至第1 層銅膜20 1之途中，在本例中爲第1層間銅膜201成爲與 以後所形成之第2層銅膜之連接部（通孔）之高度爲止。 接著，如第3F圖所示般，除去第2遮罩材204。依 此，第1層間銅膜201被加工成第1層內部配線之圖案及 通孔之圖案。 接著，如第3G圖所示般，使用利用選擇析出現象之 無電解電鍍法，而在第1層銅膜201上形成鈷鎢（CoW)膜 2〇5。雖然在第1層銅膜201上，藉由觸媒反應形成開始 析出的電鍍膜（CoW膜205)，但是在第1層阻障膜200上 因無觸媒作用，故不成膜。CoW膜205若使用磷酸系之還 原劑時，則成爲CoWP膜，若使用二甲基胺基硼烷'( DMAB)時，貝IJ成爲CoWB膜。該些膜係爲了抑制電子遷移 ，以在銅膜上被選擇析出之目的而被開發出。鈷自體雖然 -14-
S 201227826 抑制銅之擴散的阻障性低，但是藉由將鎢合金化成高濃度 ，可以當作抑制銅之擴散的Cu阻障膜使用。 接著，如第3H圖所示般，在第1層阻障膜200及 CoW膜205上，形成層間絕緣膜206。爲了使半導體積體 電路裝置高速動作，層間絕緣膜206以使用被稱爲Low-k 膜的低介電常數膜爲理想。在本說明書中，將低介電常數 膜定義成介電常數低於二氧化矽介電常數的膜。在本例中 ，層間絕緣膜206之形成使用CVD法。使用CVD法而可 以成膜之低介電常數膜之一例爲SiOC膜。 CVD法基本上爲正形之成膜法，但是相較於溝之底部 在入口的成膜率高。因此，縱橫比高之溝，在溝之入口夾 緊，使得絕緣物彼此連接。如此一來，藉由在被各向異性 地蝕刻之銅膜201上，使絕緣物堆積成在銅膜201之上部 夾緊，則可以在層間絕緣膜2 0 6之中，形成空間2 0 7。即 是，可以形成氣隙。在空間207內，介電常數爲1。因此 ，可以更降低銅膜2〇 1間之有效介電常數。 接著，如第3 I圖所示般，使用CMP法‘，對層間絕緣 膜106施予機械性化學硏磨，並使層間絕緣膜1〇6之表面 後退。機械性化學硏磨之終點係在CoW膜205或是第1 層銅膜201露出之時點，藉由檢測出流通於CMP裝置之 馬達之電流的變化而可以偵測。在本例中，將C 〇 W膜2 0 5 露出之時點設爲機械性化學硏磨之終點。 接著，如第3J圖所示般，在CoW膜205及層間絕緣 膜206上形成抑制銅之擴散的第2層阻障膜208。在本例 -15- 201227826 中，將第2層阻障膜208設爲SiCN膜。 接著，如第3K圖所示般，爲了電性接觸銅膜201和 接著所形成之銅膜，蝕刻第2層阻障膜208，形成CoW膜 205露出之通孔209。 接著，如第3L圖所示般，在第2層阻障膜20 7上， 形成第2層銅膜210。 該第2層銅膜210也藉由重覆參照第3A圖〜第3K 圖而予以說明之製造方法，可以將第2層銅膜210加工成 第2層內部配線之圖案及通孔圖案。再者，雖然無特別圖 示，但是即使在第3層銅膜以後，也藉由重覆參照第3A 圖〜第3K圖而予以說明之製造方法，可以將由銅膜所構 成之內部配線之圖案及通孔之圖案也重疊幾層而予以形成 〇 若藉由如此之第2實施形態之第1例時，因在一個銅 膜201形成內部配線之圖案及通孔圖案，故不需要在金屬 鑲嵌法中所需的如對層間絕緣膜206形成因應內部配線之 圖案及通孔之圖案的溝、溝之形成所使用之遮罩材的灰化 、灰化後之洗淨般之使層間絕緣膜206之介電常數上升的 工程。因此，在層間絕緣膜206之連接於銅膜201之側面 的部分不產生損傷層。藉由在層間絕緣膜206不產生損傷 層，也可以取得如抑制製程中層間絕緣膜206之介電常數 上升，防止配線延遲之增大，有助於半導體積體電路裝置 之動作的高速化的優點。 再者，第1層銅膜201係被金屬化在幾乎平坦之阻障
-16- S 201227826 膜200上，再者第2層銅膜209被金屬化在幾乎平坦之阻 障膜200上。因此，在第2實施形態之第1例中，由於不 需要將第1層銅膜101及第2層銅膜109金屬化至細溝中 ，故也更有利於半導體積體電路裝置之微細化的進展。 (第2例） 在第2實施形態之第1例中，以第1層銅膜201之底 層爲第1層阻障膜200之例予以說明。 本第2例爲第1層銅膜20 1之底層爲矽氧化膜之時的 例。 如第4A圖所示般，底層爲矽氧化膜211時，在矽氧 化膜211缺乏抑制銅之擴散的能力。因此，在矽氧化膜 2 1 1上，例如使用導電性之Ta/TaN之疊層膜，形成阻障 膜212。接著，在阻障膜212上，形成第1層銅膜201。 接著，與第1例相同，在第1層銅膜201上形成第1遮罩 材 202。 接著，如第4B圖所示般，與第1例相同，將第1遮 罩材202用於蝕刻之遮罩，將第1層銅膜201各向異性蝕 刻至阻障膜2 1 2露出爲止。接著，使用例如CF4系之氣體 將阻障膜2 1 2予以各向異性蝕刻。 接著，如第4C圖所示般，與第1例相同，在矽氧化 膜211及第1層銅膜201上形成第2遮罩材2 04，且將第 2遮罩材2 04用於蝕刻之遮罩，而將第1層銅膜201予以 各向異性蝕刻。 -17- 201227826 接著，如第4D圖所示般，與第1例相同，除去第2 遮罩材204。依此，第1層銅膜201與阻障膜212被加工 成第1層內部配線之圖案，並且在第1層銅膜201之上部 加工通孔之圖案。 接著，如第4E圖所示般，使用利用選擇析出現象之 無電解電鍍法，而在第1層銅膜201上形成鈷鎢（CoW)膜 205 ° 之後，依照參照第3H圖〜第3L圖而說明之製造方法 ，製造出半導體積體電路裝置。 如本例般，於阻障膜2 1 2具有導電性之時，藉由一起 圖案製作第1層銅膜2〇1和阻障膜212，可以防止圖案製 作後之第1層銅膜201彼此短路。 (第3例） 在第2實施形態之第1例中，作爲第2層銅膜209之 阻障膜208，使用SiCN膜。 本第3例爲直接使層間絕緣膜206之表面直接阻障層 化之例。 如第5 A圖所示般，依照參照第3 A圖〜第31圖所說 明之製造方法，而形成層間絕緣膜206，使層間絕緣膜 206之表面後退至CoW膜205或銅膜201露出爲止。 接著，如第5 B圖所示般，例如使用氮氣體（N2氣體） 之叢集離子束，或是叢集束，或是使用電漿而使層間絕緣 膜2 06之表面氮化。以參照符號213表示被氮化之部分。 -18-
S 201227826 被氮化之部分2 1 3係當作抑制銅之擴散的阻障層而發揮功 能。因此，如第5C圖所示般，可以在具有被氮化之部分 213的層間絕緣膜206上直接形成第2層銅膜210。 若藉由第2實施形態之第3例時，因將層間絕緣膜 206之表面直接予以阻障層化，故比起第2實施形態之第 1例，可以省略在阻障2 0 8形成通孔2 0 9之製程。因此， 對於製造半導體積體電路裝置，可以取得如可刪減製造工 程數、縮短製造時間的優點。 [變形例] 以上，雖然依照實施形態說明本發明，但是本發明並 不限定於上述實施形態，可做各種變形。 例如，就以各向異性地蝕刻銅膜之方法而言，可以舉 出以下三種。 (I) 將遮罩材用於遮罩，#有機酸氣體氛圍中將氧離子 照射至銅膜’且將銅膜予以各向異性地乾蝕刻至Cu阻障 膜露出爲止，或是銅膜之途中爲止。 (II) 將遮罩材用於遮罩，將銅膜予以各向異性氧化至 到達Cu阻障膜爲止’或是銅膜之途中而形成氧化銅，將 所形成之氧化銅予以乾或濕蝕刻之方法。 (III) 將遮罩材用於遮罩，而各向異性氧化銅膜之表面 的工程，和使用有機酸氣體而將形成在該表面之氧化銅予 以乾14刻之工程’重複至Cu阻障膜露出爲止，或銅膜之 途中的方法。 19- 201227826 就以被使用於藉由上述有機酸氣體之乾蝕刻的有機酸 氣體之例而言，可以舉出包含具有羧基（-COOH)之羧酸的 氣體。 以羧酸而言，可以舉出以下式（1)所表示之羧酸。 r3-cooh."(i) 可以選擇（R3爲氫，或是直鏈或是分歧鏈狀之Ci〜C20 之烷基或烯基）。 再者，在（II)之方法中，氧化銅之蝕刻除藉由有機酸 氣體之乾蝕刻外，亦可以使用藉由含有機酸之水溶液，或 是包含氫氟酸之水溶液的濕蝕刻。 就以被使用於藉由包含有機酸之水溶液的濕蝕刻之水 溶液之例而言，可以舉出包含從下述所構成之群中所選擇 出之至少一個的水溶液， 包含羧基之檸檬酸， 包含羧基之抗壞血酸， 包含羧基之丙二酸， 包含羧基之蘋果酸。 並且，（I)、（Π)之方法比起（III)之方法’有可以處理 量佳地各向異性蝕刻銅膜101之優點。因爲（111)之方法必 須將半導體晶圓在氧化裝置和乾蝕刻裝置之間持續移動至 Cu阻障膜100露出爲止，對此（1)之方法’能夠在—個腔 室內將銅膜予以各向異性蝕刻’再者（11)之方法係在一個
S -20- 201227826 腔室將銅膜予以各向異性氧化之後，僅使半導體晶圓移動 至另外之腔室而蝕刻氧化銅即可之故。 因此，（I)、（II)之方法比起（III)之方法，可以處理量 佳地將銅膜1 0 1予以各向異性蝕刻至Cu阻障膜1 00露出 爲止。 【圖式簡單說明】 第1A圖爲表示與本發明之第1實施形態有關之半導 體裝置之製造方法之第1例的剖面圖。 第1B圖爲表示與本發明之第1實施形態有關之半導 體裝置之製造方法之第1例的剖面圖。 第1C圖爲表示與本發明之第1實施形態有關之半導 體裝置之製造方法之第1例的剖面圖》 第1D圖爲表示與本發明之第1實施形態有關之半導 體裝置之製造方法之第1例的剖面圖。 第1E圖爲表示與本該發明之第1實施形態有關之半 導體裝置之製造方法之第1例的剖面圖。 第1F圖爲表示與本發明之第1實施形態有關之半導 體裝置之製造方法之第1例的剖面圖。 第2A圖爲表示與本發明之第1實施形態有關之半導 體裝置之製造方法之第2例的剖面圖。 第2B圖爲表示與本發明之第1實施形態有關之半導 體裝置之製造方法之第2例的剖面圖》 第2C圖爲表示與本發明之第1實施形態有關之半導 -21 - 201227826 體裝置之製造方法之第2例的剖面圖。 第3A圖爲表示與本發明之第2實施形態有關之半導 體裝置之製造方法之第1例的斜視圖。 第3B圖爲表示與本發明之第2實施形態有關之半導 體裝置之製造方法之第1例的斜視圖。 第3C圖爲表示與本發明之第2實施形態有關之半導 體裝置之製造方法之第1例的斜視圖。 第3D圖爲表示與本發明之第2實施形態有關之半導 體裝置之製造方法之第1例的斜視圖。 第3E圖爲表示與本發明之第2實施形態有關之半導 體裝置之製造方法之第1例的斜視圖。 第3F圖爲表示與本發明之第2實施形態有關之半導 體裝置之製造方法之第1例的斜視圖。 第3G圖爲表示與本發明之第2實施形態有關之半導 體裝置之製造方法之第1例的斜視圖。 第3H圖爲表示與本發明之第2實施形態有關之半導 體裝置之製造方法之第1例的斜視圖。 第31圖爲表示與本發明之第2實施形態有關之半導 體裝置之製造方法之第1例的斜視圖。 第3J圖爲表示與本發明之第2實施形態有關之半導 體裝置之製造方法之第1例的斜視圖。 第3K圖爲表示與本發明之第2實施形態有關之半導 體裝置之製造方法之第1例的斜視圖。 第3L圖爲表示與本發明之第2實施形態有關之半導
S -22- 201227826 體裝置之製造方法之第1例的斜視圖。 第4A圖爲表示與本發明之第2實施形態有關之半導 體裝置之製造方法之第2例的斜視圖。 第4B圖爲表示與本發明之第2實施形態有關之半導 體裝置之製造方法之第2例的斜視圖。 第4C圖爲表示與本發明之第2實施形態有關之半導 體裝置之製造方法之第2例的斜視圖。 第4D圖爲表示與本發明之第2實施形態有關之半導 體裝置之製造方法之第2例的斜視圖。 第4E圖爲表示與本發明之第2實施形態有關之半導 體裝置之製造方法之第2例的斜視圖。 第5A圖爲表示與本發明之第2實施形態有關之半導 體裝置之製造方法之第3例的斜視圖。 第5B圖爲表示與本發明之第2實施形態有關之半導 體裝置之製造方法之第3例的斜視圖。 第5C圖爲表示與本發明之第2實施形態有關之半導 體裝置之製造方法之第3例的斜視圖。 · 【主要元件符號說明】 1〇1 :銅膜 M2 :遮罩材 1 〇4 : c〇W膜（電鍍膜） 1 〇 5、1 〇 6 :層間絕緣膜 107 :空間 201227826 201 :第1層銅膜 202 :第1遮罩材 204 :第2遮罩材 206 :層間絕緣膜 209 :第2層銅膜

Claims (1)

  1. 201227826 七、申請專利範圍： 1.—種半導體裝置之製造方法，其特徵爲具備： 在cu阻障膜上形成銅膜之工程； 在上述銅膜上形成遮罩材之工程； 將上述遮罩材用於遮罩，而將上述銅膜予以各向異性 地蝕刻至上述Cu阻障膜露出爲止的工程；及 除去上述遮罩材之後，在上述各向異性地被蝕刻的銅 膜上，使用利用對上述銅膜具有觸媒作用，且於上述Cu 阻障膜無觸媒作用之選擇析出現象的無電解電鍍法，而形 成包含抑制銅之擴散之物質的電鍍膜之工程。 2 ·如申請專利範圍第1項所記載之半導體裝置之製造 方法，其中 又具備在形成上述電鍍膜之上述銅膜之周圍形成層間 絕緣膜之工程。 / 3 .如申請專利範圍第2項所記載之半導體裝置之製造 方法，其中 上述層間絕緣膜包含低介電常數絕緣膜，上述低介電 常數絕緣膜使用旋轉塗佈法而被形成。 4. 如申請專利範圍第1項所記載之半導體裝置之製造 方法，其中 上述電鍍膜爲使鈷至少含有鎢的合金。 5. 如申請專利範圍第1項所記載之半導體裝置之製造 方法，其中 將上述銅膜予以各向異性地蝕刻之工程係 -25- 201227826 將上述遮罩材用於光罩’在有機酸氣體氛圍中對上述 銅膜照射氧離子，並將上述銅膜予以各向異性餓刻至Cu 阻障膜露出爲止的工程。 6_如申請專利範圍第5項所記載之半導體裝置之製造 方法，其中 上述有機酸氣體爲包含具有羧基之羧酸的氣體。 7·如申請專利範圍第1項所記載之半導體裝置之製造 方法，其中 將上述銅膜予以各向異性地蝕刻之工程係 將上述遮罩材用於遮罩，而將上述銅膜予以各向異性 地氧化至到達上述Cu阻障膜爲止而形成氧~化銅，且將被 形成至到達上述C u阻障膜爲止之上述氧化銅予以蝕刻的 工程。 8. —種半導體裝置之製造方法，其特徵爲具備： 在Cu阻障膜上形成銅膜之工程； 在上述銅膜上形成互相間隔開被配置之遮罩材之工程 > 將上述遮罩材用於遮罩，而將上述銅膜予以各向異性 地蝕刻至上述Cu阻障膜露出爲止的工程；及 於除去上述遮罩材之後，在上述各向異性地被蝕刻之 銅膜上，使絕緣物堆積成在上述銅膜之上部夾緊，形成在 上述各向異性地被蝕刻之銅膜間具有空間的層間絕緣膜之 工程。 9. 如申請專利範圍第8項所記載之半導體裝置之製造 S -26- 201227826 方法，其中 於除去上述遮罩材之後，至形成上述層間絕緣膜爲止 之間， 又具備在上述各向異性地被蝕刻之銅膜上，使用利用 對上述銅膜具有觸媒作用，且於上述Cu阻障膜無觸媒作 用之選擇析出現象的無電解電鍍法，而形成包含抑制銅之 擴散之物質的電鍍膜之工程。 10. 如申請專利範圍第8項所記載之半導體裝置之製 造方法，其中 上述電鍍膜爲使鈷至少含有鎢的合金。 11. 如申請專利範圍第8項所記載之半導體裝置之製 造方法，其中 將上述銅膜予以各向異性地蝕刻之工程係 將上述遮罩材用於光罩，在有機酸氣體氛圍中對上述 銅膜照射氧離子，並將上述銅膜予以各向異性蝕刻至Cu 阻障膜露出爲止的工程。 12. 如申請專利範圍第11項所記載之半導體裝置之製 造方法，其中 上述有機酸氣體爲包含具有羧基之羧酸的氣體。 1 3 ·如申請專利範圍第8項所記載之半導體裝置之製 造方法，其中 將上述銅膜予以各向異性地蝕刻之工程係 將上述遮罩材用於遮罩，而將上述銅膜予以各向異性 地氧化至到達上述Cu阻障膜爲止而形成氧化銅，且將被 S -27- 201227826 形成至到達上述Cu阻障膜爲止之上述氧化銅予以蝕刻的 工程。 14.如申請專利範圍第13項所記載之半導體裝置之製 造方法，其中 蝕刻上述氧化銅之工程使用藉由包含有機酸之水溶液 或包含氫氟酸之水溶液的濕蝕刻。 1 5 ·如申請專利範圍第1 4項所記載之半導體裝置之製 造方法，其中 上述包含有機酸之水溶液係含有從下述所構成之群中 被選擇出之至少一個的水溶液而構成， 包含羧基之檸檬酸， 包含羧基之抗壞血酸， 包含羧基之丙二酸， 包含羧基之蘋果酸。 1 6.如申請專利範圍第1 3項所記載之半導體裝置之製 造方法，其中 蝕刻上述氧化銅之工程使用藉由有機酸氣體的乾蝕刻 〇 1 7.如申請專利範圍第1 6項所記載之半導體裝置之製 造方法，其中 上述有機酸氣體爲包含具有羧基之羧酸的氣體。 18.如申請專利範圍第17項所記載之半導體裝置之製 造方法，其中 上述羧酸係以下述（1)式表示， S -28- 201227826 R3-COOH...( 1 ) (R3爲氫，或是直鏈或是分歧鏈狀之之烷基或烯 基）。 19.—種半導體裝置之製造方法，其特徵爲具備： (1) 在阻障膜上形成銅膜之工程； (2) 在上述銅膜上形成第1遮罩材之工程； (3) 將上述第1遮罩材用於遮罩，而將上述銅膜予以各 向異性地蝕刻至上述阻障膜露出爲止的工程； (4) 於除去上述第1遮罩材之後，在上述各向異性地被 鈾刻之銅膜上，形成第2遮罩材之工程； (5) 將上述第2遮罩材用於遮罩，而將上述銅膜予以各 向異性地蝕刻至其途中的工程；及 (6) 於除去上述第2遮罩材之後，在上述各向異性地被 蝕刻之銅膜上，堆積絕緣物，在上述各向異性地被蝕刻之 銅膜周圍’形成層間絕緣膜之工程。 2〇·如申請專利範圍第19項所記載之半導體裝置之製 造方法，其中 在上述（3)中，上述銅膜被加工配線圖案， 在_h述（5)中，上述銅膜被加工電性連接下層配線和上 層配線之通孔圖案。 2 1 .如申請專利範圍第1 9項所記載之半導體裝置之製 造方法，其中 S -29- 201227826 在上述（6)中，於除去上述第2遮罩材之後，至形成上 述層間絕緣膜爲止之間，又具備 (7) 在上述各向異性地被蝕刻的銅膜上，使用利用對上 述銅膜具有觸媒作用，且於上述阻障膜無觸媒作用之選擇 析出現象的無電解電鍍法，而形成包含抑制銅之擴散之物 質的電鍍膜之工程。 22 .如申請專利範圍第2 1項所記載之半導體裝置之製 造方法，其中 上述電鍍膜爲使鈷至少含有鎢的合金。 2 3.如申請專利範圍第19項所記載之半導體裝置之製 造方法，其中 於上述（6)之後，又包含 (8) 使上述層間絕緣膜之表面後退至上述電鍍膜或上述 銅膜露出爲止之工程。 24. 如申請專利範圍第23項所記載之半導體裝置之製 造方法，其中 上述層間絕緣膜之後退使用機械性化學硏磨法，機械 性化學硏磨之終點係藉由偵測流動於機械性化學硏磨裝置 之馬達的電流之變化而被檢測出。 25. 如申請專利範圍第23項所記載之半導體裝置之製 造方法，其中 於上述（8 )之後，又包含 (9) 使上述層間絕緣膜之表面成爲抑制銅之擴散的阻障 層之工程。 S -30- 201227826 26. 如申請專利範圍第25項所記載之半導體裝置之製 造方法，其中 上述（9)爲使上述層間絕緣膜之表面予以氮化的工程。 27. 如申請專利範圍第19項所記載之半導體裝置之製 造方法，其中 上述（3)爲將上述第1遮罩材用於光罩，在有機酸氣體 氛圍中對上述銅膜照射氧離子，並將上述銅膜予以各向異 性蝕刻至阻障膜露出爲止的工程， 上述（5)爲將上述第2遮罩材用於光罩，在有機酸氣體 氛圍中對上述銅膜照射氧離子，並予以各向異性蝕刻至上 述銅膜之途中爲止之工程。 28. 如申請專利範圍第27項所記載之半導體裝置之製 造方法，其中 上述有機酸氣體爲包含具有羧基之羧酸的氣體， 29. 如申請專利範圍第28項所記載之半導體裝置之製 造方法，其中 上述羧酸係以下述（1)式表示， R3-C〇〇H …（1) (R3爲氫’或是直鏈或是分歧鏈狀之Cl〜C2Q之烷基或烯 基）。 30. 如申請專利範圍第19項所記載之半導體裝置之製 造方法，其中 -31 - 201227826 上述（3)爲將上述第1遮罩材用於遮罩，而將上述銅膜 予以各向異性地氧化至到達上述阻障膜爲止而形成氧化銅 ，且將被形成至到達上述阻障膜爲止之上述氧化銅予以蝕 刻的工程， 上述（5)爲將上述第2遮罩材用於遮罩，而予以各向異 性地氧化至上述銅膜之途中爲止而形成氧化銅，且將被形 成至上述銅膜之途中爲止的氧化銅予以蝕刻之工程。 31.如申請專利範圍第30項所記載之半導體裝置之製 造方法，其中 蝕刻上述氧化銅之工程使用 藉由包含有機酸之水溶液或包含氫氟酸之水溶液的濕 蝕刻。 3 2 .如申請專利範圍第31項所記載之半導體裝置之製 造方法，其中 上述包含有機酸之水溶液係含有從下述所構成之群中 被選擇出之至少一個的水溶液而構成， 包含羧基之檸檬酸， 包含羧基之抗壞血酸， 包含羧基之丙二酸’ 包含羧基之蘋果酸。 33.如申請專利範圍第30項所記載之半導體裝置之製 造方法，其中 蝕刻上述氧化銅之工程使用藉由有機酸氣體的乾蝕刻 S 201227826 34. 如申請專利範圍第33項所記載之半導體裝置之製 造方法，其中 上述有機酸氣體爲包含具有羧基之羧酸的氣體。 35. 如申請專利範圍第34項所記載之半導體裝置之製 造方法，其中 上述羧酸係以下述（1)式表示， R3-COOH ... (1 ) (R3爲氫，或是直鏈或是分歧鏈狀之（^〜（：^之烷基或烯基） -33-
TW100131123A 2010-08-31 2011-08-30 Method for manufacturing semiconductor device TW201227826A (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010193986A JP5560144B2 (ja) 2010-08-31 2010-08-31 半導体装置の製造方法
JP2010193985A JP2012054306A (ja) 2010-08-31 2010-08-31 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
TW201227826A true TW201227826A (en) 2012-07-01

Family

ID=45772584

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100131123A TW201227826A (en) 2010-08-31 2011-08-30 Method for manufacturing semiconductor device

Country Status (5)

Country Link
US (1) US20130217225A1 (zh)
KR (1) KR20130092570A (zh)
CN (1) CN103081089A (zh)
TW (1) TW201227826A (zh)
WO (1) WO2012029475A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103871960A (zh) * 2012-12-14 2014-06-18 北京北方微电子基地设备工艺研究中心有限责任公司 铜刻蚀方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9899234B2 (en) * 2014-06-30 2018-02-20 Lam Research Corporation Liner and barrier applications for subtractive metal integration
JP6739899B2 (ja) 2015-01-16 2020-08-12 キオクシア株式会社 半導体装置の製造方法および半導体製造装置
US9905459B1 (en) * 2016-09-01 2018-02-27 International Business Machines Corporation Neutral atom beam nitridation for copper interconnect
KR102492733B1 (ko) 2017-09-29 2023-01-27 삼성디스플레이 주식회사 구리 플라즈마 식각 방법 및 디스플레이 패널 제조 방법

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3761461B2 (ja) * 2001-12-13 2006-03-29 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法
JP2005038971A (ja) * 2003-07-17 2005-02-10 Ebara Corp 半導体装置及びその製造方法
JP2005340601A (ja) * 2004-05-28 2005-12-08 Renesas Technology Corp 半導体装置の製造方法及び半導体装置
JP2006135058A (ja) * 2004-11-05 2006-05-25 Advanced Lcd Technologies Development Center Co Ltd 銅配線層の形成方法、半導体装置の製造方法
JP5204370B2 (ja) * 2005-03-17 2013-06-05 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US7752996B2 (en) * 2006-05-11 2010-07-13 Lam Research Corporation Apparatus for applying a plating solution for electroless deposition
MY171542A (en) * 2006-08-30 2019-10-17 Lam Res Corp Processes and integrated systems for engineering a substrate surface for metal deposition
JP5497278B2 (ja) * 2008-07-17 2014-05-21 東京エレクトロン株式会社 銅の異方性ドライエッチング方法および装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103871960A (zh) * 2012-12-14 2014-06-18 北京北方微电子基地设备工艺研究中心有限责任公司 铜刻蚀方法

Also Published As

Publication number Publication date
WO2012029475A1 (ja) 2012-03-08
KR20130092570A (ko) 2013-08-20
CN103081089A (zh) 2013-05-01
US20130217225A1 (en) 2013-08-22

Similar Documents

Publication Publication Date Title
TWI621161B (zh) 用於內連線的釕金屬特徵部填補
TWI234846B (en) Method of forming multi layer conductive line in semiconductor device
TWI253113B (en) Method of forming low resistance vias
TWI290736B (en) Semiconductor device and method for production thereof
TWI660457B (zh) 具有減少低-k介電質損壞的鑲嵌結構之製程
TW541659B (en) Method of fabricating contact plug
US7799681B2 (en) Method for forming a ruthenium metal cap layer
JP5560144B2 (ja) 半導体装置の製造方法
TWI377618B (en) Dry etchback of interconnect contacts
TWI694501B (zh) 防止銅擴散的介電/金屬阻障集成
JP2010258213A (ja) 半導体装置及び半導体装置の製造方法
TW200933743A (en) Interconnect structure and method of making same
US10224275B2 (en) Copper interconnect structures
US8778795B2 (en) Metallization systems of semiconductor devices comprising a copper/silicon compound as a barrier material
TW201227826A (en) Method for manufacturing semiconductor device
JP2008010534A (ja) 半導体装置およびその製造方法
TW201207993A (en) Semiconductor device and manufacturing method thereof
KR100667905B1 (ko) 반도체 소자의 구리 금속배선 형성방법
JP2001053077A (ja) 半導体集積回路装置およびその製造方法
KR20080062006A (ko) 반도체 소자의 다층 금속배선 형성방법
JP2010040771A (ja) 半導体装置の製造方法
JP2010153487A (ja) 半導体装置及びその製造方法
KR100749367B1 (ko) 반도체 소자의 금속배선 및 그의 제조방법
JP2012054306A (ja) 半導体装置の製造方法
KR20080088093A (ko) 반도체 소자의 금속배선 형성방법