TW201216063A - Hybrid serial peripheral interface data transmission architecture and method of the same - Google Patents

Hybrid serial peripheral interface data transmission architecture and method of the same Download PDF

Info

Publication number
TW201216063A
TW201216063A TW099134431A TW99134431A TW201216063A TW 201216063 A TW201216063 A TW 201216063A TW 099134431 A TW099134431 A TW 099134431A TW 99134431 A TW99134431 A TW 99134431A TW 201216063 A TW201216063 A TW 201216063A
Authority
TW
Taiwan
Prior art keywords
data
peripheral interface
sequence
data transmission
receiving
Prior art date
Application number
TW099134431A
Other languages
English (en)
Inventor
Wei-Lu Su
Jian-Liang Chen
Tsung-Han Tsai
Shih-Ming Hwang
Original Assignee
Asix Electronic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Asix Electronic Corp filed Critical Asix Electronic Corp
Priority to TW099134431A priority Critical patent/TW201216063A/zh
Priority to US12/965,058 priority patent/US8250258B2/en
Publication of TW201216063A publication Critical patent/TW201216063A/zh

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/10Program control for peripheral devices
    • G06F13/12Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
    • G06F13/124Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware is a sequential transfer control unit, e.g. microprocessor, peripheral processor or state-machine
    • G06F13/128Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware is a sequential transfer control unit, e.g. microprocessor, peripheral processor or state-machine for dedicated transfers to a network

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Communication Control (AREA)

Description

201216063 六、發明說明: 【發明所屬之技術領域】 本揭示内容是有關於一種資料傳輸架構 關於-種混合序列周邊介面諸傳輪架構及其方法㈣疋有 【先前技術】 網路是資訊交流重要的管道之一。 =則網路進行存取。部份的網路裝置二、= :af却ex)的方式進行資料傳輸,亦即在—個傳 道上,不能同時發生資料的傳送 路裝細㈣:㈣ 亦即在-個傳輸通道上,允許資料的傳送及接收同時 通常,主機與周邊網路裝置間的資料傳輸, y邊:面來進行。在時脈頻率低的序列周邊介面 用早-連結,並只執行單一方向的資料的傳輸或 而如採用雙通道的方式中,f知技術中設計, ^疋其中—個全雙工的通道負責資料的接收,另-個全 雙工的通道㈣責資料的傳輸。這樣的方式,在 通道為閒置時,將浪費其頻寬,而無法做有效的運用。個 年構::方Γ設計:個新的混合序列周邊介面資料傳輸 =方法’以做最有效的利用’乃為此-論待解 【發明内容】 201216063 因此,本揭示内容之一態樣是在提供一種混合序列周 邊介面(serial peripheral interface ; SPI)資料傳輸架構, 應用於網路裝置中,其中網路裝置用以連接主機端以及網 路端,混合序列周邊介面資料傳輸架構包含:接收緩衝器 (buffer)、傳送緩衝器、資料傳輸序列周邊介面、組態及 狀態(configuration and status )暫存器以及混合序列周邊 介面處理模組。接收緩衝器及傳送緩衝器分別連接網路 端。資料傳輸序列周邊介面俾連接主機端。組態及狀態暫 存器用以根據接收緩衝器及傳送緩衝器之狀態產生資料傳 ® 送中斷指令或資料接收中斷指令至主機端,以使主機端根 據資料傳送中斷指令或資料接收中斷指令進行資料傳送程 序或資料接收程序。混合序列周邊介面處理模組用以控制 資料傳輸序列周邊介面以及接收及傳送緩衝器間之資料傳 輸路徑,以於資料傳輸序列周邊介面未進行資料接收程序 且主機端接收資料傳送中斷指令時,傳送主機端之資料至 傳送緩衝器,進一步傳送至網路端,並於資料傳輸序列周 邊介面未進行資料傳送程序且主機端接收資料接收中斷指 • 令時,使資料傳輸序列周邊介面接收接收緩衝器中來自網 路端之資料,俾進一步使主機端接收。 依據本揭示内容一實施例,其中資料傳輸序列周邊介 面實質上包含資料傳輸序列周邊介面主端(master )以及 資料傳輸序列周邊介面從端(slave),其中資料傳輸序列周 邊介面主端位於主機端中,資料傳輸序列周邊介面從端位 於網路裝置中。 依據本揭示内容另一實施例,其中資料傳輸序列周邊 201216063 介面從端包含指令解碼器,混合序列周邊介面處理模組用 以自資料傳輸序列周邊介面從端之指令解蝎器接收來自主 機端之指令,以控制資料傳輸序列周邊介面以及接收及傳 送緩衝器間之資料傳輪路徑。 依據本揭示内容又一實施例,其中資料傳輸序列周邊 介面主端傳送選擇訊號以及時脈訊號至資料傳輸序列周 介面從端。 因此,本揭示内容之另一態樣是在提供一種混合序列 •周邊介面(serial peripheral interface ; SPI)資料傳 0 應用於網路裝置中,其中網路裝置用以連接主機以、, 路端,混合序列周邊介面資料傳輸架構包含 及網 傳送緩衝器、資料接收序列周邊介面、 介面、組態及狀態暫存器以及混合序列周 】周邊 組。接收緩衝器及傳送緩衝器分別連接處理模 序列周邊介面連接主機端,以於資料接 _貝料接收 收接收缓衝器中來自網路端之資料,俾進一牛進行時,接 收。資料傳送序列周邊介面連接主機端,以機端接 序進行時,傳送主機端之資料至傳送緩衝器,、=傳送程 至網路端。組態及狀態暫存器用以根據接收—步傳送 緩衝器之狀態產生資料傳送中斷指令及/或資及傳送 指令至主機端,以使主機端根據資料傳送中二J收中斷 料接收中斷指令進行資㈣送程序及料/ 7及/或資 合序列周邊介面處理模組用以控制資料接收及秩序。混 爿周邊介面以及接收及傳送緩衝器間之資^傳送序 於資料接收序列周邊介面閒置且資料料程=路徑’以 斤正在進行 201216063 衝器,進二列周邊介面傳送主機端之資料至傳送緩 閒置且資料接^ =網路端’並於資料傳送序列周邊介面 面接收接收緩衝進行時,使資料傳送序列周邊介 端接收。衝器中來自網路端之資料,俾進-步使主機 面實容一實施例,其中資料接收序列周邊介 資料接收序歹收序列周邊介面主端(master)以及 面實質上包人Ϊ邊 端(slave)’資料傳送序列周邊介 列周邊介面::枓:ΐΐ列周邊介面主端以及資料傳送序 位於主機貝料接收及傳送序列周邊介面主端 路裝置中。:,:貝料接收及傳送序列周邊介面從端位於網 列周邊介^ + f料接收序列周邊介面從端及¥料傳送序 面處理模6且^更分別包含指令解碼器,混合序列周邊介 令解碼n自㈣接收及傳送相㈣介面從端之指 序列周邊^來自主機端之指令,以控制資料接收及傳送 混人序列及接收及傳送緩衝11間之㈣傳輸路後。 器二及複^介面處理模組更包含混合序關邊介面處理 控制多工哭夕工器,混合序列周邊介面處理器根據指令以 ^及傳送控制資料接收及傳送序列周邊介面以及接 每衝器間之資料傳輸路徑。 列周邊介揭示内容另一實施例,其中資料接收及傳送序 收及傳、、:主端分別傳送選擇訊號以及時脈訊號至資料接 $序列周邊介面從端。 依據太4g _ 執行循環」示内容又一實施例,其中接收緩衝器更用以 文几餘檢查(cyclic redundancy check)以及封包長 201216063 度計算,當主機端接收資料接收中斷指令時,更根據組態 及狀態暫存器擷取循環冗餘檢查及封包長度計算之結果以 進行資料接收程序。主機端根據封包長度計算之結果配置 記憶體空間。 依據本揭示内容再一實施例,其中傳送緩衝器更用以 執行容量檢查,俾於傳送緩衝器之容量充足時,使組態及 狀態暫存器傳送資料傳送中斷指令,使主機端進行資料傳 送程序。 依據本揭示内容更具有之一實施例,其中當資料接收 序列周邊介面閒置且資料傳送程序正在進行時,混合序列 周邊介面處理模组持續計算第一以及第二傳送封包起始位 址,以使主機端藉由組態及狀態暫存器擷取,俾根據第一 及第二傳送封包起始位址分別由資料接收及傳送序列周邊 介面傳送主機端之資料至傳送緩衝器。當資料傳送序列周 邊介面閒置且資料接收程序正在進行時,混合序列周邊介 面處理模組持續計算第一以及第二接收封包起始位址,以 使主機端藉由組態及狀態暫存器擷取,俾使資料接收序列 周邊介面及資料傳送序列周邊介面分別根據第一及第二接 收封包起始位址接收接收緩衝器中來自網路端之資料。 依據本揭示内容再具有之一實施例,其中主機端更包 含微處理模組以及記憶體模組。 依據本揭示内容一實施例,其中主機端由微處理模組 接收接收緩衝器中來自網路端之資料,進一步儲存至記憶 體模組。 依據本揭示内容另一實施例,其中主機端由微處理模 201216063 組操取&己憶體模組之資料,以由傳送緩衝器進一步傳送至 網路端。 本揭不内容之又一態樣是在提供一種混合序列周邊介 面資料傳輸方法,應用於網路震置之混合序列周邊介 料傳輸架構巾’其巾網路裝置心連接主機端以及網路 端,混合序列周邊介面資料傳輸方法包含下列步驟:使混 合序列周邊介面資料傳輸架構中之組態及狀態暫存器根據 :昆:序列周邊介面資料傳輸架構令之接收緩衝器及傳送緩 • ^ 態判斷是否產生資料傳送中斷指令及/或資料接 曰令,當資料傳送中斷指令及資料接收中斷指令產 ^主機端透過混合序列周邊介面資料傳輸架構之資料傳 送序=周邊介面進行資料傳送程序,俾將主機端之資料傳 ^傳送緩衝器,進—步傳送至網路端,且透過混合序列 面資料傳輸架構之資料接收序列周邊介面進行資料 f收程序,俾接收接收緩衝器中來自網路端之資料,俾進 端接收;當資料接收中斷指令未產生且資料傳 _ 署曰^ 1產生’主機端判斷資料接收序列周邊介面為閒 僂送程序正在進行,以使資料接收序列周邊介面 以及A #端之貝料至傳送緩衝11,進—步傳送至網路端; Γ二傳送中斷指令未產生且資料接收中斷指令產 =判斷資料傳送序列周邊介面為閒置且資料接收 器料傳送序列周邊介面接收接收緩衝 ^自⑽%之資料’俾進—步使主機端接收。 列周示内容一實施例’當主機端判斷資料接收序 ° μ為間置且#料傳送程序正在進行或判斷資料傳 201216063 送序列周邊介面為閒置且資料接收程序正在進行之步驟, 更包含接收來自主機端之指令,以控制混合序列周邊介面 資料傳輸架構之複數個多工器,以進一步控制資料接收及 資料傳送序列周邊介面以及接收及傳送缓衝器間之資料傳 輸路徑。 應用本揭示内容之優點係在於藉由使資料傳輸序列周 邊介面在不執行資料傳送程序或資料接收程序其中之一 時,可以在同一通道中輔助執行另一者,使通道能更加有 效地利用,而輕易地達到上述之目的。 【實施方式】 請參照第1圖。第1圖為本揭示内容一實施例中,主 機端1及網路裝置2之方塊圖。 主機端1包含微處理模組10以及記憶體模組12。記 憶體模組12可用以藉由微處理模組10接收來自網路裝置 2之接收封包,並可以傳送來自高階層的資料,以由微處 理模組10傳送到網路裝置2,再經由網路裝置2傳送到網 路端(未繪示)。 網路裝置2用以連接主機端1以及網路端。網路裝置 2包含雙通道之混合序列周邊介面資料傳輸架構。混合序 列周邊介面資料傳輸架構包含:接收緩衝器21、傳送緩衝 器22、資料接收序列周邊介面、資料傳送序列周邊介面、 組態及狀態暫存器25以及混合序列周邊介面處理模組26。 接收緩衝器21及傳送緩衝器22分別連接網路端。組 態及狀態暫存器25用以根據接收緩衝器21及傳送緩衝器 201216063 22的狀態產生資料傳送中斷指令及/或資料接收中斷指令 251至主機端1中的微處理模組1〇 ’以使 料傳送中斷指令及/或資料接收中斷指令諸】 程序及/或資料接收程序。 資料接收序列周邊介面(SPI0)及 介面(=υ則連接主機端卜資料接收序^邊介^實 質上包含資料接收序列周邊介面主端及從# Β及,
而資料傳送序列周邊介面實質上包含資料接收序列周邊介 面主端及從端24a及24b。資料接收序列周邊介面主端a 及資料接收序列周邊介面主端24a實質上位於主機端i 中’而資料接收序列周邊介面從端23b及資料接收序列周 邊介面從端24b實質上位於網路裝置2中。
於本實施例中,資料接收序列周邊介面主端及從端23a 及23b間,以及為料傳送序列周邊介面主端及從端24a及 24b間,分別具有四個接腳以傳遞訊號。此四個訊號分別 為主端入從端出訊號、主端出從端入訊號、選擇訊號以及 時脈訊號。於第丨圖中,對應資料接收序列周邊介面主端 及從端23a及23b間者,係標示為MISO 0、MOSI 0、SS 0 以及CLK0’而對應資料傳送序列周邊介面主端及從端24a 及24b間者’係標示為MISO hMOSI 1、SS 1以及CLK卜 上述之主端入從端出訊號為由資料接收/傳送序列周 邊介面從端23b或24b輸出至資料接收/傳送序列周邊介面 主端23a或24a的訊號,如封包。而主端出從端入訊號為 由資料接收/傳送序列周邊介面主端23a或24a輸出至資料 接收/傳送序列周邊介面從端23b或24b的訊號’如封包或 201216063 自2處理模組1G的指令。選擇訊號1是根據微處理模 戋24b K生’以通知資料接收/傳送序列周邊介面從端23b 收/傳送傳輸要進行。時脈訊號則提供資料接 人周逯’丨面一個參考的同步時脈來源。 資料面處理模組26用以控制資料接收及 資料傳輪路徑 面以及接收及傳送緩衝器21、22間之 到來自網=料接:=器21在由接收路徑2 7接收 以及封包長度計算 ^封包時’執行德環冗餘檢查 否完整,組態及狀態暫存的t於檢查封包是 後傳送資料接收中斷指令° $ ’餘檢查無誤 理模組W。微處理模組1G據^ ^算之結果至微處 間於記憶體模組12中。接著根據^包長度配置—記憶體空 :=,發出資料接收序列周二二起始資料接 衝器21中來自網路端之 °私々,使接收緩 輸到微處理模組1G中由>料接收序_邊介面傳 健存,完成資料接收程序再進—步傳送到㈣體模組12中 前:¾緩 器22灾22之容量是否届糾. ^ 嶋接收序夠:二處理模組1。起始資料心 介面傳送到以包的形式由資料傳⑶ 網路端,完成資料=進一步由傳送路徑巧傳送ί 201216063 在完成資料接收程序後,微處理模組10將等待下一個 資料接收中斷指令。而當接收緩衝器21並未接收來自網路 端的資料而使微處理模組10未接獲資料接收中斷指令 時,其對應的資料接收序列周邊介面將因而閒置。此時, 如有資料傳送程序正在進行中,則混合序列周邊介面處理 模組26將根據微處理模組10之指令,控制資料接收及資 料傳送序列周邊介面以及傳送緩衝器22間之資料傳輸路 徑,以使資料接收序列周邊介面,即包含資料接收序列周 邊介面主端及從端23a、23b之介面,自主機端1的微處理 模組10中接收資料並傳送至傳送緩衝器22,進一步傳送 至網路端。需注意的是,此時混合序列周邊介面處理模組 26需持續計算第一以及第二傳送封包起始位址(意即即將 傳送的封包以及其後的下一個封包),以使主機端1藉由組 態及狀態暫存器25擷取,俾在資料傳送序列周邊介面根據 第一傳送封包起始位址傳送主機端1之資料至傳送緩衝器 22的同時,如果資料接收序列周邊介面為閒置,即可依照 第二傳送封包起始位址將其對應的封包資料傳送至傳送緩 衝器22。 另一方面,在完成資料傳送程序後,或是在傳送緩衝 器22檢查其容量是否足夠時,微處理模組10將等待下一 個資料傳送中斷指令。如未有資料需要進行傳送或是傳送 緩衝器22之容量不足而使微處理模組10未接獲資料傳送 中斷指令時,其對應的資料傳送序列周邊介面將因而閒 置。此時,如仍有資料接收程序在進行中,則混合序列周 邊介面處理模組26將根據微處理模組10之指令,控制資 [s] 13 201216063 收及資料傳送序列周邊介面以及接收緩衝器21間之 ',傳輸路彼’以使資料傳送序列周邊介面,即包含資料 傳送序列周邊介面主端及從端 24a、24b之介面,自接收緩 、器接收來自網路端的資料,並傳送至微處理模組10 乂$ γ傳送至記憶體模組12中儲存。需注意的是,此時 混。列周邊介面處理模組26需持續計算第-以及第二 接收^包起始位址(意即即將接收的封包以及其後的下-個封t卩使主機端1藉由組態及狀態暫存器25擷取, 鲁 #在> 料接收序列周邊介面根據第—接收封包起始位址接 收接收緩衝器21中來自網路端之資料的同時,如果資料傳 送序列周邊介面為閒置,即可依照第二傳接收封包起始位 址接收接收緩衝器21對應的封包。 ,青參’、、、第2圖。第2圖為一實施例中,網路裝置2更 詳、的方免_ ^才斗接收/傳送序列周邊介面從端23b、24b 分別更包含位移暫存器23〇、232、24〇、242以及指令解碼 器234、244。其中’位移暫存H 230及240分別處理MIS〇 φ 〇及MISO 1之訊號,而位移暫存器232及242分別處理 MOSI 0及MOSI 1之訊號。各位移暫存器分別純對應的 選擇訊號SS 0、SS 1及時脈訊號CLK 0、CLK卜 第1圖中所繪示,主機端〗中的微處理模組1〇,可藉 由MOSI 0及MOSI 1訊號傳送指令至指令解碼器234、 244。當欲進行資料接收程序時,即傳送接收指令j而欲進 行資料傳送程序時,則傳送接收指令,以使資料接收/傳送 序列周邊介面從端23b、24b可以接收而起始資料接收/傳 送程序。混合序列周邊介面處理模組26更包含混合序列周 201216063 邊介面處理器260以及複數多工器262。指令解碼器234、 244將進一步使解碼後的指令中,關於資料的位址其相關 資訊傳送至混合序列周邊介面處理器260中,混合序列周 邊介面處理器260將據此控制多工器262,以控制資料傳 輸路徑。因此藉由混合序列周邊介面處理器260對多工器 262的控制,可以在資料接收/傳送序列周邊介面任一者閒 置時,即時地支援另一者,達到有效率運用雙通道之經濟 效益。實質上,混合序列周邊介面處理器260可以同時接 收一個資料傳送指令及一個資料接收指令、兩個資料傳送 指令、兩個資料接收指令或是其他混合式的指令並進行處 理,以提升雙通道的運用效率。 請參照第3圖。第3圖為本揭示内容一實施例中,混 合序列周邊介面資料傳輸方法之流程圖。混合序列周邊介 面資料傳輸方法可應用於如第1圖及第2圖所繪示的混合 序列周邊介面資料傳輸架構。需注意的是,第3圖中所繪 示的流程圖,係針對第1圖中的資料接收序列周邊介面。 於步驟301,資料接收序列周邊介面起始運作。於步 驟302,接收緩衝器21將檢查是否有接收封包已接收,以 判斷是否由組態及狀態暫存器25產生資料接收中斷指 令。當接收緩衝器21檢查到有接收封包已接收,即執行步 驟303,由資料接收序列周邊介面進行資料接收程序,俾 接收接收緩衝器21中來自網路端之資料,進一步使主機端 接收,並在執行完後,回至步驟301。當於步驟302中判 斷並未有封包被接收,則執行步驟304,檢查是否有傳送 封包需傳送。當有傳送封包需傳送,則判斷資料接收序列 [S] 15 201216063 周邊μ面此時為間置且資料傳送程序正在進行,以執行步 驟^05,使資料接收序列周邊介面進行資料傳送程序,以 ,資料接收序列周邊介面傳送主機端1之資料至傳送緩衝 器22進步傳送至網路端,並在執行完後,回至步驟301。 當步驟304中判斷亦無傳送封包需傳送’則步驟306 將被執行’以判斷暫存器是否需要被存取。當主機端1需 要對組態及狀態暫存器進行讀寫或監控時,則執行步驟 307 ’以執行暫存器的讀寫存取,並在執行完後,回至步驟 301 °如暫存器不需要被存取,則將回至步驟301,維持資 料接收序列周邊介面起始運作之狀態。 人叫參照第4圖。第4圖為本揭示内容一實施例中,混 合序列周邊介面資料傳輸方法之流程圖。 方法可應用於如第1圖及第2圖所 示的流程圖,係針對第謝的資料傳送序二4:中所綠 於步驟40卜資料傳送序列周邊介面起 丨 驟402 ’傳送緩衝器22將檢查是否可以接收二。於步 判斷是否由組態及狀態暫存器25產生資粗二封包,以 令。當傳送緩衝器22檢查到其有容量可以接巧中斷指 =行步驟4G3,Μ料傳送序關邊介 ^封包, 程序,俾將主機端i之資料傳送至傳送緩衝^ 了/貝料傳送 傳送—,並在執行完後,回至步驟=^進一步 =中_無法接收傳送封包’則執行步驟 二步驟 2收封包需接收。當有接收封包需接收,則判3查是否 送序列周邊介面此時為間置且資料接收程序」在丨=料傳 201216063 γ步驟4G5 ’使資料傳送序列周邊介 序’以接收接收緩衝器21中來自網 接收程 主機端1接收’並在執行完後,回至步驟^":進—步使 當步驟404中判斷亦|拉 將被執行,以判斷暫存器是否需要^存需^^步驟4〇6 要對組態及狀態暫存器進行 备主機裢i需 4〇7’以執行暫存器的讀寫存取,··』皿:日^’則執行步驟 4〇卜如暫存器不需要被存取 =後’回至步驟 • 收序列周邊介面起始運作之狀態。〜,維持資 需注意的是,上述之眚始办丨a、μ 明。請參照第5圖。第5圖為本揭mi的一 ι構進行說 主機端1及網路裝置2之方塊圖。 另一實施例中, 主機端1包含微處理模組1G以及記 所具有之功能及配置方式與第i 其 此不再贅述。 笮大冋小異,因 網路裝置2用以連接主機μ以及網 • 财’網路裝置2包含單通道之混合序列周^於t實 輸架構。混^序列周邊介面資㈣輸架 、傳运緩衝器2 2、資料傳輸序列周邊介面、組雜及狀 ^暫存器25以及混合序列周邊介面處理模組%。〜 接收緩衝21、傳送續偷哭乃 & 25之你田W 態及狀態暫存器 5之作用於第丨圖中所綠示者大同小異,因此不再資述。 資料傳輸序列周邊介面(SPI)連接主機蠕卜包含資 面=及從端Μ5%。資料傳輸序 歹J周邊"面主W〇a實質上位於主機端i中,而資 201216063 序列周邊介面從端50b實質上位於網路裝置2中。資料傳 輸序列周邊介面主端及從端50a及50b間,亦如先前實施 例中所述,可分別具有四個接腳以傳遞主端入從端出訊 號、主端出從端入訊號、選擇訊號以及時脈訊號(標示為 MISO、MOSI、SS 以及 CLK)。
混合序列周邊介面處理模組26用以控制資料傳輸序 列周邊介面以及接收及傳送緩衝器21、22間之資料傳輸路 徑。關於資料料程序及資料接收㈣分狀詳細過程, =先前之實施,解說,故不在此贅述。#資料傳輸序列 面未進〃了貝料接收程序且主機端1接收資料傳送中 =:時,混合序列周邊介面處理模組26使主機端1之資 至傳送緩衝器22,進一步傳送至網路端,並於資料 料4^歹】周1”面未進行資料傳送程序且主機端 1接收資 衛m斷才"時’使資料傳輸序列周邊介面接收接收緩 衝⑽中”網路端之資料,俾進一步使主機端i接收。 亦可Γ由的:合序列周邊介面資料傳輸架構, 所垃 式’使同一個傳輸通道能依據主機端1 =到的中斷指令’進行資料傳送或資料接收程序,而 資源浪^的湘避免只能進行單一方向傳輸時所造成的 f用本揭不内各之優點係在於藉由使資料傳輸序列 時”在不執仃貝料傳送程序或資料接收程序其中之 效地:在同一,中辅助執行另-者,使通道能更加 周邊八。而在雙通道的情形下,可藉由使資料接收序 β "面閒置時’可辅助執行資料傳送程序,且在資料 201216063 送序列周邊介_料,可胸執行資料接收程序,使雙 通道架構能更加有效地利用。 雖然本揭示内容已以實施方式揭露如±,然其並非用 以限定本揭示内容’任何熟習此技藝者,在不脫離本揭示 内容之精神和範圍内,當可作各種之更動與潤飾,因此本 揭不内容之保護範圍當視後附之t料利範騎界定者為 準。 *
【圖式簡單說明】 為讓本揭示内容之上述和其他目的、特徵、優點與實 施例此更明顯易懂,所附圖式之說明如下: 第1圖為本揭示内容一實施例中,主機端及網路裝置 之方塊圖; 、 第2圖為一實施例中,第1圖中的網路裝置更詳細 方塊圖; ' 第3圖為本揭示内容一實施例中’混合序列周邊介面 資料傳輸方法之流程圖; 第4圖為本揭示内容另一實施例中’混合序列周邊介 面資料傳輸方法之流程圖;以及 第5圖為本揭示内容另一實施例中’主機端及網路裝 置之方塊圖。 【主要元件符號說明】 1 :主機端 10 :微處理模組 12 :記憶體模組 2 :網路裝置 201216063 21 :接收緩衝器 22 :傳送緩衝器 23a:資料接收序列周邊介面23b:資料接收序列周邊介面 主端 從端 24a:資料傳送序列周邊介面24b:資料傳送序列周邊介面 主端 從端 230、232、240、242 :位移暫234、244 :指令解碼器 存器 25:組態及狀態暫存器 251 :資料傳送中斷指令及/26:混合序列周邊介面處理模 或資料接收中斷指令 組 ® 260 :混合序列周邊介面處理262 :多工器 器 27:接收路徑 28 :傳送路徑 301-307 :步驟 401-407 :步驟 50a :資料傳輸序列周邊介面 50b :資料傳輸序列周邊介面主端 從端
[S1 20

Claims (1)

  1. 201216063 七、申請專利範圍: 1. 一種混合序列周邊介面(serial peripheral interface ; SPI)資料傳輸架構,應用於一網路裝置中,其 中該網路裝置用以連接一主機端以及一網路端,該混合序 列周邊介面資料傳輸架構包含: 一接收緩衝器(buffer)及一傳送緩衝器,分別連接該 網路端; 一資料傳輸序列周邊介面,俾連接該主機端; φ 一組態及狀態(configuration and status )暫存器,用 以根據該接收緩衝器及該傳送緩衝器之狀態產生一資料傳 送中斷指令或一資料接收中斷指令至該主機端,以使該主 機端根據該資料傳送中斷指令或該資料接收中斷指令進行 一資料傳送程序或一資料接收程序;以及 一混合序列周邊介面處理模組,用以控制該資料傳輸 序列周邊介面以及該接收及該傳送緩衝器間之一資料傳輸 路徑,以於該資料傳輸序列周邊介面未進行該資料接收程 φ 序且該主機端接收該資料傳送中斷指令時,傳送該主機端 之資料至該傳送缓衝器,進一步傳送至該網路端,並於該 資料傳輸序列周邊介面未進行該資料傳送程序且該主機端 接收該資料接收中斷指令時,使該資料傳輸序列周邊介面 接收該接收緩衝器中來自該網路端之資料,俾進一步使該 主機端接收。 2. 如請求項1所述之混合序列周邊介面資料傳輸架 構,其中該資料傳輸序列周邊介面實質上包含一資料傳輸 [s] 21 201216063 (master)以及一資料傳輸序列周邊介 save ’其中該資料傳輸序列周邊介面主端位於該 中機端中,該資料傳輸序列周邊介面從端位於該網路裝置X 3好#請求項2所述之混合序列周邊介面資料傳 構’其中該資料傳輸序制邊介面從端包含—指令解碼 ΐ邊==列周邊介面處理模組用以自該資料傳輸序列 二 &之該指令解碼器接收來自該主機端之一扑 ;衝==傳輸序列周邊介面以及該接收及該傳』 緩衝器間之該負料傳輸路徑。 4. 構:其中;"料傳輸架 及時脈Λ號至该資料傳輸序列周邊介面從端 選擇訊號以 ❿ 構,應用於-雙通道之混合序列周邊介面資料傳輸架 機端以'及n山褒置中’其中該網路裝置用以連接一主 含: 、路端,該混合序列周邊介面資料傳輪架構包 Γί收緩衝器及—傳送缓衝器,分別連接該網路端; 資料周邊介面,俾連接該主機端’以於- 之資時,接收該接收緩衝器+來自該網路端 之歸^俾進—步使該主機端接收; [S] 貝料傳运序列周邊介面,俾連接該主機端,以於· 22 201216063 ^ 進仃時’傳送該主機端之資料至該傳送緩衝 °進一y傳送至該網路端; 送繮徐態暫存器’用以根據該接收緩衝器及該傳 收中斷扑八5 i產生一資料傳送中斷指令及/或一資料接 斷尸人及機端’以使該主機端根據該資料傳送中 指令進行該資料傳送程序及/ 及該資周邊介面處理模組,用以控制該資料接收 之」邊介面以及該接收及該傳送緩衝器間 該資料傳」l以於該#料接收序列周邊介面間置且 傳送該主機二使該資料接收序列周邊介面 购之貝#至该傳送緩衝器,進— =在;介面間置且該資料接收: ㈣來自 構,i由如清求項1所述之混合序列周邊介面資料傳腎牟 二上包含= 資料傳送序列周邊介面邊介面從端,該 面主端以及-資料傳送序列周;;傳::列周邊介 該主機端中,該資斜桩必皮序歹丨周邊”面主端位於 序列周邊介面從端位於該網面從端及該資料傳送 23 1 201216063 如請求項6所述之混合序列周邊介面資料傳輸架 構’其中該資料接收序列周邊介面從端及該資料傳送序列 周邊”面從端更分別包含一指令解碼器,該混合序列周邊 介面處理模組用以自該資料接收序列周邊介面從端及該資 料傳送序列周邊介面從端之該指令解碼器接收來自該主機 端之一指令,以控制該資料接收及該資料傳送序列周邊介 面以及該接收及該傳送緩衝器間之該資料傳輸路徑。 _ 8.如請求項7所述之混合序列周邊介面資料傳輸架 構,其中該混合序列周邊介面處理模組更包含一混合序列 周邊介面處理器以及複數多工器,該混合序列周邊介面處 理器=根據該指令以控制該等多工器,以控制該資料接收 及該資料傳送序列周邊介面以及該接收及該傳送緩衝器 之該資料傳輸路徑β ° Β 如吻求項6所述之混合序列周邊介面資料傳輸架 φ 構,其中該資料接收序列周邊介面主端及該資料傳送序列 周邊”面主端分別傳送一選擇訊號以及一時脈訊號至該資 料接收序列周邊介面從端及該資料傳送序列周邊介面 端。 〇.如叫求項5所述之混合序列周邊介面資料傳輸架 構,其中該接收緩衝器更用以執行一循環冗餘檢查(awe redundancy check)以及一封包長度計算,當該主機端接收 該資料接收中斷指令時,係更根據該組態及狀態暫存器擷 m 24 201216063 取該循環’檢查及該封包長度計算之結果以進行該資料 接收程序。 U.如請求項5所述之混合序列周邊介面資料傳輸架 構,其中該主機端係根據該爿包長度計算之結果配置 憶體空間。 ° 如μ求項5所述之混合序列周邊介面資料傳輸架 _ 構L其令削專送緩衝器更用以執行一容量檢查,俾於該傳 送緩衝器之-容量充足時,使該組態及狀態 資料傳送中斷指令,使該主機端進行該資料傳送料專以 13.如請求項5所述之混合序列周邊介面資料傳輸架 =’其中當該資料接收序列周邊介面閒置且該資料傳送程 一正在進仃時,該混合序列周邊介面處理模組係持續計算 一第一以及-第二傳送封包起始位址’以使該 #該組態及狀態暫存器擷取該第一及該第二傳送封包 :::據該第一及該第二傳送封包起始位址分別由該資 機端:周邊介面及該資料傳送序列周邊介面傳送該主 機糕之資料至該傳送緩衝器。 播,睛求項5所述之混合序關邊介面資料傳輸架 ,、δ該#料傳送序列周邊介面閒置且該資料接收程 進行時,該混合相周邊介面處理触係持續計算 以及-第二接收封包起始位址,以使該主機端藉由 25 201216063 該組^及狀態暫存n齡該第—㈣第二純封包起始位 =彳使4胃料接收序關邊介面及該資料傳送序列 :==第"'及該第二接收封包起始位址接收該接 收緩衝器中來自該網路端之資料。 構,項5所狀混合序列周邊介面資料傳輸架 冓”中5亥主機端更包含一微處理模組以及一記憶體模組。 •孥椹16=求項15所述之混合序列周邊介面資料傳輸 二,、中"主機端由該微處理模峰收該接收緩衝器中 來自該網路端之資料,進一步儲存至該記憶體模組。 Π.如請求項15所述之混合序賴邊介面資料傳輸 ^冓,其巾魅_由該微處理模_取觀龍模組之 資料’以由該傳送緩衝器進—步傳送至該網路端。 18. —種混合序列周邊介面資料傳輸方法,應用於一 網路裝置之-混合序列周邊介面資料傳輸架構中,其中該 ::裝置用以連接一主機端以及一網路端,該混合序列周 邊"面資料傳輸方法包含下列步驟: ▲使該混合序列周邊介面資料傳輸架構中之一組態及狀 態暫存器根據該混合序列周邊介面資料傳輸架構中之一接 收緩衝器及一傳送緩衝器之狀態判斷是否產生一資料傳送 中斷指令及/或一資料接收中斷指令; 當該資料傳送中斷指令及該資料接收中斷指令係產[ 26 201216063 生,該主機端透過該混合序列周邊介面資料傳輸架構之一 資料傳送序列周邊介面進行一資料傳送程序,俾將該主機 端之資料傳送至-傳送緩衝器,進一步傳送至該網路端, 且透過該混合序列周邊介面資料傳輸架構之一資料接收序 7周邊介面進行-資料接收程序,俾接收該接收緩衝器中 來自該網路端之資料,俾進一步使該主機端接收; 當該資料接收中斷指令未產生且該資料傳送中斷指令 f生’該主機端判料接收序列周邊介面為間置且該 =料傳送程序正在進行’以使該資料接收序列周邊介面傳 ,該主機端之資料至該傳送缓衝器,進—步傳送至 端;以及 當該㈣傳送巾斷指令未產生且該㈣接收中斷指令 4技!ίΐ端判斷該資料傳送序列周邊介面為閒置且該 =^收程序正在進行,以使該資料傳送序列周邊介面接 二緩衝器中來自該網路端之資料,俾進—步使該主 19·如請求項18所述之混合序列周邊介 =料判斷該資料接收序列周邊介面為閒置且 為間在進行或判斷該資料傳送序列周邊介面 自該主機::二=程序正在進行之步驟,更包含接收來 料傳52:器,以進一步控制該資料接收及該資 料傳輸= 及該接收及該傳送緩衝11間之一資 [S] 27
TW099134431A 2010-10-08 2010-10-08 Hybrid serial peripheral interface data transmission architecture and method of the same TW201216063A (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW099134431A TW201216063A (en) 2010-10-08 2010-10-08 Hybrid serial peripheral interface data transmission architecture and method of the same
US12/965,058 US8250258B2 (en) 2010-10-08 2010-12-10 Hybrid serial peripheral interface data transmission architecture and method of the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW099134431A TW201216063A (en) 2010-10-08 2010-10-08 Hybrid serial peripheral interface data transmission architecture and method of the same

Publications (1)

Publication Number Publication Date
TW201216063A true TW201216063A (en) 2012-04-16

Family

ID=45926006

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099134431A TW201216063A (en) 2010-10-08 2010-10-08 Hybrid serial peripheral interface data transmission architecture and method of the same

Country Status (2)

Country Link
US (1) US8250258B2 (zh)
TW (1) TW201216063A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI569127B (zh) * 2016-05-03 2017-02-01 晨星半導體股份有限公司 電子裝置及相關的訊號處理方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2444745B (en) * 2006-12-13 2011-08-24 Advanced Risc Mach Ltd Data transfer between a master and slave
TWI412964B (zh) * 2009-07-21 2013-10-21 用於觸控面板之觸控面板介面系統、觸控裝置、與相關方法
TWI406135B (zh) * 2010-03-09 2013-08-21 Nuvoton Technology Corp 資料傳輸系統與可編程序列周邊介面控制器
US10193829B2 (en) * 2013-03-12 2019-01-29 Omega Switching Systems, Llc Indefinitely expandable high-capacity data switch
DE102014209625B4 (de) * 2014-05-21 2016-01-07 Technisat Digital Gmbh Übertragen der Zeichen einer Zeichenkette aus einem ersten elektronischen Modul in ein zweites elektronisches Modul
US11675587B2 (en) 2015-12-03 2023-06-13 Forrest L. Pierson Enhanced protection of processors from a buffer overflow attack
CN108132896B (zh) * 2018-01-17 2020-06-09 西安闻泰电子科技有限公司 数据传输方法和装置
IT202000006322A1 (it) * 2020-03-25 2021-09-25 Stmicroelectronics Application Gmbh Sistema di elaborazione comprendente un’interfaccia periferica seriale con code, relativo circuito integrato, dispositivo e procedimento
US11971842B2 (en) * 2020-08-27 2024-04-30 Sony Semiconductor Solutions Corporation Communication device, communication system, and communication method for transmitting a serial signal group conforming to a serial peripheral interface

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6687769B2 (en) * 2001-03-16 2004-02-03 Texas Instruments Incorporated Serial peripheral interface with high performance buffering scheme
CN102023945B (zh) * 2009-09-22 2012-03-28 鸿富锦精密工业(深圳)有限公司 基于串行外围设备接口总线的设备及其数据传输方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI569127B (zh) * 2016-05-03 2017-02-01 晨星半導體股份有限公司 電子裝置及相關的訊號處理方法

Also Published As

Publication number Publication date
US20120089754A1 (en) 2012-04-12
US8250258B2 (en) 2012-08-21

Similar Documents

Publication Publication Date Title
TW201216063A (en) Hybrid serial peripheral interface data transmission architecture and method of the same
JP5416767B2 (ja) グラフィックスマルチメディアic及びその動作の方法
KR101280695B1 (ko) 디바이스들의 토폴로지에서 오디오/비디오 스트리밍을 위한 메시지 전달 프레임워크
US11379278B2 (en) Methods and apparatus for correcting out-of-order data transactions between processors
US20090113082A1 (en) Device, System, and Method of Speculative Packet Transmission
TWI311722B (en) A method and apparatus for using advanced host controller interface to transfer data
TWI515577B (zh) 用於裝置中的單元之間通訊的方法及介面
TW201106148A (en) Link power savings with state retention
CN106844017A (zh) 用于网站服务器处理事件的方法和设备
WO2018182949A1 (en) System and method for sending in band interrupt messages between devices on a bus
WO2011050683A1 (zh) 一种应用程序图像的显示方法和装置
TWI345388B (en) Data transfer control device and electronic instrument
US7937505B2 (en) Method and system for flexible and negotiable exchange of link layer functional parameters
US10579549B2 (en) Staggered transmissions on a multi-drop half-duplex bus
WO2019141157A1 (zh) 一种核间数据传输的装置和方法
CA2812025A1 (en) Usb to i2c and spi bridge
WO2023165309A1 (zh) 可共享远程直接数据存取链接的创建方法及装置
JP2008107937A (ja) バスリピータ
JP2003316732A (ja) データ転送制御装置、電子機器及びデータ転送制御方法
JP2008513905A (ja) モバイルスケーラブルリンク(msl)アーキテクチャのための転送肯定応答
TWI235921B (en) System and method for effectively performing physical direct memory access operations
KR102551076B1 (ko) 멀티모달 인터페이스
US20080126472A1 (en) Computer communication
CN113382014B (zh) 协商处理方法、装置、终端设备以及存储介质
JP2013500528A (ja) トランザクション終端装置