201214117 六、發明說明： 【發明所屬之技術領域】 本文中所闡述之實施例大體而言係關於一半導體記憶體 控制裝置。 本申請案基於並主張20 10年9月22曰提出申請之第2〇1〇_ 212646號曰本專利申請案之優先權之權益；該曰本專利申 請案之全部内容以引用之方式併入本文中。 【先前技術】 最普遍使用之非揮發性半導體記憶體晶片之一者係 NAND型之一快閃記憶體（稱為NAND快閃記憶體p在— NAND快閃記憶體中，最小記錄單位係—頁，且寫入係以 頁為單位執行。僅在已將先前儲存於一頁中之資料抹除 之後，才可能將資料寫入至該頁中。$可能以一頁為單位 來抹㈣料。資料係按單位（稱為「區塊」）抹除，該等單 位之母一者係由預定數目個（2或2個以上）頁構成。在當一 機（其係上位於—半導體記憶體晶片之一設備）請求資料 之寫入時所指定之-位址(在下文中，-「邏輯位址」）與 ,^AND快閃記憶體内將資料寫入至之一頁（在下文中，一 體位址」）之間的關係係一固定關係之情形下，每當 §玄主機請求；# ^ 貢枓之寫入時，需要抹除一區塊中之資料以使 可將新資料寫入至該經抹除之區塊中。在此情況下，亦 同時抹除對其未曾執行寫入之其他頁（在相同區塊中）。為 避免此情況，-ρ °』使用藉由其將儲存於欲抹除之頁中之資料 暫時地移至S i s己憶體（諸如一動態隨機存取記憶趙 157989.doc 201214117 (dram))之一太.土 ’以使得在已抹除該區塊之後，將所請 求寫入之資料粗p _ 、 移至另一記憶體之資料一起寫入至該區 塊中。 、上文所闡釋’在邏輯位址與實體位址之間的關係係固 …之凊形下右已執行寫入過程之次數在不同邏輯位址之 1不报均冑μ已執行寫人過程之次數在不同實體位址之 門亦不很均衡。因此，存在可藉助某& fH Μ 集中方式執仃寫入過程之一可能性。NAND快閃記憶 /、有其中田對其已執行寫人過程頗多次時元件耗損之一 特I·生因此’存在執行寫人過程之次數應在整個儲存區上 I月b W錢仔系統之壽命可保持長久之—需求。為將 —寫入過程之-人數配置成在整個儲存區上儘可能均勻， 需要以使得將對已執行較少次數寫入過程之某些區執行寫 入過程之—方式管理每—區段區中已執行寫人過程之次數 且管理邏輯位址與實體位址之間的關係。 •為回應於來自主機之一請求而讀取已藉由使用上文所闡 述方法寫入之資料’需要判定一财刪夬閃記憶體内實 際上館存對應於由該主機指定之邏輯位址之f料之儲存位 置(亦即’實體位址)'出於此目的，需要準備展示邏輯位 址與實體位址之間的關聯之一轉譯表。高效地係，用於指 不邏輯位址與實體位址之間㈣聯之單位應較佳地匹配 麵0快閃記憶體之頁大小；然而，舉例而言，該頁大小 可係4千位元組且係相對小。舉例而言，在將256十億位元 組之一邏輯位址空間劃分成各自4千位元組之若干區段之 157989.doc 201214117 情形下，轉譯表需要具有64百萬個項目。在假定該轉譯表 中之該等項目之每一者在大小上係4個位元組之情況下， 該轉譯表將需要256百萬位元組之一容量。意味著該轉譯 表之大小係非常大（舉例而言，參見「A Buffer Management Scheme for Improving Random Writes in Flash Storage」， http://www.usenix.org/events/fast08/tech/full_papers/kim/kim_html/) o 一般而言，一動態隨機存取記憶體（DRAM)或一靜態隨 機存取記憶體（SRAM)(其每一者具有一高階隨機可存取性） 可用於轉譯表。在一轉譯表之大小係大的之情形下，需要 此一揮發性記憶體之容量之一大部分。存在使一記憶體之 容量變得更大可導致一成本相關問題之一可能性。另外， 在該轉譯表之全部保持在NAND快閃記憶體自身中之情形 下，每當更新該轉譯表時，對該NAND快閃記憶體執行一 寫入過程。因此，對NAND快閃記憶體執行寫入過程之次 數增加，且存在半導體記憶體系統之可靠性可變得較低之 一可能性。 【發明内容】 各實施例之一目標係提供一種半導體記憶體控制裝置， 該半導體記憶體控制裝置能夠抑制對一半導體記憶體晶片 執行之寫入過程之次數同時抑制成本。 一般而言，根據一項實施例，一半導體記憶體控制裝置 將經請求而以由一資訊處理設備使用之一經指定邏輯位址 寫入之主機寫入資料寫入至一半導體記憶體晶片中。該主 機寫入資料包含呈預定單位之第一資料之一或多個片段。 I57989.doc 201214117 一實體位址係指示該主, 體3己憶體晶片内之該第一資料之 一儲存位置之資訊。—坌一 一 一表係儲存於一第一記憶體中。 一第一表係儲存於一第二 匕體中。一第三表係儲存於係 第二憶體中且包含其每一者指示 -儲存你番-巧之該第-資料之片段中之每-者之 包含其各一 I體位址。該第二表係該第三表之一子組且 片严中之4者半導體記憶體晶片内之該第—資料之 包2 者之該料位置之該等實體位址。該第一表 〇含指定一篦-本tS。 ^ 訊。… 資訊或指定一第三表項目之資 m I, ㈣控制裝置包含：一接收單元，其經組 心乂接收該主機寫入資料 宜.^±χ 叶 控制早兀，其經組態以將該 資料之—針 者寫入至一儲存區中尚未寫入 子位置令，已自該儲存區將資料在該半導體記 =:片之—儲存區内抹除；及—記錄單元，其經組態以 二表_至該第—記憶體中且將該第二表記錄至該 :己叫體中’或將該第一表記錄至該第一記憶體中且將 ^ 一表記錄至該第三記憶體中。 半導體記憶體控制裝置，可抑制對一半導體記憶 -片執行之寫入過程之次數，同時抑制成本。 【貫施方式】 下文中將參考隨附圖式闡述各種實施例。 首先 4 將參考圖1闡釋根據一實施例包含一半 體控制裝晋夕ύ 半導體記憶體系統之一硬體組態。該半導 。體系統係藉由將-半導體記憶體控制裝置50與半導 157989.doc 201214117 體記憶體元件（NAND)58A至58D連接在一起而組態成。半 導體記憶體控制裝置50包含一處理器5 1、一開機唯讀記憶 體（ROM)52、一串列進階技術附件/串列附接小型電腦系統 介面[=SCSI](SATA/SAS介面）55、一記憶體控制器53、一 靜態隨機存取記憶體（SRAM)54、NAND控制器57A至57D 及將此等元件連接在一起之一匯流排56。NAND 58A至 5 8D分別連接至NAND控制器57A至57D。在NAND控制器 57A至57D並不需要彼此區分開之情況下，NAND控制器 57A至57D可簡單地稱為NAND控制器57。類似地，在 NAND 58A至58D並不需要彼此區分開之情況下，NAND 58A至58D可簡單地稱為NAND 58。 在處理器51之控制下，SATA/SAS介面55控制與一主機 之通信，該主機係上位於半導體記憶體控制裝置50之一設 備。開機ROM 52在其中儲存當導通該裝置時執行之一程 式。各種類型之系統程式儲存於NAND 58中。處理器51控 制半導體記憶體控制裝置50之全部且致使各種類型之功能 藉由以下步驟實現：當導通該裝置時，自開機ROM 52讀 取程式、執行該所讀取程式、根據該所執行程式將儲存於 NAND 58中之各種類型之系統程式轉移至SRAM 54及在 SRAM 54中執行該等系統程式。更具體而言，處理器5 1解 譯自主機經由SATA/SAS介面55傳輸之一命令。處理器51 根據該命令控制至NAND 58之任一者之資料之寫入或自 NAND 58之任一者之資料之讀取。 記憶體控制器53控制至SRAM 54之寫入或自SRAM 54之 157989.doc 201214117 讀取。SRAM 54在其中儲存各種類型之資料及各種類型之 程式《根據本實施例，SRAM 54在其中儲存一正向查找表 (稍後予以闡釋）之一部分以及一位元向量表。ΝΑΝ〇控制 器57之每一者經組態以控制NAND 58令之對應者且包含一 錯誤校正電路。 NAND 58之每-者對應於—半導體記憶體晶片且（舉例 而言）係-NAND快閃記憶體中所使用之一記憶體元件。不 可能隨機自NAND 58之每-者讀取f料及將賴寫入至 NAND 58之每-者，但可能以稱為「頁」之單位讀取及寫 入資料。複數個頁-起形成稱為—「區塊」之—儲存區單 位。在本實例中’―頁係由4千位元組構成，且一個區塊 係由64個頁形成。NAND 58之每一者經組態有放置在一起 之複數個區塊。在本實施例中，如圖4所示，_ 58 之數目係四。將通道（CHG至CH3)分別分配至Μ· ΜΑ至 則。如稍後將_，在由主機請求寫人之資料大於-頁 之大小(在下文中，可稱為「頁大小」）之情形下，半導體 記憶體控制裝置5〇將該資料劃分成複數個片段，且將 劃分之資料片段(在下文中’「經劃分之資料片段」)分配且 寫入至各別通道CH0至CH3。 此處’將閣釋用於將資料寫入至NAND 58中之一寫入方 法。一 NAND半導體記憶體元件習用地採用—曰諸結構方 法。根據-曰4、結構方法’纟寫入前需要抹除一區塊。一 區塊之抹除係抹除儲存於該區境中之 構成該區塊之儲存區中之所有 牛例而言）將 又疋马1」。半導體記 157989.doc -9- 201214117 憶體控制裝置50以一區塊為單位執行此抹除且以一頁為單 位執行寫入至該經抹除區塊。因此，在NAND 58(其係一 NAND型）中，可依序地將資料寫入至一經抹除區塊中之未 寫入頁’且不可覆寫經寫入之頁。此外，回應於來自主機 之一請求之資料之寫入係由主機中所使用之一邏輯位址 (亦即’邏輯區塊位址（LBA))指定。相比而言，將資料寫 入至NAND S8中係根據NAND 58之實體儲存位置（亦即， 貫體區塊位址（PBA))以該區塊中之頁之遞升次序而不論邏 輯位址而執行。換言之，無論資料寫入請求中指定何種邏 輯位址將資料寫入至該等頁係以該區塊内之一預定次序 執行。在寫入目標資料之大小小於頁大小之情形下，讀取 含有寫入目標部分之頁令之資料並將其與該寫入目標部分 合併以匹配頁大小，以使得寫入係以一頁為單位執行。在 資料大於頁大小之情形下，將該資料區段化成複數個頁且 散佈至所分配區塊，以使得寫入係以一頁為單位執行。邏 輯位址與實體位址之間的關聯係儲存於正 予以剛中。當主機藉助再次指定先前資料；求表中 之邏輯位址而請求新眘制_夕官λ . 新貧枓之寫入時，半導體記憶體控制裝 置50將该新資料寫入至一經抹除區塊令之— 此情況下，先前執行對應於此邏輯位址之寫入至其之頁將 其狀態改變成「無效」且將新資料寫入至其之頁 改雙成「有效y 在此情況下，「蛊效，孫, ”、戒」係扣一邏軏位址並不指示實體位 址之位置之狀態，而「有效传 」係晶邏輯位址指示實體位 157989.doc -10- 201214117 =位置之狀態。因此’當資料係無效時，—邏輯位址並 ::儲存該資料之一儲存區之一實體位址之位置。當資 二糸有效時’―邏輯位址指㈣存該資料之-儲存區之一 貫體位址之位置。當頁之—實體位置係無效時…邏輯位 一並不對應於該頁之—儲存區之實體位址之位置。當 一頁係有效時，—邏輯位址指示對應於該頁之—儲存區之 貫體位址之位置。 根據日諸結構方法，當變得無效之頁之數目因繼續寫入 而增加時，NAND 58中之寫入可實現容量(在下文中，可 寫入容量）變得更小。在可將資料寫入至其之新經抹除區 塊之數目（亦即’抹除後尚未將資料寫入至其之區塊（在下 文中’「自由區塊」）之數目）減少且不能保留每一通道中之 -自由區塊之時間點處，發生一寫入不可能狀態。為防止 該狀態’在半導體記憶體控制裝置5()中，以適當時序進行 廢棄項目收集。NAND 58中進行之廢棄項目收集將特定稱 為壓縮。圖2係用於闡釋壓縮之一概念圖。半導體記憶體 控制裝置50收集在含有變得無效之頁之區塊中未變得無效 之以實體位址寫入之資料（稱為有效資料）且以新方式將該 所收集之有效資料重寫於自由區塊中以⑯該有㉗資料移至 該自由區塊。之後，半導體記憶體控制裝置5〇抹除該等區 塊以產生一新的自由區塊。在半導體記憶體控制裝置Μ 中，藉由執行此壓縮，不可寫入之區塊變得再次可寫入， 從而允許保留自由區塊。另外，若由於移動資料而在寫入 有效資料之一區塊中存在一未經寫入之頁，則可以新方式 157989.doc -11- 201214117 將資料寫入至該頁。 需要至少一個自由區塊以執行此壓縮，此意味著NAND 58中所實施之容量（稱為所實施容量）大於實際4貫現寫入 之容量。在本實施例中’所實施容量與可寫入容量之間的 差稱為「備用容量J。當該備用容量係小的時’半導體記 憶體控制裝置50必須頻繁實行壓縮’此對其姝能具有一重 大影響。 接下來，將參考圖3闡釋半導體記憶體控制裝置50中實 施之功能。半導體記憶體控制裝置5〇包含一多機介面單元 60、一緩衝器控制單元61、一位址轉譯單元62、一通道 (CH)分配單元63、一壓縮候選偵測單元64、〆管理表更新 單元65、NAND控制單元66A至66D、一資料線衡器67、一 壓縮讀取佇列68及一管理表69。主機介面單元60之功能係 藉由處理器51執行程式及SATA/SAS介面55之功能而實 現。當處理器5 1執行程式時’實施位址轉譯草兀62、CH 分配單元63、管理表更新單元65、壓縮候選偵測單元64及 緩衝器控制單元61之功能。NAND控制單元66A至66D之功 能分別對應於NAND控制器57A至57D且係藉由處理器51執 行程式及分別對應於NAND控制單元66A至66P(NAND控 制器57A至57D之功能來實施。NAND控制單元66A至66D 以一對一之對應方式對應於上文所闡述之通道CH〇s CH3 分別分配至其之NAND 58A至58D。在NAND控制單元66A 至66D並不需要彼此區分開之情況下’ NAND控制單元66A 至66D可簡單稱為NAND控制單元66。舉例而言’資料緩 157989.doc !2 201214117 衝器67及塵縮讀取仔列68係保留於訊歲54中之儲存區。 管理表69稱後將予以詳細闡釋且其係儲存於现歲 54中及 NAND 58中之資訊。 主機"面#元60係控制主機與半導體記憶體控制裝置％ 之間的通信之-介面。主機介面單元⑽接收自主機傳輸之 叩7 ’且當該命令請求藉助—指定邏輯位址之資料之寫 入時’主機介面單元6G將該命令（在下文中，「寫人命令」） 傳輸至位址轉譯單元62(_將予以關）^在彼情;兄下， 當所請求寫人之資料之大小等於或小於頁大小時，主機介 面單元60將該資料傳輸至緩衝器控制單元61⑽後將予以 闡釋）《 5亥資料之大小大於頁大小時，主機介面單元⑼ 將該資料劃分成以-頁為單位之若干片段，且將如此劃分 =資料在下文中，「經劃分之資料片段」）傳輸至緩衝 :工，單元61原因乃係邏輯位址與實體位址之間的轉譯 係基於頁單元進行。舉例而t，主機介面單元6〇將128千 位凡組資料劃分成32個4千位元組資料片段。為便於闊釋 起見’回應於該寫人命令而傳輸至緩衝器控制單元“之資 料或經劃分資料片段將稱為寫入目標資料。 在自主機傳輸之-命令請求藉助指定㈣位址 情形下，若所Wf於或小於頁 =小時’主機介面單元6G將該命令（在下文中，「讀取命 輸至位址轉譯單元仏在所請㈣取之資料 小大於頁大小之情形下，主機介面單元嶋請求基於頁單 兀之貢料之讀取之一命令(亦即，—讀取命令)傳輪至位址 I57989.doc -13- 201214117 轉譯單元62。在此情況下，主機介面單元6〇藉由使用由自 主機傳輸之命令指定之邏輯位址而計算欲讀取之資料片段 之每-者之邏輯位址，且將請求藉助所計算之邏輯位址讀 取資料之讀取命令傳輸至絲轉譯單㈣。此外，主機介 面單元60藉由使用緩衝器控制單元61(稍後將予以闡釋）來 讀取儲存於資料緩衝器67中之―指定區中之欲讀取之資 料，且將其傳輸至主機。 管理表69包含正向查找表及位元向量表。正向查找表指 示資料之邏輯位址與指示NAND 58中寫入資料之一實體儲 存位置之實體位址之間的—關聯。此_正向查找表係在指 定指示儲存對應於由主機指定之邏輯位址之資料之ΝΑ· 58上之儲存位置之實體位址時使用。 圖4係正向查找表之一資料結構之一概念圖 示，正向查找表使用一邏輯位址作為一索引 。如圖4中所 且包含若干 項目丄該等項目包含賦予-通道之—編號（通道編號）、賦 予一實體區塊之一編號（實體區塊編號）及賦予一頁之一頁 編號。資料片段之每一者之邏輯位址係基於來自主機之一 資料寫入請求中指定之_邏輯位址而計算。在此實施例中 通道編號係CH0至CH3e通道編號指示包含儲存對應於邏 輯位址之資料之實體區塊之NAND 58連接至之通道。頁編 號指示將對應於邏輯位址之資料儲存於由通道編號及實體 區塊編號識別之實體區塊中之哪一頁中。舉例而言，頁編 號可以實體位址之次序賦予，或實體位址自身可以頁編號 賦予。 157989.doc 201214117 正向查找表係每當讀取資料時被參考且每當回應於來自 主機之一請求或回應於一壓縮而將資料寫入於Nand 5 8中 時予以更新。稍後將闡釋如何參考及更新正向查找表。由 於參考及更新正向查找表之頻率較高，因此，一般而言藉 由使用一揮發性記憶體（諸如一 DRAM或一 SRAM)來安裝正 向查找表。然而，舉例而言，在以4千位元組之一區段為 單位來管理具有256十億位元組之一容量之一nand “之 情形下，需要具有具有數目係64百萬（=256十億/4K)之項 目之正向查找表。若該正向查找表中之該等項目之每一 者在大小上係4個位元組，則需要安裝具有「256百萬位元 組卜64百萬個位元組）」之—總容量之—揮發性記憶 體》此外，為實現NAND 58之每一者具有一更大容量，將 存在需要安裝具有與該更大容量成比例之一容量之一揮發 性記憶體之-約束。根據本實施例，可藉由藉助以組合方 式使用NAND 58(其具有比揮發性記憶體低之—每容量價 格）及-揮發性記憶體來減小揮發性記憶體之容量且结構 化正向查找表來抑制成本。亦即，根據該實施例，依據正 向_找表^不邏輯位址與實體位址之間的關聯之資訊係 部分地儲存於SRAM 54中且部分地儲存至ΝΑ· Μ中。因 此’可減少結構化正向杳拈矣 —戈表所需要之揮發性記憶體之容 量。 更具體而言，正向杳并主及 —找表係由儲存於揮發性記憶體中之 二一一表表及:第第广:及一―8中之-第三表構 成第表及第—表可儲在认
省存於一揮發性記憶體（諸如DRAM 157989.doc •15· 201214117 或SRAM)或一非揮發性記憶體（諸如MRAi^^iFeRAM)*。 第二表係包含其每-者指示NAND 58内之資料之一儲存位 置之實體位址之資訊。第三表係包含其每—者指示nand 58内之資料之一儲存位置之實體位址之資訊。第一表包含 ⑴指定—第二表項目之資訊，或（ii)指^ -第三表項目之 資訊。如圖6中所示之-邏輯位址之位元之-部分（自第U 個位元至第28個位元）用作第_表巾之—㈣且剩餘位 元之一部分（自第3位.元至第1G位元）用作指示由第—表之一 值指定之第二表或第三表之一項目中之位置之一索引。圖 5係根據該實施例之正向查找表之—結構之—示意圖。在 第表中，將-儲存區以塊為單位劃分成區段。對應於一 個塊之-儲存區分配為—個項目。作為—實例，在於大小 上個塊仏1百萬位兀•組且一個項目係4個位元組之情形 下▲，相對於一 256十億位元組NAND 58之第一表之容量可 7<十算為256十億位元組/1百萬位元組*4個位元組=1百 萬且」。更具體而言，如圖6中所示，第一表中之項目 卜者展示邏輯位址之上部1 8個位元，該邏輯位址係 與指定其中儲存對應於其中儲存第二表之—儲存區内之該 輯位址之f體位址之一儲存區之指定資訊相關聯，或 係與指定其中儲存對應於其中儲存第三表之—儲存區内之 堂。址t f體位址之一健存區之指定資訊相關聯。該 Λ項目之數目係256K。針對尚未存取其對應資料之一邏輯 依據忒指定資訊賦予一值「FFFFFFFFF」。意味著 表或第二表中不存在對應項目。應注意，由於僅使 157989.doc •16· 201214117 用29個位7G作為一邏輯位址，因此不存在先前已存取之一 項目展示該值之可能性。 該等項目之資訊係經由下文闡釋之第二表以—頁為單位 儲存於其中儲存第三表之儲存區中。圖7係第三表之—結 構之實例t圖。藉助係第一表中之索引之一邏輯位址 . 之上部18個位元而唯—選擇第三表中之項目之每一者。中 間8個位元（自第三位元至第十位元）指定包含於—i百萬位 兀、.且塊中之256個叢集位置中之一者，以使得將對應於邏 輯位址之一實體位址儲存於指定位置中。第三表之次要項 目之數目係每第-表之項目256個，此乃因存在256個4千 位元組叢集且-個塊在大小上係丄百萬位元組〇百萬位元 組/4千位元組=256)。在第一表之項目之每一者中，指定一 個儲存區之指定資訊經展示對應於一邏輯位址之上部職 位元。在第三表巾，256個實體位址係以此一個儲存區中 之邏輯位址之次序配置。一邏輯位址中之中間8個位元（自 第三位元至第十位元)用作指定次要項目之一者之一偏 移以使仔-實體位址以4個位元組儲存於對應於該偏移 '-儲存位置(位址)令。將第三表中之項目之資訊片段以 .一循環方式寫入至複數個_D 58中。藉由組態第三表， 彳能減少由將資料寫人至第三表中料且影響處理速度之 附加項。第二表並不含有尚未存取之此類資料之任何實體 4址因此，第二表並不展示能夠寫入於NAND 58之容量 内之所有資料之邏輯位址與實體位址之間的關聯。 第二表係第三表之一子組且充當第三表之一快取區。第 I57989.doc 201214117 一衣係籍由使用—禮& DRAMr^ & - ^ 性記憶體（諸如SRAM 54或一 dram(未展不))來構成 ±之办I 姑丄 乐一表之谷量係等於或少於第三 表之今量。藉助係第一表 個位元而唯-選擇第—矣索引之—邏輯位址之上部18 # ϋ ^ ^ ^ 之—項目。選擇藉助第一表之所 選項目指定之第二表之— 至第+位。卜 目。中間8個位元（自第三位元 士 _ .., 之所選項目中之位置。舉例而 δ ，4 4申間8個位元指定 兀知疋包含於一 1百萬位元組塊中之 256個叢集之位置。將 應於邏輯位址之一實體位址儲存 於该才曰疋位置中。在第二表 衣中如圖7中所示，以與第三 表中相同之方式，實體杨+L &、丄 止係以在由對應於第一表中之一 個項目中之邏輯位址之上部 針〜 °M8個位凡之指定資訊所指定之 儲存區中之邏輯位址之次序配置。一邏輯位址中之中間8 個位Μ自第三位元至第十位元）用作—偏移，以使得一實 體位址以4個位元組儲存於對應於該偏移之-錯存位置（位 址）中。每當滿足-預定條件時，將第二表中之項目之資 訊片段寫入至在其中儲存第三表之儲存區中。舉例而言， 該預定條件可係已寫入至其中錯存第二表之储存區中之複 數個項目之大小變得等於4千位元組（其係頁大小⑷千位 元，且之倍數（例如，64千位元組）。由於將資料寫入至其 甲储存第三表之錯存區t係將資料寫人至NAND 58十，因 此即使半導體記憶體控制裝置50之電源關閉，仍保持邏輯 位址與實體位址之間的關聯。此外’由於第二表之一個項 目在大小上係】千位元組且NAND 58之頁大小係4千位元 組，因此即使在一最糟情形下，四個寫入過程對應於將一 157989.doc -18- 201214117 個頁之資料寫入至财仙58中。因此，與第三錶針對每一 寫入過程而經更新之情況相比較，可能減少對其中儲存第 三表（其儲存於NAND 5…之儲存區執行之寫人處理之 數。 接下來’將參考圖8閣釋位元向量表。位元向量表係以 二進制按頁次序展示在通道CH〇至CH3之每一者上之實體 區塊令之每—者十哪些頁係有效頁之_表。該有效頁意指 已將有效資料寫入至其中之一頁。每一頁之二進制指示稱 為一位元向量。當位元向量之值係「1」肖，意味著該頁 係-有效頁’且當—位元向量之值係「0」時意味著該 頁不係一有效頁（無效卜在初始狀態中，位元向量之值全 部皆設定為「〇」。 在本實施例中，將寫入目標資料寫入至之通道係四個通 道CH0至CH3，且若假定一個實體區塊包含64個頁，則對 應位元向1之數目係64。如圖8中所示，在位元向量表 中，用於通道CH0至CH3之實體區塊編號用作索引。針對 每一實體區塊，位元向量表包含一實體區塊編號、與包含 於實體區塊中之每一者中之每一頁相關聯之位元向量及一 計數器。在圖8中所示之實例中，位元向量係依通道CH0 至CH3之實體區塊中之每一者之頁序列而配置，其配置方 式係：自左起，通道CH〇之第一頁、第二頁、…及最後 頁’且在下一行中’通道CH1之第一頁、第二頁、…及最 後頁’諸如此類。計數器表示其值為「1」之位元向量之 總數目。由於其對應位元向量具有一值「1」之一頁係一 157989.doc 201214117 有效頁’因此計數器表示一邏輯區塊中有效頁之數目（在 下文中，「有效頁S十數器」）。在此一組態中，每當主機請 求資料之寫入時更新位元向量表。稍後將闡釋如何更新位 元向量表。 返回至圖3之闡述’位址轉譯單元62接收來自主機介面 單元60之一命令。在該命令係一讀取命令之情形下，位址 轉譯單元62藉由使用由所接收讀取命令指定之邏輯位址來 參考管理表69中之正向查找表，且判定寫入由該讀取命令 清求4取之資料之-頁之—通道及—實體位址。更具體而 °位址轉澤單元62藉由使用該邏輯位址之上部1 8個位元 來參考第一表中之項目且當使用與該邏輯位址之上部18個 位兀相關聯之指定資訊時判定該邏輯位址與該實體位址之 間的關聯疋儲存於其中錯存第二表之儲存區中還是儲存於 其中儲存第三表之儲存區中。端視判斷之結&，位址轉譯 單元62讀取對應於來自其中儲存第二表之儲存區或來自其 中儲存第三表之儲存區之邏輯位址之實體位Μ，且判定通 道及實體位址。 隨後’位址轉譯單元62指定已經㈣之-通道及-實體 位址且將請求讀取資料之—命令經由CH分配單元63傳^ 至對應之NAND控制單元66。相比而言，在自主機介面單 兀60所接收之命令係—寫人命令之情形下，位址轉譯單元 62將δ亥寫入命令傳輪至CH分配單元叫稍後將予以閣釋）。 回應於自廢縮候選偵測單元64(猶後將予以闡釋）傳輪且 然後储存於廢縮讀取仵列68(猶後將予以闡釋）中之—壓縮 I57989.doc 201214117 讀取命令，藉由參考正向查找表，位址轉譯單元62將請求 藉助由該壓縮讀取命令指定之一實體位址來讀取一有效頁 中之資料（有效資料）之一命令傳輸至對應於包含實體區塊 (其包含該有效資料）之NAND 58連接至之通道之NAND控 制單元66。該有效資料係經由NAND控制單元66自NAND 5 8讀取且經由緩衝器控制單元61儲存至資料緩衝器67中。 位址轉譯單元62將請求寫入該有效資料之命令（稱為壓縮 寫入命令）傳輸至CH分配單元63。 CH分配單元63接收來自位址轉譯單元62之該命令，且 在該命令係一寫入命令之情形下，判定欲將寫入目標資料 寫入至之通道。舉例而言，CH分配單元63在通道内以循 環方式以4千位元組為單位執行寫入操作且根據循環次序 判定資料寫入至之通道。之後，CH分配單元63將請求寫 入該寫入目標資料之一命令傳輸至對應於該所判定通道之 NAND控制單元66。相比而言，在由來自位址轉譯單元62 之一命令藉助一指定通道及一指定實體位址而請求資料之 讀取之情形下，將請求藉助指定實體位址讀取資料之一命 令傳輸至對應於經指定通道之NAND控制單元66。作為另 一實例，在自位址轉譯單元62接收之一命令係一壓縮寫入 命令之情形下，CH分配單元63根據循環次序判定欲將資 料寫入至之一通道且將請求寫入有效資料之一命令傳輸至 對應於該所判定通道之NAND控制單元66。 NAND控制單元66接收來自CH分配單元63之命令且根據 該所接收命令存取對應之NAND 58。更具體而言，在該命 157989.doc 21 - 201214117 令請求寫入資料之情形下，nand控制單元66經由緩衝器 控制單π 61獲得寫人目標資料且將該寫人目標資料寫入至 NAND 58中。在耷入士 仕禺入中，NAND控制單元66設定一寫入指 標以依序地將—宜λ μ ‘ 馬入儲存位置逐頁地自對應之NAND 5 8中 之一經抹除區塊中之去官λ , 未寫入頁才曰出，將該寫入目標資料寫 入至㈣寫人指標“之-儲存位置處之—頁巾，且然後 更新忒寫入指標以指出係繼經受寫入之該頁之後的下一頁 之一未寫入頁之儲在m 居存位置。因此’該寫入指標之值改變以 依序指出下一耷人粉17>_, 馬儲存位置。舉例而言，在一區塊係由每 一通道中之—_ 位70之實體位址識別且該區塊包含64個 頁（6個位元）之愔开彡 ^下’該寫入指標總共具有1 5 + 6=2丨個位 元。 _ &在將闡釋寫入目標資料之資料結構。NAND^j :早二6將用於偵測且校正寫入目標資料自身之一錯誤: 一錯误校正竭（稱為頁ECC)及由-寫人命令指定之-邏4 t址添加至寫入目標資料。假定頁ECC包含諸如用於偵丨 資料中之一錯誤之一循 ^ ^循環几餘檢查（CRC)碼及用以校正^ 資料錯誤之—鈐袓祕τ Β °、权正碼（Ecc)之碼。圖9係將一頁ECCS 加至之寫入目擇杳組十 — 貝枓之—貫例之-圖式。在如上文所闡i 判疋之通道之q + 炉咨… 中，NAND控制單元66將該寫入ί 才示資枓（將此_頁Ec 貝bCC及邏輯位址添加至其）寫入至由如 文所闡述判定之备__、s，苦士 之母通道令之NAND 58中之寫入指標所才丨 。邊寫入目標資料具有以頁為單位之一 定NAND 58之百+ J领 頁大小4於該整個資料（包含該寫入目標 157989.doc -22- 201214117 料及該所添加之頁ECC及該邏輯位址）之大小。基於由該寫 入命令所指定之邏輯位址，藉由每一NAND控制單元％計 算經劃分之資料片段十之每一者之邏輯位址。 接下來，將闡釋藉由循環處理將複數個經劃分資料片段 作為寫入目標資料寫入至通道CH0至CH3。圖1〇係闡釋藉 由循環處理執行之寫入之一圖式。為圖式之簡單化，未展 示添加至該經劃分資料片段之邏輯位址。如圖10中所示， 以使得第一經劃分資料01在時間T1處寫入至通道ch〇且下 一經劃分資料D2在時間T2處寫入至通道CH1之—方式以自 通道CH0至通道CH3之循環方式依序寫入經劃分之資料片 段。在進一步寫入經劃分資料片段之一時間處，自通道 CH0以循環方式依序地寫人資料。藉由以循環方式寫入經 劃分之資料片&致地執行通道之寫人操作。在圓㈣ 所不之實咖j中’ |示隨時間&逝以通道次序寫入資料之一 狀‘vl然而，本實施例並不限於此實例。可將資料同時寫 入至兩個或兩個以上之通道。 返回至圖3之闡述，在自位址轉譯單元62所接收之命令 請求藉助一指定實體位址來讀取一有效頁中之資料（有效 資料）之If形T ’ NAND控制單元66藉由使用該實體位址來 視取寫入於NAND 58中對應於該實體位址之一頁中之資 料’且將⑦所讀取資料傳輸至緩㈣控制單元6丨以使得將 «料館存至資料緩衝器67中。若自nand 58讀取之資料 中存在錯誤’則NAND控制單元66摘測該錯誤並校正 其。稍後將闡釋偵測及校正資料中之-錯誤之-方法。在 157989.doc -23- 201214117 自CH分配單元63接收之命令請求寫入資料之情形下， NAND控制單元66經由緩衝器控制單元η擷取寫入目標資 料並將該有效資料寫入至NAND 5 8。 壓縮候選偵測單元64參考包含於管理表69中之位元向量 表，判疋一邏輯區塊係一壓縮候選，然後將指定該區塊中 之有效頁之實體位址且請求讀取該有效頁之一命令（稱 為壓縮讀取命令）傳輸至壓縮讀取佇列68。 =料、農衝器67係其中儲存寫人目標資料或所讀取資料之 緩衝器。I缩讀取仔列68係其中儲存請求讀取用於壓縮 之一有效頁之一命令之一先進先出緩衝器。 緩衝器控制單元61將資料緩衝器67作為複數個區來管理 管理儲存對應於該命令之資料之區。更具體而言，緩衝 器控制單tg61回應於一寫入命令將自主機介面單元⑼傳輸 寫入目私資料儲存至資料緩衝器中且將該寫入目標 資料傳輸至對應於由CH分配單元63判定欲寫入之通道之 NAND控制單元66。然後經由NAND控制單元66將寫入目 標資料寫入於NAND 58中。緩衝器控制單元61回應於讀取 叩將自NAND控制單元66傳輸之資料健存至資料緩衝器 67令之一指定區中’且然後將該資料傳輸至主機介面單元 6〇。經由主機介面單元6〇將該資料傳輸至主機。回庫於一 昼縮讀取命令，緩衝器控制單⑽將經由對應之财仙控 制單元66_ND58讀取之資料儲存至㈣緩衝器67中。 在自主機接收請求藉助—指㈣輯位址來寫人資料之一 叩令（寫入命令）之情形下’管理表更新單元65參考正向查 157989.doc •24· 201214117 找表，且亦更新該位元向量表，且進—步更新該正向查找 表。更具體而言，管理表更新單元65首先參考正向查找表 以查找將與對應於邏輯位址之實體位址相關聯之資料（亦 即，與邏輯位址相關聯之資料）寫入於哪一區塊中之哪一 頁中。在此情況下’管理表更新單元65藉由使用該邏輯位 址之上部18個位元來參考正向查找表十之第一表之一項目 且在使用與該邏輯位址之上部18個位元相關聯之指定資訊 時判定該邏輯位址與該實體位址之間的關聯是儲存於其中 儲存第-表之儲存區中還是儲存於其十儲存第三表之館存 區中。在對應於該邏輯位址之上部18個位元之指定資訊指 示值「FFFFF贿」之情形下，換言之，在該邏輯位址盘 該實體位址之間的關聯並未儲存於其中儲存第二表之儲存 ，及其中儲存第三表之儲存區之任—料之情形下，意味 者在此時間之前尚未寫人該邏輯位址之資料。注意，若該 指定資訊在讀取中指示值「贿贿f」，則其係一錯 誤。在彼情況下，管理表更新單元65以使得第一表包含指 不與指U中儲存第二表（其儲存對應於該邏輯位址之實 體位址）之儲存區之指定資訊相關聯之該邏輯位址之上部 18個位元之資訊之—方式來更新第-表。此外，管理表更 新單元65將對應於該邏輯位址之—項目記錄至其中儲存第 二表之儲存區中。換言之，管理表更新單元Μ使用該邏輯 位址之中間8個位元(自第三位元至第十位元)作為一偏移， ^將對應於該偏移之該储存位置（位址）中之呈4個位元之對 心於该邏輯位址之實體位址寫入至其中儲存第二表之儲存 157989.doc •25· 201214117 區中，以將該項目記錄至其中儲存第二表之儲存區中。此 外，管理表更新單元65將位元向量表中之對應於欲將寫入 目標資料寫人至之頁之位^量之值設定為欲將寫 入目標資料寫入至之頁(亦即，實體位址)係由寫入指標指 出。之後，管理表更新單元65使包含該頁該實體區塊中之 有效頁之數目之一計數器之值遞增1。 相比而言，在第―表+之―項目中之指定資訊指示邏輯 位址與相對於該邏輯位址之上部18個位元之實體位址之間 的關聯係展示於第二表及第三表中之—者中之情形下，其 意味著先前已將資料寫入至對應於該資料之邏輯位址之一 儲存區百萬位元組）中。在該邏輯位址與該㈣位址之間 的關聯係展示於第二表中之情形下，管理表更新單元似 不更新第-表，但將寫入目標資料欲以其寫入至對應於該 ，位址之項目中之實體位址記錄於該第二表中。在該邏 輯位：與該實體位址之間的關聯係展示於第三表中之情形 下，管理表更新單元65將展示對應於其中健存第三表:儲 存區内之邏輯位址之實體位址之項目記錄至其中儲存第_ 表之储存區中，以將儲存於該储存區中之每 表移至第二表。此外’管理表更新單元65藉助寫入目標之 貫體位址更新第二表申之對應項目。之後，管理表更新單 WII由以下步驟來更新第一表：在該第一表内’將對應 於項目中所示之每-實體位址之—邏輯位址之上部 凡與指示其中儲存係移動目的地之實體位址之第二表内之 儲存位置之指定資訊相關聯。將寫入目標資料寫入至其中 157989.doc -26- 201214117 之頁（亦即，實體位址）係由寫入指標指示。 在邏輯位址與實體位址之間的關聯係展示於第二表及第 三表中之一者中之情形下’由於用於當前寫入之寫入命令 而#要使之前寫入之資料無效。在此情況下，管理表更新 單元65將對應於儲存於針對由該寫入命令指定之邏輯位址 所參考之正向查找表之項目中之實體位址處之頁之位元向 !之值設定為「〇」。另外，管理表更新單元65使包含該頁 之實體區塊中之有效頁之數目之一計數器之值遞減工。此 外，营理表更新單元65將對應於欲將寫入目標資料寫入至 2頁之位元向量之值設定為「1」且使對應於包含該頁之 實體區塊之有效頁之數目之一計數器之值遞增1β藉由每 當執行資料之寫人時執行更新，該位元向量表及有效頁之 數目m·數器_直指示有效頁之儲存位置及其數目。 由於如上文所提及第二表充當一快取區，因此如通常使 =之快取區-樣限制快取區，且因此需要將該快取區之容 θ保持在預疋谷積範圍内。但該快取區已超過一預定位 準時’需要將某些項目推出且保留—新區。將該等項目自 第-表推出至第三表係由管理表更新#元65執彳。用於選 擇欲推出之項目之方法可係眾所周知與習用快取區一起使 最近最少使用（LRU)演算法或藉由其來選擇最舊項 目且將其推出之—先進^出（FIFO)演算法。將該等項目自 表推出（寫入）至第三表中係根據NAND 5 8之每—者之 大J執仃。舉例而言，在將由64千位元組構成之資料 (其比4千位元組頁之大小大⑽）用作執行推出之一單位之 157989.doc -27· 201214117 情形下，同時推出64個項目，此乃因第二表中之該等項目 之每一者係由1千位元組構成。藉由使用日言志結構方法來 以頁為單位將所推出之資料記錄至其中儲存第三表之鍺存 區中》在此實例中，同時寫入16頁。當具有欲自第二表推 出之所選候選項目時，管理表更新單元65將係用於推出之 候選之項目與已儲存於欲寫入至第三表中之以個項目中之 ㈣内容合併且將該合併之結果寫入至第三表之一新儲存 區t。基於一 1千位凡組單位執行該合併過程。在此情況 下，管理表更新單元65以使得展示已與由自第二表推出之 項目指示之實體位址相關聯之邏輯位址之上部18個位元之 第一表中之項目係與指定其中赌存對應於其中儲存第三表 之儲存區内之邏輯位址之實體位址之储存區之指定資訊相 關聯之-方式更新第-表中之對應項目。期望第三表中之 項目係儲存於NAND 58中之兩者或兩個以上者中，而非儲 存於-個NAND58中。換言之，雖然管理表更新單元咐 推出同時將資料窝入至NAND 58中之一者中之一㈣千位元 組健存區中’但該寫人係以―循環方式對已㈣定為寫入 目標NAND 58之NAND 58以4千位元組為單位執行的。在 此配置情形下，關於將資料寫入至第三表令可能確保對 複數個NAND 58—致地執行寫入操作。 接下來’將闡述藉由半導體記憶體控制裝置5〇根據本實 :例執行之處理程序。首先’將參考圖釋回應於來自 一主機之-寫入命令而藉由半導體記憶體控制裝置5〇來將 寫入目標資料寫入於NAND 58令之程序。在開始該寫入之 157989.doc -28- 201214117 刖’半導體記憶體控制裝置50提前為通道中之每一者保留 署ί塊之一實體區塊。此外’半導體記憶體控制裝 °又疋母—通道之寫人指標以在通道之標頭處指出實體 :二 °當自主機接收請求藉助1定邏輯位址寫 寫入命令（步驟S1)時，半導體記憶體控制裝置 =由該寫入命令請求寫入之資料之大小是否等於或小 二在：(步驟S2)。在該資料之大小係等於或小於該頁大 = 中為是）之㈣下，何f控制裝置5〇 寫人目標資料）儲存於資料緩衝器㈣（步驟 係1於Λ而言’在由該寫人命令請求寫入之資料之大小 '、於该頁大小（在步驛82為否）之情 控制裝置5。將該資料劃分成以一 " 驟叫且將該等經劃分之㈣片段^^^干片段（步 料緩衝器心(步夠 (寫入目標請記錄至資 —隨後’半導體記憶體控制裝置5G基於由該寫人命令 疋之—邏輯位址參考正向查找表 兮宜a s μ - 田其中已s己錄對應於 之_輯位址之—實體位址時，將該實體 叫以更新該位元向量表。此r=jSRAM54t(步驟 卜丰導體記憶體控制裝置 “方式判定欲將該寫入目標資料寫入至之通道(步 輯位址寫人至由該所判定通道:::=广及邏 指出之-頁(步驟S7)。之後，半導：58中之寫入指標所 新每-通道之該寫入指標以指^ ^體控制裝置Μ更 曰出將该寫入目標資料寫入至 157989.doc •29· 201214117 之頁之後#下-未寫入頁(步驟S8)。 :圖解說明隨時間流逝寫入經劃分資料片 道⑽中之寫入目標資料之一狀態之 間to處，保留一自由p抬Η曰A 百无在時 £鬼。在時間U處，將第一經劃分資 料D1寫入於在時間tG處所保留之自由之卜心 標頭處或在末端處）中。在時間^，以循環方式將新 =劃分广6寫入於通道-中之第二頁中。類似地， 在時mu經劃分資料D11寫入於第三頁中。在時間 μ處’將經劃分資料D16寫人於第四頁中。以此—方式， 在該實體區塊中以遞升次序判定將經劃分資料片段寫入至 之頁’而不論邏輯位址。此外，每當執行寫入時設定寫入 指標以按遞升次序指出將資料寫入至之-頁。在本實施例 :’以循環方法-致地執行至通道之寫人操作，以使得由 母-通道中之寫入指標指出之頁編號之差最大係i，如圓7 中所示。此外’當在邏輯區塊中最終頁上完成寫入時，由 通道中之寫入指標所指出之頁編號係相同的。 如上文所闡釋，不論由來自一主機之一寫入命令所指定 之一邏輯位址之值，以一預定次序分配將寫入目標資料寫 入至之頁之實體位址，且將資料寫入於該等頁中。 返回至圖11之闡述，在寫入寫入目標資料時，半導體記 憶體控制裝置50將該寫入目標資料之邏輯位址與將該寫入 目標資料寫入至之頁之實體位址之間的關聯寫入且記錄至 正向查找表中（步驟S9)。上文已闡釋用於記錄該邏輯位址 及該實體位址之具體方法。在該寫入目標資料係經劃分之 157989.doc •30· 201214117 :資料片段之情形下，由於該等經劃分資料片段係以一頁為 早位，因此半導體記憶體控制裝置5〇計算藉由依序地將頁 大小添加至經指定之邏輯位址所獲得之值作為該等經劃分 之資料片段之邏輯位址。然後，半導體記憶體控制裝置5〇 將該邏輯位址、通道之通道編號、實體區塊之實體區塊編 號及在本寫人中將寫人目標資料寫人至之頁之頁編號寫入 且記錄至正向查找表中。在上文㈣述之實例中，頁編號 係由更新之前之寫入指標之下部六個位元指示，以使得該 值可用作該頁編號。每當執行寫入目標資料之寫入時，半 導體記憶體控制裝置5 〇更新該正向查找表。 此外，半導體記憶體控制裝置5 0參考該位元向量表，將 對應於在步驟S5處儲存於SRAM 54中之舊實體位址之頁之 該位元向量之值設定為「〇」，且使包含該頁之該實體區塊 之有效頁之數目之計數器之值遞減丨（步驟sl〇)e該舊實體 位址指示先前將資料寫入至之一頁係與由在步驟s丨處所接 收之該寫入命令指定之該邏輯位址相關聯。出於此原因， 將該位元向量之值設定為「〇」且使包含該頁之該實體區 塊中之有效頁之數目之計數器之值遞減1。此外，半導體 記憶體控制裝置50將對應於在步驟S7處將寫入目標資料寫 入至之頁之位元向量之值設定為r丨」，且使包含該頁之該 實體區塊之有效頁之數目之計數器之值遞增1(步驟S11)。 以此方式，在寫入該寫入目標資料時，半導體記憶體控制 裝置50更新該位元向量表。 此外’當該寫入指標到達所有通道（CH0至CH3)中之區 157989.doc •31· 201214117 半導體記憶體 將經劃分之資 塊之末端且資料變得不能以新方式寫入時， 控制裝置5G為每—新通道保留—自由區塊。 料片段寫入至該新自由區塊亦如上文所闡述 藉由半導體二H::釋:5據來1 一主機之1取命令 。己隐體控制裝置50自NAND 58讀取資 序…主機接收請求藉助一指定邏輯： =，S2。)時，半導體記憶體控制裝置5之: :賣取命令請求讀取之資料之大小是否等於或小 在該資料之大小等於或小於頁大小（在步_ ^疋）之情形下，半導體記憶體控制裝置 其讀取該資料之一通道 :讀取命令指定之邏輯位址來參考正向查找表且判定= 實體區塊及一頁（步驟S23) 上文已閣釋判定該通道、該實體區塊及該頁之具體方法 之後’半導體記憶體控制裝置5〇自對應於 NAND58讀取資料（步驟S24)。 疋通、戈 相比而言’在由該讀取命令請求讀取之f料之大小大於 頁大小(在步驟S21處為否)之情形下，半導體記憶體控制 裝置50劃分讀取以使得欲讀取之資料變成以頁為單位之資 厂片& #即’半導體記憶體控制裝置5()藉由使用由該讀 取命令指定之該邏輯位址來計算欲讀取之資料片段之邏輯 位址之每—者（步驟S22)。此外，半導體記憶體控制裝置 50藉由使用該等經計算邏輯位址中之每—者來參考正向查 找表且判定欲自其讀取資料之通道、實體區塊及頁中之每 一者（步驟S23)。隨後’半導體記憶體控制裝置5〇自對應 157989.doc -32- 201214117 5 8讀取資料片段（步驟 於該等所判定之通道之NAND S24)。 在步驟S24處讀取之資料之有效性係由添加至該資料之 頁ECC確保。換言之，半導體記憶體控制裝置％偵測資 料中之-錯誤且可藉由使用添加至該讀取資料之頁Μ。來 校正該錯誤 '然而，在可能存在藉助該頁Ecc不能校正之 一錯誤之情形下，存在NAND 58中發生_故障且資料中發 生異常之可能性。在此一情形（在步驟S25處為否）中，半 導體記憶體控制裝置將指示NAND 58中發生一故障之通 知資訊傳輸至主機（步驟S2g)。 在=步驟S24處所讀取之資料中不存在錯誤（在步驟奶 處為是)之情形下，半導體記憶體控制裝置50將該資料儲 存於資料緩衝器67中之—指定區中，讀進至步驟奶。 即使在於步驟S24處所讀取之資料中存在一錯誤之情形 下’半導體記憶體控制裝置5〇藉助該頁咖校正該資料(步 則26)，將該經校正之資料儲存於資料緩衝器67中之一指 疋區中’且订進至步驟S27。在步驟s27處，半導體 控制裝置5〇將錯存於資料緩衝器W之該指定區中料 傳輸至主機。 心之資枓 當步驟S20中所接收之—讀取命令請求讀取複數個資料 片段時，夺導體記憶體控制裝置5〇可根據由該命令所指定 之邏輯位址自相互不同之通道之實體區塊讀取資料。由於 在如上文所闡述讀取f料時可獨立存取該等通道，因此可 口應於來自主機之_請求而讀取該資料且將其傳輸至具有 157989.doc •33- 201214117 高響應度之主機。 接下來，將參考圖14闡釋將寫入於經 塊中之有效資料移至-自由區塊之程序。半U體控 制裝置50没定「M=4〇96」作為有效頁之數目之最大值， 且設定「K=〇J作為位元向量表中每一實體區塊之項目之 —索弓1(㈣S40)。半導體記憶體控制裝置5〇藉由參考該 位元向量表來逐-依序地讀取每一實體區塊之有效頁之數 目之計數器之值（步驟S41)且判定該計數器之值是否小於 Μ(步驟S42)。在有效頁之數目之該計數器之值係等於或大 於Μ(在步驟S42處為否）之情形下，該裝置行進至步驟 S44。在有效頁之數目之該計數器之值小於叫在步驟s42 處為是）之情形下’半導體記憶體控制裝置5()用該計數器 之值替換Μ之值且將在步驟S41處藉助其讀取有效頁之數 目之該5十數器之值之項目之索引之值設定為κ(步驟s43) ’ 且行進至步驟S44。 在步驟S44處，半導體記憶體控制裝置5〇判定是否已相 對於位元向量表—之所有實體區塊讀取有效頁之數目之該 計數器之值。在尚未相對於所有實體區塊讀取有效頁之數 目之該計數器之值（在步驟以4處為否）之情形下，半導體 記憶體控制裝置50使K之值遞增步驟S48)，且返回至步 驟S41。在步驟S41處，半導體記憶體控制裝置5〇讀取尚未 以該位兀向量表中之K之次序讀取之實體區塊中之有效頁 之數目之計數器之值。相比而言，在已相對於所有實體區 塊讀取有效頁之數目之該計數器之值之情形下（在步驟S44 157989.doc -34 - 201214117 處為是）’半導體記憶體控制裝置5〇將κ之值設定為作為經 受壓縮之-候選之-實體區塊之索引。之後，半導體記憶 體控制裝置50判定儲存於一頁（有效頁）之資料（有效資 料），該⑯兀向量表中之該頁之位元向量相冑於由索引&指 示之實體區塊中之每—者指#…且將所有有效資料讀 取至資料緩衝器67。此外，半導體記憶體控制裝置5〇提取 添加至該有效資料之邏輯位址（步驟S45)。 隨後，半導體記憶體控制裝置5〇以類似於如i文所閣述 之回應於寫入命令而執行之資料之寫入之一方式來寫入於 步驟S45處所讀取之有效資料之每一片段（步驟s46)。換言 之，半導體記憶體控制裝置5〇以循環方式自通道至 CH3判定欲將有效資料寫人至之—通道，絲該有效資料 寫入至該通道中之NAND 58中之一經抹除區塊中由寫入指 標指示之一頁。之後，半導體記憶體控制裝置5〇更新該寫 入指標以指出在將該有效資料寫入至之該頁之後的一下一 未寫入頁。+導體記憶體控制裝置5〇將經添加至該所寫入 之有效資料之邏輯位址與寫入該有效資料之頁之實體位址 之間的關聯寫入至該正向查找表以更新該表。更新該正向 查找表之方法係如上文所闡述。在壓縮中，藉由以此方式 更新正向查找表，可-直恰#保持資料之邏輯位址與實體 位址之間的關聯。此外，由於將—邏輯位址添加至資料， 因此可在執行該壓縮中容易地更新該邏輯位址與寫入該資 料之實體位址之間的關聯。 當完成自資料緩衝器67讀取载人至資料緩衝，之所有 157989.doc -35- 201214117 有效頁中之資料時（在步驟S47處為是）且完成至以娜兄 之寫入時’半導體記憶體控制裝置50對已經選擇作為經受 壓縮之候選之通道CH0至CH3中之實體區塊執行抹除二 作’且結束該壓縮過程。 若不存在有效頁，亦即，若有效頁之數目之計數器之值 係〇(在步驟S42處），則半導體記憶體控制裝置5〇執行抹除 操作而非讀取操作。 執行該壓縮過程之時序可係當藉由對-資料寫入請求之 接收之-檢查所獲得之自由區塊之數目變得等於或小於一 預定數目時之一時序。 广上文所闡釋，展示由主機所指定之邏輯位址與資料片 段以其儲存於該半導體記憶體元片段中之實體位址之間的 關聯之正向查找表係藉由以組合方式使用一非揮發性記憶 體（諸如半導體記憶體元件）及—揮發性記憶體（諸如 ^ 其八有小合量且係價格合理）而經組態成。作為 可此*，，且態半導體記億體控制裝置50以除SRAM外 不包含DRAM作為揮發性記憶體。因此可能以-低成本組 半導體It體控制襄置5〇。此外’由於儲存於 中作為正向查找表之—部分之第二表制作儲存於财nD 58:作為正向查找表之—部分之第三表之一快取區，因此 w此抑制對NAND 58執行寫入操作之次數，同時使可能將 寫之資料之邏輯位址與實體位址之間的關聯完全儲存 至 NAND 58 Φ。m 〇· -τ· u此’可邊阻止所引起之對半導體記憶體 系統之壽命之不良影響。 157989.doc -36- 201214117 ㈣實施财，藉由提供位元向量表，可以高速高效地 執订塵縮。為執行麼縮，半導體記憶體控制裝置5〇必須識 別-區塊中寫入有效資料之一有效頁，獲得對應於該有效 頁之一邏輯位址，移動該有效資料，且執行使邏輯位址與 . 冑資料移至之-頁之-實體位址相關聯之一更新過程。可 A & JL向查找表執行—有&頁之識別及__實體位址之更 新。然m向查找表係#由經最佳化成使用一邏輯位 址作為-索引之一搜尋而構成。出於此原因，在執行屋縮 時經由該正向查找表進行之一有效頁之識別及一實體位址 之更新導致搜尋時間中之懲罰之增加。 經受壓縮之-邏輯區塊合意地具有小數目個有效頁。此 原因乃係藉由藉助壓縮而移動一有效頁，獲得若干自由區 塊。為選擇具有小數目個有效頁之一邏輯區塊，可選擇具 有小數目個具有一值Γι」之位元向量之一項目。為計數 有值1」之位元向量之數目，舉例而言，可提供群 =算(簡言之，計數具有-值「1」之位元之數目)。然而， 田項目之位元寬度係大的（在該實例中為320個位元）時， 難以在-個循環中計算位元之數目。出於此原因，在該實 , 例中，半導體記憶體控制裝置50根據該位元向量之值之— &變而更新圖5中所示之有效頁之數目之計數器之值。在 搁取欲經受壓縮之—邏輯區塊時，藉由在該位元向量表中 满取具有最小數目個有效頁之計數器之一項目，獲得該邏 輯區塊Τ藉由一次讀取與所有邏輯區塊相關之項目之有 效頁之數目之計數器之值之每一者來擷取有效頁之數目之 157989.doc •37· 201214117 計數器之值係最小之一項目。因此，在該實施例中之半導 體記憶體控制裝置50中，藉由參考該位元向量表，可容易 擷取具有小數目個有效頁之一邏輯區塊，且可高速高效地 執行壓縮。 本發明並不限於上文所闡述之實施例，但可在實施時藉 助各種經修改組件來實現而不背離本發明之精神。另外， 本發明可藉由適當組合該實施例十所揭示之複數個組件以 各種形式實現。舉例而言，可省略該等實施例中所闡述之 某些組件。此外，可適當組合不同實施例中之某些組件。 在上文所闡述之實施例中，可將半導體記憶體控制裝置 50中執行之各種程式儲存於連接至一網路（諸如網際網路） 之一電腦上，且藉由經由該網路下載來提供。該等各種程 式可以可安裝或執行且提供作為一電腦程式產品之一檔案 之一形式記錄於諸如一光碟唯讀記憶體（CD_r〇m)、一軟 性磁碟（FD)、一可記錄光碟（CD_R)、一數位通用磁碟 (DVD)或諸如此類之電腦可讀記錄媒體中。 在上文所闡述之實施例中，可藉由硬體來實施處理器 之功能之一部分。半導體記憶體控制裝置5〇可具有複數個 處理器51 ’且上文所闡述之功能可藉由複數個處理器51來 實施。藉助此一組態，可達成較高處理速度。 在上文所闡述之實施例中，將一 ECC碼添加至以一頁為 單位之每一資料作為一頁ECC。然而，該ECC可添加至小 於一頁之一單位（舉例而言’ 512個位元組之一磁區之一單 位）0 157989.doc 38- 201214117 在上文所闡述之實施例中，連接至半導體記憶體控制裝 置50之NAND 58之數目係四。然而，連接至半導體記憶體 控制裝置50之NAND 58之數目並不限於此實例。 在上文所闡述之實施例中，連接至包含於半導體記憶體 控制裝置50中之記憶體控制器53之記憶體係SRAM 54。然 而’本發明並不限於此實例。一 DRAM或一SRAM與一 DRAM兩者可用作記憶體。在彼情況下，正向查找表之一 部分（第一表、第二表及第三表中之至少一者）可儲存於該 DRAM 中。 在上文所闡述之實施例中，該等通道—對一地對應於 NAND 5 8 ’但本發明並不限於此。該等通道可一對多地對 應於NAND 58，亦即，可將複數個NAND 58分配至一個通 道。在彼情況下，將用於識別各別NAND 5 8之識別編號分 配至NAND 58 ^針對每一通道之每一區塊，將識別編號及 實體位址記錄於一邏輯至實體轉譯表中。舉例而言，在將 八個半導體δ己憶體元件分配至每一通道之情形下，將總丘 15個位元（包含用於識別半導體記憶體元件之3個位元及用 於識別包含於每一半導體記憶體元件中之4,〇96個區塊之 12個位元）記錄至該邏輯至實體轉譯表中，作為每一通道 之區塊中之每一者之該識別編號及該實體位址。 在上文所闡述之實施例中，闡釋其中位元向量用作用於 表達資料及頁之有效性/無效性之一方法之實例；然而， 本發明並不限於此實例。舉例而言，另一配置係可接受 的’其中’ €擇某-區i免，且依序地選擇頁，以使得若存 157989.doc •39- 201214117 在指不該所選頁之一邏輯位址，則使該頁有效而若不存 在指示該所選頁之邏輯位址，則判定該頁係無效。為判定 該邏輯位址是否存在，使用藉由其而依序地對正向查找表 進行存取來檢查以瞭解該所選頁是否被指示之一方法是可 接又的卩-選擇係，結構化一反向查找表以將實體位址 轉譯至邏輯位址且以檢查以瞭解是否存在對應於—實體位 址之一邏輯位址是可接受的。 在上文所闡釋之實施例中’期望在適當時間處對第三表 =于-1缩過程。在第三表中之該等項目當t，關於指示 2存效資料之實體位址之項目，指定其中儲存包含 體位址之該第三表之储存區之指定資訊係展示於第一表中 之項目t。正相反，在第三表中之該等項目當中若 其中儲存包含該等實體位址之第三表之儲存區之指定“ 並不展示於第一表令之項目中， 一 、厂“未者u彼·#貫體位址 Γ之貢料係無效，且亦意味著該第三表中之該等項目# 無效的。在藉由使用額外寫入方法來執行至第寫 入過程之情形下，若該等無效項目之數量增加，則能J 現寫入過程tNAND 58每一 量)變小。出於此原因，二二亦即，可寫入容 行壓縮，可能將由該了 乂第一表執 内术主道 第-表使用之區保持在某-位準範圍 動有效項目時，本遙科 °第二表執行壓縮且移 使得展彳 裝置5G更新該第一表以 使仔展不指定該等項目 -表中之w s 劫之月J之储存區之指定資訊之第 以項目現在展示指定該等項目之移動之後之健 I57989.doc 201214117 存區之指定資訊。 為增強壓縮之效率及使其可降低半導體記憶體控制裝置 50之處理速度之影響更小’可期望允許由該第三表使用之 區係大的以增強該壓縮過程之效率。 在上文所闡述之實施例中，第三表係儲存於NAND 58 中；然而，本發明並不限於此實例。只要第三表係儲存於 一非揮發性記憶體中即係可接受。 根據上文所闡述之至少一項實施例之半導體記憶體控制 裝置，該半導體記憶體控制裝置將經請求而以由一資訊處 理叹備使用之一經指定邏輯位址寫入之主機寫入資料寫入 至一半導體記憶體晶片中。該主機寫入資料包含呈預定單 位之第一資料之一或多個片段。一實體位址係指示該半導 體s己憶體晶片内之該第一資料之一儲存位置之資訊。一第 一表係儲存於一第一記憶體中。一第二表係儲存於一第二 §己憶體中。一第三表係儲存於係一非揮發性記憶體之一第 三記憶體中且包含其每一者指示該半導體記憶體晶片内之 該第一資料之片段中之每一者之一儲存位置之實體位址。 該第二表係該第三表之一子組且包含其每一者指示該半導 體記憶體晶片内之該第一資料之片段令之每一者之該儲存 位置之該等實體位址。該第一表包含指定一第二表項目之 資訊或指定—第三表項目之資訊。該半導體記憶體控制裝 置包含：一接收單元，其經組態以接收該主機寫入資料； 一控制單元，其經組態以將該第一資料之該等片段之每一 者寫入至一儲存區t尚未寫入資料之一儲存位置令，已自 157989.doc -41· 201214117 該儲存區將資料在該半導體記憶體晶片之一儲存區内抹 除；及-記錄單元’其經組態以將第一表記錄至該揮發性 記憶體中且將該第二表記錄至該揮發性記憶體中，或將該 第一表記錄至該揮發性記憶體中且將該第三表記錄至該非 揮發性記憶體中。因此，可抑制對—半導體記憶體晶片執 行之寫入過程之次數’同時抑制成本。 雖然已闡述了某些實施例，但僅以實例方式提供此等實 施例，且並不意欲限制本發明之範疇。實際上，本文中所 闡述之新穎實施例可以各種其他形式實現；此外可在不 背離本發明之精神的情形下對本文中所闡述之實施例之形 式作出各種省略、替代及改變。隨附申請專利範圍及其等 效物意欲涵蓋將屬於本發明範疇及精神之此等形式或修 改。 【圖式簡單說明】 圖1係根據一實施例之一半導體記憶體系統之一實例性 硬體組態之一圖式； 圖2係用於闡釋壓縮之一概念圖； 圖3係藉由一半導體記憶體控制裝置5〇所實現之功能之 實例之一圖； 圖4係一正向查找表之一實例性資料結構之一圖式； 圖5係根據該實施例之一正向查找表之一結構之一示意 圖； 圖6係用於闡釋一邏輯位址與一第一表之一資料結構之 間的一關係之一圖式； 157989.doc -42· 201214117 圖7係一第三表之一結構之一實例之一圖； 圖8係一位元向量表之一實例性資料結構之一圖式； 圖9係寫入目標資料之一實例之一圖式； 圖10係用於闡釋藉由循環處理所執行之寫入之一圖式； 圖11係寫入該寫入目標資料之程序之一流程圖； 圖12係圖解說明隨時間流逝寫入寫入目標資料片段之一 狀態之一圖式； 圖13係讀取資料之程序之一流程圖；且 圖14係壓縮之程序之一流程圖。 【主要元件符號說明】 50 半導體記憶體控制裝置 51 處理器 52 開機唯讀記憶體 53 記憶體控制器 54 靜態隨機存取記憶體 55 串列進階技術附件/串列附接小型電腦系統介面 56 匯流排 57A N AND控制器 57B NAND控制器 57C NAND控制器 57D N AND控制器 58A NAND 58B NAND 58C NAND 157989.doc -43- 201214117 58D 60 61 62 63 64 65 66A 66B 66C 66D 67 68 69 CHO CHI CH2 CH3
NAND 主機介面單元 緩衝器控制單元 位址轉譯單元 通道（CH)分配單元 壓縮候選偵測單元 管理表更新單元 NAND控制單元 NAND控制單元 NAND控制單元 NAND控制單元 資料緩衝器 壓縮讀取佇列 管理表 通道 通道 通道 通道 157989.doc •44-