TW201133242A - Differential data transfer for flash memory card - Google Patents

Description

201133242 六、發明說明： 本發明為共同申請之美國專利申請號第10/917,576號，於西元2004年 8 月 4 日所提出之“Differential Data Transfer For Flash Memory Card (用於差 分資料傳輸之快閃記憶卡），’之美國專利案的延續案（continuati〇n)，而該 案係為美國專利申請號第10/708/172號，於西元2002年12月4日所提出 之“Dual-Personality Extended-USB Plug and Receptacle with PCI-Express or

Serial-AT-Attachment Extensions (具有週邊裝置元件連接快遞或串列式進階 附加技術擴充功能的雙用途之擴充式通用串列匯排流插頭和插座），，之美國 專利案的部份延續案（continuation in part ; CIP )，而該案目前已經獲准專利 為美國專利公告第7,021，971號專利。 【發明所屬之技術領域】 本如⑽關於-種可移動式記憶卡介面，更特別的是，本發明係關於 用於快閃記憶卡之高速且低耗能之介面。 【先前技術】 快閃記憶儒泛絲儲純由數位攝影麟輯驗郷像。安全數 位記憶卡（Se· Digital ; SD)格式是—種很有㈣記憶卡格式，為較早 發展的多媒體記憶卡(Multi Media Card ; MMC)格式之擴充，安全數位記 憶卡（SD)是薄的且具有如同郵票大小的面積。另—種數位齡記憶卡格 式為索尼（Sony)公司所推出的記憶棒記憶卡（Mem〇jy齡；MS)，其外 觀有點像是-片口香糖。而緊密快閃記憶卡（Q)mpaet祕；CF)為另— 麵閃記針_ ’概略財形，其尺梢彡_記針與安全 數位記憶卡（SD)大一些。 3 201133242 快閃記憶卡也可用來作為其他裝置的附加記憶卡（add-on memory cards) ’這些裝置可譬如為攜帶型音樂播放器（p〇rtabie music piayers)、個 人數位助理（personal digital assistants ; PDA)、手機、甚至是筆記型電腦Q 快閃記憶卡具備熱插拔（hot swappable)功能，從而使用戶能夠方便地插入 和移除快閃記憶卡，而無需重新啟動或電源開機。由於快閃記憶卡體積小、 又耐用，且攜帶方便，可以藉由將資料檔複製到快閃記憶卡，使得資料檔 能夠很容易地傳輸於電子設備之間。值得注意的是，某些記憶卡格式（例 如’安全數位記憶卡（SD)和緊密快閃記憶卡（CF))，並不僅限於用作快 閃記憶卡’還可用於其他應用，如通訊收發器。 傳統上，快閃記憶卡是經由一個或多個時脈串列資料線（d〇ckedserial data lines)來傳輸資料’意即’串列資料是根據單一時脈線所提供的時脈訊 號來透過每-資料線進行傳輸。因此，傳統的快閃記憶卡的資料傳輸速率 會受限於域時脈速率（host doek rate)。例如，第1A醜示—種介於傳 統多媒體記憶卡（MMC) 11G和傳統域裝置13()(即電子裝置，如數位 相機或MP3播放器）之間的介面。主機裝置13〇包括插座131和主機記憶 卡控制器⑼’用以和㈣體記憶卡⑽軌。域纖卡控· 12〇包括 多媒體記憶卡龍路徑m、多舰輯卡協定㈣器（纽器）122、以 及應用轉換器123。與此同時’多媒體記憶卡m包括多媒體記憶卡資料 路徑m、多媒體記憶卡協定控制H (處理器）112、以及記㈣陣列心 多媒體記憶卡資料路徑121 *111分別提供了相同的基本功能給主機 記憶卡控制器W和多媒體記憶卡110，亦即，將分別來自多媒體記憶卡協 定控制器！22 * m之多媒體記憶卡專屬的控制訊號CTOL和資料訊號 201133242 DAT，分別轉換為時脈命令訊號CMD和串列資料訊號SDAT，這些訊號係 可以透過多媒體記憶卡匯流排150而傳輸於主機記憶卡控制器12〇和多媒 體記憶卡1 ίο之間。串列資料訊號SDAT和時脈命令訊號CMD是由多媒體 記憶卡資料路徑121所產生的時脈訊號CLK進行時脈控制。多媒體記憶卡 資料路徑121和111也將接收到的串列資料訊號SDAT和時脈命令訊號 CMD分別轉換為多媒體記憶卡專屬的資料訊號DAT和狀態訊號ST^在這 些資料轉換的過程中，多媒體記憶卡資料路徑121和U1提供輸入的串列 φ 資料訊號SDAT和時脈命令訊號CMD由串列轉換成平行（seriai t0 parallel)，並提供了由平行轉到串列（paralld t〇 serial)的轉換以產生輸出 的串列資料訊號SDAT和時脈命令訊號CMD，去執行訊框偵測（frame detection) ’以確保正確的記憶體陣列U3之讀取/寫入操作，並進行錯誤檢 查（典型的循環冗餘檢查（CRC)檢查串列資料訊號SDAT和時脈命令訊 號 CMD)。 为別在主機3己憶卡控制器120和多媒體記憶卡11〇中之多媒體記憶卡 #協定控制器122和112，則執行適當的操作，來回應多媒體記憶卡專屬的控 制訊號CTRL、狀態訊號ST和資料訊號DAT。而在主機記憶卡控制器uo 中之多媒體記憶卡協定控制器122與在多媒體記憶卡no中之多媒體記憶 卡協定控制器112的主要區別在於，多媒體記憶卡協定控制器122是基於 應用轉換器I23的控制之下操作，去請求多媒體記憶卡11〇的讀取和寫入 操作，而多媒體記憶卡協定控制器112則藉由控制記憶體陣列113來回應 那些讀取和寫入請求。關於多媒體記憶卡通訊協定係於版本3 31的多媒體 記憶卡規範中有更詳細的描述。 201133242 為了要執行在主機記憶卡控制器120和多媒體記憶卡110之間的資料 傳輸，多媒體記憶卡110首先要插入插座131 (為了清楚描述内容故第1A 圖未顯示此插入過程）以初始化多媒體記憶卡110。應用轉換器123指示多 媒體記憶卡協定控制器122去提供適當的多媒體記憶卡專屬的控制訊號 CTRL (譬如，執行讀取操作）與被適當地格式化的資料訊號DAT (譬如， 讀取位址）給多媒體記憶卡資料路徑丨21，從而產生多媒體記憶卡專屬的命 令訊號CMD與串列資料訊號SDAT (由時脈訊號CLK進行時脈控制）。應 用轉換器123通常可以被視為主機專屬的通訊與記憶卡專屬的通訊之間的 橋樑。 在多媒體記憶卡110上的多媒體記憶卡資料路徑m會接收命令訊號 CMD與串列資料訊號SDAT ’並且將這些訊號轉換回適當的狀態訊號ST(譬 如’讀取彳呆作）和資料sfl说（例如’讀取位址）。針對這巷訊號，多媒體記 憶卡協定控制器112會執行讀取或寫入操作於記憶體陣列ι13上，並經由 控制§11號CTRL (例如’讀取成功）和資料訊號DAT (例如，讀取資料） 來產生一個適當的回應。多媒體記憶卡資料路徑111會將這些訊號轉換成 時脈命令訊號CMD與串列資料訊號SDAT ’並傳送到在主機記憶卡控制器 120上的多媒體記憶卡資料路徑121，轉而將時脈命令訊號CMD與串列資 料訊號SDAT轉換成一個適當的狀態訊號ST (例如，有效讀取資料）和資 料訊號DAT (例如’讀取資料）。最後，多媒體記憶卡協定控制器122會提 供來自狀態訊號ST和資料訊號DAT之確認資訊以及/或資料訊號給主機裝 置130 (直接或透過應用轉換器123)。 在這種方式下，資料傳輸被提供於主機裝置130和多媒體記憶卡11〇 201133242 之間。這種通訊作業的執行速度越快，則多媒體記憶卡就越能夠處理更大 的資料檔（例如’高畫素數位相機的影像檔或影片檔由於多媒體記憶卡 使用了時脈資料傳輸協定（clocked data transfer protocol)，在主機裝置130 和多媒體記憶卡110之間的資料頻寬（data bandwidth)是由時脈訊號CLK 的頻率和傳輸串列資料SDAT的資料線數量所決定。 例如，第1B圖顯示版本3.31的多媒體記憶卡i10A之機械外觀規格（意 即，多媒體記憶卡110A符合版本3.31的多媒體記憶卡規範）。多媒體記憶 φ 卡110A包括7個接觸墊（接腳）’以及如以下表1所示之接腳分配表。 表1 接腳編號 名稱 1 2 CMD 3 VSS1 4 VDD 5 CLK 6 VSS2 7 DAT0 如表1所不，接腳3、4和0是電源接腳，並分別準備接收工作電壓 VSS1 VDD和VSS2。接腳2是一個輸入/輸出（j/o)接腳，用於接收和 響應時脈命令職CMD，啸腳5是祕接收時脈訊號CLK。最後，接腳 7是一個輸入/輸出（1/0)接腳，用於傳輸資料進出多媒體記憶卡il〇A (接 腳1未使用於版本3.31的多媒體記憶卡規範）。因此，由於多媒體記憶卡 110A ,、包含單一資料接腳（接腳7) ’提高資料傳輸速率的唯一方法是藉由 增加提供於接腳5的時脈訊號CLK之頻率。然而，由於訊號的傳播延遲 (propagation delays )和寄生效應(parasitics )(例如，雜散電容和接觸電阻）， 7 201133242 使得傳送到多媒體記憶卡匯流排的訊號發生衰減，多媒體記憶卡主機控制 器的最大時脈頻率一般僅限於20兆赫（M^)。因此’多媒體記憶卡的最 大資料傳輸速率為2.5MB /秒。 為了克服這個資料頻寬的限制，最新的多媒體記憶卡規範4.0在機械外 觀規格中增加了接腳數目。第lc圖係顯示多媒體記憶卡規範4.〇之多媒體 記憶卡110B的機械外觀規格，其具有傳統的接腳分配，列示於以下表2。 表2 接腳編號 名稱 1 DAT3 2 CMD 3 VSS1 4 VDD 5 CLK 6 VSS2 7 DAT0 DAT1 --- DAT2 10 T7--— DAT4 11 DAT5 T2 DAT6 T3 — DAT7 多媒體Alt卡11GB包括了多媒體記憶卡11QA所呈現的所有接腳（如第ιβ 圖），並增加了另外的6個接腳8〜13，以提供額外的資料路徑。並且，接 腳1是未使用於版本3.31的多媒體記憶卡規範，也被用來提供版本4 〇之 多媒體戏卡11GB的資料路徑^綱於版本4G之多媒體記憶卡^⑽的 接腳刀配如第1C圖所不，提供了―個8位元⑽寬的資料匯流排線， 能夠具備52MB/秒的龍敏、52祕之主機時脈頻率。 然而，值得注意的是’這種藉由增加資料輸入/輸出（ι/〇)接腳數量來 8 201133242

提高資料頻寬的方法，斜#M » .... ^ '、普遍趨向減少快閃記憶卡尺寸上會造成反效 1Γ增加雜接腳也麵提高了'_記針的功率祕，特別是在 使用快閃記憶卡的電池供電裳置上會造成問題。 女全數位5£憶卡衫她断具有互雛的記憶卡介面，因此時常 會將其歸併在-起峨騎缝辦舰記針⑽細心涵），一個

版本3.31之_記憶卡具有7個金屬接觸墊，而-個安全數位記憶卡則 具有9個金屬翻墊。因此1媒體記憶卡可㈣躲安全數位記憶卡插 槽’而安全數位記憶卡有時可以適用於多媒體記憶卡插槽（安全數位記憶 卡常態略厚於多媒體記憶卡’因此有可能無法適用於部份的多媒體記憶卡 插槽），然而’主機必須決定所插人插槽的記憶卡是何種記憶卡，當多媒體 記憶卡插入時’只有7個金屬接觸塾被使用，而其他額外兩個金屬接觸墊 則於偵測到安全數位記憶卡插入插槽時才會被用到。 第2A圖係繪示習知主機執行例行性記憶卡伯測之流程示意圖，主機， 譬如為個人電腦主機，於記憶卡插入插槽時進行偵測，如步驟2〇〇，譬如藉 由偵測記憶卡偵測（carddetect; CD)接腳，其藉由安全數位記憶卡之電阻 來予以上拉（pull high)，或是藉由多媒體/安全數位記憶卡上之機械開關致 動特性來偵測。主機發送包含有CMD55命令的一序列命令到插入的記憶 卡’如步驟202，假如記憶卡並未適當回應此一 CMD55命令，如步驟2〇4， 則此插入的記憶卡為多媒體δ己憶卡’而不是安全數位記憶卡。在此一例子 中，包含有CMD1命令的一序列命令被傳送到多媒體記憶卡，如步驟2〇6， 然後，多媒體記憶卡會被一序列命令予以初始化，此一序列命令可譬如為 主機讀取位於多媒體記憶卡上的配置註冊器’如步驟208 ’然後，主機可以 201133242 使用多媒體記憶切分享的7健腳來與多雜記針進行通訊。 假如插入的記憶卡適當回應CMD55命令，如步驟2G4，則此一插入的 兄憶卡可能騎全触記針，接魏—步發送包含有進触令ac腦i 的命令到插入的記憶卡，如步驟21〇 ’假如此一記憶卡不能適當地回應進階 才曰令ACMD41 ’如步驟212 ’則此記憶卡為故障失效的，如步驟叫。 假如此記憶卡適當地回應了 指令，如步驟212，則此記憶卡 為安全數錢針’接著’糾令來予⑽安全數減憶卡初始 化’譬如可為域讀取安全數位記憶卡上祕置註㈣（耐舞^ registers) ’如步驟216，主機使用了安全數位記憶卡介面的$個接腳來與安 全數位記針騎’域可以個安全触雜卡介關_肺料訊號線 或是多到四條資料訊號線來進行溝通，其係依照溝通的環境而定（譬如資 構、記憶卡插槽連接的品f#) ’贿於安全數她憶卡的資料可以藉 由咼階安全協定來予以加密（enciypted)。 第紐圖係為習知藉由安全數位記憶卡執行的例行性侧回應的流卷 不意圖，當插人域簡錢紐，安缝位讀相由金雜觸塾相 供電’如步驟22()，嶋己憶卡初始化例行程序啟動，如步驟222，其中可 能包含有各種的内部自我檢測，安全數位記憶卡内部的控制器將執行這进 例仃程序、啟動外部介面，接著並等待（與回應）來自於主機的指令。^ 憶卡中的安錄位記._制_來自於域咐令_5，_ 224，以及來自於主機的指令ACDM41， 7诹226，然後回應操作狀態智 « (〇perating C〇nditions Register ; 〇CR) ^^ ^ 〇 數位讀侧待來自於靡進-錢令，如步職，安全數偏 201133242 憶卡介面所有的9個接腳都會被用到。 值得注意岐’因為安全數位記憶卡有較多於版本3 31的乡媒體記憶 卡之接腳’因此，安全數位記憶卡的傳輸速率會高於版本3 31 &多媒體記 憶卡。目前安全數位記憶卡介面支援最冑1〇〇Mb/秒的傳輸速率，對於許多 應用層面來說已經相當足夠。然而，部份的應用，譬如為全動視訊⑽ motKmvideo ’ FMV)的儲存或是傳送，則需要有更高的傳輸速率，而未來 的應用也,、會變彳f使用更大量頻寬（bandwidth intensive)。因此，安全數位 •記憶卡介面勢必面臨頻寬（以及能源）的議題’近似於對應第1B、ic圖所 描述的多媒體纖卡介面’其他的快閃記憶卡協定皆使㈣脈資料傳輸方 法論，因此也會面臨類似的頻寬限制問題。 其他非使用在快閃記憶卡的匯流排介面有時也會提供較高的傳輸速 率舉例來說’通用串列匯流排(Universai seriai Bus; USB )最高可達480Mb/ 秒的傳輸速率’而週邊裝置元件連接快遞(Peripheral c〇mp〇nem Interc_ct Express; PCIE)最高可達2,5Gb/秒的傳輸速率與串列式進階附加技術(Serial 籲 Advanced Technol〇gy Attachment; SATA )最高可達到 1.5Gb/秒和 3.0Gb/秒 的傳輸速率’則是次世代裝置的高速串列匯流排介面的兩個例子，然而， 由於其較大介面尺寸的需求，因此PCIE以及SATA幾乎都作為個人電腦的 内部擴充介面，舉例來說，SATA介面需要兩個分開的連接器，一個7個接 腳的連接器，用以承載訊號，另一個15個接腳的連接器，用來提供所需電 力。 兩個經常用來作為個人電腦外部週邊裝置所使用的匯流排介面，分別 為IEEE 1394(Firewire;火線）以及串列小型計算機系統介面（SeriaiAttached 201133242

Small Computer System Interface ; Serial Attached SCSI) ’ 可以提供高速資料 頻寬，Firewire支援到最高3.2Gb/秒的資料傳輸速率，而SCSI支援到i.5Gb/ 秒或是3.0Gb/秒的資料傳輸速率；這些資料傳輸的速率皆為安全數位記憶 卡之最大資料傳輸速率的5到32倍快。 一種新的可移動式記憶卡外觀規格為熟知的ExpressCard，其係由國際 個人電腦記憶卡協會（persona丨 Computer Mem〇ry Card Intemati()nal

Association ·’ PCMCIA)、週邊裝置元件連接（ρα)以及通用串列匯流排 (USB )標準群組所發展而來，ExpressCard概略為75毫米長、％毫米寬、 以及5毫米厚，且具有ExpressCard連接器，並且以同一個％接腳的記憶 卡連接H糊顿供USB以及PCIE的介面，細，ExpressCawl的較大的 26個接腳的連接器卻反而限制了他的用途，並且增大了使用&卿sc^ 連接器的裝置的整體尺寸。 因此。卩&u卜介面可以提供比習知快閃記憶卡高許多的資料傳輸 速率’然而’這麵流排介面讀大的連接器尺寸（同時也增加了供電的 需求）使其無法與-般較小外賊格且概紐的,_記針相容，因此， 目前亟需-種快閃記憶卡與協定，允許增加紐傳輸的頻寬，同時無需要 增加介面的尺寸以及/或電能的消耗。 【發明内容】 為了解決1知丨綱德卡頻寬限制的問題，快閃記憶卡協定可以藉由 提供差分細_魏，t斜脈倾傳輪綠論（me_。㈣取代 為差分資料傳輸來增加資料頻寬以及降低耗_時，快閃記針之現存 ,電子規格仍可財賴義留。根縣發明簡露的—個實施例， 12 201133242 習知的快閃記憶卡介面協定之時脈（CLK)與命令（CM〇)電路同樣也可 以予以保留’來提供回溯（也就是舊的（legacy))之相容性以及提供記憶 卡的初始化。 在一個實施例中，快閃記憶卡（譬如為多媒體記憶卡、安全數位記憶 卡、緊密快閃記憶卡、或是記憶棒記憶卡等等）可以包含有快閃記憶體陣 列、用來存取快閃記憶體陣列的協定控制器、以及差分資料路徑（differential datapath) ’其中差分資料路徑用以將輸入差分訊號轉換為輸入資料以及/或 φ 是狀態訊號給予協定控制器、以及將來自協定控制器的輸出資料訊號以及/ 或是控制訊號轉換為輸出差分訊號。 在另一個實施例中，設定來接收快閃記憶卡的主機裝置可包含有主機 記憶卡轉接器，且主機記憶卡轉接器包含有執行特定記憶卡通訊的協定控 制器、提供特定應用通訊以及協定控制器之間橋樑的應用轉接器、以及差 分資料路徑，其中，差分資料路徑用以將輸入差分訊號轉換為輸入資料以 及/或是狀態訊號給予協定控制器、以及將來自於協定控制器的輸出資料以 φ 及/或是控制訊號轉換為輸出差分訊號。 在另一個實施例中，快閃記憶卡以及/或是位於主機裝置的主機記憶卡 轉接器可以更包含有舊有（legacy)資料路徑，分別用以將輸入時脈資料以 及命令訊號轉換為輸入資料以及/或是狀態訊號給予協定控制器，以及將來 自於協定控制器的輸出資料以及/或是控制訊號分別轉換為輸出時脈資料以 及/或是命令訊號，舊有資料路徑的存在可以允許快閃記憶卡以及/或是主機 裝置可以分別與習知（也就是以時脈資料為基礎）主機裝置以及或是快閃 記憶卡進行通訊。 201133242 在另一個實施例中，位於快閃記憶卡以及/或是主機記憶卡轉接器的協 定控制器可以是標準的協定控制器（譬如多媒體記憶卡、安全數位記憶卡 或是記憶棒記憶卡協定控制器），只要差分資料路徑可以適當地將來自特定 記憶卡的通訊轉換為差分通訊即可，因此，差分資料傳輸的功能可以在現 存的主機農置中容易地被予以實現（譬如，透過硬體更換或是韌體的更新）。 為使對本發明的目的、特徵及其功能有進一步的了解，茲配合圖式詳 細說明如下： 【實施方式】 習知的快閃記憶卡以及使用這些快閃記憶卡的裝置具有相對較低的資 料傳輸速率，因而可限制這些快閃記憶卡在使用大量頻寬（bandwidth intensive)的應用程式上之施行。藉由致能供快閃記憶卡使用的差分資料傳 輸協定，輸出/輸入這些快閃記憶卡的資料傳輸速率可以顯著地提高，而不 需要額外的接腳或是增加整體記憶卡的尺寸。 差分資料傳輸功能可以結合舊有〇egacy)功能（時脈資料傳輸）來增 加快閃記針的相雜。舉例纽，—鋼絲制高料舰流排的安 全數位記憶卡可以被稱為超高速安全數位記憶卡（Very_highspeed sd card ; VSD card) ’而能與超高速安全數位記憶卡溝通的主機則為超高速安 全數位記針主機，具有舊有概的超高速安全數位記針，當插入舊有 安全數位記針域時可赠為安全触記針㈣，具有舊有功能之超 冋速安全數位記針域也可以讀輪人的安全數位記憶卡，因此，超高 速安全數蚊針與域容（baekwaiideQmpatible) @。 舉例來說，第3 _示安全齡記針域38接❹舰記憶卡 201133242 (MMCeard) 32、安全數位記憶卡（SDea⑷3()、或是超高速安全數位記 憶卡（VSD card) 34 ’主機％包含舊有安全數位記憶卡主機控制器39，可 偵測並接收安全數位記憶卡3〇或多媒體記憶卡仏而當超高速安全數位記 憶卡34插入時，安全數位記憶卡主機控制器39會偵測為一個安全數位記 憶卡，並將超高速安全數位記憶卡％設定為操作在標準9個接腳以及安全 數位記憶卡匯流排36的安全數位記憶卡。 多媒體記憶卡32僅具有7個金屬塾，因此數位記憶卡匯流排36會相 #較於安全數位記憶卡3〇而少使用2根接線，換句話說，安全數位記憶卡3〇 具有兩個額外的金屬墊，是多媒體記憶卡32所沒有的，具體來說一個額 外的金屬墊增加在安全數位記憶卡3〇形成斜角的邊緣，另—個額外的金屬 塾則增加在7個金屬塾的另外一側。而超高速安全數位記憶卡％具有與安 全數位記憶卡3G相_ 9個金·的配置，並且可以透過安全數位記憶卡 匯流排36使用標準的安全數位記憶卡介面和協定來與安全數位記憶卡主機 38溝通。 _ f 4 擴充式超高速安全數位雜卡域π，而可接收多媒體記 憶卡32、安全數位記憶卡3〇、或是超高速安全數位記憶卡％。擴充式超高 速安全數位記憶卡主機42是-個可以侧並可接收多媒體記憶卡32、安全 數位記鮮30、或是超高移全錄輯卡34 駐全記憶卡主機。 當多媒體記憶卡32插入時’擴充式超高速安全數位記憶卡主機42利用超 南速安全數位記憶卡匯流排40的7個接腳，使用多媒體記憶卡接腳與協定 來進打溝通；而當安全數位記憶卡3〇插入時，擴充式超高速安全數位記憶 卡主機42利用超高速安全數位記憶卡匯流排*的9個接腳，使用安全數 201133242 位記憶卡接腳與協定來進行溝通。 當超高速安全數位記憶卡34插入時，位於擴充式超高速安全數位記憶 卡主機42的超高速安全數位記憶卡主機控制器W會侧為一個超高速安 全數位β己隐卡，並且设置超高速安全數位記憶卡％操作在擴充模式 (extended碰），而透過超高速安全數位記憶卡雌排4()使用譬如為通 用串列匯流排（USB)的高速串列匯流排標準來進行傳輸。較高頻寬資料 傳輸也可透過超高速安全數位記憶卡匯流排4〇使用譬如為通用率列匯流 排、IEEE I394、SATA或是pCI Express等串舰流排標準來進行。 超高速安全數位記憶卡34具有與安全數位記憶卡3〇相同的9個金屬 塾的配置，細卻包含内部控制器（圖中未示），而可雛内料列匯流排 控制器至金屬塾，而非一般的安全數位記憶卡控制器。舉例來說，當超高 速女全數位戏卡34操作於擴充切高速安全數位記憶卡模柄，超高速 安全數位記憶卡34内部的通用串列匯流排控制器可以耗接到該一些金屬塾 上0 第5圖為擴充式超高速安全數位記憶卡透過超高速安全數位記憶卡主 機來執仃渐性侧的錄示意I主機，譬如為個人電機，於記憶 卡插入__測，如步驟跡譬如齡細__接腳細 (CD)pln) &安全數位記憶卡或是超高速安全數位記憶卡上之電阻來予以上 拉（pull high)，或是藉由偵測記憶卡開關由記憶卡上之機械特性來予以開 動。超高速安全數位記憶卡主機發送一包含c_指令㈣列指令到所插 入的記憶卡，如步驟242，假如記憶卡沒有適當回應CMD55指令，如步驟 244 ’則此記憶卡可能為多媒體記憶卡或是單一模式的記憶卡，而非安全數 201133242 ==錢超高逮安錄位記，接著，傳送包含有⑽丨指令的争 、己隐卡，如步驟246，假使記憶卡適當回應了 CMD1指令，則此 己隐卡為夕媒體記憶卡，接著，將多媒體記憶卡藉由㈣指令來予以初始 機讀取多媒體§己憶卡上的配置註冊器（c〇nfig_i〇n沈扭咖）， 如步驟248，主機使用共用的7個接腳來與多媒體記憶卡進行溝通，假如記 隐卡並未適s回應，則主機可能試著藉由切換到不同的模絲與記憶卡溝 通0 • 假如所插入的記憶卡適當地回應了 CMD55指令，如步驟244，則此記 隐卡可^為超间速安全數位記憶卡或是安全數位記憶卡接著進一步傳送 包含有進階超高速安全數位記針齡ACM〇1的齡如麵⑽，假如 記憶卡並未適當回應ACMD1指令，如步驟Μ2，則此記憶卡將不可能為超 咼速安全數位記憶卡。則將再次發送CMD55指令以及接續的AC刪】指 令的串列指令’如步驟254,其中AC順指令是一個特殊定義的進階指令， 僅有超高速安全數位記憶卡會以預期中的方式來回應，舉例來說，超高速 #安全數位記憶卡可能回應-個僅由超高速安全數位記憶卡使用的獨一無二 的編碼（unique code)。 饭如§己憶卡適當地回應了 CMD55指令以及ACM〇4l指令，如步驟 256 ’則此記憶卡為安全數位記憶卡’接著，藉由串列指令來予以將安全數 位記憶卡初始化，譬如主機讀取安全數位記憶卡上的配置註冊器 (configumtion registers)，如步驟258。主機使用了安全數位記憶卡介面的 9個接腳來與安全數位記憶卡溝通，主機可以使用安全數位記憶卡介面的一 條資料訊魏献乡到四條資料職絲進行舰，儲姐安全數位記憶 201133242 卡的資料可以藉由高階安全協定來予以加密（encrypted)。 假如記憶卡並未適當地回應CMD55指令以及ACMD41指令，如步驟 256，則此記憶卡為其他種類的記憶卡，然後可以執行進一步的記憶卡辨 識，或是例行性記憶卡偵測失敗。 假如記憶卡適當地回應了 ACMD1指令，如步驟252，則此記憶卡為超 高速安全數位記憶卡，如步驟262，擴充式主機可以藉由記憶卡針對此一指 令或疋其他指令的回應來予以分析，如步驟264，而建立超高速安全數位記 隐卡的用途與屬性（pers〇nality W capa磁ies ) ’如步驟。 超高速安全數位記憶卡接著被一串列命令予以初始化，譬如主機讀取 超尚速安全触記憶卡上魏技㈣（eGnfigu牆^ κ麵η)，如步驟 268 °其中一個擴充式串列匯流排協定處理器被啟動，並且連接到部份的超 高速安全触記針的9健_，社浦錢式T的資料傳輸。 第6圖為藉由超南速安全數位記憶卡來執行的超高速安全數位記憶卡 例订性細EJ應㈣程示意圖。當插人主機鋪錢電後，超高速安全數 位記憶卡藉由金屬接觸墊予以供冑，如步驟勝然:後記憶卡初始化例行程 序動如步驟2犯’其中，可能包含有各種的内部自我檢測，超高速安全 數位記憶相部的控繼將執行這些崎程序、啟動外部介面，接著並等 /來自於主機的^令’假如此乃是單—模式的記憶卡，接著記憶卡會等待 主機來切換至相_絲溝通，假如不是—解—模式的記憶卡，則將等 待來自於主機的CMD55指令，如步驟284。 當來自於域的C：咖齡純㈣输錄峨卡控制器將 待來自於主機的Α_指令，如步驟挪，藉由顯示記憶卡支援且可用 201133242 的擴充式串列匯流排協定的方式，超高速安全數位記憶卡回應來自於超高 速王數位„己憶卡主機的ACMD1指令，如步驟288，主機將由列表中選擇 個主機也支援的可㈣定，記針改變其賊排傳鮮來連接至其中一 個擴充式串列匯流排協定處理器到部份的安全數位記憶卡之9個接腳，如 步驟290，舉例來說，可能支援通用串列匯流排。 主機傳送-個指令到超高速安全數位記憶體，來指示所採用的協定， 如步驟292，超而速安全數位記憶卡接著將初始化所選擇的協定處理器，並 _將其麵接_高速安全數位記憶卡匯流排之適當接腳然後超高速安全 數位記憶卡將接受到來自於主機的進—步指令，如步驟294。 系統方塊圖，第7〜8圖 第7圖為具有超尚速安全數位記憶卡連接器插槽50的主機51系統， 其支援擴充模式的通訊，而可插入多媒體記憶卡32、安全數位記憶卡3〇、 或是超高速安全触賴卡Μ到域^之賴速安全記憶卡連接器 插槽50 ’每_個記憶卡將可在各自的鮮模式下操作。 • 域51具有處理器系、统68 ’用以執行包含記憶卡管理程式、匯流排排 程程式等’多用途匯流排介面系統（multi perg〇nalit^⑹i咖rface system) 53使用各種㉟定來處理來自於主機處理器系統68的資料。安全數位記憶卡 協定處理器56則藉由使用安全數位記憶卡協定來處理資料，並在位於超高 速安全數位記針連脑姉％之安錄位記憶卡㈣訊絲上輸入輸出 資料。其他與超高速安全數位記憶卡連接器插槽5〇溝通的協定，則透過多 用途匯流辨開關52選擇適當協定處理器來進行。 躲超高速安全触記針連接胃鋪5Q之翻接_連制多用途匯 201133242 流排開關52 ’以及安全數位記憶卡協定處理器56。位於多用途匯流排開關 52的傳送器（圖中未示）緩衝出於以及來自配對的傳送和接收之差分資料 訊號線的資料，此差分資料訊號線位於擴充式協定金屬接點，譬如為週邊 裝置元件連接快遞（PCI Express)、火線（Firewire) IEEE 1394、串列小型 計算機系統介面（Serial Attached SCSI)、以及串列式進階附加技術 (SATA)、甚至是較早的多媒體記憶卡（MuitiMediaCard ;腹〇。 當主機處理器系統68執行之例行性初始化決定了插入的記憶卡是多媒 體記憶卡時，多媒體記憶卡協定處理器58會被啟動來與插入超高速安全數 位記憶卡連接器鋪5〇之多雜記憶卡32進行溝通，且安全數位記憶卡 協定處理器56會被失能。而當主機處理器系統08決定插人的記憶卡是多 媒體記憶卡時，崎麵n μ蚊多驗匯流翻關52來連接超高速安 全數位記憶卡連接諸槽5〇至多媒體記憶卡協定處理器58;而當插入的記 憶卡疋*全數航憶卡3〇時’在減化完紐，安全触纖卡協定處理 器56會持續與記憶卡進行溝通。 田藉由主機處理器系統68執行例行性初始化，並決定插入的記憶卡是 超高速安缝位記針34時，安錄蚊憶卡協歧㈣％會持續與超 高龄全數位記憶卡34進行溝通，直到決定了超高速安全數位記憶卡34 的t月匕接著’選擇其中—個較高速串列匯流排協定來使用，舉例來說， 處里ϋ系統68决定了超高速安全數位記憶卡34支援pci㈣咖 (PCIE)協定，用途選擇器料定多用途匯流排開關η連接超高速安全 數位錢錢接5G至ραΕ狀處㈣⑽。織，當觀擴充模 式啟動後，主機處理H系統战會與舰協定處理器&進行溝通，而不是 20 201133242 安全數位記憶卡協定處理器56。 當藉由主機處理ϋ彡統Μ執行例行性初始化，並蚊插人的記憶卡是 超高速安全數位記憶卡Μ、且支援邮φ瓶流排時，騎選㈣％設定 多用途®流排關52連接超高速安全數位記憶卡連接器插槽5G至通用串 列匯流排協定處理器60，然後，當通用串列匯流排擴充模式啟動後，主機 處理器系統68會與通用串列匯流排協定處理器6〇進行溝通，而不是安全 數位記憶卡協定處理器56。 # 當藉由主機處理器系統68執行例行性初始化，並決定插入的記憶卡是 超高速安錄航針34、且描SATA時，用輯_ Μ蚊多用途匯 流排開關52連接超高速安全數位·卡連接雜槽％至8麗協定處理 器64 ’然後’當SATA擴充模式啟動後，主機處理器系统你會與$錄協 定處理器64進行溝通，而不是安全數位記憶卡協定處理器允。 虽藉由主機處理器系統68執行例行性初始化，並決定插入的記憶卡是 超间速安全數位記針34、且支援Fifewire時崎選擇器％設定多用途 •匯流排開關52連接超高速安全數位記憶卡連接器插槽5〇至趣脳協 ^處理器66，然後，當㈣擴充模式啟動後，主機處理器系統㈣ 與1咖_協定處理器66進行溝通，而不是安全數位記憶卡協定處理器 56 〇 超高速安錄位纖卡34也可支鮮於__航趣定，然後主機 6^理器系統68也可由支援的龄中予以選擇，例來說，主機處理器系統 68可以選擇可用之最快的協定，在此特別注意，主機系統51可能不支援如 第7圖巾所__有龄，但是可能僅支援職述㈣定之子集合 21 201133242 (subset) 〇

第8圖係為具有安全數位記憶卡連接器之超高速安全數位記憶卡裝置 71的方塊圖’且支援超高速安全數位記憶卡擴充模式通訊。在一實施例中， 超高速安全數位記憶卡裝置B可以為如第7圖所繪示之超高速安全數位記 隐卡34在另實施例中’超高速安全數位記憶卡34可以是超高速安全數 位記憶卡裝置71所具有之所有齡處驾的子集合，細的，超高速安全 數位記憶卡主機系統51，也可以為如第7圖相同之主機系統51，或是主機系. 統51所具有的所有協定處理器的子集合。 I 超高速安全數位記憶卡裝置U的超高速安全數位記憶卡插頭％可以 插入超高速安全數位記憶卡主機51，的超高速安全數位記憶卡插座％，超高 速安全數位記憶卡裝置71的超高逮安全數位記憶卡插頭％可以插入安全 數位記憶卡主機75的安全數位記憶卡插座5〇’，其係並不支援超高速安全 數位記憶卡模式；献，超高速安全触記針裝置γι的超高速安全數位 記憶卡插頭70也可以插人多媒體記憶卡主齡統77之多媒體記憶卡插座 5〇其也係不支援超问速女全數位記憶卡模式，但卻支援多媒體記憶卡或 是串列週邊介面（SPI)模式。 超高速安全齡記針裝置η具錄置處理料統沾，絲執行包含 記憶卡初始化额賴瞒軸式，乡職隨齡面祕73败用各種 協定處理來自裝置處理器系統88的資料，安全數位記憶卡協定處理写％ 則使用安全數位記憶卡協定處理資料，並且在超高速安全數位記憶卡插頭 7〇的安全數位㈣城線上輪入_賴，其他通賴歧㈣與超高速 安全數位纖卡_ 70的觀，則是透衫用賴雜關72來予以溝 22 201133242 通，其係選擇其中之一協定處理器來進行。 超高速安全數位記憶卡插頭70内的接觸接腳連接至多用途匯流排開關 72以及安全數位記憶卡協定處理器76，位於多用途匯流排開關72的傳送 器（圖中未示）緩衝出於以及來自配對的傳送和接收之差分資料訊號線的 資料’此差分資料訊號線位於擴充式協定金屬接點，譬如為PCI Express、

Firewire IEEE 1394、Serial Attached SCSI、以及 SATA、甚至是較早的多媒 體記憶卡。 • 當主機處理器系統88執行之例行性初始化為使用多媒體記憶卡相容串 列週邊介面模式的指令、且當主機是多媒體記憶卡主機系統77時，多媒體 記憶卡協定處理器78會被啟動來與連接到超高速安全數位記憶卡插頭7〇 的多媒體記憶卡主機系統77進行溝通，且安全數位記憶卡協定處理器76 會被失能。當裝置處理器系統88使用多媒體記憶卡相容模式來下指令時， 用途選擇器74設定多用途匯流排開關72來連接超高速安全數位記憶卡插 頭70到多媒體記憶卡協定處理器78，當主機是安全數位記憶卡主機系統 φ 75時，在初始化完成後，安全數位記憶卡協定處理器76會持續與安全數位 記憶卡協定處理器76進行溝通。 當藉由主機執行例行性初始化，並決定超高速安全數位記憶卡裝置 以及超高速安全數位記憶卡主機系統51’皆支援超高速安全數位記憶卡模 式時’超高速安全數位記憶卡主機系統51，會透過安全數位記憶卡協定處理 器76發送指令至裝置處理器系統88使其切換為超高速安全數位記憶卡模 式。接著，選擇其中一個較高速串列匯流排協定來使用，舉例來說，當處 理器系統88被指令使用PCI Express時，用途選擇器74設定多用途匯流排 23 201133242 開關72連接超高速安全數位記憶卡連接器插頭7〇至ρα Express協定處理 器82 ’然後’當PCI Express擴充模式啟動後，處理器系統88會與PCI Express 協定處理器82進行溝通，而不是安全數位記憶卡協定處理器76。 當藉由主機執行例行性初始化，並決定插入的記憶卡支援具有通用串 列匯流排的超高速安全數位記憶卡時，裝置處理器系統88會被命令切換為 通用串列匯流排模式，用途選擇器74設定多用途匯流排開關72連接超高 速女全數位記憶卡連接器插頭7〇至通用串列匯流排協定處理器8〇，然後， 當通用串列匯流排擴充模式啟動後，處理器系統88會與通用串列匯流排協鲁 定處理器80進行溝通，而不是安全數位記憶卡協定處理器76。 當藉由主機執行例行性初始化，並決定插入的記憶卡支援具有SATA 的超高速安全數位記憶卡時，裝置處理器系統88會被命令切換為8八从模 式，用途選擇器74設定多用途匯流排開關72連接超高速安全數位記憶卡 連接器插頭7〇至SATA協定處理器84，然後，當SATA擴充模式啟動後， 處理器系統88會與SATA協定處理器84進行溝通，而不是安全數位記憶 卡協定處理器76。 φ 當藉由主機執行例行性初始化，並決定插入的記憶卡支援具有 的超同速女全數位記憶卡時，裝置處理器系統88會被命令切換為Firewire 模式，用途選㈣74設定Μ賴流觸關72連接超高速安全數位記憶 卡連接H铜7〇至IEEE I394協域理H 86，織，當ffiEE 1394擴充模 式啟動後’處理器系統88會與IEEE 1394協定處理器86進行溝通，而不 是安全數位記憶卡協定處理器76。 特別注意，超高速安全數位記憶卡裝置Ή可能不支援如第8圖中所繪 24 201133242 示的所有協定’在-些實施例中，超高速安全數位記憶卡裝置7i可能僅支 援所描述❹麵定之子集合（subset)。 第9圖為訊號多工器9⑻的功能示意圖其可結合於第7圖之主機系 統51或是第8圖之超高速安全數位記憶卡裝置7卜舉例來說，訊號多工器 〇可乂被用來提供主機系統S1之超高速安全數位記憶卡連接器插槽或 是具有多種功能（詳細描係請分別參閱下面之第10、u、12A以及12B圖） 的超间速安全紐德卡裝置7丨之超高速安全數位記憶卡連翻插頭 Φ 之接觸（接腳）。 訊號多工器900被設定來提供/接收由介面A (圖中未示）來的訊號 AIN/AOUT、或是由介面B (圖中未示）來的訊號B麵〇υτ。舉例來說， 介面Α與介面Β可以分別為在超高速安全數位記憶卡或是主機系統的安全 數位記憶卡龄處理如及超高速安錄位記針财處㈣，多工訊號 線22可以是連接記憶卡上的一個金屬接觸塾的連接器，或是内部匯流排的 一個訊號線。 輸入緩衝器14緩衝訊號線22來產生訊號AIN給予介面A，而輸入緩 衝器2〇緩衝訊號、線22來產生訊號BIN給予介面b，當輸入/輸出訊號線η 是輸出或是驅動訊餅’輸出致能訊號OE將被啟動為高值。當介面A啟 動時’訊號ΕΝΑ是邏輯高值而且及閘（AND gate) 1〇驅動一邏輯高值來致 能輸出緩衝器12，而可驅動訊號AOUT到信號線22上。當介面b啟動時 訊號ENB是邏輯高值而且及閘（AND gate) 16驅動一邏輯高值來致处輸出 緩衝器18，而可驅動訊號BOUT到信號線22上。 理 值得注意的是，額外的介面C、D等（換句話說，其他的通訊協定處 25 201133242 盗）也可以藉由增加及閘與輸入、輸出緩衝器來針對相同的訊號線22進行 多工處理。 更進一步來說，也可以產生額外的致能訊號ENC、END等，此些介面 可為多媒體記憶卡、通用串列匯流排、SATA、IEEE 1394、pCffi以及安全 數位記憶卡等規格。 介面接腳分配表 第10圖為具有9個接腳之安全數位記憶卡連接器的多工訊號分配表。 電源VDD提供於接腳4,而接地端則分職供於接腳3 ( VSS1)以及接腳 6 (VSS2)，時脈於接腳5輸入到記憶卡，且接腳7是多媒體記憶卡、安全 數位記憶卡、顧㈣匯賴、PCIE、STAT、IEEE 1394等介©的輸出/輸 入串列資料DAT0。 接腳2是針對多媒體記憶卡、安全數位記憶卡、朝㈣匯流排的雙 向指令CMD訊號線’且為串列週邊介面（spi)的資料輸入疆，並且刺 是可以橫跨多個微處理ϋ、微控㈣或是週邊裝置進行完整的雙向、同步 之串列資料溝通規格。串列週邊介面啟動微處理器與週邊裝置之間的通 訊、以及/或處理||之_通訊’而串刺邊介面模式則衫_記憶卡與 安全數位記憶卡協定的子集合；串列週邊介面具有晶片選擇訊號cs於接腳 1和資料輸出到主機訊號DOUT於接腳7，而亊列週邊介面與多媒體記憶卡 介面則並未使用到接腳8、9。 對於安全數位記憶卡介面，多至四個資料訊號線可能同時被使用，儘 管只有一個資料訊號線可能在特殊的通訊短期間被使用，例如，在記憶卡 的初始化過程。資料訊號線DAT0位於接腳7、資料訊號線DAT1位於接腳 26 201133242 8、資料訊號線DAT2位於接腳9、以及資料訊號線DAT3位於接腳1 β 當超高速安全數位記憶卡模式被啟動後並且選擇通用串列匯流排協定 時’ _列的通用串列匯流排資料將被雙向地傳輸，而通過通用串列匯流排 的差分資料訊號線D+、D-。而CMD訊號線、CLK訊號線、以及DAT0訊 號線仍將可連接於安全數位記憶卡處理器，而可在通用串列匯流排的功能 無法使用時’允許1位元資料DAT〇的安全數位記憶卡通訊。 當超高速安全數位記憶卡模式被啟動、並且選擇Pc正協定時，串列 _ PCI資料將會被通過兩對差分資料訊號線傳輸（換句話說，傳輸訊號線 ΤρΟ、TnO以及接收訊號線Rp〇、)。位於接腳2、丨上的傳輸訊號線Tp〇、 ΤηΟ為記憶卡的輸出而由主機接收；位於接腳8 ' 9上的接收訊號線Rp0、 RnO為主機的輸出而由記憶卡來接收。 當超高速安全數位記憶卡模式被啟動後，並且選擇SATA協定時，串 列ΑΤΑ資料將會被通過兩對差分資料訊號線傳輸(換句話說，a訊號線A+、 A-以及B訊號線B+、B-)。分別位於接腳2、1的A資料線A+、A-為主機 φ 的輸出而由記憶卡接收；分別位於接腳8、9的B資料線b+、B-為記憶卡 的輸出而由主機來接收。當SATA被使用時，安全數位記憶卡通訊將會中 斷。 當超高速安全數位記憶卡模式被啟動後，並且選擇Firewire協定時，串 列IEEE 1394資料將會被通過兩對差分資料訊號線傳輸（換句話說，A訊號 線TPA、TPA*以及B訊號線TPB、TPB* )。分別位於接腳2、丨的訊號線 TPA、 TPA*為記憶卡的輸出而由主機接收；分別位於接腳8、9的訊號線 TPB、 TPB*為主機的輸出而由記憶卡來接收。當ieee 1394被使用時，安 27 201133242 全數位記憶卡通訊將會中斷。 第11圖為具有7個接腳之多媒體記憶卡連接器的多工訊號分配表，舊 有的主機可能僅支援多媒體記憶卡，此實施例支援通用串列匯流排、安全 數位記憶卡、串列週邊介面以及多媒體記憶卡，但是其他譬如為SATA、IEEE 1394與PCffi貝丨|不予支援。儘管具有6個多媒體記憶卡訊號接腳，但是針 對7個接腳的實體介面’多媒體記憶卡介面具有一個額外、不使用的接腳。 電源VDD提供於接腳4，接地端观卜娜2則提供於接腳3、6，輪入於 記憶卡的時脈位於訊號線5 ’接腳7是針對多媒體記憶卡、安全數位記憶卡 以及通用串列匯流排等介面的輸出/輸入串列資料DAT〇，而針對串列週邊 介面則是資料DOUT。 接腳2是針對是多媒體記憶卡、安全數位記憶卡、串列匯流排的 雙向指令CMD訊號線’且為串列週邊介面⑽）的資料輸入函。串列 週邊介面具有晶片選擇訊號cs於接腳丨和f料輸出到主機域D贿於 接腳7 ’而安全數位輯卡介_於接腳7使賴號線DAT〇。 當超高速安全數位記憶卡模式被啟動後，並且選擇通用串列匯流排， 串列的通用串列匯流浦料將通過位於接腳2、i的通用串列匯流排的差分 資料訊號線D+、D_被雙向地傳輸。因此，#僅有7個接腳可用時，通用串 列匯流排仍舊是被支援的》 第圖係為擴充至13個接聊的連接器之多工接腳分配表，接㈣ 〜13被用德充式安全數位記憶卡介面上作為雜接腳雛4〜7，且可以 針對第4.0版婦_崎規格物_編來予以保留。 第12B圖係為1〇個接腳的記憶棒記憶卡系統之多工接腳分配表’不同 28 201133242 於使用安全數位缝卡’航式介面也可設計針對其他記憶卡為基準的協 定’譬如為記憶棒記憶卡（Memory Stick ; MS)。記憶棒記憶卡具有1〇個 接腳的連接器，電源位於接腳3、9，接地端位於接腳卜1〇，接腳8為系 統時脈輸入SCLK，而接腳2為匯流排狀態輸入郎，資料藉由位於接腳4 的資料DAT0來雙方向地攜帶，而接腳6為插入接腳⑽，可藉由記憶棒記 憶卡的電阻器予以拉高來偵測指出已經插入的記憶卡。 接腳5、7針對記憶棒記憶卡來予以保留，而被擴充使麟ms % • DU〇 ’ MS Pr〇 Du〇具有4位元的資料匯流排DAT0〜3，並分別使用接腳4、 3、5、7’因為接聊3被用來作為DAT1而非vcc，而少提供一個電源接聊。 針對記憶棒記憶卡具有通用串舰流排的擴充模式，接腳4、3負載通 用串列匯流排-對差分資料、D•，其他接腳_來負載記憶棒記憶卡或 是MS Pro Duo的訊號；針對PCIE擴充模式，接腳4、3負載一對pci傳輸 差分資料τ+、τ·，而接腳7、5負載—對ρα接收差分資料r+、r_ ;相同 的’針對SATA擴充模式，接腳4、3負載一對SATA傳輸差分資料τ+、τ·， _而接腳7、5負載一對議接收差分資料r+、r_ ;針對纖聰擴充模 式，接腳4、3負載一對1394 A差分資料τρΑ、τρΑ*，而接腳7、5負載一 對1394 Β差分資料ΤΡΒ、ΤΡΒ*。 值得注意的’針對雜卡本身的物理結構，其制了多種材質來組成 記憶卡基板、電路板、金屬接點、記憶卡外殼等，塑膠外殼可具有多種形 狀’並且可以部份或是完全覆蓋電路板或是連接器的不同部位，且亦可形 成連接器的《^刀’不同的形狀與圖案亦可予以替代，接腳可以是指平面 金層導線献其他接__形狀而不是钱的釘物此油碑⑷形狀。 29 201133242 許多擴充的協定，譬如為PCI Express、通用串列匯流排、Serial ΑΤΑ、 Serial Attached SCSI、或 Firewire IEEE ,1394 可以使用作為第二個介面，主 機也可支援各種串列匯流排介面，並且可以優先測試通用串列匯流排的操 作’接著依序是IEEE 1394、SATA、SA SCSI等，然後最後才切換到比較 高速介面，譬如為PCI Express。 另外’請特別注意，安全數位記憶卡的描述主要僅作為範例說明之目 的’安全數位記憶卡也可以被取代為記憶棒記憶卡（Ms)、Ms Pr〇 ear>d、

MS Duo card、迷你安全數位記憶卡（mini SD card)、減低尺寸多媒體記憶 卡（reduced sizeMMC)等；硬體的開關也可以取代一些例行性的記憶卡偵 測步驟，舉例來說’可;ΪΡΗ己憶卡夕卜殼增加有凹口來接合記憶卡插槽的開關。 此外，也可以設計特殊的發光二極體來通知使用者，哪一個電性介面 為目前已經在使㈣，舉例來說，如果使關準的安全數位記憶卡介面， 則發光二極體會開啟，否_話，發光二極體則會關閉；如果存在有超過2

個的模式，則可贿好種純的發光二極縣指示各麵式，譬如綠色 表示PCI Express、黃色表示通用串列匯流排。

此外’也可以制不_電源供魅龍，通用㈣匯流排與MM 使用5伏特的《’喊全數位織卡衫職記憶卡個Μ伏特的電 壓’簡使用U伏特的電壓。藉由將η伏特電壓供應至電源接腳卿， 然後透過超高速安全數位記憶卡内部的電壓轉換时產生其他的電壓，譬 如使用充魏浦（charge p卿）來產生5伏特雜、使用錢轉直流變壓 器（DC to DC converter)來產生1.5伏特電壓。 PCIE介面的兩對

Pd Express系統匯流排管理功能可以藉由彻内的 30 201133242 差分訊號來予以達成，時脈訊號，譬如為REFCLK+、REFCLK-乃是可以使 用額外連接墊來予以增加的訊號，PCIE的旁帶訊號（sideband signals)可 以藉由額外的連接墊來增加，譬如為CPPE#、CPUSB#、CLKREQ#、 PERST# ' WAKE#、+3.3AUX、SMBDATA、SMBCLK 等訊號。此外，使 用調整過的PCIE訊號的方法，也可以應用在動態隨機存取記憶體的串列缓 衝記憶體模組的設計。 鑑於上述多用途快閃記憶卡的描述，可以看出習知記憶卡為基礎的通 φ 訊協定（譬如為安全數位記憶卡、多媒體記憶卡、緊密快閃記憶卡）的限 制，可藉由結合第二種標準的高速通訊協定介面的性能來克服，譬如為通 用串列匯流排、SATA、Firewire 或 PCI Express。 然而’根據另外一個實施例’快閃記憶卡以及/或主機控制器也可包含 有特定記，It卡差分龍傳輸賴桃，來致能差分龍於快閃記憶卡以及 主機裝置間的傳輸。 舉例來說，第13A圖繪示主機裝置13〇2以及快閃記憶卡臟藉由差 #分訊號DDAT溝通的實施例示意圖，主機裝置U〇2可以是任何型態的電子 裝置’並具有快閃記憶卡的介面，譬如為數位相機、哪3播放機或是錄音 機等’快閃記憶卡蘭可能包含有任何形式的快閃記憶卡，包括多媒體記 憶卡、女全數位記憶卡、記憶棒記憶卡、或是緊密快閃記憶卡。其中值得 /主意的疋’當快閃s己憶卡B01插入主機裝置13〇2的插槽B〇3時快閃記 憶卡窗以及主機裝置簡之間發生溝通（或是快閃記憶卡藉由轉 接器或是擴充器輕接於插槽1303時），為了更加清楚地說明，第l3A圖中 快閃記憶卡1301乃是與主機裝置13〇2分離的。 31 201133242 快閃記憶卡1301包含有記憶體陣列131〇、協定控制器i32〇、差分資 料路徑U30以及可選擇的舊有資料路徑133〇L，主機裝置13〇2包含有主機 記憶卡控制器Π40，其具有應用轉換器135〇、協定控制器·、差分資料 路徑簡以及可選擇的舊有資料路徑i胤。差分資料路徑133〇、137〇 可以分別提供洲的魏給傾閃魏卡讓以及域記憶卡控制器 1340 ’藉由將δ己憶卡特定協定訊號（譬如來自協定控制器m丄⑽的控 制訊號CTRL、狀態訊號ST以及資料訊號DAT)轉化為差分訊號DDAT， 而可在快閃記憶卡13〇1以及主機記憶卡控制器測之間橫跨記憶卡匯流籲 排1390進行傳輸。 類似繪示於第1A圖之習知多媒體記憶卡的資料路徑m、121，差分 資料路徑1330、1370可以提供串列轉平行輸入與平行轉舉列輸出，訊框偵 測用以確保記憶體陣列113的讀取/寫入操作正常，以及錯誤檢查（訊號 SDAT與CMD之一般的CRC檢查）。然而，差分資料路徑133〇、137〇也 可以提供差分資料的編碼與解碼，而可致能於快閃記憶卡13〇1以及主機記 憶卡控制器1340之間的差分資料通訊。 · 同時’分別位於快閃記憶卡13〇1以及主機記憶卡控制器134〇的協定 控制器1320、1360可以大致上如同繪示於第1A圖的多媒體記憶卡協定控 制器112、122般操作。尤其快閃記憶卡13〇1的協定控制器132〇可以執行 適當地操作（譬如記憶體陣列1310的讀取/寫入操作以及藉由差分資料路徑 1330所偵測的封包值錯誤的處理），來回應輸入的狀態訊號ST以及資料訊 號DAT ’並且當完成此些操作後產生適當地輸出控制訊號cTRL以及資料 訊號DAT (譬如讀取/寫入之通過或是失敗的指示值與資料）。 32 201133242 同樣的，主機記憶卡控制器1340的協定控制器1360可以產生適當地 輸出控制訊號CTRL以及資料訊號DAT (譬如讀取/寫入之指令以及記憶體 位址）’來回應來自應用轉換器1350的指令，並且執行適當地操作（譬如 提供讀取資料或是寫入操作的確認）來回應輸入的狀態訊號ST以及資料訊 號DAT。值得注意的是，資料訊號DAT以及狀態訊號ST可以藉由協定控 制器1360直接提供給予主機裝置1302 ’或是由應用轉換器1350來將其由 特定記憶卡通訊協定轉換至特定主機通訊協定。如同第1A圖般針對應用轉 φ 換器I23之描述，應用轉換器1350可以作為特定主機通訊以及特定記憶卡 通訊之間的橋樑。 快閃記憶卡1301以及主機裝置1302之間的通訊籍由快閃記憶卡ι301 插入插槽1303時予以初始化，並且啟動快閃記憶卡13〇ι，接著，應用轉換 器1350可以提供來自主機裝置13〇2的指令（譬如讀取或是寫入命命）至 協定控制器1360，使其接續提供適當的控制訊號ctrl、資料訊號DAT至 差分資料路徑1370。差分資料路徑1370接續將控制訊號CTRL與資料訊號 鲁 DAT轉化為差分訊號DDAT，而可以透過快閃記憶卡丨3〇1的差分資料路徑 1330來傳送，差分資料路徑133〇將差分資料DDAT予以解碼為狀態訊號 ST以及資料訊號DAT’使得協定控制器1320可以在記憶體陣列1310執行 所要求的操作（除非錯誤的傳送發生被差分資料路徑133〇指出）。協定控 制器1320回覆一個回應以及任何來自於記憶體陣列131〇的相關資料透 過控制訊號CTRL以及倾職DAT傳制差分_祕測，差分資料 路徑1330將控制訊號CTRL、資料訊號DAT轉換為差分訊號ddat後， 回傳至主機記憶卡控制器134〇的差分資料路徑137〇。接著差分資料路徑 33 201133242 1370將輸入的差分資料訊號DDAT解碼為狀態訊號ST以及資料訊號 DAT ’而可予以轉化為適當地特定主機訊號來供主機裝置13〇2使用。 快閃記憶卡1301與主機裝置1302之間的通訊可以視為層級的事務 (layered transaction )，在不同程度的抽取之下（at varying levels 〇f abstraction) ’當穿過不同的層級時（across the different layers)來傳遞資訊， 舉例來說，第13B圖繪示快閃記憶卡1301以及主機裝置1302之間通訊的 示意圖’續示有組成通訊堆疊的各種層級，協定層1392以及應用層1393 在主機裝置1302以及快閃記憶卡1301之間為虛擬連接（圖中繪示為虛 線）’於應用層1393,主機裝置1302的應用轉換器1350會存取快閃記憶卡 1301的快閃記憶體陣列1310，此一最上層的事務可以藉由協定層1392來 予以達成，其中特定應用的通訊會跨越協定控制器1320、1360來轉譯成特 定記憶卡的通訊。協定層的通訊可以藉由物理層1391來予以實現，其中實 體訊號（換句話說’差分訊號DDAT以及可選擇的老舊訊號SDAT、CMD 以及CLK)將於主機裝置1302以及快閃記憶卡1301之間透過記憶卡匯流 排1390來傳輸。 其中’主機裝置1302以及快閃記憶卡1301之差分資料傳輸的功能， 可以藉由物理層1391來實現，因此允許使用任何記憶卡協定來分別實現協 定控制器1360、1320。舉例來說，在此實施例中，協定控制器1360、132〇 可包含有標準多媒體記憶卡協定控制器來使用標準的特定多媒體記憶卡協 定訊號（譬如訊號CTRL、ST以及DAT)。在其他變化的實施例中，協定 控制器1320、1360可以包含有標準的安全數位記憶卡、記憶棒記憶卡或是 緊密快閃記憶卡協定控制器，藉以產生並運作回應特定的安全數位記憶 201133242 卡、特定的記憶棒記憶卡或是特定的緊密快閃記憶卡之協定訊號，習知特 疋快閃S己憶卡協定控制器的使用具有簡化高速差分通訊的實現。 舉例來說，用習知時脈資料與多媒體記憶卡通訊之習知主機裝置可重 新設定為差分資料通訊’只需簡單地用差分資料路徑取代現有的標準多媒 體記憶卡資料路徑（譬如取代第丨八圖中的多媒體記憶卡資料路徑121為差 分資料路徑1370)，假如多媒體記憶卡資料路徑以韌體方式實現（或是其他 可重新編程的格式），則重新設定變為更加簡單，僅需將韌體更新來實現差 φ 分資料路徑即可。 在此也特別指出，標準特定記憶卡協定控制器的使用（譬如多媒體記 憶卡協定控制器或安全數位記憶卡協定控制器），可允許主機記憶卡控制器 1340以及/或快閃記憶卡13〇1(見第13A圖），根據介面裝置/記憶卡的特性， 而可選擇性地執行差分資料傳輸以及時脈資料傳輸。舉例來說，協定控制 器1360可包含有標準多媒體記憶卡協定控制器，並同時耦接於差分資料路 徑1370以及舊有資料路徑1370L，接著，透過標準時脈命令訊號CMD以 •及串列資料訊號SDAT來溝通，舊有資料路徑1370L將可成為標準多媒體 s己憶卡資料路徑，依鼠法，主機記針控制^ 134G可藉由使用習知的時 脈資料傳輸來與習知的多舰織卡進行通訊，也可在當·差分資料致 能之多媒體記憶卡時，伽較高速、低耗能的差分資料傳輸。 類似的’快閃記憶卡1301的協定控制器1320也可包含有習知多媒體 5己憶卡協疋控制器’來同時祕於差分資料路徑133G以及舊有資料路徑 133〇L’其中舊有資料路徑1330L可包含有習知多媒體記憶卡資料路徑；依 照此法，快閃記憶卡酿可藉由使用習知的時脈資料傳輸來與習知的多媒 35 201133242 體記憶卡為基礎的主機裝置進行通訊，同時也可在當利用具有差分資料致 能之主機裝置時，可切換使用較高速、低耗能的差分資料傳輸。 第14A圖繪示版本3.31之多媒體記憶卡相容記憶卡13〇1A的機械外觀 規格（mechanicalformfactordiagram)示意圖，來提供差分資料傳輸的功能， 版本3.31之多媒體記憶卡相容記憶卡13〇1A之接腳分配如下列表3所示。 表3 接腳編號 名稱 _ P1 D- P2 CMD (OPT.) _ P3 VSS1 P4 VDD P5 CLK (OPT.) P6 VSS2 P7 D+/DAT0 —

記憶卡1310A包含有接腳P1〜p7，等同習知版本3 31之多媒體記憶卡（譬 如第1B圖所繪示之多媒體記憶卡11〇A)，接腳p3、p4、p6為分別用以接 收電壓VSS卜VDD、VSS2的電源接腳，然而，不同於僅利用接腳p7作為 資料（DAT0)接腳’記憶卡酿八使用接腳p卜η來分別傳送/接收構成 差分sfl號之互補的訊號D-、D+(換句話說’如第13A圓的差分訊號DDaT)。 假如多媒體記憶卡相容記憶卡1301A也包含有標準多媒體記憶卡資料 路徑（譬如第13A圓所繪示之舊有資料路徑1330L)，接腳P2、p5、p7可 依照習知方法來使用在訊號CMD、CLK、以及串列資料訊號DAT〇 (譬如 第1A圖之串列資料訊號SDAT)，其中接腳P7為兩用接腳，於時脈資料傳 輸時可以提供串列資料訊號DAT0’而於差分資料傳輸時可以提供差分訊號 D+，以此-方式，差分資料倾魏之多碰雜卡可以保有外觀規格以 36 201133242 及接腳配置，並相容於習知多媒體記憶卡為基礎的主機裝置。 第14B圖繪示版本4.0之多媒體記憶卡相容記憶卡1301B的機械外觀 規格（mechanical form factor diagram )示意圖，來提供差分資料傳輸的功能， 版本4.0之多媒體記憶卡相容記憶卡1301B之接腳分配如下列表4所示。 表4 接腳編號 名稱 P1 D-/DAT3 P2 CMD (OPT.) P3 VSS1 P4 VDD P5 CLK(OPT.) P6 VSS2 P7 D+/DAT0 P8 A+/DAT1 P9 A-/DAT2 ―― _ P10 B+/DAT4 P11 B-/DAT5 P12 C+/DAT6 _ P13 C-/DAT7 — 多媒體記憶卡相容記憶卡1301B概略近似於第14A圖之記憶卡 φ 13〇1A，除了額外的接腳P8〜P13針對互補性訊號A+、A_、B+、B_、c+、 C·來使用’如同上述接腳配置表所指出，因此可以提供三個額外的差分資 料通道（純_、細·、以及C+/C_)，值得注意的是，為了提供習知版本 4.〇的多媒體記憶卡裝置的相容性’接腳p8〜pi3可以為兩用的接腳，而能 在時脈資料傳輸時，分別提供時脈串列資料訊號〇奶〜以丁7。 其中，針對其他各種型態的快閃記憶卡也可以在沒有變動 是接腳相容性的情況下，近似地修改。舉例來說，第呢圖繪示安全數位 記憶卡13〇1C的機械外觀規格―f0rm factor diagram)示意圖， 37 201133242 而具有差分資料傳輸的功能，安全數位記憶卡1301C的接腳分配如下列表 5所示。 表5 接腳編號 名稱 S1 D-/DAT3 S2 CMD (OPT.) S3 VSS1 S4 VDD S5 CLK (OPT.) S6 VSS2 S7 D+/DAT0 S8 A+/DAT1 (OPT.) S9 A-/DAT2 (OPT.) 安全數位記憶卡1301C包含有接腳S1〜S9，其中接腳S3、S4、S6為 分別用以接收電壓VSS1、VDD、VSS2的電源接腳，接腳S1、S7來分別 傳送/接收構成差分訊號之互補的訊號D_、D+，使得安全數位記憶卡13〇lc 以及主機裝置之間得以利用差分訊號來加以通訊。在一個實施例中，接腳 S8、S9可以分別提供另外的差分資料路徑給予互補性訊號A+、a，假如 女全數位s己憶卡1301C也包含有標準安全數位記憶卡資料路徑（換句話 說，如第13A圖所繪示的舊有資料路徑丨33〇L)，則安全數位記憶卡13〇lc 可以於接腳S5接收時脈訊號CLK，而接腳S7、S8、S9、S1則分別可以用 來提供時脈串列資料訊號DAT0、DAT!、DAT2、DAT3使用（接腳S1、S7 或是可能S8、S9皆為兩用的接腳）。 舉另一個例子來說明，第14D圖繪示記憶棒記憶卡13〇1D的機械外觀 規格（mechanical form factor diagram)示意圖’而具有差分資料傳輸的功能， 記憶棒記憶卡1301D的接腳分配如下列表6所示。 38 201133242

表6 接腳編號 名稱 Ml VSS M2 BS M3 D-/DAT1 M4 D+/DAT0 M5 A-/DAT2 M6 INS M7 A+/DAT3 M8 SCLK (OPT.) M9 VCC M10 VSS 記憶棒記憶卡1301D包含有接腳Ml〜M10，其中接腳Ml、M9、M10 為分別用以接收電壓VSS、VCC、VSS的電源接腳，接腳M2、M6分別提 供給予記憶棒記憶卡規範所需要的匯流排狀態訊號BS以及插入訊號INS， 因此，接腳M3、M4分別針對構成差分訊號之互補的訊號D-、D+來使用， 使得記憶棒記憶卡1301D以及主機裝置之間得以利用差分訊號來加以通 訊。可選擇地，接腳M5、M7可以分別提供另外的差分資料路徑給予互補 性訊號A+、A-，假如記憶棒記憶卡1301D也包含有標準記憶棒記憶卡資料 籲 路徑（換句話說’如第13A圖所繪示的舊有資料路徑1330L)，則記憶棒記 憶卡1301D可以於接腳M8接收時脈訊號SCLK，而接腳M4、M3、M5、 M7則分別可以用來提供時脈串列資料訊號DAT0、〇αΉ、DAT2、DAT3 使用（接腳M3、M4或是可能M5、M7皆為兩用的接腳

第15A圖係繪示第13A圖之快閃記憶卡1301之詳細實施例示意圖。 協定控制器1320包含有核心引擎（core engine) 1321、可選擇的緩衝隨機 存取記憶體（buffer RAM) 1322以及可選擇的錯誤檢查電路（error checking circuit; ECC) 1323，核心引擎1321根據狀態訊號ST和輸入資料訊號DAT 39 201133242 來控制記憶體陣列1310’並且產生控制訊號CTRL和輪出資料訊號DAT(如 同對應上述第13A圖之描述）作為回應。緩衝隨機存取記憶體1322可以包 含來緩衝輸入、輸出資料訊號DAT並針對記憶體陣列1310較慢的存取時 間來予以補償’最後，錯誤檢查電路（ECC) 1323可包含於協定控制器132〇 來確認並適當維持訊號CTRL、ST、DAT之訊號完整性（integrity)。 在一個實施例中，差分資料路徑133〇包含有差分串列介面引擎1331 以及差分收發器（transceiver) 1332，差分串列介面引擎1331提供訊號 CTRL、ST、DAT之任何編碼/解碼、序列化/反序列化、以及分包 (packetization) ’來滿足適當差分訊號傳輸的需求（詳細描述請參閱以下對 應於第16A圖之描述）。差分串列介面引擎1331產生/接收多用途（資料以 及/或命令資訊）串列訊號SERS，並透過差分收發器1332予以轉換為差分 資料訊號DDAT，因此，可以使記憶卡13〇1以及差分資料傳輸致能化主機 裝置之間的差分資料傳輸進行。 第15B圖係繪示第13A圖中之主機裝置1302的詳細實施例示意圖，其 並可與第15A圖中的快閃記憶卡no丨連接。協定控制器136〇包含有核心 引擎（core engine) 136卜可選擇的緩衝隨機存取記憶體（buffer RAM) 1362 以及可選擇的錯誤檢查電路（error checking circuit; ECC) 1363，回應於應 用轉換器1350,核心引擎1361產生適當輸出的控制訊號CTRL以及資料訊 號DAT，並且處理輸入之狀態訊號ST以及資料訊號DAT來給予應用轉換 器1350 (如同對應上述於第13A圖之描述）。緩衝隨機存取記憶體1362可 以包含來緩衝輸入、輸出資料訊號DAT並針對資料訊號DAT之資料頻寬以 及應用轉換器1350(或主機裝置）之資料處理性能之間的差額（differences) 201133242 予以補償，最後，錯誤檢查電路1363可包含於協定控制器1360來確認I 適當維持訊號CTRL、ST、DAT之訊號完整性（integrity)。 同時，差分資料路徑1370包含有差分串列介面引擎1371以及差分收 發器（transceiver) 1372 ’如同在快閃記憶卡1301 (見第15A圖）中之差分 串列介面引擎1331 ’差分串列介面引擎1371提供訊號CTRL、ST、DAT 之任何編碼/解碼、序列化/反序列化、以及分包（packetizati〇n)，來滿足適 當差分訊號傳輸的需求（詳細描述請參閱以下對應於第16B圖之描述；)。差 • 分串列介面引擎丨371產生/接收多用途串列訊號SERS，並透過差分收發器 1372予以轉換為差分資料訊號DDAT，因此，可以使主機裝置13〇2以及差 分資料傳輸致能化快閃記憶卡之間的差分資料傳輸進行。 第16A圖係繪示有第15A圖中之差分串列介面引擎1331之詳細實施 例示意圖。差分串列介面引擎1331包含有讀取先進先出（flrstinfirst〇ut ; FIFO)記憶體1621、平行轉串列轉換器1622、編碼器1623、循環冗餘檢 查（cyclic redundancy check;CRC)產生器 1624、命令 / 資料設定電路 1625、 # 同步產生器I626、封包結尾（endofpacket;EOP)產生器1627、寫入先進 先出記憶體1631、串列轉平行轉換器1632、解碼器1633、循環冗餘檢查偵 測器1634、命令/資料偵測器1635、同步偵測器1636、封包結尾偵測器bp、 起始訊框（startofframe ; SOF) _器 1638、以及鎖相迴路（phasei〇cked loop ; PLL) 1639。如第16A @中所繪示之差分串列介面引擎133ι可以透 過資料分包來絲㈣資料傳輸’因而可;肖除時脈資料傳輸的需求，其中 需特別留意’下層的記憶卡協定（譬如多媒體記憶卡協定）自身可能包含 有-些分包的格式’使得差分串列介面引擎⑽）咖可以簡單地針對下 201133242 層封包資料予以執行分包。 解碼器1633麵接並接收來自差分收發器1332之率列訊號娜尺，而予 、根據歡的編碼協定來解碼，舉例來說，在—個實細中，反向不歸零 (mmretumtozer·。inverted;繼〇編碼可以被用來致能差分賴傳輸同 時位元軌（bitstuffing)可哺縣較進赌侧。在如此的環境下， 解碼器1633可以包含有反向不歸零解碼以及位元挖掘（池 unstuffing)邏輯電路’解碼器1633也可以包含有時脈回復邏輯電路以及彈 性儲存緩衝器來針對局部時脈問題（#如信號抖動（jitte〇)予以補償。 藉由解碼器1633所產生的解碼訊號可藉由串列轉平行轉翻廳來 予以平行化（parallelized)使其處理更有效率，接著，資料將被傳送到寫入 先進先出s己憶體1631、循環冗餘檢查摘測器1634、命令/資料摘測器1635、 同步偵測器1636、封包結尾偵測器1637、以及起始訊框偵測器1638。同步 偵測器1636針對輸入訊號予以辨別同步信息組，當偵測到同步信息組時， 會藉由提供起始訊號START至寫入先進先出記憶體1631、循環冗餘檢查偵 測器1634、命令/資料偵測器1635、以及起始訊框（start 0f frame ; s〇F) 偵測器1638，來開始封包的接收。 回應起始訊號START’開始寫入先進先出記憶體1631儲存輸入訊號的 内容（來自串列轉平行轉換器1632的訊號），同時循環冗餘檢查領測器ι634 會針對輸入資料進行循環冗餘檢查的動作。假如不同的循環冗餘檢查格式 被用來檢查命令以及資料訊號（譬如CRC7用來檢查命令，而CRC16用來 檢查資料），由命令/資料偵測器1635決定是否輸入的資料區塊為命令區塊 或是資料區塊’並藉以指不循環冗餘檢查彳貞測器1634，請注意，如果循環 42 201133242 /L餘檢查之檢測結果為失敗，將可有各種不同的錯誤處理程序可以執行’ 包含終止程序、要求飾傳輸命令/資料等。 同時’起始訊框偵測器1638針對輸入資料來進行起始訊框信息組的偵 測並將檢别結果訊框時脈頻率（丘提供給予鎖相迴 路1639，而使其回應產生局部時脈訊號LCLK (起始訊框信息組會藉由主 機裝置在規則的時間間隔中予以插入輸入訊號内）。結果，局部時脈訊號 LCKL會與在主機裝置内使用於原本輸入訊號編碼的原本系統之時脈同步 # 化，並且可以作為輸入訊號的回復時脈。 最後’當封包結尾偵測器1637偵測到封包結尾信息組時，封包結尾偵 測器1637會藉由發佈終止訊號ST〇p到寫入先進先出記憶體1631、循環冗 餘檢查偵測器1634、命令/資料偵測器1635、封包結尾偵測器1637、以及 起始訊框偵測器1638，來結束封包的接收，接著’協定控制器132〇由寫入 先進先出記憶體1631來讀取封包資料（可以為狀態訊號ST或是資料訊號 DAT)，然後才開始下一個封包的接收。藉由此一方式，寫入先進先出記憶 ® 體1631、循環冗餘檢查偵測器丨634、命令/資料偵測器1635、封包結尾偵 測器1637、以及起始訊框偵測器1638可以作為差分串列介面引擎1331的 解分包（de-packetizing)邏輯電路。 控制訊號CTRL以及/或資料訊號DAT藉由協定控制器132〇予以回 覆’然後並儲存入讀取先進先出記憶體1621，同時，循環冗餘檢查產生器 1624以及同步產生器1626會針對輸出訊號分別產生循環冗餘檢查信息組以 及同步信息組，請注意，假如不同的循環冗餘檢查格式使用在命令以及資 料封包，命令/資料設定電路1625將會提供適當地指示給予循環冗餘檢查產 43 201133242 生器1624。讀取先進先出記憶體1621的内容接著會傳送到平行轉串列轉換 器1622來予以串列化，且在每一個封包結束時，封包結尾產生器1627將 會發佈封包結尾信息组’藉由此一方式，讀取先進先出記憶體1621、循環 冗餘檢查產生器1624、命令/資料設定電路1625、同步產生器1626、以及 封包結尾產生器1627可以作為差分串列介面引擎1331的分包(packetizing) 邏輯電路。 平行轉序列轉換器1622接著將輸入平行資料轉換為序列字元串流 (bitstream)，接續由編碼器1623予以進行編碼，如同上述針對解碼器1633 φ 的描述’編碼器1623也應用預先設定的編碼協定到來自平行轉串列轉換器 1622的字元串流，而產生輸出的串流訊號SSER，接著串流訊號SSER會藉 由差分收發器1332予以轉化為差分資料訊號DDAT。舉例來說，在一個實 施例中’編碼器1623可以包含有位元填充（bit stuffing)以及反向不歸零 (NRZI)編碼邏輯電路。 第16B圖係繪示有第15B圖中之差分串列介面引擎1371之詳細實施例 示意圖。差分串列介面引擎1371包含有寫入先進先出（first in first out; φ FIFO)記憶體1641、平行轉串列轉換器1642、編碼器1643、循環冗餘檢 查（cyclic redundancy check; CRC )產生器 1644、命令/資料設定電路 1645、 同步產生器1646、起始訊框（start of frame; SOF )/封包結尾（end of packet; EOP)產生器1647、讀取先進先出記憶體1651、串列轉平行轉換器1652、 解碼器1653、循環冗餘檢查偵測器1654、命令/資料偵測器1655、同步偵 測器1656、封包結尾债測器1657、以及鎖相迴路（phase locked loop ; PLL) 1659。與第16A圖中的差分串列介面引擎1331相同，第16B圖中所繪示之 44 201133242 差分串列介面引擎1371可以透過資料分包來致能串列差分資料傳輸，因而 可消除時脈資料傳輸的需求。 儲存於寫入先進先出記憶體1641並來自於協定控制器1360的控制訊 號CTRL以及/或資料訊號DAT會開始與快閃記憶卡進行通訊，同時，循環 冗餘檢查產生器1644以及同步產生器1646會針對輸出訊號分別產生循環 冗餘檢查信息組以及同步信息組，請注意，假如不同的循環冗餘檢查格式 使用在命令以及資料封包，命令/資料設定電路1645將會提供適當地指示給 φ 予循環冗餘檢查產生器1644。 寫入先進先出記憶體1641的内容接著會傳送到平行轉_列轉換器1642 來予以串列化，且在每一個訊框的起始’起始訊框/封包結尾產生器1647 將會發佈訊框起始信息組；而在每一個封包的結束，起始訊框/封包結尾產 生器1647將會發佈封包結尾信息組。其中請注意，藉由鎖相迴路1659所 產生的系統時脈訊號SCLK將被用來提供給予起始訊框/封包結尾產生器 1647的訊框時脈，具體來說，系統時脈訊號SCLK將被起始訊框/封包結尾 • 產生器1647用來於適當時間間隔提供訊框起始信息組。藉由此一方式，寫 入先進先出記憶體1641、循環冗餘檢查產生器1644、命令/資料設定電路 1645、同步產生器1646、以及起始訊框/封包結尾產生器1647可以作為差 分串列介面引擎1371的分包（packetizing)邏輯電路。 平行轉序列轉換器1642接著將輸入平行資料轉換為序列字元串流 (bitstream) ’接續由編碼器1643予以進行編碼，編碼器1643也應用預先 設定的編碼協定（譬如為位元填充編碼、或是反向不歸零編碼）到來自於 平行轉串列轉換器1642的字元串流，而產生輸出的串流訊號SSER，接著 45 201133242 串流訊號SSER會藉由差分收發器1372予以轉化為差分資料訊號ddat。 輸入的串列訊號SSER (由差分收發器1372根據輸入差分訊號DDat 所產生）將被解碼器1653根據預定的編碼協定（譬如為位元填充編碼、或 疋反向不歸零編碼）來解碼，在一個實施例中，解碼器也可以包含有 時脈回復邏輯電路以及彈性儲存緩衝器來針對局部時脈問題（譬如信號抖 動（jitter))予以補償。 藉由解碼器1653所產生的解碼訊號可藉由串列轉平行轉換器1652來 予以平行化（paral丨elized)，並傳送到讀取先進先出記憶體觀、循環冗餘 檢查侧器腿、命令/資料偵測器祕、同步偵測器1656、以及封包結 尾摘測器1657。辭彻彳H 1656針對輸人ί峨予辨朋步化信息組，當 伽到同步化信息組時，會藉由提供起始訊號灯術至讀取先進先出記憶 體165卜循環冗餘檢查偵測器1654、命令/資料铜器·、以及封包結 尾偵測器1657，開始封包的接收。 回應起始訊號START，讀取歧先出記憶體1651 _儲存輸入訊號的 内容（來自串列轉平行轉換器1652的訊號），同時循環冗餘檢查侧器祕籲 料對輸入資料（可轉地基於來自命令/資料侧器1655的訊號）進行循 環冗餘檢查的動作。請注意，如果循環冗餘檢查之檢測結果為失敗，將可 有各種不同的錯誤處理程序可以執行，包含終止程序、要求重新傳輸命令/ 資料等。 最後，當封包結尾偵測器1657_到封包結尾信息組時，封包結尾偵 測器1657會藉由發佈終止訊號ST〇p到讀取先進先出記憶體腿、循環冗 鎌查偵測器丨654、命令__ 、以及封包結尾侧器顧， 46 201133242 來結束封包的接收，接著，協定控制器1360由讀取先進先出記憶體1651 來讀取封包資料（可以為狀態訊號ST或是資料訊號DAT)，然後才開始下 一個封包的接收。藉由此一方式，讀取先進先出記憶體1651、循環冗餘檢 查偵測器1654 '命令/資料偵測器1655、以及封包結尾偵測器1657可以作 為差分串列介面引擎1371的解分包（de-packetizing)邏輯電路。 雖然本發明以前述之實施例揭露如上，然其並非用以限定本發明。在 不脫離本發明之精神和範圍内，所為之更動與潤飾，均屬本發明之專利保 • 護範圍。關於本發明所界定之保護範圍請參考所附之申請專利範圍》 【圖式簡單說明】 第1A圖為習知多媒體記憶卡與主機裝置之間通訊介面的方塊示意圖。 第1B圖為習知版本3.31多媒體記憶卡的接腳配置的示意圖。 第1C圖為習知版本4.0多媒體記憶卡的接腳配置的示意圖。 第2A圖係繪示習知主機執行的例行性記憶卡偵測之流程示意圖。 第2B圖係為習知藉由安全數位記憶卡執行的例行性偵測回應之流程示意 鲁 圖。 第3圖係繪示安全數位記憶卡主機接收多媒體記憶卡、安全數位記憶卡、 以及超南速安全數位記憶卡之示意圖。 第4圖係繪示擴充式超高速安全數位記憶卡主機接收㈣體記憶卡、安全 數位§己憶卡、以及超高速安全數位記憶卡之示意圖。 第5圖係繪示擴充式超高速安全數位記針主機執行的例行性記憶卡偵測 之流程示意圖。 第6圖係為藉由超高速安全數位記憶卡執行的例行性超高速安全數位記憶 201133242 卡偵测回應之流程示意圖。 4 7圖係為具有安全數位記憶卡連接器的主機之方塊示意圖，其支援擴充 模式的通訊。 第8圖係為具有女全數位記憶卡連接器的超高速安全數位記憶卡裝置之方 塊示意圖，其支援超高速安全數位記憶卡擴充模式的通訊。 第9圖係為訊號多工器之功能示意圖。 第10圖係為繪示具有9個接腳的安全數位記憶卡連接器之訊號多工列表。 第11圖係為繪示具有7個接腳的多媒體記憶卡連接器之訊號多工列表。 義 第12A圖係為繪示具有13個接腳的擴充式連接器之訊號多工列表。 第12B圖係為繪示具有10個接腳的記憶棒記憶卡系統之訊號多工列表。 第13A圖係繪不具有差分資料傳輸能力的主機裝置與快閃記憶卡之實施例 示意圖。 第13B圖係繪示致能差分資料傳輸的主機裝置與快閃記憶卡之通訊的實施 例示意圖。 第14A、14B、14C、14D圖係繪示各種不同快閃記憶卡可結合有差分資料籲 傳輸功能的接腳配置範例示意圖。 第15A圖係為針對快閃記憶卡之差分資料路徑的實施例示意圖。 第15 B圖係為針對主機裝置之差分資料路徑的實施例示意圖。 第16A圖係繪示差分串列介面引擎使用在快閃記憶卡中產生（及解碼）串 列差分資料訊號的詳細實施例示意圖。 第16B圖係繪示差分串列介面引擎使用在主機裝置中產生（及解碼）串列 差分資料訊號的詳細實施例示意圖。 48 201133242 【主要元件符號說明】 10 及閘 110 多媒體記憶卡 110A 多媒體記憶卡 110B 多媒體記憶卡 111 多媒體記憶卡資料路徑 112 多媒體記憶卡協定控制器 113 • 記憶體陣列 12 輸出緩衝器 120 主機記憶卡控制器 121 多媒體記憶卡資料路徑 122 多媒體記憶卡協定控制器 123 應用轉換器 130 主機裝置 ❿ 1301 快閃記憶卡 1301A 多媒體記憶卡相容記憶卡 1301B 多媒體記憶卡相容記憶卡 1301C 安全數位記憶卡 1301D 記憶棒記憶卡 1302 主機裝置 1303 插槽 131 插座 49 201133242 1310 記憶體陣列 1320 協定控制器 1321 核心引擎 1322 緩衝隨機存取記憶體 1323 錯誤檢查電路 1330 差分資料路徑 1330L 舊有資料路徑 1331 差分串列介面引擎 1332 差分收發器 1340 主機記憶卡控制器 1350 應用轉換器 1360 協定控制器 1361 核心引擎 1362 緩衝隨機存取記憶體 1363 錯誤檢查電路 1370 差分資料路徑 1370L 舊有資料路徑 1371 差分串列介面引擎 1372 差分收發器 1390 記憶卡匯流排 1391 物理層 1392 協定層 50 201133242

1393 應用層 14 輸入緩衝器 150 多媒體記憶卡匯流排 16 及閘 1621 讀取先進先出記憶體 1622 平行轉串列轉換器 1623 編碼 1624 循環冗餘檢查產生器 1625 命令/資料設定電路 1626 同步產生器 1627 封包結尾產生器 1631 寫入先進先出記憶體 1632 串列轉平行轉換器 1633 解碼器 1634 循環冗餘檢查偵測器 1635 命令/資料偵測器 1636 同步偵測器 1637 封包結尾偵測器 1638 起始訊框偵測器 1639 鎖相迴路 1641 寫入先進先出記憶體 1642 平行轉串列轉換器 51 201133242 1643 編碼Is 1644 循環冗餘檢查產生器 1645 命令/資料設定電路 1646 同步產生器 1647 起始訊框/封包結尾產生器 1651 讀取先進先出記憶體 1652 串列轉平行轉換器 1653 解碼器 1654 循環冗餘檢查偵測器 1655 命令/資料偵測器 1656 同步偵測器 1657 封包結尾偵測器 1659 鎖相迴路 18 輸出緩衝器 20 輸入緩衝器 22 訊號線 30 安全數位記憶卡 32 多媒體記憶卡 34 超高速安全數位記憶卡 36 安全數位記憶卡匯流排 38 安全數位記憶卡主機 39 安全數位記憶卡主機控制器

52 201133242 40 超高速安全數位記憶卡匯流排 42 超高速安全數位記憶卡主機 50 超高速安全數位記憶卡連接器插槽 50’ 安全數位記憶卡插座 50” 多媒體記憶卡插座 51 主機 51’ 超高速安全數位記憶卡主機系統 • 52 多用途匯流排開關 53 多用途匯流排介面系統 54 用途選擇器 56 安全數位記憶卡協定處理器 58 多媒體記憶卡協定處理器 60 通用串列匯流排協定處理器 62 PCI-Express協定處理器 φ 64 SATA協定處理器 66 IEEE 1394協定處理器 68 主機處理器系統 70 超高速安全數位記憶卡插頭 71 超高速安全數位記憶卡裝置 72 多用途匯流排開關 73 多用途匯流排介面系統 74 用途選擇器

53 201133242 75 安全數位記憶卡主機系統 76 安全數位記憶卡協定處理器 77 多媒體記憶卡主機系統 78 多媒體記憶卡協定處理器 80 通用串列匯流排協定處理器 82 PCI-Express協定處理器 84 SATA協定處理器 86 IEEE 1394協定處理器 88 裝置處理器系統 900 訊號多工器 1〜11 接腳 P1 〜P9 接腳 Ml 〜M10 接腳 SI 〜S9 接腳 54

Claims (1)

1. 201133242 七、申請專利範圍： 1· 一種快閃記憶卡，其包含·· 一接腳配置，係基於該快閃記憶卡的接腳數量而預先決定’該接腳配置 包含有一組接腳’用以連接兩對差分串列資料線，每一該對差分串列 資料線承載有一正極訊號（positive (+) signal )以及一負極訊號 (negative (-) signal)； —快閃記憶體陣列； φ 一協定控制器’用以存取該快閃記憶體陣列；以及 一差分資料路撵，具有將一輸入差分訊號轉換為一狀態訊號和一輸入資 料訊號給予該協定控制器之功能，以及將來自該協定控制器之一控制 訊號和一輸出資料訊號轉換為一輸出差分訊號之功能，其中該差分資 料路徑包含有： 一差分收發器’用以轉換該輸入差分訊號為一輸入多用途串列訊號、 以及將一輸出多用途串列訊號轉換為該輸出差分訊號；以及 • 一差分串列介面引擎，用以轉換該輸入多用途串列訊號為至少一個狀 態訊號和該輸入資料訊號、以及將至少一個控制訊號和該輸出資料 訊號轉換為該輸出多用途_列訊號，其中該差分串列介面引擎包含 有： 一解碼器，其根據一預定的編碼協定解碼該輸入多用途串列訊號， 並轉換為一輸入串列字元串流； -第-轉換器’用以將該輸人串列字元技轉換為—第—訊號組； -同步偵測器，用以針對該第—訊號組進行辨識—同步信息組 55 201133242 (synchronization field)、以及於偵測該同步信息組時，藉由產生 一起始訊號來開始封包的接收； 一寫入先進先出（first-in-first-out; FIFO)記憶體，用以儲存該第一 訊號組之内容以回應該起始訊號’以及輸出該至少一個狀態訊號 和該輸入資料訊號； 一循環冗餘檢查（cyclic redundancy check ; CRC)偵測器，用以針 對該第一訊號組執行一循環冗餘檢查以回應該起始訊號； -命令/資料侧器’用以決定枝該第-訊號組為—命令訊號或—^ 資料訊號’㈣應該起始域，並提供此蚊給予賴環冗餘檢 查偵測器； -起始訊框（祕of-frame ; S0F)偵測器，用以债測該第一訊號組 之複數個起始訊框信息組朗應該起始訊號，且於侧時，觸發 一局部時脈的產生； -封包結尾㈣吻aeket;咖)伽❻，糊貞_第—訊號組之 -封包結尾信息組以回應該起始訊號，且於侧時，發布一終止鲁 訊號來結束封包的接收； 一讀取先進先出織縫少—她舰號和透過該協 定控制器輸出的該輸出資料訊號之内容、以及輸出一第二訊號組； 一同步產生器’誠針對該第二峨組產生—同步信息組； '衣冗餘檢查產生器’用以針對該第二訊號組產生—循環冗餘檢 查信息組； —命令設定電路’用以決定該第二訊號組為-命令訊號或-資 56 201133242 料況號’並提供此蚊給予賴環冗餘檢查產生器； 一 ^包結尾產生器’肋針對該第二訊號組產生—封包結尾信息組; :轉換H辦繼鄉m賴環冗餘檢查 〜、’該同步m以及該聽結尾信息組轉換為—輸出串 列予元串流；以及 、-、^施加該歡的編碼蚊至該輸出串列字元輪，並轉換 為該輸出多用途串列訊號； 其㈣快_、卡包含有-多舰記憶卡、-安全數位記憶卡、-緊 雄决閃6己憶卡、以及一記憶棒記憶卡的其中之一。 Ζ 一電子裝置，其包含： 主機錢卡轉接器’用以連接一快閃記憶卡，該主機記憶卡轉接器包 含有： -接腳配置，錢基誠快閃記憶卡的獅數量而預先蚊，該接腳 配置包含有一組接腳，用以連接兩對差分串列資料線，每一該對差 分串列資料線承載有一正極訊號（p〇sitive(+)signal)以及一負極訊 號（negative ㈠ signal); 一協定控制器； 一應用轉接器’用以控制該協定控制器，且該應用轉接器提供特定裝 置通訊與特定記憶卡通訊之間的橋樑；以及 一差分資料路徑’具有將一輸入差分訊號轉換為一狀態訊號和一輸入 資料訊號給予該協定控制器之功能，以及將來自該協定控制器之一 控制訊號和一輸出資料訊號轉換為一輸出差分訊號之功能’其中該 57 201133242 差分資料路徑包含有： -差分收發器’用以轉換該輸入差分訊號為一輸入多用途串列訊 號、以及將-輸出多用途串列訊號轉換為該輸出差分訊號：以及 一差分串列介面引擎，用以轉換該輪入多用途串列訊號為至少一個 狀態訊號和該輸入資料訊號、以及將至少一個控制訊號和該輸出 資料訊號轉換為職出多用途串舰號，其中該差分串列介面弓丨 擎包含有： -解瑪器’其根據-預定的編碼協定來解碼該輸入多用途串列訊讀 號，並轉換為一輸入串列字元串流； -第-轉換器，用以將該輸入串列字元串流轉換為一第一訊號組； -同步_11 :⑽針對該第―訊號組進行辨識—同步信息組、 以及於個該同步信息組時，藉由產生一起始訊號來開始封包 的接收； -讀取先歧出記憶體’用以儲存該第―信號組之内容以回應該 起始訊號，以及輸㈣至少—個狀態峨和該輸人諸域，·籲 -循環冗驗查偵測器，用以針對該第一訊號组執行一循環冗餘 檢查以回應該起始訊號； -命令/資測器，用以決定是否該第一訊號組為一命令訊號或 -資料訊號，㈣翁起始並提供此決定料該循環冗 餘檢查偵測器； 一封包結尾_器，用以侧該第—訊號組之—封包結尾信息組 以回應該起始峨，且於伽時，發布—終止峨來結束封包 58 201133242 的接收； 寫入先進先ilszIt體，用以儲存該至少—個控制訊號和透過該 協定控制器輸出的該輸出資料訊號之内容、以及輸出一第二訊 號組； -同步產生器，用以針對該第二訊號組產生_同步信息組； -循環冗餘檢查產生器，用以針對該第二訊號組產生—循環冗餘 檢查信息組； 一命令/資料設定f路，用以決定是麵第二訊触為—命令訊號 或-資料訊號，並提供此決定給予該循環冗餘檢查產生器； -起始訊框與-封包結尾產生器，用以針對該第二訊號組產生一 起始訊框信息組與一封包結尾信息組； -第二轉換n ’肋將平行接收之該第二訊餘、該循環冗餘檢 查U組、該同步信息組、該起始訊框信息組以及該封包結尾 信息組轉換為一輸出串列字元串流；以及 -編碼器，施加該預定的編碼協定至該輸出串列字元串流，並轉 換為該輸出多用途串列訊號； 其中該快閃記憶卡包含有一多媒體記憶卡、一安全數位記憶卡、一緊密 快閃^•憶卡、以及—記鱗記憶卡的其中之一。 3. -種於-快閃記憶卡中執行—操作的方法，該操作係由—獨立主機所要 求’且該主機係與該快閃記憶卡通過配對的個別接腳配置相互連接，其 中該才呆作使用-組用來連接兩對差分串列資料線的接腳，每一該對差分 串列貝料線械有-正極訊號（pGsitive (+) signal)以及—負極訊號 59 201133242 (negatiOgnal)’該方法係包含有下列步驟： 將來自該主機的複數個命令傳送至該_記憶卡； 辨識該快閃記憶卡； 初始化該快閃記憶卡之一協定； 控制該初始化並提供特定裝置通訊與特定記憶卡通訊之間的橋樑； 轉換來自該主機之一輸入差分訊號為一輸入多功能串列訊號，並轉換該 輸入多功能串列訊號為至少一個狀態訊號與一輸入資料訊號提供給該 快閃記憶卡中之一快閃記憶體；以及 轉換來自該快閃記憶卡中之一快間記憶體之至少一控制訊號與一輸出資 料訊號為一輸出多功能争列訊號，並轉換該輸出多功能串列訊號為一 輸出差分訊號提供給該主機。