TWI704362B

TWI704362B - 差動訊號檢測裝置

Info

Publication number: TWI704362B
Application number: TW108121293A
Authority: TW
Inventors: 顏廷儒; 蔡惠民
Original assignee: 英業達股份有限公司
Priority date: 2019-06-19
Filing date: 2019-06-19
Publication date: 2020-09-11
Also published as: TW202101016A

Abstract

一種差動訊號檢測裝置，用於檢測一差動訊號傳輸線，而差動訊號傳輸線的相對兩側分別具有第一埠至第四埠、以及第五埠至第八埠。差動訊號檢測裝置包括第一迴路、第二迴路、第一比較電路、第二比較電路、以及運算器。第一迴路用於電性連接第一埠及第二埠，而第二迴路用於電性連接第三埠及第四埠。第一比較電路的第一輸入端及第二輸入端用於連接工作電壓，第一比較電路的第一感測端電性連接第一輸入端且用於連接第五埠，而第二感測端用於連接第六埠。第二比較電路的第三輸入端及第四輸入端用於連接工作電壓，第三感測端電性連接第三輸入端且用於連接第七埠，而第四感測端用於連接第八埠。運算器的輸入側電性連接於第一輸出端及第二輸出端，並根據第一輸出端及第二輸出端的訊號由運算器的輸出側輸出一警示電位或一正常電位。

Description

差動訊號檢測裝置

本發明係關於一種電腦傳輸線的檢測裝置，尤指一種PCI-E傳輸線之檢測裝置。

PCI-E纜線為一種電流匯流排傳輸線，其用於連接於電腦主機與周邊裝置之間以傳輸資料，或者用於連接於不同的電腦主機之間以傳輸資料。PCI-E纜線包含有PCIe訊號埠，USB訊號埠，PHY訊號埠，SMBus訊號埠，Prsnt訊號埠以及P3V3電源訊號埠等功能訊號埠，當PCI-E纜線上的焊點情況不正常時，將使得上述功能訊號埠的功能發生錯誤。

目前測試PCI-E纜線中的PCIe訊號及SMBus訊號，乃透過Himalia hotplug/Each Card達成。然而，若要測試USB訊號、PHY訊號以及P3V3電源訊號目前尚未有適用的測試治具。

有鑑於此，在實務上確實需要一種改良的匯流排傳輸線測試治具，至少可解決以上缺失。

本發明提供一種差動訊號檢測裝置，透過簡單的邏輯電路設計，便可直觀地檢測出差動訊號傳輸線的訊號功能是否正常，因此檢測程序變得容易而不易造成誤判。

本發明的一實施例提供一種差動訊號檢測裝置，用於檢測一差動訊號傳輸線，差動訊號傳輸線具有相對的第一端及第二端，第一端設有第一埠至第四埠，第二端設有第五埠至第八埠，第一埠與第五埠、第二埠該六埠、第三埠與第七埠、以及第四埠與第八埠之間各設有一差動訊號傳輸通道，差動訊號檢測裝置包括第一迴路、第二迴路、第一比較電路、第二比較電路、以及運算器。第一迴路用於電性連接第一埠及第二埠，而第二迴路用於電性連接第三埠及第四埠。第一比較電路設有第一輸入端、第二輸入端、第一感測端、第二感測端以及第一輸出端，第一輸入端及第二輸入端用於連接一工作電壓，第一感測端電性連接第一輸入端且用於連接第五埠，而第二感測端用於連接第六埠。第二比較電路設有第三輸入端、第四輸入端、第三感測端、第四感測端以及第二輸出端，第三輸入端及第四輸入端用於連接工作電壓，第三感測端電性連接第三輸入端且用於連接第七埠，而第四感測端用於連接第八埠。運算器具有輸入側及輸出側，輸入側電性連接於第一輸出端及第二輸出端，並根據第一輸出端及第二輸出端的訊號由輸出側輸出一警示電位或一正常電位。

本發明的差動訊號檢測裝置中的兩個比較電路、運算器、及兩條迴路都是一些簡易的邏輯電路設計，檢測人員只需觀察運算器輸出的訊號是否處於正常電位，便得以判斷差動訊號傳輸線的訊號功能以及焊點情況是否正常，因此檢測程序變得容易而不易造成誤判。

以上之關於本發明內容之說明及以下之實施方式之說明係用以示範與解釋本發明之精神與原理，並且提供本發明之專利申請範圍更進一步之解釋。

以下在實施方式中詳細敘述本發明之詳細特徵以及優點，其內容足以使任何熟習相關技藝者了解本發明之技術內容並據以實施，且根據本說明書所揭露之內容、申請專利範圍及圖式，任何熟習相關技藝者可輕易地理解本發明相關之目的及優點。以下之實施例係進一步詳細說明本發明之觀點，但非以任何觀點限制本發明之範疇。

本發明的差動訊號檢測裝置用於檢測差動訊號傳輸線，差動訊號傳輸線可例如為PCI-E(PCI Express，簡稱PCI-E，快捷外設互聯標準)纜線，但不以此為限。以下將以PCI-E纜線為例，分別闡述本發明的差動訊號檢測裝置如何檢測PCI-E纜線上的PHY(Physical ，實體)訊號、USB(Universal Serial Bus，縮寫：USB，通用序列匯流排)訊號以及P3V3_AUX電源訊號的功能是否正常，其中PHY訊號與USB訊號即屬於差動訊號。

圖1係為本發明一實施例所繪示用於檢測PCI-E纜線上的PHY訊號的差動訊號檢測裝置的功能方塊圖。如圖1所示，差動訊號檢測裝置100用於檢測差動訊號傳輸線200，而差動訊號傳輸線200為PCI-E纜線。差動訊號傳輸線200具有相對的一第一端200A及一第二端200B，第一端200A設有第一埠21至第四埠24，第二端200B設有第五埠25至第八埠28，而第一埠21與第五埠25、第二埠22與第六埠26、第三埠23與第七埠27以及第四埠24與第八埠28之間各設有用於傳輸PHY訊號之傳輸通道。第一埠21與第五埠25之間的傳輸通道用於傳輸正電壓的PHY訊號(PHY-DP)，而第三埠23與第七埠27之間的傳輸通道用於傳輸負電壓的PHY訊號(PHY-DN)。

如圖1所示，差動訊號檢測裝置100包括第一迴路11、第二迴路12、第一比較電路13、第二比較電路14以及第一運算器15。第一迴路11用於電性連接第一埠21及第二埠22，以提供正電壓的PHY訊號從第一埠21傳輸至第二埠22的傳輸通道。第二迴路12用於電性連接第三埠23及第四埠24，以提供負電壓的PHY訊號從第三埠23傳輸至第四埠24的傳輸通道。

如圖1所示，第一比較電路13設有一第一輸入端131、一第二輸入端132、一第一感測端133、一第二感測端134以及一第一輸出端135，第一輸入端131及第二輸入端132用於連接一工作電壓(VDD)，而該工作電壓由一外部電壓源所提供。在其他實施例，假使PCI-E纜線的P3V3電源訊號埠的功能測試結果為正常時，工作電壓亦可由PCI-E纜線的P3V3電源訊號埠所提供。第一感測端133電性連接於第一輸入端131且用於連接PCI-E纜線的第五埠25，而第二感測端134用於連接PCI-E纜線的第六埠26。

如圖1所示，第二比較電路14設有一第三輸入端141、一第四輸入端142、一第三感測端143、一第四感測端144以及一第二輸出端145，第三輸入端141及第四輸入端142用於連接工作電壓，第三感測端143電性連接第三輸入端141且用於連接PCI-E纜線的第七埠27，而第四感測端144用於連接PCI-E纜線的第八埠28。

如圖1所示，第一運算器15的輸入側設有第一邏輯輸入端151與第二邏輯輸入端152，而第一運算器15的輸出側設有邏輯輸出端153。第一邏輯輸入端151與第二邏輯輸入端152分別電性連接於第一比較電路13的第一輸出端135以及第二比較電路14的第二輸出端145，且第一運算器15根據第一輸出端135的輸出訊號的位準以及第二輸出端145的輸出訊號的位準，由邏輯輸出端153輸出一警示電位或一正常電位。

圖2係為圖1的差動訊號檢測裝置的電路圖。如圖2所示，第一比較電路13包含一第一比較器OP1、一第一分壓電路136以及一第二分壓電路137，其中該第一比較器OP1設有一第一非反相輸入端Vp、一第一反相輸入端Vrefp以及第一輸出端135。第一分壓電路136連接於第一輸入端131與第一非反相輸入端Vp之間，詳言之，第一分壓電路136包含一第一電阻R1及一第二電阻R2，第一電阻R1的兩端分別連接第一輸入端131以及第一感測端133，第二電阻R2的一端連接第二感測端134以及第一非反相輸入端Vrefp，而第二電阻R2的另一端接地。

如圖2所示，第二分壓電路137連接於該第二輸入端132與該第一反相輸入端Vrefp之間，詳言之，第二分壓電路136包含一第三電阻R3及一第四電阻R4，第三電阻R3的一端連接第二輸入端132，第三電阻R3的另一端連接第一反相輸入端Vrefp以及第四電阻R4的一端，第四電阻R4的另一端接地。在本實施例中，第一電阻R1、第二電阻R2、第三電阻R3與第四電阻R4具備特定的電阻比值，詳言之，第一電阻R1與第二電阻R2的比值小於第三電阻R3與第四電阻R4的比值。舉例來說，第一電阻R1、第二電阻R2、第三電阻R3與第四電阻R4可分別為1K歐姆、10K歐姆、3K歐姆與10K歐姆。

如圖2所示，第二比較電路14包含一第二比較器OP2、一第三分壓電路146以及一第四分壓電路147，其中第二比較器OP2設有一第二非反相輸入端Vn、一第二反相輸入端Vrefn以及第二輸出端145。第三分壓電路146連接於第三輸入端141與第二非反相輸入端Vn之間，詳言之，第三分壓電路146包含一第五電阻R5及一第六電阻R6，第五電阻R5的兩端分別連接第三輸入端141及第三感測端143，第六電阻R6的一端連接第四感測端144及第二非反相輸入端Vn，第六電阻R6的另一端接地。

如圖2所示，第四分壓電路147連接於第四輸入端142與該第二反相輸入端Vrefn之間。詳言之，第四分壓電路147包含一第七電阻R7及一第八電阻R8，第七電阻R7的一端連接第四輸入端142，第七電阻R7的另一端連接第二反相輸入埠Vrefn以及第八電阻R8的一端，第八電阻R8的另一端接地。第五電阻R5、第六電阻R6、第七電阻R7與第八電阻R8具備特定的電阻比值，詳言之，第五電阻R5與第六電阻R6的比值小於第七電阻R7與第八電阻R8的比值。舉例來說，第五電阻R5、第六電阻R6、第七電阻R7與第八電阻R8可分別為1K歐姆、1K歐姆、3K歐姆與1K歐姆。

在本實施例中，第一運算器15為一及閘電路。第一邏輯輸入端151與第二邏輯輸入端152分別電性連接於第一比較器OP1的第一輸出端135以及第二比較器OP2的第二輸出端145。當PCI-E纜線上關於PHY訊號的焊點情況(soldering)是正常時，第一非反相輸入端Vp的第一電壓大於第一反相輸入端Vrefp的第二電壓，第二電壓大於第三非反相輸入端Vn的第三電壓，而第三電壓大於第二非反相輸入端Vrefn的第四電壓。此時，第一比較器OP1的第一輸出端135以及第二比較器OP2的第二輸出端145各輸出一高位準訊號，而及閘電路的邏輯輸出端153輸出的訊號處於一正常電位。因此，當測試人員量測到邏輯輸出端153輸出的訊號符合正常電位時，便可判斷PCI-E纜線上的焊點情況(soldering)為正常。

反之，當PCI-E纜線上關於PHY訊號的焊點情況(soldering)不正常時，及閘電路的邏輯輸出端153輸出的訊號處於異常電位，而異常電位小於正常電位。焊點情況(soldering)為不正常通常包含以下五種情形：第一種情形為用於傳送正電壓的PHY訊號的迴路短路到地，使得第一非反相輸入端Vp的第一電壓小於第一反相輸入端Vrefp的第二電壓。第二種情形為用於傳送負電壓的PHY訊號的迴路短路到地，使得第二非反相輸入端Vn的第三電壓小於第二反相輸入端Vrefn的第四電壓。第三種情形為用於傳送正電壓的PHY訊號的迴路發生開路，使得第一非反相輸入端Vp的第一電壓為0且小於第一反相輸入端Vrefp的第二電壓。第四種情形為用於傳送負電壓的PHY訊號的迴路發生開路，使得第二非反相輸入端Vn的第三電壓為0且小於第二反相輸入端Vrefn的第四電壓。第五種情形為用於傳送正電壓的PHY訊號的迴路與用於傳送負電壓的PHY訊號的迴路之間發生短路，使得第一非反相輸入端Vp的第一電壓等於第二非反相輸入端Vn的第三電壓，第一非反相輸入端Vp的第一電壓小於第一反相輸入端Vrefp的第二電壓，第二非反相輸入端Vn的第三電壓大於第二反相輸入端Vrefn的第四電壓。

圖3係為本發明第二實施例所繪示用於檢測PCI-E纜線上的PHY訊號的差動訊號檢測裝置的電路圖。圖3的第二實施例與圖2的第一實施例之間的差異，在於第一電阻R1與第五電阻R5的配置位置的改變。詳言之，第一電阻R1的兩端分別連接第二感測端134以及第二電阻R2的一端，而第五電阻R5的兩端分別連接第四感測端144以及第六電阻R6的一端。依據上述的電阻配置，第二實施例的第一非反相輸入端Vp之電壓與第一實施例的第一非反相輸入端Vp之電壓相等，以及第二實施例的第二非反相輸入端Vn之電壓與第一實施例的第二非反相輸入端Vn之電壓相等，因此第二實施例的差動訊號檢測裝置依然能維持正常運作。

圖4係為本發明第三實施例所繪示用於檢測PCI-E纜線上的PHY訊號的差動訊號檢測裝置的電路圖。第三實施例與第一實施例之間的差異，在於差動訊號檢測裝置更包括一第一警示元件A1，第一警示元件A1用於接收邏輯輸出端153的輸出訊號。第一警示元件A1可為發光元件，例如發光二極體。以發光二極體為例，發光二極體的正極電性連接於第一運算器15的邏輯輸出端153，而發光二極體的負極則接地。當發光二極體接收到的訊號處於警示電位時，發光二極體不發光。當發光二極體接收到的訊號處於正常電位時，發光二極體發光。因此，檢測人員觀察第一警示元件A1是否發光，便可輕易地判斷PCI-E纜線上關於PHY訊號的焊點情況(soldering)是否正常。

在其他實施例中，第一警示元件A1亦可與第二實施例的第一運算器15相結合，或者第一警示元件A1可為聲訊元件。當聲訊元件接收到訊號處於警示電位時，聲訊元件不發出聲音。當聲訊元件接收到的訊號處於正常電位時，聲訊元件發出聲音。因此，檢測人員藉由第一警示元件A1是否發出聲音，便可判斷PCI-E纜線上關於PHY訊號的焊點情況(soldering)是否正常

圖5係為本發明一實施例所繪示用於檢測PCI-E纜線上的USB訊號的差動訊號檢測裝置的電路圖。共同參閱圖1與圖5，PCI-E纜線的第一端200A還設有一第九埠209及一第十埠210，而第二端200B還設有一第十一埠211及一第十二埠212，而第九埠209與第十一埠211、第十埠210與第十二埠212之間各設有用於傳輸USB訊號之傳輸通道。差動訊號檢測裝置100更包括一第三迴路16、一第二運算器17、一電晶體開關18以及一第二警示元件A2，其中第三迴路16用於電性連接第九埠209及第十埠210。積體電路匯流排輸入/輸出擴展器經由USB_DP訊號線以及USB_DN訊號線分別連接於第十一埠211及第十二埠212。在本實施例中，第二運算器17為一及閘電路，第二運算器17的第一邏輯輸入端171以及第二邏輯輸入端172分別用於連接USB_DP訊號線與USB_DN訊號線，而第二運算器17的邏輯輸出端173連接電晶體開關18的第一端。電晶體開關18的第二端連接第二警示元件A2的輸出側，而電晶體開關18的第三端接地。第二警示元件A2的輸入側連接工作電壓。

積體電路匯流排輸入/輸出擴展器經由USB_DP訊號線送出高位準訊號至第十一埠211。當PCI-E纜線上關於USB訊號的焊點情況(soldering)為正常時，高位準訊號可從第十一埠211傳輸至第九埠209，接著經由第三迴路16傳輸至第十埠210，接著傳輸至第十二埠212，最後經由USB_DN訊號線傳回至積體電路匯流排輸入/輸出擴展器。此外，傳輸於USB_DP訊號線中的高位準訊號以及USB_DN訊號線中的高位準訊號也傳送至第二運算器17的第一邏輯輸入端171及第二邏輯輸入端172，使得第二運算器17的邏輯輸出端173輸出一高位準訊號，而高位準訊號使得電晶體開關18處於導通狀態。當電晶體開關18處於導通狀態時，第二警示元件A2處於一致能狀態。反之，當PCI-E纜線上關於USB訊號的焊點情況(soldering)為不正常時，第二警示元件A2處於一停能狀態。同理，第二警示元件A2可為發光元件或聲訊元件。

圖6係為本發明一實施例所繪示用於檢測PCI-E纜線上的P3V3電源訊號的差動訊號檢測裝置的電路圖。共同參閱圖1與圖6，PCI-E纜線的第一端200A還設有一第十三埠213，而第二端200B還設有一第十四埠214，而第十三埠213與第十四埠214之間設有用於傳輸P3V3電源訊號之傳輸通道。第十四埠214連接一第三警示元件A3，當PCI-E纜線上有關於P3V3電源訊號的焊點情況(soldering)為正常時，第三警示元件A3處於致能狀態。反之，PCI-E纜線上有關於P3V3電源訊號的焊點情況(soldering)有開路或者短路至地的情形時，第三警示元件A3處於停能狀態。同理，第三警示元件A3可為發光元件或聲訊元件。

本發明的差動訊號檢測裝置中的兩個比較電路、運算器、及兩條迴路都是一些簡易的邏輯電路設計，檢測人員只需量測運算器輸出的訊號是否處於正常電位或者直接觀察警示元件是否發光或發聲，便可輕易地判斷PCI-E的PHY訊號、USB訊號以及P3V3電源訊號是否正常，因此檢測程序變得容易而不易造成誤判。

雖然本發明以前述之實施例揭露如上，然其並非用以限定本發明。在不脫離本發明之精神和範圍內，所為之更動與潤飾，均屬本發明之專利保護範圍。關於本發明所界定之保護範圍請參考所附之申請專利範圍。

100:差動訊號檢測裝置 11:第一迴路 12:第二迴路 13:第一比較電路 131:第一輸入端 132:第二輸入端 133:第一感測端 134:第二感測端 14:第二比較電路 141:第三輸入端 142:第四輸入端 143:第三感測端 144:第四感測端 15:第一運算器 151:第一邏輯輸入端 152:第二邏輯輸入端 153:邏輯輸出端 16:第三迴路 17:第二運算器 171:第一邏輯輸入端 172:第二邏輯輸入端 173:邏輯輸出端 18:電晶體開關 200:差動訊號傳輸線 200A:第一端 21:第一埠 22:第二埠 23:第三埠 24:第四埠 209:第九埠 210:第十埠 213:第十三埠 200B:第二端 25:第五埠 26:第六埠 27:第七埠 28:第八埠 211:第十一埠 212:第十二埠 214:第十四埠 OP1:第一比較器 Vp:第一非反相輸入端 Vrefp:第一反相輸入端 135:第一輸出端 136:第一分壓電路 R1:第一電阻 R2:第二電阻 137:第二分壓電路 R3:第三電阻 R4:第四電阻 OP2:第二比較器 Vn:第二非反相輸入端 Vrefn:第二反相輸入端 145:第二輸出端 146:第三分壓電路 R5:第五電阻 R6:第六電阻 147:第四分壓電路 R7:第七電阻 R8:第八電阻 A1:第一警示元件 A2:第二警示元件 A3:第三警示元件

圖1係為本發明第一實施例所繪示用於檢測PCI-E纜線上的PHY訊號的差動訊號檢測裝置的功能方塊圖。圖2係為圖1的差動訊號檢測裝置的電路圖。圖3係為本發明第二實施例所繪示用於檢測PCI-E纜線上的PHY訊號的差動訊號檢測裝置的電路圖。圖4係為本發明第三實施例所繪示用於檢測PCI-E纜線上的PHY訊號的差動訊號檢測裝置的電路圖。圖5係為本發明一實施例所繪示用於檢測PCI-E纜線上的USB訊號的差動訊號檢測裝置的電路圖。圖6係為本發明一實施例所繪示用於檢測PCI-E纜線上的P3V3電源訊號的差動訊號檢測裝置的電路圖。

100:差動訊號檢測裝置

11:第一迴路

12:第二迴路

13:第一比較電路

131:第一輸入端

132:第二輸入端

133:第一感測端

134:第二感測端

135:第一輸出端

14:第二比較電路

141:第三輸入端

142:第四輸入端

143:第三感測端

144:第四感測端

145:第二輸出端

15:第一運算器

151:第一邏輯輸入端

152:第二邏輯輸入端

153:邏輯輸出端

200:差動訊號傳輸線

200A:第一端

21:第一埠

22:第二埠

23:第三埠

24:第四埠

200B:第二端

25:第五埠

26:第六埠

27:第七埠

28:第八埠

Claims

一種差動訊號檢測裝置，用於檢測一差動訊號傳輸線，該差動訊號傳輸線具有相對的一第一端及一第二端，該第一端設有第一埠至第四埠，該第二端設有第五埠至第八埠，該第一埠與該第五埠、該第二埠與該六埠、該第三埠與該第七埠、以及該第四埠與該第八埠之間各設有一差動訊號傳輸通道，該差動訊號檢測裝置包括：一第一迴路，用於電性連接該第一埠及該第二埠；一第二迴路，用於電性連接該第三埠及該第四埠；一第一比較電路，設有一第一輸入端、一第二輸入端、一第一感測端、一第二感測端以及一第一輸出端，該第一輸入端及該第二輸入端用於連接一工作電壓，該第一感測端電性連接該第一輸入端且用於連接該第五埠，該第二感測端用於連接該第六埠；一第二比較電路，設有一第三輸入端、一第四輸入端、一第三感測端、一第四感測端以及一第二輸出端，該第三輸入端及該第四輸入端用於連接該工作電壓，該第三感測端電性連接該第三輸入端且用於連接該第七埠，該第四感測端用於連接該第八埠；一運算器，具有一輸入側及一輸出側，該輸入側電性連接於該第一輸出端及該第二輸出端，並根據該第一輸出端及該第二輸出端的訊號由該輸出側輸出一警示電位或一正常電位。
如請求項1所述之差動訊號檢測裝置，其中該第一比較電路包含一第一比較器、一第一分壓電路以及一第二分壓電路，該第一比較器設有一第一非反相輸入端、一第一反相輸入端以及該第一輸出端，該第一分壓電路連接於該第一輸入端與該第一非反相輸入端之間，該第二分壓電路連接於該第二輸入端與該第一反相輸入端之間。
如請求項2所述之差動訊號檢測裝置，其中該第一分壓電路包含一第一電阻及一第二電阻，該第一電阻的兩端分別連接該第一輸入端及該第一感測端，該第二電阻的一端連接該第二感測端及該第一非反相輸入端，該第二電阻的另一端接地，該第二分壓電路包含一第三電阻及一第四電阻，該第三電阻的一端連接該第二輸入端，該第三電阻的另一端連接該第一反相輸入端以及該第四電阻的一端，該第四電阻的另一端接地。
如請求項3所述之差動訊號檢測裝置，其中該第一電阻與該第二電阻的比值小於該第三電阻與該第四電阻的比值。
如請求項1或2所述之差動訊號檢測裝置，其中該第二比較電路包含一第二比較器、一第三分壓電路以及一第四分壓電路，該第二比較器設有一第二非反相輸入端、一第二反相輸入端以及該第二輸出端，該第三分壓電路連接於該第三輸入端與該第二非反相輸入端之間，該第四分壓電路連接於該第四輸入端與該第二反相輸入端之間。
如請求項5所述之差動訊號檢測裝置，其中該第三分壓電路包含一第五電阻及一第六電阻，該第五電阻的兩端分別連接該第三輸入端及該第三感測端，該第六電阻的一端連接該第四感測端及該第二非反相輸入端，該第六電阻的另一端接地，該第四分壓電路包含一第七電阻及一第八電阻，該第七電阻的一端連接該第四輸入端，該第七電阻的另一端連接該第二反相輸入埠以及該第八電阻的一端，該第八電阻的另一端接地。
如請求項6所述之差動訊號檢測裝置，其中該第五電阻與該第六電阻的比值大於該第七電阻與該第八電阻的比值。
如請求項5所述之差動訊號檢測裝置，其中當該輸出側輸出該正常電位時，該第一非反相輸入端之電壓大於該第一反相輸入端之電壓，該第一反相輸入端之電壓大於該第二非反相輸入端之電壓，該第二非反相輸入端之電壓大於該第二反相輸入端之電壓。
如請求項5所述之差動訊號檢測裝置，其中當該第一迴路與該第二迴路處於一短路狀態時，該第一非反相輸入端之電壓等於該第二非反相輸入端之電壓，該第一非反相輸入端之電壓小於該第一反相輸入端之電壓，該第一非反相輸入端之電壓大於該第二反相輸入端之電壓。
如請求項1所述之差動訊號檢測裝置，更包括一警示元件，該運算器的該輸出側連接該警示元件，該警示元件用於接收該警示電位或該正常電位。