TW201123540A - Optoelectronic component with a semiconductor body, an insulation layer and a planar conductive structure and method for its production - Google Patents

Optoelectronic component with a semiconductor body, an insulation layer and a planar conductive structure and method for its production Download PDF

Info

Publication number
TW201123540A
TW201123540A TW099129447A TW99129447A TW201123540A TW 201123540 A TW201123540 A TW 201123540A TW 099129447 A TW099129447 A TW 099129447A TW 99129447 A TW99129447 A TW 99129447A TW 201123540 A TW201123540 A TW 201123540A
Authority
TW
Taiwan
Prior art keywords
semiconductor body
insulating layer
metal bump
metal
photovoltaic module
Prior art date
Application number
TW099129447A
Other languages
English (en)
Other versions
TWI451599B (zh
Inventor
Karl Weidner
Ralph Wirth
Axel Kaltenbacher
Walter Wegleiter
Bernd Barchmann
Oliver Wutz
Jan Marfeld
Original Assignee
Osram Opto Semiconductors Gmbh
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors Gmbh filed Critical Osram Opto Semiconductors Gmbh
Publication of TW201123540A publication Critical patent/TW201123540A/zh
Application granted granted Critical
Publication of TWI451599B publication Critical patent/TWI451599B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24101—Connecting bonding areas at the same height
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24105—Connecting bonding areas at different heights
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24226—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the item being planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2499—Auxiliary members for HDI interconnects, e.g. spacers, alignment aids
    • H01L2224/24996—Auxiliary members for HDI interconnects, e.g. spacers, alignment aids being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/24998—Reinforcing structures, e.g. ramp-like support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12036—PN diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Led Device Packages (AREA)

Description

201123540 六、發明說明： 【發明所屬之技術領域】 本發明涉及一種具有半導體本體、絕緣層和用來與半 導體本體形成平面接觸的平面導電結構之光電組件。此 外，本發明亦涉及光電組件的製造方法。 本專利申請案主張德國專利申請案1 0 2009 03 9 890.2 之優先權，其已揭示的整個內容在此一倂作爲參考。 【先前技術】 具有平面接觸式半導體本體之組件，例如由文件DE 1 0 3 5 3 6 7 9 A 1中已爲人所知。該組件特別是具有基板、配 置在基板上的光電半導體本體、以及絕緣層’其中該絕緣 層在基板和光電半導體本體上延伸。爲了與光電半導體本 體接觸，金屬層形式之平面導電結構在該絕緣層上延伸至 半導體本體之接觸位置及基板之導電軌。 然而，在傳統的平面接觸技術中’半導體本體之連接 區需要裸露出，以便藉由平面導電結構而可導電地與半導 體本體接觸，特別是需要將半導體本體之連接區中的絕緣 層予以去除。傳統的平面接觸技術使用雷射剝蝕過程以使 半導體本體之連接區裸露出。因此，在連接區上須要使絕 緣層幾乎無殘渣地被去除。若該絕緣層不是無殘渣地被去 除，則這樣會造成一種影響’特別是會使該組件在操作時 之效率惡化。此外，若該絕緣層不是無殘渣地被去除’則 會造成較高的功率載入量’這樣會使半導體本體不利地受 損。 -4- 201123540 【發明内容】 本發明的目的是提供一種改良的光電組件，其特別是 具有小的構造高度且同時具有可靠的操作性能，另外，此 光電組件的製造方法較簡單。 上述目的藉由具有申請專利範圍第1項特徵之光電組 件及具有申請專利範圍第9項特徵之製造方法來達成。光 電組件及其製造方法之有利的實施形式及較佳的其它形式 描述在申請專利範圍之各附屬項中。 依據本發明而設有光電組件，其具有至少一個包含輻 射發出側的半導體本體。此半導體本體是以該輻射發出側 之相對的側面來配置在基板上，其中在該輻射發出側上配 置至少一電性連接區。在電性連接區上配置一種金屬凸 起。又，半導體本體之至少一部份設有絕緣層，其中該金 屬凸起由該絕緣層凸出。在該絕緣層上配置至少一平面導 電結構’其經由該金屬凸起而可導電地與該電性連接區相 連接。 藉由該半導體本體之平面接觸方式，則可有利地使該 組件達成特別小的構造局度。因此，可有利地製備一種緊 密的組件。以有利方式在半導體本體上靠近該導電結構來 進行配置，這樣可使該組件達成特別小的構造高度。於是， 特別是可在半導體本體上靠近例如光學元件來配置。 光學元件（例如’透鏡）特別是指會受到半導體本體所 發出的輻射所影響（特別是會使發射特性改變）的組件。 又’藉由半導體本體之連接區上的由絕緣層凸出之金 201123540 屬凸起，則可使半導體本體之電性連接區上的絕緣層之雷 射剝蝕過程省略，這樣可防止半導體本體之連接區的損 傷’特別是使該損傷不會發生。因此，特別是可達成一種 均勻的、無干擾的連接區表面，這樣就可使該半導體本體 之操作性能不受影響。因此，可有利地製成可靠的組件。 金屬凸起例如是一種具有金屬材料的突出區。此金屬 凸起因此未必具有特殊的形式。特別是該金屬凸起由絕緣 層突出。例如，該金屬凸起由該絕緣層之與半導體本體相 對的表面突出。該金屬凸起因此特別是在輻射發出側上所 具有的高度較絕緣層上者還大。該金屬凸起較佳是完全穿 過該絕緣層。 金屬凸起就本業的專家而言特別是亦可稱爲”凸塊 (bump)’’ β 金屬凸起特別是指該組件與該半導體本體之連接面及 平面導電結構都相分離的構件。該金屬凸起較佳是黏合在 或焊接在該連接區上。 半導體本體較佳是一種半導體晶片，特別佳是一種發 光二極體（LED)或雷射二極體。 半導體本體較佳是具有發出輻射的活性層。此活性層 較佳是具有ρη接面、雙異質結構、單一量子井結構（SQW)、 或多重式量子井結構（MQW)，以便產生輻射。 半導體本體較佳是以氮化物、磷化物、或砷化物化合 物半導體爲主。半導體本體較佳是以薄膜半導體本體來構 成。薄膜半導體本體特別是指一種在製程期間生長基板已 201123540 剝離的半導體本體。 在光電組件之一較佳的佈置中，金屬凸起是一種所謂” 柱頭（s tud)凸塊”。柱頭凸塊例如是一種金屬線，較佳是一 種軋斷的金線。此種金屬線特別是配置在半導體本體之連 接區上，該連接區較佳是形成爲接觸墊。柱頭凸塊已爲本 業的專家所知悉，此處因此不再詳述。 在光電組件之另一較佳的佈置中，金屬凸起是一種所 謂”焊錫球”，例如，其是一種”覆晶（Flip Chip)凸塊”。焊接 球因此是指每一可焊接在該連接區上之金屬體。特別地’ 所謂焊錫球不只是一種球形體。此外，其亦指下述之每一 類似球之物體（例如，支柱形的物體或類似物）。即，只在 遠離輻射側之面上具有一種圓形物之物體，其因此屬於焊 錫球的槪念。又，在焊錫球的槪念下，圓柱形的物體亦在 申請的範圍中。焊錫球和覆晶凸塊已爲本業的專家所知 悉，此處因此不再詳述。 在光電組件之一較佳的佈置中，該金屬凸起含有鎳、 金化合物及/或鎳、IG化合物。 該金屬凸起較佳是可導電且將該半導體本體之電性連 接區與平面導電結構相連接，以便藉由金屬凸起而可導電 地與半導體本體接觸。該絕緣層較佳是在金屬凸起之區域 中具有一缺口，該金屬凸起完全穿過該缺口。 在光電組件之一較佳的布置中，該絕緣層可使半導體 本體所發出之輻射透過。該絕緣層較佳是可使半導體本體 所發出的輻射之至少一部份透過。由半導體本體所發出的 201123540 輻射因此可經由該絕緣層而發出且不會受到大量的光學損 耗。由半導體本體所發出之輻射在該絕緣層中被吸收的量 因此可有利地下降，使該組件之效率有利地提高。 在光電組件之一較佳的布置中，該絕緣層較佳是箔、 漆或聚合物層。 在光電組件之一較佳的布置中，該絕緣層中配置一轉 換材料。 絕緣層中的該轉換材料較佳是至少一部份可吸收由半 導體本體所發出的輻射，且再發出另一波長範圍中的二次 輻射。於是，該組件發出一種混合輻射，其含有由半導體 本體所發出的輻射和該轉換材料的二次輻射。因此，較佳 是例如可產生一種組件’其發出白色彩色位置中的混合輻 射。 在光電組件之一較佳的布置中，至少另一半導體本體 配置在基板上。該另一半導體本體特別是與該半導體本體 在橫向中隔開而配置著。該另一半導體本體較佳是像第一 半導體本體一樣地形成。該另一半導體本體特別是具有一 輻射發出側，其上配置著至少一電性連接區，該電性連接 區上配置著金屬凸起。又’該另一半導體本體的至少一部 份設有一絕緣層，其中該金屬凸起穿過（特別是凸出於）該 絕緣層。 該半導體本體和該另一半導體本體較佳是藉由另一平 面導電結構而可導電地互相連接。 藉由與該半導體本體可導電地互相連接的該另一平面 201123540 導電結構，則特別是可有利地製備一種緊密模組，此乃因 該半導體本體能以省空間的方式而配置在基板上。該組件 的基面因此可有利地減少。 本發明中用來製造光電模組的方法特別是包括以下各 步驟： a) 以遠離半導體本體之一輻射發出側之側面而將該 半導體本體配置在基板上， b) 在該半導體本體之電性連接區上施加金屬凸起，其 配置在該輻射發出側上， c) 然後在該半導體本體上施加一絕緣層，使該金屬凸 起突出於該絕緣層。 在將該絕緣層施加於該半導體本體上之前，該半導體 本體之電性連接區須設有金屬凸起（bumps)。然後，施加該 絕緣層，其較佳是箔，使該金屬凸起在施加該絕緣層之後 由該絕緣層的表面突出。因此，該半導體本體之電性連接 區上的絕緣層之雷射剝蝕可有利地省略，這樣可有利地使 半導體本體之連接區不會受損。因此，特別是可有利地達 成一種均勻的、無干擾的連接區表面，其不會對該半導體 本體之操作性能造成不利的影響。 特別是可達成一種改良的製造方法，其中可防止該半 導體本體之連接區之損傷，此種損傷在傳統上至少一部份 是由於雷射剝蝕過程所造成。又，在本發明的方法中，該 半導體本體之連接區之裸露的步驟，特別是該半導體本體 之連接區上的絕緣層之去除，可省略，因此可達成一種簡 201123540 化的製造方法。 爲了在該半導體本體之連接區上產生金屬凸起，較佳 是使用以下的方法： -絲網印刷方法 •回流方法 -焊接球放置。 金屬凸起較佳是一種柱頭凸塊或焊接球，其中爲了在 電性連接區上施加金屬凸起，例如須使用一種黏合或焊接 製程。 爲了在半導體本體、基板和金屬凸起上施加該絕緣 層’使該金屬凸起未具有該絕緣層之絕緣材料，則例如可 使用以下的方法： -以適當的按壓使該絕緣層（特別是箔）被壓薄， -對該絕緣材料進行絲網印刷，該絕緣材料在金屬凸起 之區域中具有一空出區， -對該絕緣材料進行模鑄，該絕緣材料在半導體本體之 連接區中具有或未具有一空出區， -對該金屬凸起上的絕緣層進行按壓，使該金屬凸起受 到按壓而經由該絕緣層。 較佳是分別施加該絕緣層，使該金屬凸起未具有該絕 緣層的材料’但該半導體本體和基板在該金屬凸起之外部 的區域中是由該絕緣層所包封（特別是覆蓋）著。 然後’在施加該絕緣層之後在該金屬凸起上若應存在 該絕緣層的殘留物，則該金屬凸起可藉由壓印製程、硏磨 -10- 201123540 製程、雷射剝蝕、電漿製程、或快速切削製程而又裸露出， 以便藉由該金屬凸起而與該半導體本體達成電性接觸。因 此，特別是可使該金屬凸起上之絕緣層無殘留物地敞開著。 又，該輻射發出側上的半導體本體具有其它的多個連 接區，其上分別施加金屬凸起，其中該絕緣層在此種情況 下在各金屬凸起之區域中分別具有一缺口，使各金屬凸起 可各別地完全穿過該絕緣層。 一種藉由上述方法而製成的組件因此具有至少一個半 導體本體，其除了金屬凸起之區域以外較佳是完全由該絕 緣層所包封著。此外，在半導體本體上施加該絕緣層的步 驟同樣可包含一種在基板的各區域中在基板上施加該絕緣 層，上述各區域位於半導體本體之安裝區的外部。 在半導體本體和基板上施加該絕緣層之後，又施加例 如金屬結構形式的平面導電結構。所使用的可能方法例如 由文件DE 103 53 679 A1中已爲本業的專家所知悉，其已 揭示的內容明顯地收納於本申請案中。 光電組件及其製造方法之其它特徵、優點、較佳的佈 置和適當性由以下之以第1圖至第3圖來詳述之實施例即 可得知。 【實施方式】 各圖式和實施例中相同或作用相同的各元件分別設有 相同的參考符號。所示的各元件和各元件之間的比例未必 依比例繪出。 第1圖顯示一種光電組件，其具有基板1和配置在基 -11- 201123540 板1上的半導體本體2。半導體本體2較佳是具有一發出 輻射的活性層以用來產生電磁輻射。例如，該半導體本體 2是一種半導體晶片，較佳是一種發光的二極體（LED)或雷 射二極體。 在第1圖的實施例中，該半導體本體2在面向該基板 1之此側上具有一接觸面23。該半導體本體2特別是經由 該接觸面23而與配置在基板1上的導電軌可導電地相連 接、或與基板1(其在此情況下具有可導電的材料）可導電地 相連接。 在該半導體本體2之遠離該基板1之此側上配置一輻 射發出側2 0。由活性層所發出的輻射之大部份較佳是經由 此輻射發出側20而由半導體本體2發出。由半導體本體2 所發出的輻射在第1圖至第3圖之實施例中分別藉由箭頭 來顯示。 在該半導體本體2之輻射發出側20上配置一電性連接 區22。在第1圖之實施例中，該電性連接區22配置在輻 射發出側2 0之一側面區中，使該電性連接區未必可使該半 導體本體2所發出之輻射透過。 在該電性連接區22上配置一種金屬凸起3。此金屬凸 起3例如可以是一種柱頭凸塊或焊接球。此金屬凸起3特 別是具有一種可導電的材料。該金屬凸起3較佳是該組件 之一種分離的構件。該金屬凸起3特別是與該半導體本體 2之電性連接區22相隔開。該金屬凸起3較佳是包括鎳、 金化合物。 -12- 201123540 在半導體本體2上，特別是在輻射發出側2〇上，配置 著一個絕緣層4。該絕緣層4特別是亦配置在圍繞該半導 體本體2之區域中的基板1上。 該絕緣層4較佳是除了該電性連接區22以外都完全圍 繞該半導體本體2。該絕緣層較佳是可使該半導體本體2 所發出的輻射透過或使該輻射的至少一部份透過，以便使 該半導體本體2所發出的輻射在該輻射發出側20上由該組 件1 〇發出。 金屬凸起3由該絕緣層4突出。特別是在該金屬凸起 3之區域中未配置該絕緣層4。該輻射發出側20上該金屬 凸起3之高度較佳是大於該輻射發出側20上該絕緣層4之 高度。特別是在該金屬凸起3上未配置該絕緣層4，特別 是未配置該絕緣層4之絕緣材料。 在該絕緣層4上配置一個平面導電結構5以便可與該 半導體本體2形成平面接觸。該平面導電結構5特別是經 由金屬凸起3而..與該半導體本體2之電性連接區22形成可 導電的連接。該金屬凸起3較佳是該組件10之與該平面導 電.結構5和該連接區22相隔開的構件。 半導體本體2較佳是藉由該半導體本體2之與基板1 相面對的此側上的接觸面23且藉由電性連接區22以經由 該金屬凸起3和該平面導電結構5而可導電地被接觸。 由於第1圖之實施例中該電性連接區22、該金屬凸起 3和該平面導電結構5配置在該半導體本體2之輻射發出 側2 0之側面區中，則由半導體本體2經由該組件1 〇所發 -13- 201123540 出之輻射的輻射發出量幾乎不受上述各構件所影響，特別 是未變少。藉由在側面配置平面接觸結構以及金屬凸起3 和該連接區22，則可發生在該組件之上述各構件中的吸收 過程將變弱，這樣可有利地使該組件之發射效率獲得改良。 第1圖之實施例特別是具有以下的優點：半導體本體 2之電性連接區22具有均句的、無干擾的表面。電性連接 區22之均勻的、無干擾的表面因此將使傳統之使該連接層 22由絕緣層4裸露時所需的雷射剝蝕方法成爲不需要，此 乃因電性連接區22藉由金屬凸起3(其高度較該絕緣層4 者還‘大）而可導電地與平面導電結構5相連接。 依據第1圖之製造光電組件之方法特別是具有以下步 驟。 以該半導體本體2之遠離該輻射發出側20之此側而將 該半導體本體2配置在基板1上，然後在該半導體本體2 之電性連接區22上施加金屬凸起3，其配置在該輻射發出 側20上，且然後在該半導體本體2上施加一絕緣層4，使 該金屬凸起3突出於該絕緣層4上。 上述製造方法特別是具有以下優點：該連接區22不須 由該絕緣層4裸露出，此乃因電性接觸可經由突出於該絕 緣層4上的金屬凸起3來達成。於是，該連接區22可有利 地例如不會由於雷射剝蝕過程而受損，可製成一種均勻 的、無干擾的連接區表面。 因此’須施加該絕緣層4，使該金屬凸起3突出於該 絕緣層4之表面。特別是該金屬凸起3完全穿過該絕緣層 -14- 201123540 4。此種效果例如可藉由以下方法之一來達成。 -以適當的按壓使該絕緣層4(特別是箔）被壓薄， -對該絕緣材料進行絲網印刷，該絕緣材料在金屬凸起 3之區域中具有空出區， -對該絕緣材料進行模鑄， -對該組件10上的絕緣層4進行按壓，使該金屬凸起3 在絕緣層4中受到按壓而完全穿過該絕緣層4。 在此種方法中，在施加該絕緣層4之後，該金屬凸起 3較佳是由該絕緣層4之絕緣材料中裸露出。然後，若該 金屬凸起3未完。全穿過該絕緣層4，則該絕緣層4之絕緣 材料4在該金屬凸起3之區域中能以無殘渣之方式而去 除，這例如是藉由壓印製程、硏磨製程、雷射剝蝕、電漿 製程或快速切削製程來達成。 該金屬凸起3例如藉由絲網印刷或回流法而施加在電 性連接區22上。或是，該金屬凸起3藉由黏合或焊接製程 而施加在該連接區22上。在此種情況下，該金屬凸起3例 如是一種焊錫球（焊錫球置放）。 在絕緣層4上施加平面導電結構5用之方法例如由文 件DE 103 53 679A1中已爲此行的專家所知悉，且因此在 此處不再詳述。 第2圖顯示本發明之光電組件之另—實施例。第2之 實施例不同於第1圖之實施例之處在於，一種轉換材料6 配置於絕緣層4中。此轉換材料6吸收了由半導體本體2 所發出的輻射之至少一部份且發出二次輻射，其波長範圍 -15- 201123540 是與半導體本體2所發出之輻射的波長範圍不同。於是， 可有利地製成一種組件，其所發出的混合輻射具有由該半 導體本體2所發出的輻射和上述二次輻射。因此，例如可 製成一種可發出白光的組件。 又，第2圖之實施例是與第1圖之實施例一致。 第3圖顯示本發明之光電組件之另一實施例。第3圖 之實施例不同於第1圖之實施例之處在於，另一半導體本 體2b配置在基板1上。特別是半導體本體2a和另一半導 體本體2b相鄰地配置著。半導體本體2a, 2b較佳是互相之 間相隔一小的距離。 另一半·導體本體2b較佳是形成與半導體本體2a相 同。該另一半導體本體2b特別是具有輻射發出側20b，其 與基板1相面對。又，該另一半導體本體2b具有電性連接 區22,其上配置著金屬凸起3。在半導體本體2b之遠離該 基板1之此側上配置一絕緣層4，其至少一部份包封著半 導體本體2b。該金屬凸起3由該絕緣層4突出，以便可藉 由該金屬凸起3而與電性連接區22達成電性接觸。 與第1圖所示之實施例不同，半導體本體2a，2b在輻 射發出側20a，20b上分別具有二個電性連接區，該二個輻 射發出側20a，20b上分別配置著一個金屬凸起3。第1圖 和第2圖之實施例中所示的接觸面23用來與半導體本體 2 a, 2b達成電性接觸，該接觸面23在第3圖之實施例中不 需要。 電性接觸區22和金屬凸起3較佳是配置在輻射發出側 -16 - 201123540 20a之相面對的側面上，特別是分別配置在輻射發出側2〇a， 20b之邊緣區中。’ 半導體本體2a和另一半導體本體2b藉由另一平面導 電結構5c而在電性上互相連接。半導體本體2a之金屬凸 起3特別是經由另一平面結構5c而與另一半導體本體2b 之金屬凸起3形成電性接觸。未分別與半導體本體2 a, 2b 形成電性連接的金屬凸起3是與平面導電結構5a，5b分別 連接著，使半導體本體2a，2b經由平面導電結構5a, 5b，5e 以藉由電性連接區22和金屬凸起3而達成電性接觸，特別 是可由外部來達成電性連接。 因此，第3圖的組件10具有多個（特別是二個）半導體 本體2a，2b ’其在電性上互相接觸且可經由平面導電結構 5 a，5b而由外部來達成電性連接。藉由此種接觸，則可形 成該組件1 0，其具有互相隔開一小距離的多個半導體本體 2a，2b，使此種組件1 〇之基面有利地減少。於是，可實現 具有多個半導體本體之微型化的組件1〇。 又’第3圖之實施例是與第i圖之實施例一致。 本發明當然不限於依據各實施例中所作的描述。反 之’本發明包含每一新的特徵和各特徵的每一種組合，特 別是包含各申請專利範圍-或不同實施例之各別特徵之每一 種組合’當相關的特徵或相關的組合本身未明顯地顯示在 各申請專利範圍中或各實施例中時亦屬本發明。 【圖式簡單說明】 第1圖至第3圖分別顯示本發明的光電組件之各實施 -17- 201123540 例的面。 【主要元件符號說明】 1 基板 2, 2a, 2b 半導體本體 20, 20a, 20b 輻射發出側 22 電性連接區 23 接觸面 3 金屬凸起 4 絕緣層 5 , 5 a, 5b，5 c 平面導電結構 6 轉換材料 10 光電組件 -18-

Claims (1)

  1. 201123540 七、申請專利範圍： 1. 一種具有至少一個半導體本體（2)之光電組件（10)，該半 導體本體（2)具有輻射發出側（20)，且該半導體本體（2) 以與該輻射發出側（20)相面對之側配置在基板（1)上’其 中 -在該輻射發出側（20)上配置至少一電性連接區（22)， 其上配置一金屬凸起（3)， -該半導體本體（2)之至少一部份設有一絕緣層（4)，其 中該金屬凸起（3)突出於該絕緣層（4)，且 -在該絕緣層（4)上配置至少一平面導電結構（5)以與該 半導體本體（2)形成平面接觸，該平面導電結構（5)經 由該金屬凸起（3)而可導電地與該電性連接區（22)相 連接。 2. 如申請專利範圍第1項之光電組件，其中該金屬凸起（3) 是一柱頭凸塊。 3 .如申請專利範圍第1項之光電組件，其中該金屬凸起（3) 是一種焊錫球。 4. 如申請專利範圍第1至3項中任一項之光電組件，其中 該金屬凸起（3)包含鎳-金化合物及/或鎳·鈀化合物。 5. 如申請專利範圍第1至4項中任一項之光電組件，其中 該絕緣層（4)可使該半導體本體（2)所發出之輻射透過。 6 ·如申請專利範圍第1至5項中任一項之光電組件，其中 該絕緣層（4)中配置著轉換材料（6)。 7.如申請專利範圍第1至6項中任一項之光電組件，其中 -19- 201123540 至少另一半導體本體（2b)配置在該基板（1)上。 8. 如申請專利範圍第7項之光電組件，其中該半導體本體 (2 a)和另一半導體本體（2b)藉由另一平面導電結構（5c) 而導電性地互相連接著。 9. —種光電組件（10)之製造方法，包括以下步驟： A) 以遠離半導體本體（2)之一輻射發出側（20)之側面而 將該半導體本體（2)配置在基板（1)上， B) 在該半導體本體（2)之電性連接區（2 2)上施加金屬凸 起（3)，其配置在該輻射發出側（20)上；及 C) 在該半導體本體（2)上施加一絕緣層（4)，使該金屬凸 起（3)突出於該絕緣層（4)。 10. 如申請專利範圍第9項之製造方法，其中步驟B)包括絲 網印刷方法或回流方法。 11. 如申請專利範圍第9項之製造方法，其中該金屬凸起（3) 是焊錫球，其中步驟B)包括一種焊接製程。 12. 如申請專利範圍第9至11項中任一項之製造方法，其 中步驟C)包含在壓力下壓薄該絕緣層（4)。 13. 如申請專利範圍第9至11項中任一項之製造方法，其 中步驟C)包含絲網印刷方法或模鑄法。 i 4 •如申請專利範圍第9至1 1項中任一項之製造方法，其 中步驟C)中將該絕緣層（4)按壓在該金屬凸起（3)上。 1 5 .如申請專利範圍第9至1 4項中任一項之製造方法，其 中步驟C)包含藉由壓印製程、硏磨製程、雷射剝蝕、電 漿製程、或快速切削製程而使該金屬凸起（3)裸露出。 -20-
TW099129447A 2009-09-03 2010-09-01 具有半導體本體、絕緣層和平面導電結構之光電組件及其製造方法 TWI451599B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102009039890A DE102009039890A1 (de) 2009-09-03 2009-09-03 Optoelektronisches Bauelement mit einem Halbleiterkörper, einer Isolationsschicht und einer planaren Leitstruktur und Verfahren zu dessen Herstellung

Publications (2)

Publication Number Publication Date
TW201123540A true TW201123540A (en) 2011-07-01
TWI451599B TWI451599B (zh) 2014-09-01

Family

ID=43086284

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099129447A TWI451599B (zh) 2009-09-03 2010-09-01 具有半導體本體、絕緣層和平面導電結構之光電組件及其製造方法

Country Status (8)

Country Link
US (1) US20120228663A1 (zh)
EP (1) EP2474048A1 (zh)
JP (1) JP5675816B2 (zh)
KR (1) KR20120055723A (zh)
CN (1) CN102484171B (zh)
DE (1) DE102009039890A1 (zh)
TW (1) TWI451599B (zh)
WO (1) WO2011026709A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130181227A1 (en) * 2012-01-12 2013-07-18 King Dragon International Inc. LED Package with Slanting Structure and Method of the Same
US20130214418A1 (en) * 2012-01-12 2013-08-22 King Dragon International Inc. Semiconductor Device Package with Slanting Structures
US20130181351A1 (en) * 2012-01-12 2013-07-18 King Dragon International Inc. Semiconductor Device Package with Slanting Structures
TWI751809B (zh) 2020-11-18 2022-01-01 隆達電子股份有限公司 增進接合良率的發光二極體結構

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2888385B2 (ja) * 1991-08-22 1999-05-10 京セラ株式会社 受発光素子アレイのフリップチップ接続構造
US6547249B2 (en) * 2001-03-29 2003-04-15 Lumileds Lighting U.S., Llc Monolithic series/parallel led arrays formed on highly resistive substrates
TWI249148B (en) * 2004-04-13 2006-02-11 Epistar Corp Light-emitting device array having binding layer
US6885101B2 (en) * 2002-08-29 2005-04-26 Micron Technology, Inc. Methods for wafer-level packaging of microelectronic devices and microelectronic devices formed by such methods
US6876008B2 (en) * 2003-07-31 2005-04-05 Lumileds Lighting U.S., Llc Mount for semiconductor light emitting device
DE10353679A1 (de) 2003-11-17 2005-06-02 Siemens Ag Kostengünstige, miniaturisierte Aufbau- und Verbindungstechnik für LEDs und andere optoelektronische Module
KR101047683B1 (ko) * 2005-05-17 2011-07-08 엘지이노텍 주식회사 와이어 본딩이 불필요한 발광소자 패키징 방법
TWI331406B (en) * 2005-12-14 2010-10-01 Advanced Optoelectronic Tech Single chip with multi-led
KR100723247B1 (ko) * 2006-01-10 2007-05-29 삼성전기주식회사 칩코팅형 ｌｅｄ 패키지 및 그 제조방법
US7439548B2 (en) * 2006-08-11 2008-10-21 Bridgelux, Inc Surface mountable chip
US20080121911A1 (en) * 2006-11-28 2008-05-29 Cree, Inc. Optical preforms for solid state light emitting dice, and methods and systems for fabricating and assembling same
US9024349B2 (en) * 2007-01-22 2015-05-05 Cree, Inc. Wafer level phosphor coating method and devices fabricated utilizing method
US9159888B2 (en) * 2007-01-22 2015-10-13 Cree, Inc. Wafer level phosphor coating method and devices fabricated utilizing method
DE102007011123A1 (de) * 2007-03-07 2008-09-11 Osram Opto Semiconductors Gmbh Licht emittierendes Modul und Herstellungsverfahren für ein Licht emittierendes Modul
TWI372478B (en) * 2008-01-08 2012-09-11 Epistar Corp Light-emitting device

Also Published As

Publication number Publication date
EP2474048A1 (de) 2012-07-11
TWI451599B (zh) 2014-09-01
US20120228663A1 (en) 2012-09-13
WO2011026709A1 (de) 2011-03-10
DE102009039890A1 (de) 2011-03-10
JP2013504187A (ja) 2013-02-04
CN102484171B (zh) 2015-01-14
CN102484171A (zh) 2012-05-30
JP5675816B2 (ja) 2015-02-25
KR20120055723A (ko) 2012-05-31

Similar Documents

Publication Publication Date Title
JP5378130B2 (ja) 半導体発光装置
US6060729A (en) Light-emitting device
US7192797B2 (en) Light emitting device and manufacture method thereof
US9559266B2 (en) Lighting apparatus including an optoelectronic component
US8298861B2 (en) Package structure of compound semiconductor device and fabricating method thereof
US20060278970A1 (en) Semiconductor device, stacked semiconductor device, and manufacturing method for semiconductor device
CN107689408B (zh) 发光二极管覆晶晶粒及显示器
JP2005079329A (ja) 表面実装型発光ダイオード
US20120056223A1 (en) Led package structure and packaging method thereof
US20140030829A1 (en) Optoelectronic Module Having a Carrier Substrate and a Plurality of Radiation-Emitting Semiconductor Components and Method for the Production Thereof
JP2007073575A (ja) 半導体発光装置
US10804443B2 (en) Light-emitting device
KR20120094280A (ko) 발광소자 패키지 및 그 제조방법
US20140063822A1 (en) Wiring board, light-emitting device, and method of manufacturing the wiring board
KR20110020225A (ko) 복사 방출 소자 및 복사 방출 소자 제조 방법
TWI451599B (zh) 具有半導體本體、絕緣層和平面導電結構之光電組件及其製造方法
KR20130062985A (ko) 복사 방출 소자 및 복사 방출 소자의 제조 방법
JP2010225755A (ja) 半導体発光装置および半導体発光装置の製造方法
US7791084B2 (en) Package with overlapping devices
KR100447413B1 (ko) 반도체 발광장치
KR20090087436A (ko) 광전 소자
US20120106171A1 (en) Led package structure
JP2015185685A (ja) 発光装置の製造方法及び照明装置
JP2013504185A (ja) 放射出口面を有する少なくとも１つの第１の半導体ボディと絶縁層とを備えたオプトエレクトロニクスモジュールおよびその製造方法
US20210376212A1 (en) Semiconductor light emitting device and method of manufacturing the same

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees