TW201114142A - Discharge circuit - Google Patents

Description

201114142 六、發明說明： 【發明所屬之技術領域】 本發明涉及一種放電電路，尤其涉及一種消耗 功率較小且放電時間可調節的自動高壓放電電路。 【先前技術】 驅動電路主要用來將輸入的直流電壓，作 位元准的調節，並使其穩定在所設定的一電麗值， 其利用驅動上橋及下橋功率元件的切換而產生& 波，此脈波經過電感電容組成的低通濾波器後產t 穩定的直流電壓，以供給各種電子產品，具體請參 閱Volkan Kursun等人2004年在IEEE系統中發表 的 “HIGH INPUT VOLTAGE STEP-DOWN DC-DC CONVERTERS FOR INTEGRATION IN A LOW VOLTAGE CMOS PROCESS” 一文。 在驅動電路中，一般需要增加一個功率因素校 正電路（Power Factor Corrector，PFC )，用以改變輸 入電流的波形與相角，修正電流中的高次諧波。具 體地，該功率因素校正電路包括一個濾波電容，以 通過該濾波電容有效地修正電流中的高次諧波。該 濾波電容的大小取決於負載的大小，負載越大’該 濾波電容也就越大。 當電源接通時，負載正常工作，該濾波電容可 有效地修正電流中的高次諧波，同時，該濾波電容 201114142 將儲存電能。然而，當電源斷開時，負载停止工作， 儲存在該濾波電容中的電能並不能通過負載釋放， 而氣通過自然放電將儲存在該濾波電容中的電能釋 其放電時間較長’容易出現高壓觸電。為避免 局壓觸電危險’-般利用電阻將儲存在該濾波電容 内的高壓釋放掉。且為了避免消耗過多功率，而選 用大電阻對該遽波電容進行放電。但是，選用大電 阻放電’其放電時間較長，以致儲存在該滤波電容 中的電壓儲存時間較長，仍可能導致高壓觸電危險。 有鑒於此，有必要提供一種消耗功率較小且放 電時間可調節的放電電路。 【發明内容】 下面將以實施例說明一種消耗功率較小且放電 時間可以調節的自動高壓放電電路。 ☆了種放電電路’其與功率因素校正電路的輪出 =電，接’且該功率因素校正電路的輸出端定義為 ί一卽點’該功率因素校正電路中具有-個遽波電 合。該放電電路包括-個控制單元以及—個放電單 兀。該控制單元包括一個ΝΡΝ型三極體，一個第一 騰型二極體以及—個第—電阻。該第-ΝΡΝ型三 極體的基極與一個外接電屢電連接，其發射極接 地’其集電極與該第-ΡΝΡ型三極體的基極電連 接該第ΡΝΡ型二極體的發射極與該第一節點電 201114142 連接，其集電極通過該第一電阻接地。該放電單元 1括個第二PNP型三極體以及一個放電電阻，該 第二PNP型三極體的基極與該第一 PNP型三極體的 集電極電連接，其發射極通過該放電電阻與該第一 節點電連接，其集電極接地。 相對於先前技術，當電路接通時，該功率因素 杈正電路正常工作，該濾波電容用於濾除電源電路 中的向次諧波，並儲存電能。該NpN型三極體的基 極外接電壓而導通，其集電極電壓趨近零，該第一 PNP型二極體導通，該第一 pNp型三極體的集電極 電壓接近於第一節點電壓，從而使該第二pNp型三 極體截止，因此，該放電電路消耗功率較小。當電 路斷開時，該NPN型三極體與該該第一 pNp型三極 體截止’該第二PNP型三極體導通，從而使儲存在 該濾波電容中的電能通過該放電單元自動進行放 電，以避免高歷觸電危險。並且可以通過調節該放 電電阻的阻值大小調節放電時間’實現快速放電目 地。 【實施方式】 下面將結合附圖對本發明實施方式作進一步的 詳細說明。 請參見圖卜本發明實施例提供的-種放電電路 1〇’其並聯於功率因素校正電路20與負載之間。具 201114142 體地’該功率因素校正電路2G的輸人端Vin與電源 輸出端電連接，該功率因素校正電路20的輸出端定 義為第一節點A。該功率因素校正電路20 t具有一 個濾'波電* 21，其用於遽除電源電流中的高次譜波。 。亥放電電路10包括-個控制單元30以及-個 放電單元40。 々該控制單元30包括-個NPN型三極體31，一 個第PNP型二極體32以及—個第—電阻％。優 選地’該控制單元3〇進一步包括一個分壓電路％ 以及一個穩壓電路35。 一該刀壓電路34包括—個第二電阻341與一個第 ，電阻342。該第二電阻341的兩端分別與該ΝΡΝ 里一極體31的基極以及外接電壓電連接，該第三電 阻34=的一端與該ΝΡΝ型三極體31的基極電連接， ^端接地。在本實施例中，該外接電壓VDD為功 =因素校正電路2G輸出的-個15伏左右的辅助電 田功率因素校正電路2〇斷開時，該外接電壓 VDD斷開’即為〇伏。 、、該NPN型二極體31的發射極接地，其集電極 個第四電阻36與該第一 PNP型三極體的基 極電連接。 u穩壓電路35包括一個第五電阻351以及一個 201114142 與該第五電阻351電連接的第一穩壓二極體352。 該第一 PNP型三極體32的發射極通過該穩壓電 路35與第一節點A電連接，並且，該第一穩壓二極 體352的正極與該第一 PNP型三極體32的發射極 電連接。該第一 PNP型三極體32的集電極通過該 第一電阻33接地。 該放電單元40包括一個第二PNP型三極體41 以及一個放電電阻42。該第二PNP型三極體41的 基極通過一個第二穩壓二極體43與該第一 PNP型 三極體32的集電極電連接。該第二PNP型三極體 41集電極接地，其發射極通過該放電電阻42與該 第一節點A電連接。優選地，該第二PNP型三極體 41的發射極與該放電電阻42之間設置有一個第三 穩壓二極體44。 當電路接通時，該功率因素校正電路20正常工 作，該濾波電容21用於濾除電源電路中的高次諧 波，並儲存電能。外接電壓接通，該NPN型三極體 31的基極電壓高於其發射極電壓，該NPN型三極體 31導通，該NPN型三極體31的集電極電壓趨近於 零。該第一 PNP型三極體32的發射極電壓高於其 基極電壓，因此，該第一 PNP型三極體32導通。 該第二PNP型三極體41的集電極電壓與其基極電 壓基本相等，該第二PNP型三極體41截止，因此， 201114142 該放電電路消耗功率較小。 反之’當電路斷開時，該功率因素校正電路20 斷開。該NPN型三極體31與該該第一 PNP型三極 體32截止’該弟一 PNP型三極體41導通，從而使 儲存在該濾波電容21中的電能通過該放電單元40 自動進行放電，以避免高壓觸電危險。 該放電電路10用於釋放儲存在該濾波電容21 令的電能’其放電快慢取決於該放電電阻42的大 小。具體地，該放電電阻42越大，放電越慢，放電 時間越長，反之，該放電電阻42越小，放電越快， 放電時間越短。 該放電電路1〇結構簡單，消耗功率較小，並可 以自動將儲存在濾波電容21中的電能釋放，以避免 尚壓觸電危險。並且，該放電電路1〇可以通過調節 該放電電阻42的阻值大小調節放電時間，實現快速 放電目地。 另外，本領域技術人員還可於本發明精神内做 其他變化用於本發明的設計，只要其不偏離本發明 的技術效果均可。這些依據本發明精神所做的變 化，都應包含在本發明所要求保護的範圍之内。 【圖式簡單說明】 圖1疋本發明實施例提供的放電電路的電路示 201114142 意圖。

【主要元件符號說明】 放電電路 10 功率因素校正電路 20 濾波電容 21 控制單元 30 放電單元 40 NPN型三極體 31 PNP型三極體 32'41 第一電阻 33 分壓電路 34 穩壓電路 35 第二電阻 341 第三電阻 342 第四電阻 36 第五電阻 351 第一穩壓二極體 352 放電電阻 42 第二穩壓二極體 43 第三穩壓二極體 44 10

Claims (1)

1. 201114142 七、申請專利範圍·· 1·一種放電電路，：i盥工Λ、玄；m 士 从 、力率因素校正電路的輪出姓带 接’且該功率因素校正 钨電連 乂止窀路的輪出端定義為坌^ 點，該功率因素校正雷 一郎 罨路中具有一個濾波電宏_ 放電電路包括·· 电該 PNP型三極體以月^ 主蚀體，-個第

   三極_極:-::電=:第;::型 :’:第集電極與該第1“射:: 連接1:ΓΡ型三極體的發射極與該第-節點電 連接，其集電極通過該第—電阻接地； -個放電早兀’其包括一個第二ΡΝΡ型三極體以及 -個放電電阻’該第二ΡΝΡ型三極體的基極與該第 - ΡΝΡ型三極體的集電極電連接，其發射極通過該 放電電阻與該第-節點電連接，其集電極接地。 2. 如申μ專利範圍第1項所述之放電電路，其中，該控 牵J單元進步包括一個分壓電路，該分壓電路設置 於該ΝΡΝ型三極體的基極與外接電壓之間。 3. 如申明專利範圍第2項所述之放電電路，其中，該分 壓電路包括一個第二電阻與一個第三電阻，該第二 電阻的兩端分別與該ΝΡΝ型三極體的基極以及外接 電壓電連接，該第三電阻的一端與該ΝΡΝ型三極體 的基極電連接，另一端接地。 11 201114142 4·如申喷專利範圍第1項所述之放電電路，其中，該控 • 制單元進一步包括一個第四電阻，該第四電阻設置 於該ΝΡΝ型二極體的集電極與該第一 ρΝρ型三極體 的基極之間。 5.如申請專利範圍第1項所述之放電電路，其中，該控 制單元進一步包括一個穩壓單元，該穩壓單元設置 於該第一 ΡΝΡ型三極體的發射極與該第一節點之 間。 • 6.如申請專利範圍第5項所述之放電電路，其中，該穩 壓單元包括一個第五電阻以及一個與該第五電阻串 聯的第一穩壓二極體，該第一穩壓二極體的正極與 該第一 ΡΝΡ型三極體的發射極電連接。

   12