TW201114135A

TW201114135A - System and method for negative voltage protection

Info

Publication number: TW201114135A
Application number: TW99133824A
Authority: TW
Inventors: Donald Giles Koch
Original assignee: Intersil Inc
Priority date: 2009-10-07
Filing date: 2010-10-05
Publication date: 2011-04-16
Also published as: CN102035166A; US8385036B2; US20110080206A1; CN102035166B; TWI429158B

Description

201114135 六、發明說明：相互參照的相關申請案本申凊案於此主張於2009年1〇月7曰提出申請，案名j CMOS開關的負電壓偵測及箝制」的美國暫時專利申請案第61/249,362號（代理人文件編號SE_272〇_AN)的權益。美國暫時專利φ請案第61/249,362號並於此併入做為參【發明所屬之技術領域】本發明一般係有關於互補金屬氧化物半導體（CMOS， P mentary Metal-Oxide Semiconductor )積體電路（ic ) 開關，特別是針對CMOS IC的負電壓偵測及保護電路。【先前技術】碣關可以被用於各種應用中，其中，到達/來自該等開關的輸入/輸出（I/〇s )會透過電蜆而被連接至外部的電壓 2由於電纜插頭的高通用性以及可交換性，電纜有可能 ^因錯誤的操作而被插入不適當的電壓源中，舉例而言，右被連接至一開關的一 1/〇終端的一電纜被插入一負電壓源時’則就會有過量的電流產生，且其將會損害連接至該開關的其他終例如，在該開關的下游側上）的電子電【發明内容】本發明的實施例可以快速地偵測到位於一開關的一終 201114135 端處的一負電壓，並且，胃 Γ以將该開關關閉，以保護耦接 :幵$一第二終端的電路系統，藉此，本發明的實施致二斟在不需*貞電何幫浦、或負電源供給的情形下而致此對所使用之開關的負電壓保護。【實施方式】 ::下來的詳細敘述中，是以形成敘述的一部份且利 :例Α施例來進行顯示的所附圖式而作為參考，然 ’可以理解的是，也可以採用其他的實施例，並且，也可以進行邏輯上、機赫、以及電性上的改變，再者，在所、會圖式以及說明書中所 ,, 王現的方法並非被建構來限制個別動作的執行順序，因此，眼於限制而進行建構。帛下來的詳細敘述也並非是著第1圖是顯示利用開關⑽的系统_的實施例的方现圍’在實施例中， θ 古主夂關楚 04疋—積體電路（ic)開關。 °月參閱第1圖，系統1〇()包括連接益102，一開關104，汉電子電路106，直中，門, 保$ „ _ 、開關1〇4包括一負電壓偵測/ 保邊早7〇 1 〇8，以及一電示一士 Μ , 曰體開關110，再者，第1圖亦顯不主拽糸統1 1 2 ’盆藉由一綠％的一 _ 、線路114而連接至連接器102 的輸入/輪出終端，舉例而士 100外邱5亥線路114可以是在系統 1ϋ〇外部的電纜，另外，主 Γ ΡΓλ 機糸統112可以是個人電腦、’ 一般用途電腦，視頻糸姑電知或伺服器，或音頻系統、子電路進行次了用來經由開關104而與電進仃溝通的任何型態數位或類比溝通系統。 a 5 201114135 ，接器⑽的輸入/輪出終端是利用線路u6而被至電晶體開關110的—第一發 m而心姐“帛輸入/輸出終端，以及利用線路 ⑴而被連接至負電㈣測/保護單元 θθΛηΗβΒ-- 入 * 而雷晶體開關110的一第-私 m “ 第—輪入/輸出終端則是利用線路m而破連接至電子電路106的—輪鞠入/輸出終端，另外，負電壓偵測/保護單元的一輸出是利用 ' pa Μ 10Λ λλ 峪Ι2〇而被連接至電晶體開關120的一控制終端， ._ 所不透過電晶體開關1 1 0

以及電纔114，連接器7可，、，4 m A 被用來將電子電路1〇6耦接至一外部系統’例如’舉例而言，主機系統112。在操作時，連接H 102會直接、或間接地（例如，透過電境114 )被插入包括一作缺男/ +『 ' 匕祜乜唬及/或電壓源的主機系統ϊ 12 的一連接器中，舉例而t，次：、击杜：牛妁而σ，右連接器1〇2被插入包括一電壓源的主機系、统112的-連接器中，且該連接器、或電壓源的資料終端被反向時，負電壓偵測/保護單元|108就會在耗接至電晶體開關110的輸入/輸出開關的線路116上債測到負電壓'然後，負電壓偵測/保護單元108會產生以及輸出適當的信號電壓以作為回應，並經由料12G傳送至電晶體開關110的一控制輸入。接著，電晶體關11〇會回應在線路120上接收到的信號電壓而阻擋電流並有效地開啟電晶體開1 U0的接觸。因此，藉由快速削貞測負輸入电壓以及關閉該電晶體開關丨丨〇 ,就可以讓開關i 〇4被致能於保護電子電路1〇6。第2圖顯示利用開關2〇4 (例如，一積體電路）的系統 2〇〇的一實施例的方塊圖。舉例而言，系統2〇〇可以被用來 201114135 實行在第1圖令所顯示的系統100。請參閱第2圖’系統 200包括連接益202，一開關2〇4，以及一可攜式媒體裝置206。在一實施例中，連接器2〇2可以實施為採用一通用序列匯流排（刪）連接器，以及開關204可以實施為採用一類比互補金屬氧化物半導體（CMOS，ComPlementary

Metal-〇xide Semic〇nduct〇r) _。開關 2〇4 包括一邏輯電路208, 一電塵偵測/保護電路21〇，以及一電晶體開關η。可‘式媒體裝f 206包括一微控制$ 214，一第一收發器 2 1 ^ 第—收發器2 1 8，連接至該第一收發器21 6的一第一資料儲存單A 220,以及連接至該第二收發器218的一第二資料儲存單元222。舉例而言，可攜式媒體裝置2〇6可以是會儲存以及回播（plays back)數位視頻、數位音頻、或 ^自—個人電腦（PC)或其他資料儲存裝置的數位内容的一可攜式裝置。在一些實施例中，開關2〇4可以是在應用及/或產中的USB開關、音頻開關、視頻開關、數位資料開2 1或一般目的開關。而就此而言，連接器2〇2則是可乂只轭為分別採用USB連接器，音頻連接器，視頻連接器，資料連接器、或是一般目的.連接器。在—實施例中，連接器2〇2的第一終端（VBUS)是藉 =線路2〇2a而被連接至微控制器214的第—"◦終端。一 @ —終端（D-)是藉由線路2〇2b而被連接至電壓偵測/保護电路210的第一終端（D_)以及電晶體開Μ 212的第一接觸。第二 4夂 Α山 / Γ\ ,、n • 、·ς )疋糟由線路202c而被連接至電壓債測保。蔓電路21〇的第二終端（D+)以及電晶體開關⑴的第 S： 7 201114135 第四終端（GND )是藉由線路2〇2d而被連接至開關^的接地終端，並且，電壓谓測/保護電路2 1 0的輪出 ”、端疋藉由線路2〇9而被連接至邏輯電路的輸入，再者在實靶例中，複數條線路202a-202d可以是會集合在 =/成電，’覽（例如，USB電纟覽、音頻電纜、視頻電纜、貧料電纜、或是混合媒體電纜電流傳導電線。在其他的實鈿例中，線路2〇2a_2〇2d中每一個都是分開的傳導電線 (例如，在印刷電路板上的傳導線）。在操作時，連接器202會直接、或間接地（例如，透過電纜延長器）被插入包括訊號及/或電壓源的連接器中，舉例而言，若連接器202被插入包括電壓源的連接器中，且該連接器的、或電壓源的D+以及D終端被反向 (reversed)時，則電壓偵測/保護電路21〇就會在線路2〇2c 上及開關204的終端D+偵測負電壓。電壓偵測/保護電路 2 10產生以及輸出適當的訊號電壓（例如，〇υτ )以作為回應’此訊號電壓會在線路209上被傳送至邏輯電路2〇8的輸入。為了回應在線路209上接收到該訊號電壓，邏輯電路208會產生以及輸出控制訊^電壓至電晶體開關212的輸入’以阻擋電流以及有效地開啟該開關的該等接觸。因此，藉由快速地债測負輸入電壓以及關閉該電晶體開關，就可以讓開關204被致能於保護可攜式媒體裝置1 %。第3圖顯示開關300的實施例的方塊圖，舉例而士，開關300可以採用在第1圖中所顯示的開關1 〇4、或是在第 2圖中所顯示的開關204。在一實施例中，開關3〇〇是被製 201114135 造在單獨的半導體晶片上。在一些實施例中，開關300會使用被形成為複數個半導體裝置的零件。在一實施例中，開關300會包括Ν通道電晶體開關，例如，舉例而言，利用一三重井（triple-well )半導體製造程序所形成的Ν通道場效電晶體（NFET ’ N-channel Field Effect Transist〇r )開關。 5青參閱第3圖’開關300包括一驅動器電路302 晶體開關304，一感測電路306，一控制邏輯電路3〇8，以及一電阻器31〇。驅動器電路302的第一輸出是藉由線路 3 12而被連接至電晶體開關3〇4的閘極，驅動器電路3〇2的第二輸出是藉由線路314而被連接至電晶體開關3〇4的有效源極（effective source)以及藉由線路316而被連接至感測電路306的輸入。電晶體„ 3〇4的源極會被耗接至該開關的電路系統下游（需要注意的是，在m〇sfet開關中，相較於在閘極上的電壓，㈣以及汲極的真實位置可以依據在這些電極上的電壓㈣而被反向或交換，所以，就這方面而言’源極可以比纟N通道開關中的及極更負 (negative))’另夕卜，感測電路3〇6的輪出是藉由線路叩而被連接至控制邏輯料谓的第—輸入，控制邏輯電路 308的第二輸入是藉由線路319而被連叩饭埂接至被用來控制開關 300的on/off狀態的一終端（〇N)。々控制邏輯電路308的第一輸出是藉由線路32〇而被連接至诋逆按芏艇動态電路302的第一輸入’第二輸出是藉由線路句被連接至驅動器電路 302的第一輸入，以及第=給曰次弟一輸出疋错由線路324而被連接至 9 201114135 驅動器電路302的第三輸入。在一實施例中，電阻器3 10被連接在N通道電晶體開關3 04的P井主體（p_weu body)以及電路接地之間，該電路接地於該開關的該P井主體上產生一偏壓。若在該開關的該P井主體上的偏壓被下拉至一負電位（例如，低於電路接地）時，則電阻器31〇的數值就會被選擇來阻擋通過電晶體開關304的電流。就此而言，若在其p井主體上的電壓是負值時，則電晶體開關3〇4會被調整為關閉。在操作時’若感測電路306在線路3 16上偵測到負電壓（例如，在第2圖中的開關204的該D+終端處）時，感測電路306會產生以及輸出耦接至控制邏輯電路3〇8的一訊號電壓’ OUT。而作為回應，控制邏輯電路308則是會產生以及輪出耦接至驅動器電路302的複數個訊號電壓， INB，EN，以及NEGOV。作為回應，驅動器電路3〇2會產生以及輪出搞接至電晶體開關3〇4的閘極的一訊號電壓， NGATE。根據NGATE訊號電壓的狀態（之後會依據第6 圖而進行敘述），電晶體開關會被致能於阻播電流的通過，並在感測電路306於線路316上偵測到一負電壓時關閉。第4圖疋顯示感測電路4〇〇的實施例的電路圖’其可乂被用來貫行在第3圖中所顯示的感測電路3 〇 6，另外，舉例而5，感測電路4〇〇也可以被用來實行在第丄圖中所顯示的負電壓偵測/保護單元1〇8，或是在第2圖中所顯示的電壓偵測/保護單元21G。請參閱第4圖，感測電路400包

10 201114135 括一第一 NFET電晶體402,以及一第二NFET電晶體4〇4。在一實施例中，每一個電晶體402，4〇4都是一三重井nfet 或N通道裝置，電晶體402的源極會被連接至電晶體4〇4 的汲極，以形成一級聯/疊接架構（cascaded/casc〇ded configuration)，以及它們的閘極會被連接至電路接地。電晶體402的汲極會被連接至第一節點4〇6以及上拉電阻器 (pull-up resistor) 408的一終端，以及電阻器4〇8的第二終端會被連接至供給電壓’ VDD。電晶體4〇4的源極會被連接至終端4U)(IN)，以及電晶體例的p井主體會被連接至第一電阻器412的一終端。電阻器412的第二終端會被連接至電路接地。舉例而言’顯示在第4圖中的終端（in) 可以疋連接至在第3圖中所顯示的線路316(IN)的一終端。在一實施例中，該等級聯/疊接電晶體4〇2，4〇4的該等主體終端會被連接至相對的供給電壓，以消除在這些電曰體的該等P.井主體中的不適當寄生二極體動作 d1〇deactlon)。每一個NFET電晶體4〇2, 4〇4的p井主體以及其分㈣N+源極（^及極）㈣成寄生二極體，其可以在該源# (或汲極）低於接地電位時產生正向偏壓 (forward-biased)。因此，若在終端41〇上伯測到負電壓時’電阻器4i2會被用來限制電流流入電晶豸4〇4的該源極終端。節點406會被連接至第—ρρΕΤ (例如，p通道）電晶體414、第三NFET電晶體41 < , α ^ 遐416、以及第四NFET電晶體418 分別的閘極。電晶冑414 %源極會被連接至參考電壓， 11 201114135 VREF，以及其汲極會被連接至雷王兒日日體4丨6的汲極以及第二節點422。電晶體416的源極會被連接至第五ΝρΕτ電晶體 420的汲極’以及電晶體42G的源極會被連接至電路接地。電晶體420的閘極會被連接5龙_、，》托 m , 首傲逻按主具/及極。因此，電晶體414 以及41 6是被建構來作用為一對反相门了汉祁益，以及電晶體420 是被建構來作用為二極體。正如所顯示的建構方式，電晶體420(例如’二極體）會被用來限制刪了電晶體416: 閘源電壓（VGS，gate-to-source voltage )。郎點422會被連接至第六NFET電晶體似的閉極，電晶體424的汲極會被連接至第二pFET電晶體4%的汲極以及第三節點428。電晶體426的源極會被連接至參考電壓， VREF，以及電晶體424的源極會被連接至電路接地。電晶體426的閘極會被連接至第四節點43〇，電晶體4%的汲極會被連接至第三PFET電晶體432的閘極，以及電晶體432 的汲極會被連接至電晶體426的閘極。節點428會將電晶體426的汲極連接至電晶體432的閘極，以及節點43〇會將電晶體432的汲極連接至電晶體426的閘極。電晶體432 的源極會被連接至參考電壓，以及電晶體418的源極會被連接至電路接地，而正如所示，電晶體424以及418是被建構來作用為差分對（differential pair)，其會利用交叉搞接的（cr0SS-C0upled)電晶體426，432作為負載。額外地，節點430會被連接至一 PFET電晶體434的閘極以及一 NFET電晶體436的閘極。電晶體434的源極會被連接至該供給電壓，VDD，以及電晶體436的源極會被連

12 201114135 接至電路接地。電晶體434的汲極會被連接至電晶體436 的汲極以及輸出終端438 ( OUT )»舉例而言，顯示在第4 圖中的終端438 ( OUT )可以是連接至第3圖中所顯示的線路3 1 8的一終端。需要注意的是，在一些實施例中，每一個pFET電晶體 414 ’ 426 ’以及432的源極都可以被連接至該供給電壓， VDD。然而，正如在第4圖中所示，為了最大化感測電路 400的電壓掌控能力，每一個電晶體414，426以及432的源極都會被連接至參考電壓，VREF，而其則是比供給電壓， VDD，的數值更低的一内部產生正電壓。另外，正如先前所敘述，雖然在一實施例中，電晶體4〇2，4〇4是三重井 NFET、或N通道裝置，然而’其他的NFET電晶體， 4 i 8，420，424以及436則是可以被實施為利用標準的（例如，非三重井）或三重井裝置。在正常操作情況下，在線路410上的電壓（in)會是介於零（GND)以及供給電壓，卿，之間的一正數值。因此，級聯/疊接電晶冑402以及4〇4會被關閉，以及節點 406會在該供給電壓’ VDD，處產生偏壓。接著，電曰體叫’416形成的反相器對的輸出（節點422 )會被拉:。該對反相器的輸人以及輸出會被連接來驅動電晶體似， 418的該差分對。因此，節，點43〇會被拉低至接地電位 (GND)，以及節，點428會被拉高至參考電壓，v咖又福接的電晶體426, 432會被用來將節丁即點406以及422虛的電壓閂鎖（latch )為穩定狀態。因在則述的偏壓狀 13 201114135 態下，缺 ό、在終端43 8 (OUT)處有高的輸出電壓。而，若在線路41〇上的電壓IN降至負的數值（低於接地），也就是在上下文中的不正常操作狀態日寺，則電晶體402以及404就會開始傳導。因為上拉電阻器的阻抗數值相對為高，所以在節點4〇6的電壓會被拉低。因此，

在節點422的電壓會被上拉至參考電壓，vref，並接著會切換交叉麵接閃鎖’電晶體426’ 432的狀態。因此，若^ 在線路41G上的電壓（IN)被拉至負的電位時，在終端Z 是 OUT )處的輸出電壓就會被拉低至接地 ’可以理解感測電路4〇〇的切換點是電位。需要注意的可以藉由選擇用於上拉電阻器408的適當阻抗數值，以及用於在第4圖中所顯示的該等電晶體的適當寬度及通道尺寸而進行調整。第5圖是顯示一控制邏輯電路5〇〇的一實施例的一電路圖，其可以被用來實行在帛3圖中所顯示的控制邏輯電路30:。另外，舉例而言，控制邏輯電路5〇〇也|可被用來實行在第2圖中所顯示的邏輯電路2〇8。請參閱第5圖，控制邏輯電路_包括-第—輸人終端（〇N)，其藉由一線路 502而被連接至―AND閘極遍的—第―輸人。舉例而古，該第一輸人終端（0N)可以被連接至顯示於第3圖中的線路319。娜閘極的輸出是藉由一線路505而被連接至第-位準偏移器506的輸入。位準偏移器则的輸出藉由線路508而連接到控制邏輯電路_的—卜輸出终端 (INB) 〇控制邏輯電路 5〇〇亦包括一第二輸入終端（OUT) ，其 201114135 藉：-'㈣別而連接至一第一反相器512的輸入。舉例而5 ’㈣二輸入終端（OUT)彳以被連接至顯示於第4 圖中的終端438，或是顯示於第3圖中的線路318。反相器 512的輸出是藉由—線路513而被連接至第二反相器514的輸入。反相H 514的輸出是藉由一線路516而被連接至娜㈣504的該第二輸入，以及藉由一線路5ΐδ而被連接至 :第二位準偏移器（level shifter ) 520的一輸入。位準偏移盗52〇的輸出是藉由一線路522而被連接至控制邏輯電路 500的一第二輸出終端（en)。額外地，該第二輸入終端（〇υτ)是藉由一線路524 =皮連接至-第二反相胃526的輸入。反相胃526的輸出疋猎由一線路528而被連接至控制邏輯電路5〇〇的一第三 :出終端（NEG0V)。另外，每一個位準偏移器5()6、52〇會被δ周適來接收一偏移控制電壓（6v cp 來將於該位準偏移器—的分別輸入吻二電壓的位準偏移至該等電壓位準VDD、或6V—CP的其中之在操作中，控制邏輯電路5〇〇會被致能而接收該等輸入電壓ON、OUT，以及產生與輸出該等電壓議、en、及 /或negov。就此方面而言，表w 丁古、s , βΒ 衣1 (下方）是列出關連於控制邏輯電路500的邏輯功能的可垆齡估认 -A + 匕w J月匕數值的一不範性真值表 “ruth table): 15 201114135

EN NEGOV ON OUT ΙΝβ 001

0 1 1 0 舉例而言’請參閱表卜若控制邏輯電路500接收了-第-輸入電壓⑽以及㈤T，控制邏輯電路500就會輸出該等電壓INB、EN。作為另一個例子，若控制邏輯電路500接收了第二輸入電壓OUT，則 NEGOV。 —第一輸入電壓ON並且沒有接收控制邏輯電路5〇〇就會輸出電壓第6圖是顯示一驅動器電路_的一實施例的一電路圖，其可被用來實行在帛3圖中所顯示的該驅動器電路 302。另外，舉例而言’驅動器電路6⑼也可以被實行在第 2圖所顯示的開關204之中（例如，作為邏輯電路而的— 零件部分、或是電晶體開關212的一零件部分）。在第i 圖中，驅動器電路600可以被實行於開關1〇4之中、作為負電壓偵測/保護單元1G8的-零件部分、或是電晶體開關 110的一零件部分。請參閱第6圖，驅動器電路600包括— 第—輸入終端（INB) 602、一第二輸入終端（EN) 6〇4、以及一第三輸入終端（NEG0V) 606。舉例而言，輸入終端 6〇2、604、以及6〇6可以分別被連接至在第3圖中所顯示的線路320、322、以及324。 16 201114135 第一輸入終端（INB ) 602會被連接至一第—反相緩衝裔6 0 8的訊號輸入’ s亥弟·一反相緩衝益6 0 8的輸出合被連接至一第二反相缓衝器610的訊號輸入，以及_第二來考電壓6V—CP會被連接至第一以及第二反相緩衝器6〇8、61〇的分別電壓供給绛端。第二反相緩衝器610的輸出會被連接至一弟三反相緩衝器612以及一第四反相緩衝器614的分別訊號輸入。該參考電壓VREF會被連接至第三反相緩衝器6 1 2的該電壓供給終端，以及該第二參考電壓6V Cp會被連接至第四反相緩衝器614的該電壓供給終端。再者，第二輸入終端（EN ) 604會被連接至一第五反相緩衝器615 的訊號輸入，以及該第二參考電壓6V_CP會被連接至第五反相緩衝器615的該電壓供給終端。第五反相缓衝器615的輸出會被連接至—第一 p通道電晶體616的閘極，第四反相緩衝器614的輸出會被連接至一第二P通道電晶體618的閘極，以及第三反相緩衝器 612的輸出會被連接至一第三p通道電晶體62〇的閘極。第一 P通道電晶體616的源極會被連接至該第二參考電壓 6V—CP以及其汲極會被連接至第二p通道電晶體618的源極。相似地，第二P通道6丨8的汲極會被連接至第三p通道電晶體620的源極。正如所示，該等p通道電晶體616 ' 618、620會被連接為一級聯架構（c〇nfigurati^)。第三反相緩衝器612的輸出亦會被連接至一第一 N通道電曰曰體622的閘極’以及該第—N通道電晶體622的汲極會被連接至第三P通道電晶體62〇的汲極以及驅動器電路_ 17 201114135 的一第一輸出終端（NGATE) 634。舉例而言，第一輸出終端（NGATE) 634可以會被連接至顯示於第3圖中的線路 312 ° 額外地，第二輸入終端（EN ) 604會被連接至一第六反相緩衝器626的訊號輸入。第六反相緩衝器626的電壓供給終端會被連接至該參考電壓VREF。第六反相緩衝器 626的輸出會被連接至一第四P通道電晶體628、一第二N 通道電晶體630、以及一第三N通道電晶體632的分別閘極。第四P通道電晶體628的源極會被連接至該參考電壓 VREF以及其汲極會被連接至第二N通道電晶體630的汲極以及一第四N通道電晶體624的閘極。第二N通道電晶體 630的源極會被連接至第三N通道電晶體632的汲極，以及第三N通道電晶體632的源極會被連接至驅動器電路600 的一第二輸出終端（NSOURCE) 640。舉例而言，第二輸出終端（NSOURCE) 640可以被連接至顯示於第3圖中的線路314、316。再者，第一 N通道電晶體622的源極會被連接至第四N通道電晶體624的汲極，以及第四N通道電晶體624的源極會被連接至電路接地。第三輸入終端（NEGOV) 606會被連接至一第七反相緩衝器642的訊號輸入。第七反相缓衝器642的電壓供給終端會被連接至該供給電壓VDD以及其輸出會被連接至一第八反相緩衝器644的訊號輸入。第八反相缓衝器644的該電壓供給終端會被連接至該參考電壓VREF以及其輸出會被連接至一第五N通道電晶體636以及一第六N通道電 18 201114135 晶體638的分別閘極。第五通道電晶體636的汲極會被連接至第一輸出終端（NGATE) 634，以及其源極會被連接至第六N通道電晶體638的汲極。第六N通道電晶體638的源極會被連接至第二輸出終端（NSOURCE) 640。正如所示，第五以及第六N通道電晶體636、638會被使用作為電壓箝位（voltage clamps )。

在一實施例中，顯示於第6圖中的該等P通道電晶體較佳地為PFET裝置，以及該等N通道電晶體較佳地為NFET 裝置。三對的 NFET 裝置（630, 632 )、（ 622，624 )、（ 636， 638 )會分別被配置為級聯架構（cascaded)。另外，該等三對級聯NFET裝置的該等p井主體亦會被連接為相對的方向，以避免在每一個級聯對中出現任何的寄生p 井/N+源極二極體。再者，在一實施例中，三重井置可以被用來實行在第6圖中所顯示的三對nfet裝置。 •，叩曰 TOC rg 不夏仃顯不於第6圖中的該等八個反相緩衝器的每一個。舉例而言，每一個反相器都可以實行為利用源極連接至最正供電軌（most positive rail)的一單獨pFET裝置來串聯源極連接至電路接地的一單獨NFET裝置。在任何情況下，用於該等反相緩衝器的該正供電軌會被選擇來去電壓v咖（例如，標稱（nGminally)+2.2v)、該;^ 壓VDD(例如，標稱+3 3V)、或是一第二供給電壓…咖二例如，標稱+6V)之間的-電壓。對於NFET以及—咖丁電晶體的正供給電壓以及級聯配置的利用可最小化橫跨每

S 19 201114135 —個電晶體的沒源電壓（drain-to-source voltage，VDS )以及閘源電壓（gate-to-source voltage，VGS )，以及因此會符合所使用的製造程序的最大電壓能力。在操作中，請參閱第5圖以及第6圖，在第一輸出終端（NGATE) 634上的一訊號電壓可以是三種狀態，亦即，開（on)、關（off) ” 、或“籍位（clamped) ” ，的其中之一。舉例而言，若所涉及的該電晶體開關（例如，在第3圖中所顯示的電晶體開關3〇4 )被開啟（“開”狀態）時’在第一以及第二輸入終端（INB ) 602以及（EN) 604 處的訊號會皆為高，以及在第三輸入端（NEG0V) 606處的訊號會為低。因此，該等P通道電晶體616、618'620、以及628會被開啟，以及該等n通道電晶體622、636、以及638會被關閉》在此“該”狀態期間，該等箝位電晶體

63 6、638會被關閉。因此，該輸出訊號NGATE會在6V_CP (推位電壓）處進行偏壓❶由於N通道電晶體622被關閉，所以，其相對而言較低的洩漏就不會嚴重地影響該箝位電壓6V_CP的位準。因此，該箝位電壓6v_cp會有效地在驅動器電路600範圍内提供一正電荷幫浦電壓，之後，驅動益電路600會接著透過該電晶體開關而提供一適當的導通電阻（on-resistance )。若所涉及的該電晶體開關被關閉（例如，‘‘關，，狀怨），在该第一輸入終端（INB ) 6〇2以及該第三輸入終端 (NEG0V) 606的該等訊號電壓會為低’以及在該第二輸入終端（EN) 604上的該訊號電壓會為高。因此，該等p

20 201114135 通道電I晶體618、620會被關閉，以及該等n通道電曰體 622、624會被開啟。在此“關”狀態期間，該等箝位電曰體636、638會被關閉。因此，所涉及的該電晶體開關的該閘極終端會被連接至電路接地，以及因此，該電晶體開關會阻擋任何正訊號電壓通過其間。該第三狀態（“箝位”）會被用來阻擋任何負的訊號電壓通過所涉及的該電晶體開關。在此“箝位，，狀態期間’在該第一輸入終端（INB) 602以及第二輸入終端（en) 604上的該等訊號電壓會為低，以及在該第三輪入終端 (NEGOV ) 606上的該訊號電壓會為高。舉例而言，在該第三輸入終端（NEGOV) 606上的該訊號電壓僅會於該第 —輸入終端（IN ) 002上的該訊號電壓變得低於該接地電位 ^ 才會變咼。在此偏壓情況下，該等P通道電晶體618、 62〇會被關閉，以及該等N通道電晶體630，632會被開啟，因此，負電壓，並且 N通道電晶體624的閘極會被箝位至破關閉。另外’該等N通道電晶體636、638會被開啟，以 f所涉及的該電晶體開關（例如，在第3圖中所顯示的電 3曰體開關304 )的閘極會被箝位至該負訊號電壓IN (例如，在第3圖中所顯示的線路314上）。藉由將該電晶體開關。（例如，開關304)的閘極箝位至在其源極終端上所接收的礒負訊號電壓，則該電晶體開關會被關閉（以藉此避免洩漏以及阻擋任何負訊號電壓通過其間）。。、雖然已在此對特殊實施例進行圖說以及敘述，但本領，〃、通_知識者將可理解的是，被推測為可達成相同目的 21 201114135 的任何配置都可被用來取代所顯示。因此，而進行限 J付殊實施你本發明只意欲於藉由申請專利範圍 n 與其等義者【圖式簡單說明】需要瞭解地是，圖式僅在於描繪伯、F不扼性的實施不因此被視為範圍限制，示範性實施例並圖式而進行額外的具體及詳細敘述，其中.胃用所附第1圖：其為顯示利用具有負雷厭& 系統的-實施例的方塊圖； ' 價測及保護開關的糸^ 2 H ••其為顯示可被用來執行在第1圖中所顯示的系統的一糸統的一方塊圖；第3圖：其為具有負電壓價測及保護的開關的—實施例的一方塊圖；死、、第4圖：其為顯示可被用來執行在第3圖中所顯示的感測電路的一實施例的一電路圖；第5圖：其為顯示可被用來執行在第3圖中所顯示的控制邏輯電路的一實施例的一電路圖；以及第6圖：其為顯示可被用來執行在第3圖中所顯示的驅動器電路的一實施例的一電路圖。依妝習慣的作法，各種敘述的特徵並未以符合比例的方式繪m m會製為㉟調相關於示範性實施w的特殊特徵0 22 201114135 【主要元件符號說明】 100 系統 102 連接器 104 開關 106 電子電路 108 負電壓偵測/保護單元 110 電晶體開關 112 主機系統 114，1 16, 1 18, 120, 122 線路 200 系統 202 USB連接器 202a, 202b, 202c, 202d 線路 204 開關 206 可攜式媒體裝置 208 邏輯電路 209 線路 210 電壓偵測/保護 IC switch 1C 開關 212 電晶體開關 219 微控制器 216 USB高速、或全速收發器 #1 218 USB高速、或全速收發器 #2 220, 222 資料儲存 300 開關 23 201114135 302 驅動器電路 304 電晶體開關 306 感測電路 308 控制邏輯電路 310 電阻器 3 12, 3 14, 316, 3 18, 3 19, 320, 322, 324 線路 400 感測電路 402 第一 NFET 電晶體 404 第二 NFET 電晶體 406 第一節點 408 電阻器 410 終端 412 第二電阻器 414 第 _ — PFET 電晶體 416 第二 NFET 電晶體 418 第四 NFET 電晶體 420 第五 NFET 電晶體 422 第二節點 424 第六 NFET 電晶體 426 第二 PFET 電晶體 428 第二節點 430 第四節點 432 第二 PFET 電晶體 434 PFET電晶體 24 s 201114135 436 NFET電晶體 438 輸出終端 500 控制邏輯電路 502 線路 504 AND閘極 505 線路 506 第一位準偏移器 508 線路 510 線路 5 1 2 第一反相器 513 線路 514 第二反相器 5 16 線路 518 線路 520 第二位準偏移器 522 線路 524 線路 526 第三反相器 528 線路 600 驅動器電路 602 第一輸入終端 604 第二輸入終端 606 第三輸入終端 608 第一反相缓衝器

S 25 201114135 610 第二反相緩衝器 612 第三反相緩衝器 614 第四反相緩衝器 615 第五反相緩衝器 616 第 • P通道電晶體 618 第二 P通道電晶體 620 第二 P通道電晶體 622 第 N通道電晶體 624 第四 N通道電晶體 626 第六反相缓衝器 628 第四 P通道電晶體 630 第二 N通道電晶體 632 第二 N通道電晶體 634 第一輸出終端 636 第五 N通道電晶體 638 第六 N通道電晶體 640 第二輸出終端 642 第七反相緩衝器 644 第八反相緩衝器 26

Claims

201114135 七、申請專利範圍·· i·—種電子系統，包括. —連接器單元，以应一主機^ 一電子雷 /、主機糸統溝通資料；一門M ，以儲存該資料， ·以及開關’以經由該 _ 子電路並從該電子電”凡而將該資料傳送至該電包括：、'^貝料進行傳送，其t，該開關一負電壓保護單元，其一電晶體開關，其耗接至〜接器單元；以及器單元、以及該電子+ 負電壓保護單元、該連接 m - s ^ ^ Γ 电路，其中，該負電壓保護單元在偵制貞，強迫該電晶體開關關閉。 2·根據申請專利範圍第β所述該負電壓保護單元偵、、目,丨Α 1 τ 偵測在該連接器單元中所接收的-負電壓，以及產生一訊號來指示該負電壓被接收。 3.根據申請專利範圍第1項所述的系統，其中，該開關 ^包括一邏輯電路，其#接至該負電壓保護單元以及該電單元上所接收的一負電壓，以及輸出一第/ 負電壓被接收，以及該邏輯單元回應接收到產生一第二訊號來強迫該電晶體開關關閉電路免於接收該負電壓。晶體開關，以及其中，該負電壓保護單元偵測在該連接器 I; μ & Μ π k Α1 — 訊號來指示該該第一訊號而 ,炎保護該電子 4.根據申請專利範圍第i項所述的系統，其中，該開關更包括：以及邏輯電路’其耦接至該負電壓保護單元； S 27 201114135 一驅動器單元，其耦接至該邏輯電路以及該電晶體開關，以及其中，S玄負電壓保護單元福測在該連接器單元中所接收的一負電壓，以及輸出一第一訊號來指示該負電壓被接收’以及該邏輯單元回應接收到該第—訊號而產生一第二訊號來關閉該電晶體開關，以及該驅動器單元回應該第二訊號被接收而產生一第三訊號來關閉該電晶體開關。 5. 根據申s青專利範圍第1項所述的系統，其中，該電晶體開關是一 N通道互補金屬氧化物半導體（CM〇s)電晶體裝置。 6. 根據申請專利範圍第1項所述的系統，其中，該電晶體開關疋一二重井（triple_we】l )\通道場效電晶體（NFET ) 裝置。 7·根據申請專利範圍第1項所述的系統，其中，該電晶體是包括一 P井主體的一三重井NFET裝置，以及在該電晶體開關中的該P井主體耦接至該開關中的一接地電位，以在該P井主體以及接地之間提供一偏壓。 8·根據申請專利範圍第1項所述的系統，其中，該電晶體開關是包括一 P井主體的一 NFET裝置，以及若有一負電壓被施加至該電晶體開關的該p井主體，該電晶體開關可操作來阻擋電流並且關閉。 D。據申請專利範圍第1項所述的系統，其中，該連接 =單70疋一通用序列匯流排（Usb )連接器，該電晶體開關疋USB開關，以及該電子電路是一可攜式媒體裝置。 1 〇·—種具有負電壓保護的開關，包括··

28 201114135 控制終端、以及電晶體，其包括一輸入終端、輸出終端；一感測電路，其耦接至該輸入终蠕；一邏輯電路，其耦接至該感測電路 -驅動器電路，其輕接至該邏輯a輸出’以及電晶體的該控制終端1中，該邏=的1出以及該該輸入終端上偵測到—負電壓時 Λ感測電路於晶體失能。器電路讓該電 11.根據申請專利範圍第10項所述的開關，兑中. 2感測電路在該輸入終端上谓測到—負電壓，該感測電路產生一第一訊號來指示對於該負電壓的一偵測，該 :輯電路接收該第一訊號，並產生至少—邏輯訊號，該驅動盗電路接收該至少—邏輯訊號’並產生—控制訊號，以及该電晶體接收該控制訊號，並被關閉。曰12.根據申請專利範圍第10項所述的開關，其中，該電體匕括p井主體，以及若—負電壓被輕接至該電晶體的e P井主體，該電晶體可操作來阻播電流並且關閉。 13.根據申請專利範圍第丨〇項所述的開關，其中，該驅動電路所產生控制訊號電壓被箝位至一正電壓供給。 1 4.根據申請專利範圍第1 〇項所述的開關，其中，該驅動器電路產生。一控制訊號電壓，以指示該電晶體開關的複數個操作狀態中的其中一個狀態。一種負電壓保護的方法，包括：於—電晶體開關的一輸入終端上接收一電壓訊號； 29 201114135 決定在該輸入終端上所接收的該電壓訊號是否為—負電壓；以及、右在4電晶體開關的該輸入終端上所接收的該電壓訊號是一負電壓時，關閉該電晶體開關。 16. 根據申請專利範圍第15項所述的方法，其更包括：將感測電路輕接至該電晶體開關的該輸入終端，其中’§亥決定的步驟是藉由該感測電路來執行。 17. 根據申請專利範圍第15項所述的方法，其中，接收該電壓訊號的步驟更包括在該電晶體開關的一 p井主體上接收該負電壓，以及關閉該電晶體開關的步驟包括阻擋電流通過該電晶體開關。 1 8.根據申請專利範圍第1 5項所述的方法，其更包括：若在該電晶體開關的該輸入終端上所接收的該電壓訊號是一負電壓，產生一訊號電壓來指示在該輸入終端上所接收的該電麼訊號是一負電壓。 19. 根據申請專利範圍第15項所述的方法，其中，在該電晶體開關的該輸入終端上接收該電壓訊號的步驟包括^ —三重井Niiit電晶體的一輸入終端上接收該電屋訊號。 20. 根據申請專利範圍第15項所述的方法，其中，在該電晶體開關的該輸入終端上接收該電壓訊號的步驟包括在 -腳開關、-音頻開關、一視頻開關、以·及一媒體開關的至少其中之一的一輸入終端上接收該電壓訊號。

30