TW201027781A - Method and apparatus for fabricating IB-IIIA-VIA2 compound semiconductor thin films - Google Patents
Method and apparatus for fabricating IB-IIIA-VIA2 compound semiconductor thin films Download PDFInfo
- Publication number
- TW201027781A TW201027781A TW098100298A TW98100298A TW201027781A TW 201027781 A TW201027781 A TW 201027781A TW 098100298 A TW098100298 A TW 098100298A TW 98100298 A TW98100298 A TW 98100298A TW 201027781 A TW201027781 A TW 201027781A
- Authority
- TW
- Taiwan
- Prior art keywords
- iiia
- via2
- group via
- compound semiconductor
- group
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02568—Chalcogenide semiconducting materials not being oxides, e.g. ternary compounds
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
- C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
- C23C14/0623—Sulfides, selenides or tellurides
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
- C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
- C23C14/228—Gas flow assisted PVD deposition
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
- C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
- C23C14/24—Vacuum evaporation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02614—Transformation of metal, e.g. oxidation, nitridation
Description
201027781 九、發明說明: w»· 【發明所屬之技術領域】 本發明係關於化合物半導體薄膜之製作 於一種m-mA-vIA2化合物半導體薄 系統。 【先前技術] # 目前太陽能電池主要_晶圓太陽能電池為主流。然 而由於石夕晶圓太陽能電池的製作需要規模魔大的廠房以及 耗費大量能源,因此其材料成本與製作成本仍高。且基於 物理性質的限制,目前矽晶圓太陽能電池之厚2通常不低 於200μπι,因此需要使用相當多石夕原料。 因此’近年來便發展出了有別於矽晶圓太陽能電池之 眾多其他類型太陽能電池製作技術,其中之一為包括如硒 化銦銅(Copper Indium Disdenide,CIS)或銅銦鎵硒 φ (Copper Indium Gallium Diselenide,CIGS)等 IB,IIIA-VIA2 化合物半導體材料之薄膜太陽能電池(thin film solar cell),其内所應用之IB-IIIA-VIA2化合物半導體薄膜的吸 光光譜範圍極廣且具有相當好之穩定性,因而可作為薄膜 太陽能電池内之吸收層(absorber)之用。藉由上述 IB-IIIA-VIA2化合物半導體薄膜的應用,薄膜太陽能電池 可採用價格相對低廉之玻璃、塑膠或不鏽鋼等材質基板而 製備’其厚度可較傳統矽晶圓太陽能電池減少90%以上, 因而有利於太陽能電池的大量生產與大面積生產等應用。 201027781 • ♦. 於習知ΙΒ-IIJA-VIA2為化合物半導體薄膜的製作中, 通常利用物理氣相沈積方式(Physical Vapor Deposition)將 IB族元素與ΠΙΑ族元素或含ΙΒ·ΙΙΙΑ族元素之合金前驅物 (precursor)沈積於基板上,以於基板上形成多個元素膜層或 一合金層之堆疊結構後,再採用硒(Se)或硫(s)進行硒化或 硫化處理,以形成][Β-ΠΙΑ-VIA2族化合物半導體薄膜。 而上述硒(Se)或硫(S)進行硒化或硫化處理通常為直接 共蒸鍍法以及二階段法等兩種方法。直接共蒸鍍法通常應 用於基板面積小於3〇 cm X 30 cm的製作,若需增大所製作 之基板面積,則其所需投入的設備成本極高,且對於所形 成之IB-IIIA-VIA2族化合物半導體薄膜均勻性部分更難以 控制。 另外,若採用二階段法來製作ΙΒ_ΙΙΙΑ·νΐΑ2族薄膜 時,則先採用濺鍍方式於基板上沈積形成含ΙΒ族元素以及 ΙΙΙΑ元素或含ΙΒ-ΙΠΑ族元素合金之堆疊膜層結構,接著進 行硫化或硒化處理,進而於基板上反應形成ib-iiia-via2 族化合物半導體薄膜,其係採用以下所示之三種硫化/硒化 處理方式,以使得位於基板上之IB族元素與ΙΠΑ族元素 或含IB-ΠΙΑ族元素合金之膜層與VIA族元素反應形成 IB-IIIA-VIA2知化合物半導體薄膜。目前,於二階段法中 所使用的硒化或硫化處理包括以下三種方法: (1)以如Hje或H2S之氫化物混合惰性氣體(Ar、n2) 所形成的反應性氣體進行硒化或硫化處理。然而,本法之 處理溫度雖然可降低至500〇C左右,但是其中應用H2Se 201027781 或h2s等硒化或硫化用氣體之毒性極高而具有人體危害問 題。因此本法於應用時需針對製程控制以及人員危害控管 等方面投入龐大的管控成本,因而不利於對商業生產之實 現; (2)將如硒或硫之固態VIA族元素置於反應槽内並加 熱之以產生硒或硫蒸氣,並使得此些VIA族元素之蒸氣與 IB族元素與IIIA族元素或與IB-ΠΙΑ族元素合金反應而形 成IB-IIIA-VIA2族化合物半導體薄膜。然而,本方法之硒 ❹ 化及硫化效果較差,且所使用之VIA族元素的利用率也較 低,其處理溫度約介於520°C至550°C之間。經加熱所產生 的VIA族元素之蒸氣通常含有單原子(Se、S)與原子團 (Se2、Se6、Se8、S2、S6、S8),此些原子團與IB族元素 及IIIA族元素,或與IB-ΠΙΑ族合金之間的反應效果比與 單原子之反應來的差,故需先將原子團分解成為單原子。 因此,本法須提供額外的能量以將原子團裂解成單原子團 而使用;以及 ❹ (3)利用真空處理方式,即於真空系統中產生VIA族 單原子或原子團,並使此些VIA族單原子或原子團與形成 於基板上之IB族元素及IIIA族元素或與IB-IIIA族合金反 應而形成IB-IIIA-VIA2族化合物半導體薄膜。本方法雖有 助於提升VIA族元素利用率,但在VIA族元素與IB族元 素及IIIA族元素之間或與IB-ΠΙΑ族合金之間的反應功效 仍屬不佳。 【發明内容】 201027781 有鑑於此,本發明提供;f 一種JB_IIIA_VIA2化合物半 導體薄膜之製造方法與製造系統,以解決上述習知問題。 依據一實施例,本發明提供了一種ib_iiia_VIa2化合 物半導體薄膜之製造方法,包括: 提供一基板’其上形成有一前驅物薄膜’其中該前驅 物薄膜包括IB族元素與πια族元素;施行一回火程序, 對該基板及其上之該前驅物薄膜,以於該基板上形成一 IB-ΠΙΑ合金薄膜;以及施行一表面處理程序,通入離子化 VIA族元素與該m_niA合金薄膜反應,以形成一 IB-IIIA-VIA2化合物半導體薄膜。 依據另一實施例,本發明提供了一種ib_iiia_VIa2化 合物半導體薄膜之製造系統,包括: 一反應腔體;一壓力控制單元,連結於該反應腔體, 以控制該反應腔體內之麗力;—基座,設置於該反應腔體 内,以承載至少一基板’其中該基板包括m族元素與ΙΠΑ 族元素,第VIA族元素供應單元,連結於該反應腔體, 以提,經A化之第-VIA族元素至該反應腔體内;以及一 電漿單兀,位於該反應腔體内,於電漿單元内可產生一高 月^密度電㈣’其中於反應進行時,該反應腔體内之該 經汽化之第-VIA族元素於通過該高能量密度電漿區後產 生了離子化之第—VIA族元素,而該離子化之第-VU族 元素擴散進入該基板上以形成一 ΙΒ_ΠΙΑ_νΐΑ2化合物半導 體薄膜。 為了讓本發明之上述和其他目的、特徵、和優點能更 201027781 ..明顯易懂’下文特舉-較隹實施例,並配合所附圖示 詳細說明如下: 【實施方式】 本發明之實施例將藉由以下内容以及第卜6圖等圖式 而加以說明。 請參照第1目,顯示了依據本發明一實施例之 IB -III A-VIA2化合物半導體薄膜之製造裝置3〇〇,其主要包 φ括了反應腔體3〇2、壓力控制單元%4、用以承载一基板 310之基座306、VIA族元素供應單元32〇與電漿單元 等主要構件。 於使用如第1圖所示之製造裝置3〇〇製作ΙΒ_ιιΐΑ·νΐΑ2 化合物半導體薄膜時,經由壓力控制單元3〇4將反應腔體 内壓力控制如低於常壓之反應壓力,例如是介於5χΐ〇_7 ton:〜5Χ10·1 ton*之一壓力,而VIA族元素供應單元%^即 可供應汽化之VIA族元素至反應腔體3〇2内,且此汽化之 ❷ VIA族元素通過位於管線330内由電漿單元34〇所形成之 愚能量密度電漿區360後而於電漿單元34〇與基板31〇間 之區域内形成了 VIA族元素離子區365。VIA族元素離子 區365内之離子化之VIA族元素則可擴散進入基板31〇内 並與基板310上所含之IB族元素與hia族元素或IB-IIIA 族合金薄膜之前驅物薄膜312反應,因而於基板31〇上形 成了 IB-IIIA-VIA2化合物半導體薄膜(未顯示)。 如第1圖所示,反應腔體302之材質例如為不鏽鋼或 耐高溫金屬等耐真空材質。而壓力控制單元3〇4則連結於 201027781 二腔,搬’以控制反應腔體3㈣之壓力介於5χΐ〇7 ⑼’射包括如㈣歧浦或機械式泵浦 ί#之工裝置與如擴散絲浦、低溫絲浦或渦輪 式栗浦之1真空抽氣裝置(未顯示)。 度内㈣合有一溫 〜700 V:-㉟了可控制基板31G之溫度使之介於室溫 置㈣夸刑V» ^ ’飢度控制裝置姻例如為電阻式加熱裝 ❹供“:;广、裳置。連結於反應腔體302之VIA族元素 =應單mo内則主要包括了 VIA族元素儲槽324、溫度 ==及以及載氣供應裝置328等主要構件。似
固324係用於存放固態VIA族元素326,例如為 口 I之硫或砸。、溫度控制裝置322係埋設於νϊ A 應單元320之内’以於操作時加熱VIA族元素儲槽似内 ^固態VIA族元素並使之汽化,而载氣供應裝置切則可 提供如氮氣及或其他惰性氣體之載氣至VIA族元素儲槽 粵324處,進而傳輸其内汽化之VIA族元素(未顯示)進入^ 應腔體302内。於VIA族元素供應單元32〇内設置有數個 流量計(未顯示)’以分別控制進入VIA族元素儲槽324處 之載氣流量以及進入反應腔體302内汽化之VIA族元素的 流量。 、、 請繼續參照第1圖,電漿單元340係設置於反應腔體 3〇2内且透過管路330而連結於VIA族元素供應單元32〇。 於電漿單元340内可設置有如直流電輝光放電裝置、射頻 放電裝置、電子迴旋加速共振裝置或微波裝置之一電聚產 Ί0 201027781 •. ,生裝置342 ’以於操作時於鄰近電漿單元34〇之管路33〇 内生成一回能量费度電漿區36〇,而傳輸進入反應腔體3〇2 内之汽化之VIA族元素(未顯示)於通過由電漿單元340所 形成之高能量密度電漿區360後便於電漿單元340與基板 310間之區域生成了由離子化之VIA族元素構成之VIA族 元素離子區365。於—實施例中,汽化之via族元素經離 子化後所得到之離子化VIA族元素例如為Se+、Se++、s+、 S++及其混合物。 籲 請參照第2圖,繪示了依據本發明另一實施例之 IB-IIIA-VIA2化合物半導體薄膜之製造裝置4〇〇。 如第2圖所示’此製造裝置400相似於如第1圖所示 之製造裝置300 ’其不同處在於製造裝置400内更設置了 一 X射線螢光分析單元,其係由χ射線光源370以及偵測 器380所組成。藉由又射線光源37〇發出χ射線392並藉 由偵測器380檢測於基板31〇表面為X射線392所產生之 光譜394 ’如此可有效且即時監測IB、ΙΙΙΑ族前驅物在反 參應過程中的結構與紐成比例的變化,以及於硒化或硫化處 理過程中IB-Ill A-VIΑ2族化合物薄膜的結構與組成比例的 變化,並達到製程即時監控之效果。 請參照第3圖,繪示了依據本發明又一實施例之 IB-IIIA-VIA2化合物半導體薄膜之製造裝置5〇〇。 如第3圖所示’此製造裝置500相似於如第1圖所示 之製造裝置300 ’其不同處在於額外設置了另一 VIA族元 素供應單元、一電漿單元以及一溫度控制裝置。 201027781 請參照第3圖,樂造裝
Ik裝置5〇〇主要包括I反應腔邀 502、壓力控制單元5〇4、用 ^ ντΔ a -本糾由 乂承載一基板510之基座506、 VIA族兀素供應單元52〇盥 ^
M〇、電漿單το 530與550以 及温度控制裝置514等主IU 寺要構件,而電衆單元530盘550
則分別藉由管路536盥556而也 A >、力6而與VIA族元素供應單元52〇 與540相連結。 於使用製造裝置500製作IB-IIIA-VIA2化合物半導體 薄膜時,可經由壓力控制單元5〇4將反應腔體内壓力控制 如低於常壓之反應壓力,例如是介於5x1Q_7她〜知❹“她 之一壓力’❿VIA族元素供應單元52〇與54〇#可供應兩 種以上之相異汽化VIA族元素至反應腔體5〇2内,且此些 汽化VIA族元素於分別通過由電漿單元53〇與55〇於鄰近 管路536與556内所分別形成之高能量密度電漿區534與 554後於電漿單元530與550以及基板510間之區域形成 了包含兩種以上之離子化VIA族元素之VIA族元素離子區 560。位於VIA族元素離子區560之此些離子化VIA族元 素則可擴散進入基板510内並與基板51〇上所含之iB族元 素與ΙΠΑ族元素或IB-ΠΙΑ族合金薄膜之前驅物薄膜512 反應’因而於基板310上形成了 ib-IIIA-VIA2化合物半導 體薄膜(未顯示)。第3圖内所示之反應腔體502與壓力控 制單元504之實施情形同第1圖之反應腔體302與壓力控 制單元304,在此不再重複描述。 請繼續參照第3圖,於基座506之内則整合有一溫度 控制裝置508,以控制基板510之溫度。於本實施例中, 12 201027781 於對應轸基座以)6之一對稱侧之反應腔體5〇2上則額外設 置有另一溫度控制裝置514,以對反應腔體5〇2内所施行 之反應的反應溫度做更精準的控制。上述溫度控制裝置 508與514亦與如第1圖内之溫度控制裝置3〇8相同,例 如為電阻式加熱裝置或鹵素型加熱裝置。 ❿ 請繼續參照第3圖’連結於反應腔體5〇2之一侧之VIA 族元素供應單元52G _包括VIA族元素儲槽524、溫度 控制裝置522以及以及載氣供應裝置528等主要構件。via 族元素儲槽524制於存放固態之VIA族元素似,例如 =態硫或碼其中之一。溫度控制裝置切係埋設於via ^ j供應單几,之内,以於操作時加熱VIA族元素儲 槽524内之固態VIA就素526並使之汽化, 則可提供如氣氣及或其他惰性氣體之載氣二 S入H524處,進而傳輸其内汽化之VIA族元素(未顯 置⑽内,VU Μ素供應單元520内設
槽進入W族元素儲 族元素乳流量以及進入反應腔體502内汽化之VIA 素供於反應腔體搬另―側則連結有另—视族元 供應54G内傳輸與VIA族元素供應單元52〇所 ^素供鹿:VU族凡素至反應腔體5G2内。在此,VIA族 置542、:^ 540包括篇族疋素儲槽544、溫度控制裝 素儲槽裝置548等主要構件。佩族元 係用於存放固態之VIA族元素546,例如為固 201027781 態硫或硒其中之一。溫度控制裝置542係埋設於VIA族元# 素供應單元540之内,以於操作時加熱VIA族元素儲槽544 内之固態VIA族元素546並使之汽化,而載氣供應裝置548 則可提供如氮氣及或其他惰性氣體之載氣至VIA族元素儲 槽544處,進而傳輸其内汽化之VIA族元素(未顯示)進入 反應腔體502内。於VIA族元素供應單元540内設置有數 個流量計(未顯示)’以分別控制進入VIA族元素儲槽544 處之載氣流量以及進入反應腔體502内汽化之VIA族元素 參 的流量。藉由如第3圖所之IB-IIIA-VIA2K合物半導體薄 膜之製造裝置500的應用,所製備出之ib-IIIA-VIA2化合 物半導體薄膜内可含有兩種以上之不同VIA族元素。 請參照第4圖’緣示了依據本發明另一實施例之 IB-IIIA-VIA2化合物半導體薄膜之製造裝置600。 如第4圖所示,此製造裝置600相似於如第1圖所示 之製造裝置600,其不同處在於製造裝置600内之基座可 同時承載數個間隔排列之基板650,以同時於多個基板650 籲上分別形成1B-IIIA-VIA2化合物半導體薄膜,以利大量生 產方面之應用。 請參照第4圖’製造裝置6〇〇主要包括了反應腔體 602、壓力控制單元604、用以承載數個基板650之基座 630、VIA族元素供應單元61〇、電漿單元620以及溫度控 制裝置604等主要構件’而電漿單元62〇則藉由管路626 而與VIA族元素供應單元61〇相連結。 於使用製造裝置600製作iB_niA-VIA2化合物半導體 14 201027781 薄膜時’藉由壓九控制黑元604將反應腔體6〇2内壓力控 制如低於常壓之反應壓力後’ VIA族元素供應單元6〗〇即 可k供反應腔體602經 >又化之VIA族元素,且於通過由電 浆早元620於其鄰近官路626内所形成之高能量密度電漿 區624後產生了離子化之VIA族元素(未顯示),而^離子 化之VIA族元素則於基座630鄰近基板650之空間處形成 了 VIA族元素離子區640,而VIA族元素離子區640之離 子化VIA族元素便可擴散進入基板65Ώ内而於其上以形成 ® 一1B_IIIA-VIA2化合物半導體薄膜(未顯示)。第4圖内所 示之反應腔體602與壓力控制單元604之實施情形同第1 圖之反應腔體302與壓力控制單元304,在此不再重複描 述0 請繼續參照第4圖’於本實施例中溫度控制裝置604 係設置於反應腔體602侧壁上且環繞基座630,因而可有 效地控制基座630上數個基板650之反應溫度,溫度控制 裝置604例如為電阻式加熱裝置或鹵素型加熱裝置。 請繼續參照第4圖’連結於反應腔體602之VIA族元 素供應單元610内則包括VIA族元素儲槽614、溫度控制 裝置612以及載氣供應裝置618等主要構件。VIA族元素 儲槽614係用於存放固態之VIA族元素616 ’例如為固態 之硫或硒。而溫度控制裝置612則埋設於VIA族元素供應 單元606之内,以加熱VIA族元素儲槽614内之固態VIA 族元素並使之汽化,而載氣供應裝置618則可提供如氮氣 及或其他惰性氣體至VIA族元素儲槽614處,進而傳輸經 201027781 # 汽化VIA族元素(未顯示)至反應腔體6〇2内。於VIA族元 素供應單元61〇内設置有數個流量計(未顯示),以分別控 制進入VIA族元素儲槽614處之載氣流量以及進入反應腔 體6〇2内汽化之VIA族元素的流量。 凊繼續參照第4圖,電漿單元620係設置於反應腔體 602内且連結於VIA族元素供應單元6〇6,電漿單元620 内可設置有如直流電輝光放電裝置、射頻放電裝置、電子 ❹迴旋加速共振裝置或微波裝置’藉以於鄰近電漿單元620 之管路626内產生高能量密度電漿區624,而傳輸至反應 腔體602内之經汽化VIA族元素(未顯示)於通過由電漿單 元620所形成高能量密度電漿區624後便於基座630上之 數個基板650間之中心處並形成了一 vIA族元素離子區 640 ’而此VIA族元素離子區640之離子化VIA族元素接 著可與基板650上之前驅物薄膜(未顯示)反應而於各基板 6 5 〇上形成了 IB-III A-VIA2化合物半導體薄膜(未顯示)。前 ❹ 述經汽化VIA族元素例如為硫或硒等元素之蒸汽,而經離 子化之VIA族元素則例如為Se+、Se++、S+、S++及其混合 物。 藉由如第1〜4圖所示之製造裝置300、400、500與600 的應用,本發明提供了一種IB-IIIA-VIA2化合物半導體薄 膜之製造方法,包括: 提供至少一基板(例如基板310、510、650),其上形成 有一前驅物薄膜(例如312、512),其中此前驅物薄膜可包 括IB族元素與IIIA族元素;藉由溫度控制裝置(例如溫度 16 201027781 控制裝置308、508、514與,604)之應用,對基板及其上之 前驅物薄膜施行一回火程序,以於該基板上形成一 IB_IIIA 合金薄膜;以及藉由溫度控制裝置(例如溫度控制裝置 308、508、514與604)之應用施行一表面處理程序,通入 離子化VIA族元素與IB_IIIA合金薄膜反應,以形成一 IB-ΠΙΑ-VIA2化合物半導體薄膜。 於一實施例中,於上述方法内所應用之IB族元素例如 為銅,而所應用之ΙΠΑ族元素例如為銦(ιη)、鎵(〇a)或其 • 混合物。而通入反應腔體内之離子化VIA族元素包括離子 化之硒(Se)元素、硫(S)元素或其混合物。而離子化VIA族 元素包括Se+、Se++、S+、S++或其混合物。 於一實施例中,上述離子化VIA族元素係由將汽化之 VIA族元素通過由一直流電輝光放電裝置、一射頻放電裝 置、一電子迴旋加速共振裝置或一微波裝置之電漿產生裝 置所產生之一高能量密度電漿區所形成。 於一實施例中,上述離子化VIA族元素係由提供 100-600W功率之電漿產生裝置所產生的電漿解離而成。 於一實施例中’上述回火程序係於介於150〜400。(:之 溫度以及介於1 X 10-7〜700 torr之壓力下施行。 於一實施例中’上述表面處理程序係於介於400〜600 〇C之溫度以及介於1 X 1〇-6〜5〇〇 t〇rr之壓力下施行。 於一實施例中,上述基板310、510、650例如為玻璃 基板、金屬基板、陶瓷基板或高分子基板。而基板形成得 到上之IB-IIIA-VIA2化合物半導體薄膜則包括如 17 201027781 • CuxIni.xSe2 ' CuxGaySe2 ' cuxIn1.xGaySe2 ' CuxIni.xGay(sse) 之:[B-IIIA-VIA2化合物半導體材料,其中〇<χ<1; 〇二^:2 詳細之IB-ΠΙΑ-VIA2化合物半導體薄膜的製作請參照以下 實施例之内容。 本發明之IB-ΠΙΑ-VIA2化合物半導體薄膜之製造方法 與製造裝置具有以下優點: 1. 利用離子化VIA族元素進行㈣或硫化之表面處 理程序’其所應用之離子態VIA族元素與压族元素及ΠΙΑ 族兀素或IB_IIIA族合纽應時,可提升砸化或魏之效果 且可減少所應用之石西化或硫化材料的使用量。 2. 利用離子化VIA族元素在真空系統中進行砸化或 硫化之表面處理程序,可免除如_或邮等高毒性氮 化物氣體的使用,進而免去了針對製程控制以及人員危害 控管等方面投人龐大的管控成本,並有利於對商業生產之 實現。 3.本發月所提供之ΙΒ_ΠΙΑ_νΐΑ2化合物半導體薄膜之 製造裝置可㈣處理數個基板,有料IB_mA_viA2化合 物半導體薄膜的大量製作情形。 [實施例]: 18 201027781 實施例1 : 採用如第2圖所示之製造系統4〇〇,首先藉 制裝置322。以從室溫加熱VIA族元素儲槽似内之固 兀素至350°C以產生氣態之硒(其包括&、 原子團)、’接著藉由載氣供應裝置328通入流量約為1〇sccm 之氮氣進入VIA族元素儲槽324内進而將其内之碼蒸汽傳 輸至由電聚單元340所產生之高密度電装區36〇處,通過 高密度電漿區360之硒蒸氣將解離成為離子態硒而與基板 ❼上之合金反應’進而形成了 IB-HIA-VIA2化合物半 導體薄膜。於本實施例中,硒蒸氣離子化之效率可藉由採 用殘留氣體分析儀(RGA ’未顯示,型號為cis-300,由 Stanford Research Systems公司產製)之分析而得知。請參 照第5a圖與第5b圖之實線曲線所表現,分別顯示了 Se++(38-40 amu)及Se+(76-80amu)的質譜強度加化那办),其 具有 5.81 X l(T7t〇rr 及 5.5 X l(T9torr 之表現。 ®比較例1: 採用相同於實施例1之製造裝置與製造方法,於本比 較例中,電漿單元340係為關閉’而於反應腔體302内並 未形成有離孑化乂1族元素區365’因此傳輸至反應腔體302 内之硒蒸汽係直接與基板310反應。於反應完畢後,採用 相同實施例1之殘留氣體分析儀分析。請參照第5a圖與第 5b圖之虛線曲線表現,分別顯示了 Se++(38-40 amu)及 Se+(76-80 amu)的質譜強度(mtensit>0表現,其分別為7.78 乂 19 201027781 « ,10-8 torr 與 8.1 χ ΙΟ·1。torr。 參照第5a圖與第5b圖内所示之實施例1與比較例j 之分析結果(請同時參照)可知,在電漿開啟後所產生之離 子態硒(Se++、Se+)明顯增加’而增加的離子態硒係由硒蒸 氣所含的原子團(Se2、Se6、Se8)經電漿離子化後所產生。 此結果也證明了如第2圖所示之製造裝置400内可利用電 漿產生離子態硒’而與基板反應而形成ΙΒ·ΠΙΑ-νΐΑ2族化 • 合物半導體薄膜。 實施例2 : 使用如第2圖所示製造裳置4〇〇,首先將具有前驅物 膜層312形成於其上之一基板31〇置放於基座3〇6之上。 前驅物膜層M2係利㈣錢法形成於玻璃材f之基板31〇
上’其包括—Cu〇.73Ga〇.27薄膜與—&薄膜。於viA族元 素供應槽324内則置放有固態碼元素。接著,利用壓力控 制單元對絲㈣3f _行空氣錄動作,使得反應腔 體之壓力到達1X10她,並維持於1ΧΗ^0ΓΓ之壓力。 此時,分別利用溫度控制裝i 322與3〇8卩分別對砸元素 以及含Cn、In及Ga等疋素之前驅物薄膜3 作。首先將前驅物薄膜312加熱至3〇〇〇c 分鐘, 進而將之轉化成叫〜化合金薄膜。另-方面,加孰石西 兀素且當_素的溫度_ 2⑻。c時,藉域氣供 似而通Ms類的氮氣至VIA族元素儲存槽324處以將 201027781 硒蒸氣傳輸至反應腔體302内。同時間亦繼續加熱硒元 素,使得溫度達到350 °C。此時將反應腔體302壓力上升 至1 X 1(T5 torr,並將電漿單元34〇内之電漿產生裝置342 之RF p〇wer提升至300 w以產生一高能量密度電漿區 360’並於電漿生成之後將通過此高能量密度電漿區36〇 的氮氣與硒蒸氣離子化。所產生的大部分硒離子可抵達 CuJn^Gay合金薄膜表面’並自其表面擴散進入内部。同 時間’ CuxIn〗_xGay合金薄琪亦已加熱至520 0C,而擴散進 入CuJnkGay合金薄膜之離子硒可與Cujni xGay合金薄膜 反應而產生CuInGaSe2化合物,在持溫反應60分鐘之後, 即可得到由CuJn^xGay合金薄膜與砸離子完全反應所生成 CuInGaSe2族化合物半導體薄膜。藉由X射線分析單元的 分析後,確認可得到CuInGaSe2化合物薄膜,如第6圖所 示0 實施例3 : 使用如第2圖所示製造裝置4〇〇,首先將具有前驅物 膜層312形成於其上之一基板31〇置放於基座306之上。 前驅物膜層312係利用濺鍍法形成於玻璃材質之基板31〇 上,其為一 Cu^Gao·27薄膜。於VIA族元素供應槽324内 則置放有固態硒元素。接著,利用壓力控制單元對反應腔 體302内進行空氣抽除動作,使得反應腔體之壓力到達& l〇_6torr,並維持於 lxi〇-6torr〜2xi〇-6torr 之壓力。此時, 分別利用溫度控制裝置322與308以分別對硒元素以及前 2Ί 201027781 4 · 驅物薄篇312進,行加熱動作。首先將前驅物薄膜312加熱 至300 °C。另一方面,加熱硒元素且當硒元素的溫度連到 200°C時,藉由載氣供應單元328而通入5 sccm的氮氣至 VIA族元素儲存槽324處以將硒蒸氣傳輸至反應腔體3〇2 内。同時間亦繼續加熱砸元素,使得溫度達到350 0C。此 時將反應腔體3 02壓力上升至1x1 〇-5 ton*,並將電漿單元 34〇内之電衆產生裝置342之RF power提升至300 W以產 鲁生一高能量密度電漿區360 ’並於電漿生成之後將通過此 高能量密度電漿區360的氮氣與硒蒸氣離子化。所產生的 大部分·5¾離子可抵達Cu〇.73Ga〇·27薄膜表面,並自其表面擴 散進入内部。同時間,Cu〇.73Ga〇.27薄膜亦已加熱至520 0c, 而擴散進入Cu〇.73Ga〇·27薄膜之離子硒可與CumGam薄膜 反應而產生CumGaowSe2化合物,在持溫反應60分鐘之 後,即可得到由Cu〇.73Ga〇·27薄膜與砸離子完全反應所生成 Cu^Ga^Se2化合物半導體薄膜。藉由X射線螢光分析單 魯 元的分析後’確認可得到CuGaSe2化合物薄膜,如第6圖 所示。 實施例4 : 使用如第2圖所示製造襞置400,首先將具有前驅物 祺層312形成於其上之一基板310置放於基座306之上。 前驅物膜層312係利用濺鍍法形成於玻璃材質之基板31〇 上,其為一 Cu〇.48In〇.52薄膜。於VIA族元素供應槽324内 則置放有固態砸元素。接著’利用壓力控制單元對反應腔 201027781 體=02内進行空氣抽除動作,使得反應腔體之壓力到達b 10 torr,並維持於lxl〇-6t〇rr之壓力。此時,分別利用溫 度控制裝置322與308以分別對硒元素以及前驅物薄膜 312進行加熱動作。首先將前驅物薄膜312加熱至3〇〇〇c。 另一方面,加熱硒元素且當硒元素的溫度達到2〇〇(>c時, 藉由載氣供應單元328而通入5 seem的氬氣至VIA族元素 儲存槽324處以將硒蒸氣傳輸至反應腔體3〇2内。同時間 癱亦繼續加熱硒元素,使得溫度達到350 °C。此時將反應腔 體302壓力上升至i χ 1〇-5t〇rr,並將電漿單元34〇内之電 ,產生裝置342之RF p0wer提升至250 W以產生一高能 置密度電漿區360 ,並於電漿生成之後將通過此高能量密 度電毅區360的氬氣與硒蒸氣離子化。所產生的大部分硒 立 抵達Cu〇.48In〇.52薄膜表面’並自其表面擴散進入内 ^ 同時間,Cu〇.48ln〇·52薄膜亦已加熱至520 °C,而擴散 進入Cuo^i^52薄膜之離子硒可與cu〇48ln〇52薄膜反應而 φ 產生CuInSez化合物,在持溫反應6〇分鐘之後,即可得到 由CUfudno·52薄膜與硒離子完全反應所生成CuInse2化合 物半導體薄膜。藉由χ射線分析單元的分析後,確認可得 到Culns%化合物薄膜,如第6圖所示。 〜雖然本發明已以較佳實施例揭露如上,然其並非用以 阼=本發明,任何熟習此技藝者,在不脫離本發明之精神 =範圍内,當可作各種之更動與潤飾,因此本發明之保護 範圍當視後附之申請專利範圍所界定者為準。 23 201027781 . · 【圖式簡單說明】 * 第1圖顯示了依據本發明之一實施例之ib-iiia-via2 化合物半導體薄膜之製造裝置; 第2圖顯示了依據本發明之另一實施例之 IB-IIIA-VIA2化合物半導體薄膜之製造裝置; 第3圖顯示了依據本發明之又一實施例之 IB-IIIA-VIA2化合物半導體薄膜之製造裝置; Φ 第4圖顯示了依據本發明之另一實施例之 IB-IIIA-VIA2化合物半導體薄膜之製造裝置; 第5a與5b圖為一系列質譜圖,顯示了依據本發明之 實施例1與比較例1所得到之IB-IIIA-VIA2化合物半導體 薄膜内之元素分析結果;以及 第6圖為一 X射線分析,顯示了依據本發明之實施例 2-4所得到之IB-IIIA-VIA2化合物半導體薄膜内之元素分 析結果。 ❿ 【主要元件符號說明】 300、400、500、600〜IB-IIIA-VIA2化合物半導體薄膜 製造裝置; 302、502、602〜反應腔體; 304、504、604〜壓力控制單元; 306、506、630〜基座; 308、508、514、604〜溫度控制裝置; 310、510、650~基板; 24 201027781 312、512〜前驅物薄膜; 320、520、540、610〜VIA族元素供應單元; 322、522、542、612〜溫度控制裝置; 324、524、544、614〜VIA 族元素儲槽; 326、526、546、616〜固態 VIA 族元素; 328、526、546、548、618〜載氣供應裝置; 330、536、556、626〜管路; 340、530、550、620〜電漿單元; ❹ 342、532、552、622〜電漿產生裝置; 360、534、554、624〜高能量密度電漿區; 365、560、640〜VIA族元素離子區; 370〜X射線光源; 380〜偵測器; 392〜X射線; 394〜光譜。
25
Claims (1)
- 201027781 十、申請專利範圍: 矿 I一種ib-iiia-via2化合物半導體薄膜之製造方法, 包含: 提供一基板,其上形成有一前驅物薄膜,其中該前驅 物薄膜包括IB族元素與ΠΙΑ族元素; 施行一回火程序,對該基板及其上之該前驅物薄膜, 以於該基板上形成一 IB-ΠΙΑ合金薄膜;以及 施行一表面處理程序,通入離子化VIΑ族元素與該 φ 合金薄膜反應,以形成一 IB-IIIA-VIA2化合物半導 體薄膜。 2·如申請專利範圍第1項所述之IB-IIIA-VIA2化合物 半導體薄膜之製造方法,其中該IB族元素為銅,而該ΙΠΑ 族元素為銦(In)、鎵(Ga)或其混合物。 3.如申請專利範圍第1項所述之IB-IIIA-VIA2化合物 半導體薄膜之製造方法,其中該離子化VIA族元素包括離 子化之ί® (Se)7G素、硫(S)凡素或其 合物 ® 4·如申請專利範圍第1項所述之IB-IIIA-VIA2化合物 半導體薄膜之製造方法,其中該離子化VIA族元素包括 Se+、Se++、S+、S++或其混合物。 5. 如申請專利範圍第1項所述之ib-IIIA-VIA2化合物 半導體薄膜之製造方法’其中該離子化VIA族元素係由將 汽化之VIA族元素通過一電漿所形成。 6. 如申請專利範圍第5項所述化合物 半導體薄膜之製造方法’其中該電漿係由一直流電輝光放 26 201027781 . 電裝置、一射頻放電裝置、一電子迴旋加速共振裝置或一 微波裝置所產生之一高能量密度電漿。 7. 如申請專利範圍第1項所述之ib-iiia-via2化合物 半導體薄膜之製造方法,其中該回火程序係於介於 150〜400 DC之溫度以及介於1 X 1(Γ7〜700 torr之壓力下施 行。 8. 如申請專利範圍第1項所述之IB-IIIA-VIA2化合物 半導體薄膜之製造方法,其中表面處理程序係於介於 • 400〜600 °C之溫度以及介於1 X 10-6〜500 torr之壓力下施 行。 9. 如申請專利範圍第1項所述之IB-IIIA-VIA2化合物 半導體薄膜之製造方法,其中該基板為玻璃基板、金屬基 板、陶竟基板或高分子基板。 10. 如申請專利範圍第1項所述之ib-iiia-via2化合 物半導體薄膜之製造方法,其中該ib-iiia-via2化合物半 導體薄膜包括 CuJnbxSe]、CuxGaySe2、、 ® CuxIrii-xGayiSSe)〗,其中 〇<χ<1; 〇<y<l 0 11. 一種IB-IIIA-VIA2化合物半導體薄膜之製造裝 置,包括: 一反應腔體; 一壓力控制單元,連結於該反應腔體,以控制該反應 腔體内之壓力; 一基座,設置於該反應腔體内,以承載至少一基板, 其中該基板包括族元素與IIIA族元素; 27 201027781 一第一 VIA族元素供應單元,連結於該反應腔體,以 提供經汽化之第一 VIA族元素至該反應腔體内;以及 一電漿單元,位於該反應腔體内,於電漿單元内可產 生一高能量密度電漿區, 其中於反應進行時,該反應腔體内之該經汽化之第一 VIA族元素於通過該高能量密度電漿區後產生了離子化之 第一 VIA族元素,而該離子化之第一 VIA族元素擴散進入 該基板上以形成一 IB-IIIA-VIA2化合物半導體薄膜。 12. 如申請專利範圍第11項所述之IB-IIIA-VIA2化合 物半導體薄膜之製造裝置,其中該第一 VIA族元素供應單 元包括: 一第一 VIA族元素儲槽,以存放固態之該第一 VIA族 元素; 一第一溫度控制裝置,埋設於該第一 VIA族元素供應 單元内,以加熱固態之該第一 VIA族元素至該經汽化之第 一 VIA族元素;以及 一第一載氣供應裝置,以提供一第一載氣至該第一 VIA族元素儲槽處而傳輸該經汽化之第一 VIA族元素至該 反應腔體内。 13. 如申請專利範圍第11項所述之IB-IIIA-VIA2化合 物半導體薄膜之製造裝置,更包括: 一 X射線分析單元,連結於該反應腔體,以即時監控 形成該基板上之該IB-IIIA-VIA2化合物半導體薄膜的品 質。 28 201027781 .. 14.如申請專利範圍第11項所述之ib-iiia-via2化合 物半導體薄膜之製造裝置,更包括一第二VIA族元素供應 單元,連結於該反應腔體,以提供相異於該經汽化之第一 VIA族元素之經汽化之第二VIA族元素至該反應腔體内, 其中於反應進行時該經汽化之第一 VIA族元素與經汽化之 第二VIA族元素於通過該高能量密度電漿區後產生了離子 化之第一 VIA族元素以及離子化之第二VIA族元素,而該 離子化之第一 VIA族元素與該離子化之第二VIA族元素擴 • 散進入該基板上以形成一 IB-IIIA-VIA2化合物半導體薄 膜。 15. 如申請專利範圍第14項所述之IB4IIA-VIA2化合 物半導體薄膜之製造裝置,其中該第二VIA族元素供應單 元包括: 一第二VIA族元素儲槽,以存放相固態之該第二VIA 族元素; 一第二溫度控制裝置,埋設於該第二VIA族元素供應 ❿ 單元内,以加熱固態之該第二VIA族元素至該經汽化之第 二VIA族元素;以及 一第二載氣供應裝置,以提供一第二載氣至該第二 VIA族元素儲槽處而傳輸該經汽化之第二VIA族元素至該 反應腔體内。 16. 如申請專利範圍第11項所述之IB-IIIA-VIA2化合 物半導體薄膜之製造裝置,其中該反應腔體之材質為不鏽 鋼或耐高溫金屬。 29 201027781 « · 17. 如申請專利範圍第11項所述之IB-III4-VIA2化合 物半導體薄膜之製造裝置,更包括一第一溫度控制裝置, 位於該基座之内,以控制該基板之溫度。 18. 如申請專利範圍第17項所述之IB-IIIA-VIA2化合 物半導體薄膜之製造裝置,其中該第一溫度控制裝置為電 阻式加熱裝置或鹵素型加熱裝置。 19. 如申請專利範圍第17項所述之IB-IIIA-VIA2化合 物半導體薄膜之製造裝置,其中該第一溫度控制裝置可控 ❿ 制該基板之溫度介於室温至l〇〇〇°C之間。 20. 如申請專利範圍第12項所述之IB-IIIA-VIA2化合 物半導體薄膜之製造裝置,其中該第一溫度控制裝置為電 阻式加熱裝置或鹵素型加熱裝置,以控制該第一 VIA族元 素單元之溫度介於室溫至600°C之間。 21. 如申請專利範圍第15項所述之ΙΒ·ΙΙΙΑ·νΐΑ2化合 物半導體薄膜之製造裝置,其中該第二溫度控制裝置為電 阻式加熱裝置或鹵素型加熱裝置,以控制該第二VIA族元 參 素單元之溫度介於室溫至600oC之間。 22. 如申請專利範圍第11項所述之IB-IIIA-VIA2化合 物半導體薄膜之製造裝置,其中該電漿單元包括一直流電 輝光放電裝置、一射頻放電裝置、一電子迴旋加速共振裝 置或一微波裝置所產生之一高能量密度電漿。 30
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW098100298A TWI418047B (zh) | 2009-01-07 | 2009-01-07 | Ib-iiia-via2化合物半導體薄膜之製造裝置 |
US12/502,140 US20100173482A1 (en) | 2009-01-07 | 2009-07-13 | Method and apparatus for fabricating ib-iiia-via2 compound semiconductor thin films |
US13/610,798 US20130008380A1 (en) | 2009-01-07 | 2012-09-11 | Apparatus for fabricating ib-iiia-via2 compound semiconductor thin films |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW098100298A TWI418047B (zh) | 2009-01-07 | 2009-01-07 | Ib-iiia-via2化合物半導體薄膜之製造裝置 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201027781A true TW201027781A (en) | 2010-07-16 |
TWI418047B TWI418047B (zh) | 2013-12-01 |
Family
ID=42311978
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW098100298A TWI418047B (zh) | 2009-01-07 | 2009-01-07 | Ib-iiia-via2化合物半導體薄膜之製造裝置 |
Country Status (2)
Country | Link |
---|---|
US (2) | US20100173482A1 (zh) |
TW (1) | TWI418047B (zh) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW201250017A (en) * | 2011-06-08 | 2012-12-16 | Ind Tech Res Inst | Method and apparatus for depositing selenium thin-film and plasma head thereof |
US8632851B1 (en) | 2013-04-26 | 2014-01-21 | Sun Harmonics Ltd | Method of forming an I-II-VI2 compound semiconductor thin film of chalcopyrite structure |
CN109285766B (zh) * | 2018-09-27 | 2020-09-04 | 嘉兴金瑞光伏科技有限公司 | 低压扩散炉低压扩散工艺 |
CN111416018B (zh) * | 2020-03-30 | 2021-09-28 | 中国科学院物理研究所 | 铜锌锡硫薄膜材料的硒化装置和方法 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5045409A (en) * | 1987-11-27 | 1991-09-03 | Atlantic Richfield Company | Process for making thin film solar cell |
US5015503A (en) * | 1990-02-07 | 1991-05-14 | The University Of Delaware | Apparatus for producing compound semiconductor thin films |
US5772431A (en) * | 1995-05-22 | 1998-06-30 | Yazaki Corporation | Thin-film solar cell manufacturing apparatus and manufacturing method |
JPH1012635A (ja) * | 1996-04-26 | 1998-01-16 | Yazaki Corp | I−iii−vi2系薄膜層の形成方法及びその形成装置 |
DE19936081A1 (de) * | 1999-07-30 | 2001-02-08 | Siemens Ag | Vorrichtung und Verfahren zum Temperieren eines Mehrschichtkörpers, sowie ein unter Anwendung des Verfahrens hergestellter Mehrschichtkörper |
EP1277237B1 (de) * | 1999-10-20 | 2010-09-15 | Saint-Gobain Glass France S.A. | Vorrichtung und Verfahren zum Temperieren mindestens eines Prozessierguts |
SE0400631D0 (sv) * | 2004-03-11 | 2004-03-11 | Forskarpatent I Uppsala Ab | Thin film solar cell and manufacturing method |
KR101115484B1 (ko) * | 2004-03-15 | 2012-02-27 | 솔로파워, 인코포레이티드 | 태양 전지 제작용 반도체 박층의 증착을 위한 기술 및 장치 |
JP5246839B2 (ja) * | 2006-08-24 | 2013-07-24 | 独立行政法人産業技術総合研究所 | 半導体薄膜の製造方法、半導体薄膜の製造装置、光電変換素子の製造方法及び光電変換素子 |
US9103033B2 (en) * | 2006-10-13 | 2015-08-11 | Solopower Systems, Inc. | Reel-to-reel reaction of precursor film to form solar cell absorber |
US8057602B2 (en) * | 2007-05-09 | 2011-11-15 | Applied Materials, Inc. | Apparatus and method for supporting, positioning and rotating a substrate in a processing chamber |
US8163090B2 (en) * | 2007-12-10 | 2012-04-24 | Solopower, Inc. | Methods structures and apparatus to provide group VIA and IA materials for solar cell absorber formation |
-
2009
- 2009-01-07 TW TW098100298A patent/TWI418047B/zh active
- 2009-07-13 US US12/502,140 patent/US20100173482A1/en not_active Abandoned
-
2012
- 2012-09-11 US US13/610,798 patent/US20130008380A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
TWI418047B (zh) | 2013-12-01 |
US20130008380A1 (en) | 2013-01-10 |
US20100173482A1 (en) | 2010-07-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8377736B2 (en) | System and method for transferring substrates in large scale processing of CIGS and/or CIS devices | |
AU2008327522B2 (en) | Amorphous group III-V semiconductor material and preparation thereof | |
Yin et al. | Sequential coevaporation and deposition of antimony selenosulfide thin film for efficient solar cells | |
US20080188062A1 (en) | Method of forming microcrystalline silicon film | |
CN102763230A (zh) | 制造半导体层的方法和装置 | |
WO2011107035A1 (zh) | 磁控溅射法制备铜铟镓硒薄膜太阳电池光吸收层的方法 | |
JP2005005280A (ja) | 半導体基板を不動態化する方法 | |
KR20100087746A (ko) | 광전 변환 소자 제조 장치 및 방법, 그리고 광전 변환 소자 | |
US9324898B2 (en) | Varying cadmium telluride growth temperature during deposition to increase solar cell reliability | |
CN103456603A (zh) | 在镓系异质半导体衬底上制备氧化镓膜的方法及氧化镓膜 | |
US20190245103A1 (en) | Copper indium gallium selenide absorption layer and preparation method thereof, solar cell and preparation method thereof | |
CN105668559A (zh) | 一种批量多衬底制备石墨烯薄膜的方法 | |
Chun et al. | Wet chemical etched CdTe thin film solar cells | |
TW201027781A (en) | Method and apparatus for fabricating IB-IIIA-VIA2 compound semiconductor thin films | |
Hong et al. | Fully Bottom‐Up Waste‐Free Growth of Ultrathin Silicon Wafer via Self‐Releasing Seed Layer | |
US20100065418A1 (en) | Reactive magnetron sputtering for the large-scale deposition of chalcopyrite absorber layers for thin layer solar cells | |
Yan et al. | Cu (In, Ga) Se2 thin films annealed with SnSe2 for solar cell absorber fabricated by magnetron sputtering | |
JPH04174517A (ja) | ダイヤモンド半導体の製造方法 | |
Chen et al. | Preparation and photovoltaic properties of silicon quantum dots embedded in a dielectric matrix: a review | |
US4702965A (en) | Low vacuum silicon thin film solar cell and method of production | |
JP2007180364A (ja) | 光電変換素子及びその製造方法並びに薄膜形成装置 | |
JPS5972128A (ja) | 半導体装置作製方法 | |
Stegemann et al. | Ultrahigh vacuum preparation and passivation of abrupt SiO2/Si (111) interfaces | |
CN113451139B (zh) | 一种基于PTFE对TMDCs进行p型掺杂的方法及半导体 | |
Anh Dinh et al. | Parameters Affecting the Electrical and Optical Properties of p-Type Aluminum-Doped ZnO: A Review |