TW201021044A - Efuse devices - Google Patents
Efuse devices Download PDFInfo
- Publication number
- TW201021044A TW201021044A TW098138788A TW98138788A TW201021044A TW 201021044 A TW201021044 A TW 201021044A TW 098138788 A TW098138788 A TW 098138788A TW 98138788 A TW98138788 A TW 98138788A TW 201021044 A TW201021044 A TW 201021044A
- Authority
- TW
- Taiwan
- Prior art keywords
- unit
- voltage
- fuse
- coupled
- turned
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01H—ELECTRIC SWITCHES; RELAYS; SELECTORS; EMERGENCY PROTECTIVE DEVICES
- H01H37/00—Thermally-actuated switches
- H01H37/74—Switches in which only the opening movement or only the closing movement of a contact is effected by heating or cooling
- H01H37/76—Contact member actuated by melting of fusible material, actuated due to burning of combustible material or due to explosion of explosive material
- H01H37/761—Contact member actuated by melting of fusible material, actuated due to burning of combustible material or due to explosion of explosive material with a fusible element forming part of the switched circuit
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01H—ELECTRIC SWITCHES; RELAYS; SELECTORS; EMERGENCY PROTECTIVE DEVICES
- H01H85/00—Protective devices in which the current flows through a part of fusible material and this current is interrupted by displacement of the fusible material when this current becomes excessive
- H01H85/02—Details
- H01H85/0241—Structural association of a fuse and another component or apparatus
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
- H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Combustion & Propulsion (AREA)
- Read Only Memory (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
201021044 六、發明說明: 【發明所屬之技術領域】 本發明係有關於一種電可編程熔絲(eFuse)裝置,且特 別係有關於一種於讀取模式及寫入模式中共享熔斷裝置 (blow device)之電可編程溶絲裝置。 【先前技術】 第1圖係為傳統之電可編程熔絲陣列(effuse array)的 示意圖。請參閱第1圖,以4x2電可編程溶絲陣列1〇為 例。電可編程熔絲陣列10包含多個單元(cell)(參照第】圖 所示之熔絲100-107)以及熔斷電晶體(bl〇w transistor)T100-T107。熔斷電晶體 T1〇〇_T1〇7 中之每一個
係耦接於一單元與參考電壓之間。當判斷於寫入模式中熔 斷一單元時,開啟(turn on)相對應之熔斷電晶體,且基墊 (pad)P 10耦接於高電壓位准,因此,入口管線(s〇urce line)SL 上之溶斷電流係提供至已判斷將被熔斷之單元以將單元熔 斷。例如,於寫入模式,若判斷熔斷熔絲1〇〇,則開啟熔 斷電晶體T100,且入口管線SL上之熔斷電流係提供至熔 絲100 ’以熔斷(或程式化)熔絲1〇〇。 第2圖係為電可編程熔絲裝置中之一熔絲及傳統感測 電路(sensing circuit)的示意圖。於第2圖中,以熔絲1〇〇 為例。感測電路2包含參考電阻器R2〇以及判斷 (determination)模組20。參考電阻器R2〇具有一阻抗,用 於與熔絲100之阻抗比較,以使判斷模組20於讀取模式中 根據此比較結果,判斷熔絲100是否已被熔斷。請參閱第 0758-A33501TWF_MTKI-07-336 . 201021044 2圖’於讀取模式,斷開(turn 〇ff)熔斷電晶體τιοο,且基 墊Pl〇耦接於電可編程熔絲裝置外部之接地端(ground terminal)。接地端為判斷模組20提供參考電壓,以使判斷 模組20可根據熔絲100之阻抗以及參考電阻器R2〇之阻抗 判斷溶絲100是否已被熔斷。然而,於讀取模式,若基塾 P10係透過附加開關接地’基墊;p1〇上可能出現微電壓位 准(slight voltage level)。因此,基墊P10並非理想接地,這 可月b會影響後續之感測作業。換言之,參考電壓之電壓位 _ 准產生了非預期漂移(undesirably drifts)。因此,感測電路 2不能準確判斷熔絲ι〇〇是否已被熔斷。 【發明内容】 為解決以上技術問題,本發明提供了一種電可編程熔 絲裝置。 本發明提供了一種電可編程熔絲裝置,可運作於寫入 模式以及讀取模式,且包含:入口管線,單元,熔斷裝置, 籲以及感測電路。單元包含第一端以及第二端,其中,單元 之第一端耦接於入口管線。熔斷裝置耦接於單元之第二端 與接,端之間。熔斷裝置係於讀取模式開啟。感測電路輕 接於單元之第一端與接地端之間,用於判斷單元之狀態。 本發明另提供了-種電可編程溶絲裝置,可運作於寫 入模式以及讀取模式,且包含、口管線,單元,溶斷裝 置,以及感測電路。單元包含第_端以及第二端,其中, 單元之第-端耗接於入口管線。炫斷裝置輕接於單狀第 二端與接地端之間,其中,接地端係提供接地電壓。感測 〇758-A33501TWF_MTKI-07-336 5 201021044 電路耦接於單元之第一端與接地端之間,且包含參考電阻 器。參考電阻器包含第一端以及第二端,其中,參考電阻 器之第一端耦接於感測電路,參考電阻器之第二端於讀取 模式中接收接地電壓。於讀取模式,熔斷裝置被開啟,且 感測電路根據單元之阻抗以及參考電阻器之阻抗判斷單元 之狀態。 本發明另提供了一種電可編程熔絲裝置,可運作於寫 入模式以及讀取模式,且包含:入口管線,單元,以及熔 斷裝置。單元包含第一端以及第二端,其中,單元之第一 端麵接於入口管線。熔斷裝置搞接於單元之第二端與接地 端之間。於讀取模式,熔斷裝置被開啟。當熔斷裝置於寫 入模式開啟時,入口管線提供電流以熔斷該單元。 本發明提供之電可編程熔絲裝置係運作於寫入模式 以及讀取模式,藉由接地端提供之參考電壓,可準確判斷 熔絲是否已被熔斷端。 【實施方式】 以下描述係為實施本發明的較佳預期模式。此描述僅 係用於說明本發明原理之目的,並非作為本發明的限制。 本發明之保護範圍當視後附之申請專利範圍所界定者為 準。 第3圖係依本發明一實施例之電可編程熔絲裝置的示 意圖。請參閱第3圖,電可編程熔絲裝置包含:單元C3, 熔斷裝置B3,以及感測電路3。單元C3包含第一端以及 第二端,其中,單元C3之第一端耦接於入口管線SL。熔 0758-A33501TWF MTKI-07-336 6 201021044 斷裝置B3耦接於單元Γ 、a,泰紗,士 几l·3之第二端與接地端GND之間。 感測電路3輕接於單元g # U之第一端與接地端GND之間, 用於判斷單元C3之狀離,加1 „ 狀I、例如’判斷單元C3是否已被熔 斷。感測電路3可根攄罝; π 冢皁兀C3之阻抗產生輸出信號。單元 C3包含熔絲F3,且炫碎η *结 各、、糸F3之第一端及熔絲]ρ3之第二端 分別對應於單元C3之第一破s «一 •^弟端及早兀C3之第二端。於此實 施例中溶斷裝置B3係藉由炫斷電晶體BT3實現。熔斷
電晶體BT3找極_接於溶絲ρ3之第二端,且溶斷電 晶體BT3之源極係麵接㈣地端gnd。 第3圖所示之電可編程溶絲裝置可運作於寫入模式以 及讀取模式。於寫人模式’若判斷出必須溶斷熔絲F3,則 熔斷電^體B T3被開啟,且根據已開啟之溶斷電晶體Β τ 3 將入口官線SL上之熔斷電流提供至熔絲F3,以熔斷(或程 式化)熔絲F3。於讀取模式,熔斷電晶體BT3亦被開啟, 且接地端GND之接地電壓係被提供至炼斷電晶體bt3之 源極,以作為用於感測電路3之參考電壓。感測電路3可 根據溶絲F3之阻抗以及接地電壓判斷、熔絲F3之狀態。 以下將詳細描述根據第3圖所示之於讀取模式之電可 編程熔絲裝置之作業。感測電路3需要用於與熔絲F3之阻 抗相比較之參考電阻器。感測電路3可包含:參考電阻器 R3〇 ’ 隔離模組(isolation unit)30 ’ 預充電模組(pre_charging unit)31,放大模組32 ’輸出模組33,以及開關裝置34。 參考電阻器R30包含第一端以及第二端。開關裝置34耦接 於參考電阻器R30之第二端與接地端GND之間。於此實 施例中,開關裝置34係藉由開關電晶體340實現,且開關 0758-A33501TWF MTKI-07-336 7 201021044 電晶體340之汲極耦接於參考電阻器R3〇之第二端,以及 開關電晶體340之源極輕接於接地端GND。隔離模組3〇 耦接於熔絲F3之第一端與參考電阻器R3〇之第一端之 間’且包含藉由讀取致能信號(read_enabie signal)RDS控制 之NMOS電晶體300及NMOS電晶體301。隔離模組30 係於寫入模式斷開,且係於讀取模式開啟。預充電模組31 透過輸入節點N1及輸入節點N2耦接於隔離模組30,且包 含藉由預充電信號(pre-charge signal)PRE控制之PMOS電 晶體310及PMOS電晶體311〇PMOS電晶體310及PMOS 電晶體311係共同耦接於高電壓位準Vl^放大模組32係 耦接於預充電模組31之輸入節點N1及輸入節點N2,且包 含PMOS電晶體320-322 ’ NMOS電晶體323,以及NMOS 電晶體324,其中’PMOS電晶體320係藉由感測信號SAEB 控制,且耦接於高電壓位準VCOPMOS電晶體321-322 以及NMOS電晶體323-324係通過反相連接組成兩個反相 器(inverter)。輸出模組33係耦接於放大模組32,且包含: 反相器330-334,NMOS電晶體335,以及PMOS電晶體 336。 於隔離模組30被開啟之前,預充電模組31之PMOS 電晶體310及PMOS電晶體311係藉由預充電信號PRE開 啟,以使預充電模組31之輸入節點N1及輸入節點N2上 之電壓被充電至預定電壓位準。於此實施例中,預定電壓 位準係為高電壓位準。於讀取模式,熔斷電晶體BT3被開 啟且開關電晶體340亦被開啟,接地電壓係被提供至熔絲 F3之第二端以及參考電阻器R30之第二端。此時,熔絲 0758-A33501TWF MTK1-07-336 8 201021044 F3之第一終端的電壓V1以及參考電阻器R3〇之第一終端 的電壓V2分別涉及熔絲F3之阻抗以及參考電阻器R3〇之 阻抗,例如:熔絲F3之第一端的電壓vi及參考電阻器R3〇 之第一端的電壓V2之比率係與熔絲F3之阻抗及參考電阻 器R30之阻抗的比率成比例。當溶絲F3之阻抗不同於來 考電阻器R30之阻抗時,電壓VI不同於電壓V2。溶絲F3 已被熔斷時熔絲F3之阻抗大於熔絲F3未被熔斷時溶絲F3 之阻抗。隔離模組30之NMOS電晶體300及NMOS電晶 @ 體3 01係藉由Ί買取致能信號RD S被開啟。預充電模組31 之輸入節點N1及輸入節點N2通過已開啟之隔離模組3〇 分別接收電壓VI及電壓V2。此時,輸入節點N1及輸入 節點N2上之電壓分別等於電壓VI及電壓V2。 然後,隔離模組30之NMOS電晶體300及NMOS電 晶體301係藉由讀取致能信號RDS被斷開,且預充電模組 31之PMOS電晶體310及PMOS電晶體311係藉由預充電 ©信號PRE被斷開。PMOS電晶體320係藉由感測信號sAEB 被開啟。隨後,放大模組32開始放大輸入節點N1上之電 壓VI以及輸入節點N2上之電壓V2至足夠高之電壓位 準。輸出模組33接收已放大之電壓VI及已放大之電壓 V2,且根據已放大之電壓VI及已放大之電壓V2輸出一輪 出信號OUT。輸出信號OUT表示熔絲F3之狀態。例如, 帶有邏輯”1”之輸出信號OUT係表示熔絲F3已被熔斷。若 熔絲F3未被電流熔斷,則輸出信號OUT帶有邏輯”〇”。 於第3圖中,感測電路3之結構’模組30-33之電路, 以及模組30-33之作業時序係用以舉例說明之目的,並非 0758-A33501TWF MTKI-07-336 9 201021044 本發明之限制。於不同的應用之中,感測電路可根據需求, 具有不同之結構以及不同之作業時序。 、根據以上所述之實施例,溶斷電晶體係由寫入模 式及讀取模式所共用。於寫入模式,若判斷出必須熔斷熔 ,F3丨挑斷電晶體BT3被開啟,且於讀取模式,溶斷電 bb體BT3亦被開啟,以將接地電壓提供至熔絲之第二 端’以作為用於感測電路3之參考電壓。此外,用於感測 電路3之參考電壓係由電可編程炼絲裝置内之接地端⑽d 所提供而不疋通過入口管線SL的基塾由電可編程溶絲裝 置外之另一接地端所提供。因此,參考電壓具有穩定之電® 壓位準,且感測f路3可準確_轉?3是否已被熔斷。 於一些實施例中,可省略開關裝置34,且參考電阻器 R30之第二端可直接連接至接地端gnd。 第4圖係依本發明另一實施例之電可編程溶絲裝置的 示意圖。請參閱第4圖,於寫入模式,若判斷出必須熔斷 熔絲F3,則熔斷電晶體BT3被開啟,且根據已開啟之溶斷 電晶體BT3將人口管線SL上之溶斷電流提供至熔絲F3, 以熔斷(或程式化)熔絲F3。於讀取模式,熔斷電晶體肪 被開啟,且來自接地端GND之接地電壓係提供至熔斷電晶 體BT3之源極,以作為用於感測電路4之參考電壓。感測 電路4不需要用於與溶絲F3之阻抗相比較之參考電阻器。 感測電路4僅根魏絲F 3之阻抗,而不需與參考電阻器之 阻抗相比較即可判斷炫絲F3之狀態。請注意,感測電路4 之電路係僅用於舉例之目的’並非本發明之限制。第4圖 所示之感測手段(mechanism)係類似於兩個不同阻抗值間 0758-A33501TWT一MTKI-07-336 1〇 201021044 之分壓器(voltage divider)。若熔絲F3已被熔斷,溶絲朽 之阻抗大於常開啟(always turned-on)之PMOS電晶體之阻 抗,其中,常開啟之PMOS電晶體之閘極係耦接於接地端 GND。若熔絲F3未被熔斷,熔絲F3之阻抗小於常開啟之 PMOS電晶體之阻抗。紙—些實施例中’感測電路4可藉 由任一根據需求而不需要參考電阻器之感測電路實現。 以上所述僅為本發明之較佳實施例,應可理解,本發 明並不僅限於以上所述實施例之範圍。相反,以上所述實 φ 施例意在例舉本發明之通用原理,舉凡熟悉本案之人士援 依本發明之精神所做之等效變化與修飾,皆應涵蓋於後附 之申請專利範圍内。 【圖式簡單說明】 第1圖係為傳統電可編程熔絲陣列的示意圖。 第2圖係為電可編程熔絲裝置中之一熔絲及傳統感測 電路的示意圖。 φ 第3圖係依本發明一實施例之電可編程熔絲裝置的示 意圖。 第4圖係依本發明另一實施例之電可編程熔絲裝置的 示意圖。 【主要元件符號說明】 10 :電可編程熔絲陣列; P10 :基墊; 100〜107 :熔絲; 0758-A3350 lTWF_MTKI-07-336 11 201021044 T100〜T107 :熔斷電晶體; C3 : 單元; B3 : 熔斷裝置; 2,3 ,4 :感測電路 SL : 入口管線; 20 : 判斷模組; 30 : 隔離模組; 31 : 預充電模組; 32 : 放大模組; 33 : 輸出模組; 34 : 開關裝置; F3 : 熔絲; BT3 :熔斷電晶體; 300〜301,323〜324,335 : NMOS 電晶體 310〜311,320〜322,336 : PMOS 電晶體; 330〜334 :反相器; 340 :開關電晶體; R20,R30 :參考電阻器; VI〜V2 :電壓; N1〜N2 :輸入節點;
Vp :高電壓位準; SAEB :感測信號; RDS:讀取致能信號; PRE :預充電信號; OUT :輸出信號; 12 0758-A33501TWF MTKI-07-336 201021044 GND :接地端。
0758-A33501TWT MTKI-07-336 13
Claims (1)
- 201021044 七、申請專利範圍: 1.一種電可編程熔絲裴爹,運作於—寫入模式以及〆 讀取模式,所述電可編程煖绨裝置包含: 一入口管線; 一單元,包含一第〆端以及一第二端,其中,所述單 元之第一端耦接於所述入口管線; 一溶斷裝置,轉接於所述單元之第一端與一接地端之 間,其中’所述熔斷裝置#於所述讀取模式開啟;以及 一感測電路’耗接於所述早元之第一端與所述接地端 之間,判斷所述單元之一狀態。 2·如申請專利範圍第1項所述之電可編程熔絲裝置, 其中,當所述熔斷裝置於所述寫人模式開啟時,所述入口 管線提供一電流以熔斷所述單元。 3.如申請專利範圍第!項所述之電 其中,所述感測電路包含:-參考電阻器,包 以及-第二端’其中’於所述讀取模 J 之第二端接收來自所述接地端之一接地電壓,/考電丨 電路根據所述單元之阻抗以及所述參 ,。且所述彳 所述單元之所述狀態。 / 盗之阻抗. 4. 如申請專利範圍第3項戶斤奸、 π所述之電可編程熔 其中,所述感測電路更包含1關裝置,所述開關t紅 接於所述參考電阻ϋ之第二端_述接地端之間,=輕 所述開關裝置係於所述讀取模式開啟。 /、τ ’ 5. 如申請專利範圍第3項戶斤、+、^ & 、所述之電可編程熔 艾中,所述感測電路更包含: 丁衣罝’ 14 〇758-A33501TWT_MTKI-07-336 201021044 1 _隔離㉟組,輕接於所述單元之第一端與所述參考成 間,其中,所述隔離模組係於所述寫入、 阻器之第一細ί ^ τ 式斷開且係於所述讀取模式開啟; ^签〆輸 一預充電模組,耦接於所述隔離模組,包5 第 . 入節點及一第二輸入節點,其中,所述預充電模組於所述 隔二組開啟之前’將所述第一輸入節點 節點上之電壓充電至一預定電壓位准,且當所述隔離模, 開啟時,所述第一輸入節點接收所述單元之第一端之〆第 ❹一電壓,以及所述第二輸入節點接收所述參考電阻器之第 一端之一第二電壓, 一放大模組’麵接於所述預充電模組之所述第一輸入 節點及所述第二輸入節點,且放大所述第一電歷及所述第 二電壓;以及 一輸出模組,接收已放大之所述第一電麇及已放大之 所述第二電壓,且根據已放大之所述第一電廢及已放大之 所述第二電壓輸出一輸出信號。 ❿ 6.如申請專利範圍第5項所述之電可編择熔絲裝置’ 其中,所述單元包含一溶絲,且所述溶絲是否已被溶斷係 根據所述輸出信號判斷。 7. 如申請專利範圍第5項所述之電可編择落絲裝置’ 其中,所述第一電壓及所述第二電壓之比率係與所述單元 之阻抗及所述參考電阻器之阻抗的比率成比例。 8. 如申請專利範圍第1項所述之電可編箨熔絲裝置’ 其中,於所述讀取模式’所述感測電路根據所述單元之阻 抗產生一輸出#喊》。 0758-A3350lTWF_MTKI-07-336 15 201021044 9. 如申請專利範圍第8項所述之電可編程熔絲裝置, 其中,所述單元包含一熔絲,且所述熔絲是否已被熔斷係 根據所述輸出信號判斷。 10. —種電可編程熔絲裝置,運作於一寫入模式以及一 讀取模式,所述電可編程熔絲裝置包含: 一入口管線; 一單元,包含一第一端以及一第二端,其中,所述單 元之第一端耦接於所述入口管線; 一熔斷裝置,耦接於所述單元之第二端與一接地端之 間,其中,所述接地端係提供一接地電壓;以及 一感測電路,耦接於所述單元之第一端與所述接地端 之間,且包含一參考電阻器,其中,所述參考電阻器包含 一第一端以及一第二端,其中,所述參考電阻器之第一端 耦接於所述感測電路,所述參考電阻器之第二端於所述讀 取模式中耦接於所述接地電壓; 其中,於所述讀取模式,所述熔斷裝置被開啟,且所 述感測電路根據所述單元之阻抗以及所述參考電阻器之阻 抗判斷所述單元之一狀態。 11. 如申請專利範圍第10項所述之電可編程熔絲裝 置,其中,所述感測電路更包含一開關裝置,耦接於所述 參考電阻器之第二端與所述接地端之間,其中,所述開關 裝置係於所述讀取模式開啟。 12. 如申請專利範圍第10項所述之電可編程熔絲裝 置,其中,當所述熔斷裝置於所述寫入模式開啟時,所述 入口管線提供一電流以熔斷所述單元。 0758-A33501TWF MTKI-07-336 16 201021044 . 13.如申請專利範圍第I2項所述之電町編移熔、糸裝 置,其中,所述感測電路更包含: ^參考電 一隔離模耝,耦接於所述單元之第一端與所二窵入模 阻器之第一端之間,其中,所述隔離模組係於所述”’入 式斷開且於所述讀取模式開啟; 一預充電模組,耦接於所述隔離模組,包含一第〆輸 入節點及一第二輸入節點,其中,所述預充電模組於所述 隔離模組開啟之前,將所述第一輸入節點與所述第二輸八 ❹ 節點上之電糜充電至一預定電壓位准,且當所述隔離模解 開啟時,所述第一輸入節點接收所述單元之第产端之〆第 一電壓,以及所述第二輸入節點接收所述參考電阻器之第 一端之一第二電壓; 一放大模組’耦接於所述預充電模組之所述第一输入 節點與所述第二輸入節點,且放大所述第一電壓以及所述 第二電壓;以及一輸出模組,接收已放大之所述第一電壓及已放大厶 所述第二電壓’且根據已放大之所述第一電壓及已放大I 所述第二電壓輸出一輸出信號。 14.如申請專利範圍第13項所述之電可編程熔絲裴 置,其中,所述單元包含一熔絲,且所述熔絲是否已被谬 斷係根據所述輸出信號判斷。 !5·如申請專利範圍第13項所述之電可編程溶祕 置’其中’所述第1壓及所述第二電壓之比率 述 單元之阻抗及所述參考電阻器之阻抗之比率成比你、 !6.-種電可編輕熔絲裝置,運作於—寫人模=及〆 0758-A33501TWF MTKI-07-336 17 201021044 讀取模式,所述電可編程漆絲裝置包含. 一入口管線; 一單元,包含一第一端以及一第二端,其中,所述單 元之第一端耦接於所述入口管線; 一熔斷裝置,耦接於所述單元之第二端與一接地端之 間;以及 其中,於所述讀取模式,所述熔斷裝置被開啟;以及 其中’當所述熔斷裝置於所述寫入模式開啟時,所述 入口管線提供—電流以熔斷所述單元。 I7.如申請專利範圍第16項所述之電可編程熔絲裝 置,更包含:一感測電路,耦接於所述單元之第一端與所 述_端之間’用於判斷所述單元是否已被溶斷。 晉,Γφ如申請專利範圍第17項所述之電可編程熔絲裝 一八 所述感測電路根據所述單元之阻抗判斷所述單 兀之一狀態。 如申叫專利範圍第17項所述之電可 測電路包含-參考電阻器,^ 壓,且所述感測電路根播=收來自所樣如之一接地電 器之阻抗判斷所述單元f料單元之阻抗及所述參考電阻 ^之~~狀態。 20.如申請專利範 置,其中,所n、μ国第19項所述之電可編程熔絲裝 置耦接於所述參;;更包含-開關裝置,所述開關裝 中,所述開關裝置係於盗之第二端與所述接地端之間,其 所述讀取模式開啟。 0758-Α33501 TWF_MTKI-07-336
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US12/277,495 US8134854B2 (en) | 2008-11-25 | 2008-11-25 | Efuse device |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201021044A true TW201021044A (en) | 2010-06-01 |
TWI420529B TWI420529B (zh) | 2013-12-21 |
Family
ID=42195661
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW098138788A TWI420529B (zh) | 2008-11-25 | 2009-11-16 | 電可編程熔絲裝置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US8134854B2 (zh) |
CN (1) | CN101740130B (zh) |
TW (1) | TWI420529B (zh) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8331126B2 (en) * | 2010-06-28 | 2012-12-11 | Qualcomm Incorporated | Non-volatile memory with split write and read bitlines |
US9053889B2 (en) * | 2013-03-05 | 2015-06-09 | International Business Machines Corporation | Electronic fuse cell and array |
US9293414B2 (en) | 2013-06-26 | 2016-03-22 | Globalfoundries Inc. | Electronic fuse having a substantially uniform thermal profile |
US9159667B2 (en) | 2013-07-26 | 2015-10-13 | Globalfoundries Inc. | Methods of forming an e-fuse for an integrated circuit product and the resulting e-fuse structure |
CN107464585B (zh) * | 2016-06-06 | 2020-02-28 | 华邦电子股份有限公司 | 电子式熔丝装置以及电子式熔丝阵列 |
CN107992157B (zh) * | 2017-12-14 | 2021-01-05 | 上海艾为电子技术股份有限公司 | 一种电熔丝状态读取电路 |
US11164610B1 (en) | 2020-06-05 | 2021-11-02 | Qualcomm Incorporated | Memory device with built-in flexible double redundancy |
US11177010B1 (en) | 2020-07-13 | 2021-11-16 | Qualcomm Incorporated | Bitcell for data redundancy |
CN114489211A (zh) * | 2022-01-20 | 2022-05-13 | 深圳市单源半导体有限公司 | 一种复用开关的熔丝熔断方法及其电路 |
CN116365079B (zh) * | 2023-05-23 | 2023-10-20 | 荣耀终端有限公司 | 电子设备、确定电池新旧的方法及计算机可读存储介质 |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5583463A (en) * | 1995-05-30 | 1996-12-10 | Micron Technology, Inc. | Redundant row fuse bank circuit |
US6649476B2 (en) * | 2001-02-15 | 2003-11-18 | Micron Technology, Inc. | Monotonic dynamic-static pseudo-NMOS logic circuit and method of forming a logic gate array |
US7459956B2 (en) * | 2004-05-05 | 2008-12-02 | Taiwan Semiconductor Manufacturing Co., Ltd. | Storing information with electrical fuse for device trimming |
US7119603B2 (en) * | 2004-06-24 | 2006-10-10 | Intel Corporation | Static, low-voltage fuse-based cell with high-voltage programming |
US7136322B2 (en) * | 2004-08-05 | 2006-11-14 | Analog Devices, Inc. | Programmable semi-fusible link read only memory and method of margin testing same |
US7110313B2 (en) * | 2005-01-04 | 2006-09-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Multiple-time electrical fuse programming circuit |
JP4614775B2 (ja) * | 2005-01-14 | 2011-01-19 | パナソニック株式会社 | 電気ヒューズ回路 |
US7224633B1 (en) * | 2005-12-08 | 2007-05-29 | International Business Machines Corporation | eFuse sense circuit |
US7170299B1 (en) * | 2006-02-15 | 2007-01-30 | International Business Machines Corporation | Electronic fuse blow mimic and methods for adjusting electronic fuse blow |
US7528646B2 (en) * | 2006-10-19 | 2009-05-05 | International Business Machines Corporation | Electrically programmable fuse sense circuit |
US7821041B2 (en) * | 2007-05-15 | 2010-10-26 | Taiwan Semiconductor Manufacturing Co., Ltd. | Electrical fuse circuit for security applications |
US7405590B1 (en) * | 2007-07-18 | 2008-07-29 | Kabushiki Kaisha Toshiba | Systems and methods for controlling a fuse programming current in an IC |
US7710813B1 (en) * | 2008-03-05 | 2010-05-04 | Xilinx, Inc. | Electronic fuse array |
US7911820B2 (en) * | 2008-07-21 | 2011-03-22 | International Business Machines Corporation | Regulating electrical fuse programming current |
US7764531B2 (en) * | 2008-09-18 | 2010-07-27 | International Business Machines Corporation | Implementing precise resistance measurement for 2D array efuse bit cell using differential sense amplifier, balanced bitlines, and programmable reference resistor |
-
2008
- 2008-11-25 US US12/277,495 patent/US8134854B2/en active Active
-
2009
- 2009-11-16 TW TW098138788A patent/TWI420529B/zh active
- 2009-11-17 CN CN2009102233132A patent/CN101740130B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
CN101740130A (zh) | 2010-06-16 |
US8134854B2 (en) | 2012-03-13 |
TWI420529B (zh) | 2013-12-21 |
US20100127757A1 (en) | 2010-05-27 |
CN101740130B (zh) | 2013-02-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW201021044A (en) | Efuse devices | |
TWI313870B (en) | Antifuse cell with current regulator for controlling programming current and method of programming antifuse cell | |
US8380768B2 (en) | Random number generator | |
US7551497B2 (en) | Memory circuits preventing false programming | |
CN103187097B (zh) | 电熔丝巨集 | |
TWI317184B (en) | A hybrid battery module with a voltage balance unit and its charging and discharging method | |
TW201101313A (en) | Fuse circuit, electronic system and operating method thereof | |
JPH077139A (ja) | 集積回路のためのヒューズ付き回路 | |
CN107895587A (zh) | 基于sram的可自毁验证电路 | |
TW200907986A (en) | Efuse arrays, efuse devices, and efuse blowing methods | |
TW434558B (en) | Anti-fuse programming circuit using variable voltage generator | |
US10355497B2 (en) | Protection of parallel connected cells in battery packs | |
TW201114135A (en) | System and method for negative voltage protection | |
CN103943624A (zh) | 存储元件、半导体器件和写入方法 | |
WO2017201740A1 (zh) | 电池保护板、电池和移动终端 | |
TWI240930B (en) | Redundancy control circuit which surely programs program elements and semiconductor memory using the same | |
TWI329321B (en) | Fuse circuit with leakage path elimination and method for sensing the state therefore | |
TW200305887A (en) | Sense amplifier | |
TW521392B (en) | Fuse circuit | |
TWM261836U (en) | Circuit for trimming locking of integrated circuits | |
TWI249836B (en) | Fuse circuit | |
TW200816207A (en) | Memory circuits and malfunction protection methods thereof | |
TWI259470B (en) | Evaluation circuit for an anti-fuse | |
WO2023221391A1 (zh) | 反熔丝电路及反熔丝单元烧写状态实时验证方法 | |
CN101794769A (zh) | 熔丝电路及其布线设计方法 |