TW201015622A - Method for forming a deep well of a power device - Google Patents

Method for forming a deep well of a power device Download PDF

Info

Publication number
TW201015622A
TW201015622A TW097138162A TW97138162A TW201015622A TW 201015622 A TW201015622 A TW 201015622A TW 097138162 A TW097138162 A TW 097138162A TW 97138162 A TW97138162 A TW 97138162A TW 201015622 A TW201015622 A TW 201015622A
Authority
TW
Taiwan
Prior art keywords
layer
forming
region
deep well
sacrificial layer
Prior art date
Application number
TW097138162A
Other languages
English (en)
Other versions
TWI377604B (en
Inventor
Shang-Hui Tu
Hung-Shern Tsai
Jui-Chun Chang
Original Assignee
Vanguard Int Semiconduct Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Vanguard Int Semiconduct Corp filed Critical Vanguard Int Semiconduct Corp
Priority to TW097138162A priority Critical patent/TWI377604B/zh
Priority to US12/323,411 priority patent/US7682955B1/en
Publication of TW201015622A publication Critical patent/TW201015622A/zh
Application granted granted Critical
Publication of TWI377604B publication Critical patent/TWI377604B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H01L21/2652—Through-implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2252—Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase
    • H01L21/2253—Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase by ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66659—Lateral single gate silicon transistors with asymmetry in the channel direction, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

201015622 九、發明說明： 【發明所屬之技術領域】 本發明係關於深井區的形成方法’且特別關於高壓元 件之深井區的形成方法。 【先前技術】
傳統高壓元件基本上有垂直式(VDMOSFET)及水平式 (LDMOSFET)，其中橫向結構以雙擴散金氧半電晶體為代 表，縱向結構以溝槽式閘極功率電晶體為代表。 為了形成耐高壓之橫向擴散金屬氧化物半導體 (Laterally Diffused Metal Oxide Semiconductor, LDMOS) » 通常會使用一個低濃度N型飄移區來形成一個耐高壓結 構，並且利用如Reduce Surface Field (簡稱RjgSURF)與電 場板(Field-Plate)等技術來進行最佳化調整。而要完成一高 壓元件（财壓30CM000 V)，一般都會使用一個低濃度^ 型深井區來形成-個耐高壓結構。傳統形成从型深井區的 製程如第1A-D圖所示。 第1A圖顯示提供—基底1〇1，且基底上且 牲層103。接下來第1B_示於犧牲層丨㈣ 化遮蔽層1〇5,且露出一開口區1〇7，並 =成圖 離子摻雜109,以形成摻雜 、汗口區07進 化遮蔽層105後，執行一回； C圖顯示移除圖 一深井區113，岐成深井區^製程。捧雜區111擴散 然而’上述之製“須㈣長時以相擴散才能 97008/0516-A41788-TW/f 201015622 到所需深度。有鑑於此，業界亟需一種新的高壓元件N型 深井區的製程，其可縮短井區擴散的時間。 【發明内容】 為了克服上述先前技術的缺點，本發明實施例提供一 高壓（高功率）深井區之製程，可縮短井區擴散的時間、減 少井區擴散之熱預算(thermal budget)，並且可將其他需要 磊晶製程之高壓元件的整合簡化。 ❿ 本發明提供一種形成高壓元件深井區的方法，包括： 提供一基底，該基底上具有一第一犧牲層；形成一第一圖 案化遮蔽層於該犧牲層上，並露出一第一開口區；對該第 一開口區進行第一離子摻雜，以形成一第一次摻雜區；移 除該第一圖案化遮蔽層與該第一犧牲層；形成一蠢晶層於 該基底上；形成一第二犧牲層於該磊晶層上；形成一第二 圖案化遮蔽層於該第二犧牲層上，並露出第二開口區；對 該第二開口區進行第二離子摻雜，以形成一第二次摻雜 ❿ 區；移除該第二圖案化遮蔽層；執行一回火步驟，使該第 一摻雜區與該第二摻雜區擴散成一深井區；以及移除該第 二犧牲層。 為了讓本發明之上述和其他目的、特徵、和優點能更 明顯易懂，下文特舉較佳實施例，並配合所附圖示，作詳 細說明如下： 【實施方式】 以下將以實施例詳細說明做為本發明之參考，且範例 97008/0516-A41788-TW/f 201015622 係伴隨者圖不說明之。在圖不或描述中，相似或相同之部 分係使用相同之圖號。在圖示中，實施例之形狀或是厚度 可擴大’以簡化或是方便標示。圖示中元件之部分將以描 述說明之。可以理解的是，未緣示或描述之元件，可以具 有各種熟習此技藝之人所知的形式。此外，當敘述一層係 位於一基板或是另一層上時，此層可直接位於基板或是另 一層上，或是其間亦可以有中介層。 φ 第2A-2F圖係根據本發明之一實施例之形成高壓元件 深井區的製程剖面圖。 第2A圖顯示’提供一基底201，基底上201具有一第 一犧牲層203。基底201可包括包括半導體基底，例如p_ 型石夕基底或絕緣層上有石夕（SOI)基底。第一犧牲層203可包 括一氧化層。 接著，如第2B圖所示’於第一犧牲層203上形成一第 一圖案化遮蔽層205，並露出一第一開口區207。第一圖案 φ 化遮蔽層205可包括一光阻層。在一實施例中，形成第一 圖案化遮蔽層205的方法可包括於第一犧牲層203上形成 一第一光阻層’然後執行一第一微影步驟’使第一光阻層 圖案化以形成第一開口區207。 詳細步驟可包括，塗佈一第一光阻層於基底201上， 隨後提供一第一光罩’其包括一遮光區和一透光區。接著， 使光線通過上述第一光罩以進行一曝光步驟，而轉移光罩 上的圖案至基底201上的第一光阻層中。接著實施一顯影 製程，移除第一光阻層未被上述遮光區遮蔽的部分，而形 97008/0516-A41788-TW/f 205 201015622 成第一圖案化光阻層205， _ 第一開口區207。 圖）的位置’即 而在形成第-圖案化遮蔽層2〇5 207執行—第一離子摻雜谢，以 開口區 r坌？Γ阒、Λ 每从 弟—次摻雜區211 (第2C圖）。在一貝施例中，第一離子摻 型離子摻雜，例如磷或坤。 〃 可包括Ν 由於離子摻雜是將具能量的粒子植入基底2〇ι，因此 第二犧牲層2〇3的仙為避免基底加之表面受到離子植 入損傷。應注意的是’第一犧牲層203不會留在最終元件 中〇 如第2C圖所示，接著將第一圖案化遮蔽層2〇5與第一 犧牲層203進行移除，移除的方式可包括一般移除製程， 例如乾蝕刻或溼蝕刻。於移除第一圖案化遮蔽層2〇5與第 一犧牲層203之後’在基板201上形成—蟲晶層（epitaxiai 鲁 layer)213。在一實施例中，可以化學氣相沉積（CVD)法成 長蟲晶層213。而蠢晶層213可縮短之後井區擴散所需的 時間。磊晶層213的材質可與基底201相同，例如是p型 矽磊晶層。 再來參見第2D圖。於磊晶層213上形成一第二犧牲層 215，然後形成一第二圖案化遮蔽層217於第二犧牲層215 上，並露出第二開口區219。第二犧牲層215可包括一氧 化層，而第二圖案化遮蔽層217可包括一光阻層。在一實 施例中，形成第二圖案化遮蔽層217的方法可包括於第二 97008/0516-A41788-TW/f 201015622 犧牲層215上形成一第二光阻層，然後執行一第二微影步 驟，使第二光阻層圖案化以形成第二開口區219。 詳細步驟可包括，塗佈一第二光阻層於第二犧牲層215 上，隨後提供一第二光罩，其包括一遮光區和一透光區。 接著，使光線通過上述第二光罩以進行一曝光步驟，而轉 移光罩上的圖案至第二犧牲層215的第二光阻層中。接著 實施一顯影製程，移除第二光阻層未被上述遮光區遮蔽的 部分，而形成第二圖案化光阻層217，並藉由第二圖案化 光阻層217定義出預定形成第二次摻雜區223 (第2E圖） 的位置，即第二開口區219。 而在形成第二圖案化遮蔽層217之後，對第二開口區 219執行一第二離子摻雜221，以形成一第二次摻雜區223 (第2E圖）。在一實施例中，第二離子摻雜221可包括N 型離子推雜，例如構或珅。 由於離子摻雜是將具能量的粒子植入磊晶層213,因 此第二犧牲層215的作用為避免磊晶層213之表面受到離 子植入損傷。應注意的是，第二犧牲層215不會留在最終 元件中。 而在一實施例中，第一離子摻雜與第二離子摻雜的濃 度可相同。而在另一實施例中，第一離子摻雜與第二離子 摻雜的濃度可不同。 接下來參見第2E圖。將第二圖案化遮蔽層進行移除， 移除的方式可包括一般移除製程，例如乾钱刻或渔银刻。 再來執行一回火步驟，使第一次摻雜區211與第二次摻雜 97008/0516-A41788-TW/f 201015622 區223擴散成一深井區225。 需注意的是，第一開口區207與第二開口區219位於 相同位置皆對應於深井區225。因此上述第一光罩與第二 光罩可為相同光罩。 最後如第2F圖所示，將第二犧牲層215自磊晶層213 上移除，以完成本發明實施例之高壓深井區之製程。需注 意的是’而蠢晶層213的存在可短縮井區擴散所需的時 間，並且可進行後續之半導體製程步驟，將上述具高壓深 井區的基底完成局壓元件的製作。 而上述高壓深井區之製程可應用於任何高壓元件之製 程，例如橫向擴散金屬氧化物半導體。 雖然本發明已以較佳實施例揭露如上，然其並非用以 限定本發明，任何熟習此技藝者，在不脫離本發明之精 神和範圍内，當可作些許之更動與调飾，因此本發明之 保護範圍當視後附之申請專利範圍所界定者為準。 • 【圖式簡單說明】 第1A-D圖顯示傳統形成N型深井區的製程。 第2A-F圖顯示根據本發明之一實施例之形成高壓元 件深井區的製程剖面圖。 【主要元件符號說明】 101、201〜基底 103〜犧牲層 105〜圖案化遮蔽層 97008/0516-A41788-TW/f 11 201015622 107〜開口區 109〜離子摻雜 111〜摻雜區 113、225〜深井區 203〜第一犧牲層 205〜第一圖案化遮蔽層（第一圖案化光阻層） 207〜第一開口區 209〜第一離子摻雜 211〜第一次摻雜區 213〜磊晶層 215〜第二犧牲層 217〜第二圖案化遮蔽層（第二圖案化光阻層） 219〜第二開口區 221〜第二離子摻雜 223〜第二次摻雜區
97008/0516-A41788-TW/f

Claims (1)

  1. .201015622 η 十、申請專利範圍： 1. 一種形成高壓元件深井區的方法，包括： 提供一基底，該基底上具有一第一犧牲層； 形成一第一圖案化遮蔽層於該犧牲層上，並露出一第 一開口區； 對該第一開口區進行第一離子摻雜，以形成一第一次 摻雜區； 移除該第一圖案化遮蔽層與該第一犧牲層； ❹ 形成一蠢晶層於該基底上； 形成一第二犧牲層於該磊晶層上； 形成一第二圖案化遮蔽層於該第二犧牲層上，並露出 第二開口區； 對該第二開口區進行第二離子摻雜，以形成一第二次 換雜區； 移除該第二圖案化遮蔽層； 執行一回火步驟，使該第一摻雜區與該第二摻雜區擴 β散成-深井區；以及 移除該第二犧牲層。 2. 如申請專利範圍第1項所述之形成尚壓元件深井 區的方法，其中該基底包括Ρ-型矽基底或絕緣層上有矽 (SOI)基底。 3. 如申請專利範圍第1項所述之形成高壓元件深井 區的方法，其中該第一犧牲層包括一氧化層。 4. 如申請專利範圍第1項所述之形成高壓元件深井 97008/0516-A41788-TW/f 13 201015622 區的方法，其中兮楚 井區。 〜肖口區與該第二開口區對應於該深 區的方法如以:軸1項f述之形成高壓元件深井 6 δχ 圖案化遮蔽層包括一光阻層。 區的方法，其1項所述之形成高壓元件深井 形成一當/ ~ ―®案化遮蔽層的步驟包括： 成第-光阻層於該第一犧牲層上；以及 第一 2=一微影步驟，使該第一光阻層圖案化形成該 區的方7法第1項所述之形成高《元件深井 8.如由 與第二離子摻雜W型離子摻雜。 區的方法，龙2 =圍第1項所述之形成高磨元件深井 其中该N型離子包括磷或砷。 區的二如1項所述之形成高壓元件深井 10 , ? δχ第，、弟二離子摻雜的濃度為相同 區的方法^翻範圍第1销述之形成高壓元件深井 々I去’其中該第-與第二離子摻雜的濃度為不同。 區的方本如申請專利範圍第1項所述之形成高壓元件深井 °°的方法，其中縣晶層的材料與該基底相同。 區的方t如申清專利範圍第1項所述之形成高壓元件深井 °的方法’其中越晶層的材料包括？型石结晶層。 區的S如申請專利範圍第1項所述之形成高壓元件深井 °。的方法’其中該第二犧牲層包括—氧化層。 14.如申請專利範圍第1項所述之形i高壓元件深井 97008/0516.A41788.TW/f 14 201015622 區的方法，其中該第二圖案化遮蔽層包括一光阻層。 15.如申請專利範圍第1項所述之形成高壓元件深井 區的方法，其中形成該第二圖案化遮蔽層的步驟包括： 形成一第二光阻層於該第二犧牲層上；以及 執行一第二微影步驟，使該第二光阻層圖案化形成該 第二開口區。
    97008/0516-A41788-TW/f 15
TW097138162A 2008-10-03 2008-10-03 Method for forming a deep well of a power device TWI377604B (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW097138162A TWI377604B (en) 2008-10-03 2008-10-03 Method for forming a deep well of a power device
US12/323,411 US7682955B1 (en) 2008-10-03 2008-11-25 Method for forming deep well of power device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW097138162A TWI377604B (en) 2008-10-03 2008-10-03 Method for forming a deep well of a power device

Publications (2)

Publication Number Publication Date
TW201015622A true TW201015622A (en) 2010-04-16
TWI377604B TWI377604B (en) 2012-11-21

Family

ID=42026955

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097138162A TWI377604B (en) 2008-10-03 2008-10-03 Method for forming a deep well of a power device

Country Status (2)

Country Link
US (1) US7682955B1 (zh)
TW (1) TWI377604B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8258042B2 (en) * 2009-08-28 2012-09-04 Macronix International Co., Ltd. Buried layer of an integrated circuit
CN109037310B (zh) * 2018-08-08 2020-12-29 电子科技大学 一种超结功率器件终端结构及其制备方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100263909B1 (ko) * 1998-06-15 2000-09-01 윤종용 반도체 집적회로의 다중 웰 형성방법
US20070069309A1 (en) * 2005-09-26 2007-03-29 Richard Lindsay Buried well for semiconductor devices

Also Published As

Publication number Publication date
TWI377604B (en) 2012-11-21
US20100087054A1 (en) 2010-04-08
US7682955B1 (en) 2010-03-23

Similar Documents

Publication Publication Date Title
TWI624059B (zh) 半導體器件以及其製造方法
JP2007053343A5 (zh)
JP2007013145A5 (zh)
US20170186856A1 (en) Method for manufacturing ldmos device
TWI565053B (zh) 高壓半導體裝置與其製造方法
TW200903655A (en) Method of fabricating high-voltage MOS having doubled-diffused drain
WO2017016023A1 (zh) 一种低温多晶硅薄膜晶体管及其制造方法
JP2010157720A (ja) 半導体素子及びその製造方法
KR100790261B1 (ko) 디모스 소자 제조 방법
TW201015622A (en) Method for forming a deep well of a power device
KR100906557B1 (ko) 반도체소자 및 그 제조방법
US8552478B2 (en) Corner transistor and method of fabricating the same
JP4836914B2 (ja) 高電圧シーモス素子及びその製造方法
TWI484634B (zh) 隔離元件及其製造方法
CN101728246B (zh) 形成高压元件深阱的方法
KR100649026B1 (ko) 반도체 소자의 트랜지스터 형성방법
KR20110048166A (ko) 엘씨디 구동소자의 제조방법
US8754476B2 (en) High voltage device and manufacturing method thereof
US10879361B2 (en) Method for manufacturing semiconductor structure
KR100577310B1 (ko) 반도체 소자의 웰 형성방법
US20140099783A1 (en) Method of adding an additional mask in the ion-implantation process
KR100800922B1 (ko) 반도체 소자의 트랜지스터 제조방법
JP2006294959A (ja) 半導体装置の製造方法及び半導体基板
TWI289341B (en) Method of forming lightly doped drain (LDD) by inverted trapezoid gate structure
KR101063924B1 (ko) 전력용 ｍｏｓｆｅｔ의 자기정렬식 제조방법