TW201014186A - Clock pin setting circuit and clock driven circuit - Google Patents

Description

201014186 九、發明說明： 【發明所屬之技術領域】 本發明是有關於一種時脈腳位設定電路，且特別是有 關於一種適用多種頻率之時脈腳位設定電路。 【先前技術】

不論晶片個別的功能為何，大部分的晶片都需要時脈 信號來驅動。在含鎖相迴路的高頻晶片中，時脈信號之頻 率倍增至無線電頻率1數位錢處理晶片或微控制晶片 中’時脈信號常用來記錄各個計算週期。任何其他的循序 電路也都需要時脈信號當作參考。 一般而言 有兩種方式可在晶片中產生參考時脈，一 種方式是❹外部晶體震蘯器模組’ > CGlpitts震 蘆器電路；另—種方式収在晶片組中新增電容器或平行 模式晶體到參考電路中，例如石英晶體。 不論使用何種方式來產生時脈信號，都需要依據所產 生的時脈信號頻率來設定晶片上的時脈設定腳位，使晶片 能夠辨識出時脈頻率而正常工作。舉例來說，需要將時脈 设定腳位固定設定為邏輯一或邏輯零。 然而當時脈信號具有多種頻率時，由於無法依據不同 來:整時脈設定聊位的設定值，導致晶片 斷目前的工作頻率，使晶片無法正常運作。 =需要一種新的時脈電路，能夠依據各種 來叹疋時脈設定腳位，使晶片正常工作。 5 201014186 【發明内容】 因此本發明之一方面提供-種時脈聊位設定電路 夠偵測時脈信號之頻率，並據間晶片之時脈設定腳位月進 行設定，使晶片能在多種時脈頻率下正常工作。 Ο

依照本發明之一實施例，時脈腳位設定電路係設定時 脈驅動晶片的時脈設定腳位，此時脈腳位設定電路包括雙 單擊電路以及一開關電路。雙單擊電路包括第一單：電路 以及第二單擊電路。第一單擊電路接收時脈信號並據以輸 出第-控制信號，第二單擊電路接收第一單擊電路所輸出 之第-控制信號並據以輸出第二控制信號。開關電路電性 連接時脈設定腳位，此開關電路依據第二控制信 端或接地端電性連接至時脈設定腳位。 、 、 本發明之另一方面提供一種時脈驅動電路，時脈驅動 電路包括一時脈驅動晶片，而此時脈驅動晶片具有一時脈 設定腳，此時脈設定腳位能夠依據時脈信號之頻率自動地 被ax定’使晶片能在多種時脈頻率下正常工作。 依照本發明之另一實施例，時脈驅動電路包括時脈產 生電路、時脈腳位設定電路、時脈驅動晶片以及開關電路。 時脈產生電路產生時脈信號。時脈腳位設定電路包括—雙 單擊電路，此雙單擊電路包括第一單擊電路以及第二單擊 電路。第一單擊電路根據時脈信號輸出反相控制信號，第 一單擊電路則接收第一單擊電路所輸出之反相控制信號， 並據以輪出第二控制信號。時脈驅動晶片具有時脈設定腳 6 201014186 位，開關電路電性連接此時脈設定腳位。開關電路係依據 第二控制信號，將電源端或接地端電性連接至時脈設定腳 位。 根據上述實施例，時脈腳位設定電路能夠偵測時脈信 號之頻率，並根據時脈信號之頻率，將時脈驅動晶片的時 脈設定腳位設定至相應電位，使晶片能在多種時脈頻率下 正常工作。 【實施方式】 以下實施例之時脈腳位設定電路，能夠偵測時脈信號 之頻率，並根據時脈信號之頻率來設定晶片的時脈設定腳 位，使晶片能在多種時脈頻率下正常工作。 請同時參照第ΙΑ、1B以及1C圖，其係繪示本發明一 實施例之雙單擊電路以及雙單擊電路所產生之信號波型。 第1A圖所會示的雙單擊電路103包括第一單擊電路（one shot)l01 a以及第二單擊電路101b。第一單擊電路101a根 據時脈信號產生反相輸出信號105，第二單擊電路101b接 收第一單擊電路l〇la所產生之反相輸出信號105，並依照 此反相輸出信號105產生正相輸出信號。 根據單擊電路（one shot，亦為monostable電路）的特 性，當單擊電路之輸入端接收到一觸發脈衝（在此為時脈信 號），且在此單擊電路的延遲時間（包括時間常數RC以及恢 復時間，recovery time)内未被再次觸發，則輸出端將產生具 有特定寬度的脈衝。反之，若在此延遲時間内單擊電路被 7 201014186 連續地觸發’則單擊電路將輸出固定為邏輯零或邏輯一的 信號。 第1B圖所纷示之時脈信號具有第-時脈週期。若將第 ，—單擊電路1Gla的延遲時間設計得比第-時脈週期長，也 就是說在第-單擊電路101a的延遲時間内，第一單擊電路 l〇la被時脈信號連續地觸發，則此第—單擊電路丨㈣的反 相輸出信號105將固定為邏輯零，接收此邏輯零信號的第 ® 二單擊電路1〇lb則亦產生固定為邏輯零的正相輸出信號。 第1C圖所繪示之時脈信號具有第二時脈週期，其中第 二時脈週期大於第一時脈週期。當第一單擊電路101a的延 遲時間小於第二時脈週期，也就是說，在第一單擊電路101a 的延遲時間内，第一單擊電路101a只被時脈信號觸發一 次，則此第一單擊電路101a的反相輸出信號將產生脈衝， 接收此脈衝信號的第二單擊電路101b則固定輸出邏輯一。 凊參照第2圖，其緣示本發明一實施例之時脈驅動電 魯 路。時脈驅動電路包括時脈產生電路213、時脈腳位設定電 路217、以及時脈驅動晶片219。時脈產生電路213產生時 脈信號221，時脈腳位設定電路217根據此時脈信號221 來將時脈驅動晶片219之時脈設定腳位電性連接至電源端 (VDD)或接地端（GND)。 時脈腳位設定電路217包括雙單擊電路1〇3以及開關 電路205。雙單擊電路103根據時脈信號221產生第一控制 信號223以及第二控制信號225〇開關電路205依據第二控 制信號225，來將電源端VDD或接地端GND電性連接至 201014186 時脈ϋ動晶片219之時脈設定腳位^時脈腳位設定電路217 更包括緩衝器215、第—電阻209以及第二電阻2U。緩衝 器215電性連接雙單擊電路1〇3，來將時脈信號221傳遞至 雙單擊電路103。由於時脈驅動晶片219以及雙單擊電路 103的電容值較大，需要緩衝器215來幫忙推動。第一電阻 209電性連接開關電路2〇5以及電源端 VDD，第二電阻211 則電性連接開關電路2〇5以及接地端GND。 φ 如前所述，雙單擊電路103包括第一單擊電路（one shot)101a以及第二單擊電路1〇lb。第一單擊電路1〇1&根 據時脈信號221來輸出第一控制信號223。在此一實施例 中第控制彳§號223為經過反相的控制信號。第二單擊 電路l〇lb接收第一單擊電路1〇1&所輸出之第一控制信號 223，並據以輸出第二控制信號225。 根據本實施例雙單擊電路（one shot，亦為m〇n〇staMe 電路）的特性，當雙單擊電路之輸入端接收到一時脈信號， 象 且此時脈信號的週期大於雙單擊電路的延遲時間，則雙單 擊電路103將輸出邏輯一，使得開關電路2〇5將時脈設定 腳位電性連接至電源# VDD。&之，若時脈信號的週期小 於雙單擊電路的延遲時間，則雙單擊電路1〇3將輸出邏輯 零，使開關電路205將時脈設定腳位電性連接至接地端 GND。 請參照第3圖，其係繪示本發明一實施例雙單擊電路 之控制信號對照表。由此對照表可知’當時脈信號週期為 5ns或10ns a夺，雙單擊電路的第一控制錢分別為邏輯零 9 201014186 或脈衝信號，第二控制信號則分別為邏輯零或邏輯…換 言之，當時脈信號週期不同時，第二控制信號為不同邏輯 值，使得開關電路對時脈驅動晶片的時脈設定腳位進行不 同設定。如此一來，時脈驅動晶片能夠辨識不同的頻率， 並在不同的頻率下工作。 根據上述實施例，時脈腳位設定電路能夠偵測時脈信 號之頻率，並根據時脈信號之頻率來設定晶片的時脈設定 Φ 腳位’使晶片能在多種時脈頻率下正常工作。 雖然本發明已以一較佳實施例揭露如上，然其並非用 以限定本發明，任何在本發明所屬技術領域中具有通常知 識者，在不脫離本發明之精神和範圍内，當可作各種之更 動與潤飾，因此本發明之保護範圍當視後附之申請專利範 圍所界定者為準* 【圖式簡單說明】 .為讓本發明之上述和其他目的、特徵、優點與實施例 能更明顯易懂，所附圖式之詳細說明如下： 第1A係繪示本發明一實施例之雙單擊電路。 第1B圖係繪示本發明一實施例第一時脈週期之時脈 信號波形以及雙單擊電路所產生之控制信號波型。 第1C圖係繪示本發明一實施例第二時脈週期之時脈 信號波形以及雙單擊電路所產生之控制信號波型。 第2圖係繪示本發明一實施例之時脈驅動電路。 第3圖係繪示本發明一實施例之雙單擊電路控制信號

201014186 對照表。 【主要元件符號說明】 101a :第一單擊電路 103 :雙單擊電路 209 :第一電阻 213:時脈產生電路 217 :時脈腳位設定電路 221 :時脈信號 225 :第二控制信號 101b :第二單擊電路 205 :開關電路 211 :第二電阻 215 :緩衝器 219 :時脈驅動晶片 223 :第一控制信號

11

Claims (1)

1. 201014186 十、申請專利範圍： 1. 一種時脈腳位設定電路，用以設定一晶片之一時脈設 定腳位，該時脈腳位設定電路包含： 一雙單擊電路，包含： 一第一單擊電路，該第一單擊電路係接收一時脈 信號並據以輸出一第一控制信號；以及 一第二單擊電路，接收該第一單擊電路所輸出之 _ 該第一控制信號並據以輸出一第二控制信號；以及 一開關電路，電性連接該晶片之該時脈設定腳位，該 帛關電路係依據該第二控制信號，將一電源端或一接地端 電性連接至該時脈設定腳位。 2. 如申請專利範圍第i項所述之時脈腳位設定電路， 更包3 -緩衝器’電性連接該雙單擊電路以將該時脈信號 傳遞至該雙單擊電路。 9 3·如申凊專利範圍第1項所述之時脈腳位設定電路， 更包含一第一電阻以及一第二電阻，該第一電阻電性連接 該開關電路以及該電源端，該第二電阻則電性連接該開關 電路以及該接地端。 . 4.如中請專利範㈣1項所述之時脈腳位設定電路， ^其中當該時脈信號具有一第一時脈週期時’該第-控制信 5虎〆、有固定邏輯準位，當該時脈信號具有一第二時脈週期 12 201014186 時，該第—控制信號則為一 期短於該第二時脈週期。 脈衝信號，其中該第一時脈週 請專利範圍第4項所述之時脈腳㈣定電路， 辣=日脈信號具有該第—時脈週期時，該、第一控制信 唬以及該第二控制信號為邏輯零。 6.如申請專利範圍第4項所述之時脈腳位設定電路， 其中當該時脈信號具有該第二時脈週期時，該第一控制信 號為該脈衝信號，該第二控制.信號則為邏輯一。 7.—種時脈驅動電路，包含： 一時脈產生電路，以產生一時脈信號； -時脈驅動晶片’由該時脈信號驅動，其中該時脈驅 動晶片具有一時脈設定腳位； 一時脈腳位設定電路，包含一雙單擊電路，該雙單擊 電路包含： -第-單擊電路，根據該時脈信號輸出一反相控 制信號；以及 -第二單擊電路’接收該第一單擊電路所輸出之 該反相控制信號，並據以輸出一第二控制信號；以及 一開關電路，電性連接該時脈設定腳位以及該雙單擊 電路，其中該開關電路係依據該雙單擊電路所產生之該第 二控制信號，將一電源端或一接地端電性連接至該時脈設 13 201014186 定腳位。 8.如申請專利範圍第7項所述之時脈驅動電路’更包 含緩衝器電性連接該時脈產生電路以及該雙單擊電路， 以將該時脈信號傳遞至該雙單擊電路。 9·如申請專利範圍第7項所述之時脈驅動電路，更包 含一第一電阻以及一第二電阻，該第一電阻電性連接該開 關電路以及該電源端，該第二電阻則電性連接該開關電路 以及該接地端。 10.如申請專利範圍第7項所述之時脈驅動電路，其 中該時脈信號具有一第一時脈週期以及一第二時脈週期， 該第一時脈週期小於該第二時脈週期，該第一單擊電路之 延遲時間則介於該第一時脈週期與該第二時脈週期之間。