TW201009938A - Method of preparing an electrically insulating film and application for the metallization of vias - Google Patents

Method of preparing an electrically insulating film and application for the metallization of vias Download PDF

Info

Publication number
TW201009938A
TW201009938A TW098122311A TW98122311A TW201009938A TW 201009938 A TW201009938 A TW 201009938A TW 098122311 A TW098122311 A TW 098122311A TW 98122311 A TW98122311 A TW 98122311A TW 201009938 A TW201009938 A TW 201009938A
Authority
TW
Taiwan
Prior art keywords
layer
group
copper
acid
substrate
Prior art date
Application number
TW098122311A
Other languages
English (en)
Other versions
TWI474398B (zh
Inventor
Vincent Mevellec
Jose Gonzalez
Dominique Suhr
Original Assignee
Alchimer
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alchimer filed Critical Alchimer
Publication of TW201009938A publication Critical patent/TW201009938A/zh
Application granted granted Critical
Publication of TWI474398B publication Critical patent/TWI474398B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D13/00—Electrophoretic coating characterised by the process
    • C25D13/04—Electrophoretic coating characterised by the process with organic material
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D13/00—Electrophoretic coating characterised by the process
    • C25D13/18—Electrophoretic coating characterised by the process using modulated, pulsed, or reversing current
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/12—Semiconductors
    • C25D7/123—Semiconductors first coated with a seed layer or a conductive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B3/00—Insulators or insulating bodies characterised by the insulating materials; Selection of materials for their insulating or dielectric properties
    • H01B3/18—Insulators or insulating bodies characterised by the insulating materials; Selection of materials for their insulating or dielectric properties mainly consisting of organic substances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76873—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Electrochemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Formation Of Insulating Films (AREA)
  • Polymerisation Methods In General (AREA)
  • Addition Polymer Or Copolymer, Post-Treatments, Or Chemical Modifications (AREA)
  • Application Of Or Painting With Fluid Materials (AREA)
  • Manufacture Of Macromolecular Shaped Articles (AREA)

Description

201009938 六、發明說明： 【發明所屬之技術領域】 本發明大體上係關於一種用於在質子煤劑中塗布具有一 絕緣層之基板之表面的方法’該基板詳言之為矽基電阻性 基板，且該絕緣層能夠由一銅擴散障壁層加以塗布。 本發明之基本應用係在微電子領域中用於通孔（稱為貫 穿矽通孔或貫穿晶圓通孔或貫穿晶圓互連）之金屬化（特定 言之藉由銅來金屬化），其為電子晶片（或晶粒）之三維（3d) 整合或垂直整合之關鍵。本發明亦具有在其他電子領域中 之應用，其中包含通孔之基板必須經電絕緣且由銅層覆 蓋。在此情形下，可能引起用於印刷電路板（或印刷線路 板）之間的互連之元件的製造，或積體電路或微機電系統 中之諸如電感器之被動元件或電磁元件的製造。 【先前技術】 當前電子系統主要係由若干積體電路或組件組成，且每 一積體電路履行一或多個功能。舉例而言，電腦包含至少 一微處理器及若干記憶體電路。每一積體電路通常對應於 其自身封裝中的電子晶片。積體電路焊接至或插入於（例 如）印刷電路板（PCB)中，此確保積體電路之間的連接。 增加電子系統之功能密度之持續需要已導致根據第一方 法之晶片上系統概念，其中接著在不使用印刷電路支撐的 情況下在同一晶片上生產實施所有系統功能所必需的所有 組件及電路單元。儘管如此，實務上極難以獲得高效能晶 片上系統，此係因為邏輯及記憶體電路之製造方法（例如） 143352.doc 201009938 實質上非本不同。晶片上系統方法因此導致接受關於在同 一晶片上所生產之各種功能之效能的損害。此外，此等晶 片之大小及其製造效率正達到其經濟可行性的極限。 第二方法在於在同一封裝中製造一確保若干積體電路之 互連的模組，该若干積體電路繼而可來自同一半導體基板 或來自不同基板。如此獲得之封裝或多晶片模組（MCM)因 此係以單一組件之形式存在。與習知PCB方法相比較，此 MCM方法使得可獲得較高互連密度且如此獲得較佳效 能。儘管如此，MCM方法並非根本上不同於pCB方法。除 封裝之體積及重量外，MCM之效能仍受到與自基板之連 接之長度及與將基板或晶片連接至封裝之插腳之線黏結相 關聯的寄生元件限制。 稱為三維（3D)整合或垂直整合之第三方法以以下事實為 特徵：晶片經疊置且藉由垂直互連而連接至彼此。如此獲 付之堆疊包含主動組件或晶片之若干層或層級，且構成3d 積體電路（或3D 1C)。 3D整合之益處係同時基於以下各項： (1) 效能之改良，例如，增長時間及所耗散功率之減 少、與功能單元之間的經加速之通信相關聯之系統的操作 速度之增加、每一功能單元之頻寬的增加、雜訊抗擾度的 增加； (2) 成本之改良，例如，整合密度之增加、歸因於使用 最適於每一功能單元之某代電子晶片的改良之製造效率、 可靠性之改良；及 141352.doc
A 201009938 (3)藉由堆疊異質技術（或共同整合）（亦即，使用不同材 料及/或不同功能組件）生產高度整合系統的可能性。 結果’ 3D整合現今構成對習知方法的 必不可少之替代， 該等習知方法在效能、功能多樣化及生產成本方面正達到 其極限。3D整合之基礎及優點已（例如）在以下文獻中描 述.A.W. Topol 等人之「jTzree-山me«们·〇„a/ drewzii」（/5M 心& & />ev.，2006年 7 月 /9 月第 4/5 期第50卷第491至506頁）。 在（例如）藉由黏結進行之堆疊之後，晶片可藉由線黏結 _ 而個別地連接至封裝之插腳。晶片至彼此之互連通常藉由 使用穿孔來進行。 因此，生產3D積體電路所必需之基本技術包含：（詳言 之）矽晶圓之薄化、層之對準、層之黏結、每一層内之穿 孔的蝕刻及金屬化。 可在製造穿孔之前進行珍晶圓之薄化（例如，US 7 060 624，US 7 148 565)。 或者，可在使矽晶圓薄化之前進行通孔之蝕刻及金屬化 ® (例如，US 7 060 624，US 7 101 792)。在此狀況下，將閉 合之通孔或盲通孔姓刻至矽中，接著金屬化至所要深度， 隨後使矽晶圓薄化以便如此獲得穿孔。 銅之良好電導率及其對可為故障之重要原因之電遷移現 象（亦即，在電流密度之作用下銅原子之低遷移）的高抗性 使銅尤其為用於通孔之金屬化的精選材料。 通常根據包含以下各項之一系列步驟以類似於「鑲嵌方 141352.doc 201009938 法」（在微電子領域中用以製造用於互連積體電路之元件） 之方式來製造3D積體電路的通孔： -將通孔蝕刻至矽晶圓中，或蝕刻穿過石夕晶圓； -沈積絕緣介電層； -沈積用以防止銅遷移或擴散之障壁層或概裏； -藉由銅之電沈積來填充通孔；及 -藉由化學機械研磨來移除過量鋼。 Ιφ·因於構成P羊壁層之材料的局電阻率，障壁層通常具有 過高電阻而不允許藉由直接電化學手段在晶圓規模上均質 或均勻地沈積銅（熟習此項技術者藉由術語歐姆壓降而已 知之現象）。 因此，在藉由銅之電沈積而進行填充之步驟之前，有必 要以稱為晶種層之薄銅金屬層來覆蓋障壁層。 此晶種層可以若干方式來產生：藉由物理汽相沈積或化 學汽相沈積（分別為PVD及CVD)之方法，或者藉由使用稱 為電接枝之技術在液體煤劑中進行沈積。 絕緣介電層可為： 陡質上無機的（例如，二氧化矽Si02、氮化矽Si3N4或氧 化鋁）， 或性質上有機的（例如’C型、N型或D型聚對二甲苯、 聚酿亞胺、苯并環T稀、聚苯并㈣）。 不& 質上為有機還是無機的，絕緣介電層通常以製造 穿孔之已知方法進行乾式沈積以便獲得均勻絕緣層。 因此，在WO 2006/086337中，推薦藉由汽相沈積方法來 141352.doc 201009938 產生較佳由聚對二曱苯形成的絕緣介電層。 在此先前文獻中具體推薦之使用化學汽相沈積的方法歸 因於消耗品（前驅物）及（最重要地）對於其實施所必需之設 備之南價格連同其低效率而為相對昂貴的。 亦在此先前文獻中設想之使用物理汽相沈積的方法並未 使得可在南密度3D積體電路之穿孔之表面的每一點處獲得 具有均勻厚度的塗層，對於高密度3D積體電路而言，形狀 因數通常為非常重要的。 專利US 6 770 558描述一種製造穿孔之方法，其中藉由 熱氧化或藉由化學汽相沈積來產生性質上為無機之絕緣介 電層（Si02)。 此情形產生與先前關於在文獻WO 2006/086337中描述之 方法所提及之彼等問題相同的問題。 為了避免與乾式沈積方法相聯繫之問題，一可能解決方 案在於使用濕式沈積方法。 並非直接關於3D積體電路之穿孔之製造的來自先前技術 之各種文獻描述用於利用對聚合物進行電接枝而在可為電 導體或半導體之基板之表面處製備有機膜的方法。電接枝 為基於電活性單體於待覆蓋表面上之引發繼之以藉由鏈增 長之電誘發之聚合的濕式沈積技術。 一般而言，電接枝要求： -一方面’使用含有引發劑化合物及單體的液態溶 液；及 -另一方面’電化學方案使得可在基板之待塗布表面處 141352.doc 201009938 形成聚合物膜。 藉由電接枝製備有機膜之此方法插 申請案WO 2007/099137中。映p A 以於（例如）國際專利 此已知方法使用. 聚合單體之電接 一方面，含有至少一種重氮鹽及鏈可. 枝溶液；及 -另一方面，用 案 於藉由循環伏安法進行沈積的 電化學方 在此先前文獻中通常使用之可聚合々 劑中，使得電接枝溶液通常含有諸如（詳言子煤 胺之非質子溶劑，其使料成環境方面的_ 甲酿 文獻购2。。7/。99218亦描述—種用於藉 機膜之方法，其中液態電接枝溶 製備有 有質子溶劑及可溶於 此質子溶劑中的至少-種自由基聚合引發劑。 由於在此先前文獻中使用之可聚合單體在質子煤劑中溶 解性差’所以推篇向電接枝溶液添加至少一種界面活性 劑，以便使得可聚合單體以微胞形式而為可溶的。 然而，使用界面活性劑將電接枝溶液中之單體濃度限制 至過低值而不允許此方法之使用滿足工業約束。 此外，所使用之界面活性劑能夠吸附於待塗布之表面上 且因此被引入至形成於基板上的有機膜中。此將導致如此 製備之膜的絕緣性質之劣化。 此外且如在先前論述之文獻w〇 2〇〇7/〇99137之狀況下， 已觀測到使用循環伏安法之電接枝方案的使用並不允許膜 之與工業需求相容的生長動力學。 141352.doc 201009938 【發明内容】 :此等狀況下’本發明之目標為解決提供藉由電接枝在 問題;：體基板之表面處製傷有機膜之新方法的技術 -尤其適合於在製造穿孔(詳言之，3d積體電路之 中形成電絕緣膜；且 ） 7夠在與4約束相容之條件下進行濕式實施，同時 導致對於大範圍之形狀因數的連續且保形之沈積且具有至 基板之極佳黏附。 本發明亦具有藉由使得可產生自身能夠由形成銅擴散障 壁之層進行濕式塗布的絕緣膜而解決前述技術問題的目 標0 已發現以下情形且此情形構成本發明之基礎：可藉由使 用以下各項而以工業規模滿意之方式解決前述技術問題： -一方面，性質上為質子溶液的電接枝溶液，且詳言 之，其中膜前驅物係選自可溶於此溶劑中之單體的水溶 液；及 -另一方面，處於脈衝模式之電接枝方案，其使得可形 成具有與工業約束相容之生長動力學的連續且均勻之膜。 因此，根據第一態樣，本發明係關於一種在電導體或諸 如矽基板之半導體基板之表面處製備電絕緣膜的方法，該 方法之特徵在於該方法包含： a)使該表面與液態溶液接觸，該液態溶液包含： -質子溶劑； 141352.doc •10-
201009938 _至少一種重氮鹽； ^ 種單體’其為鍵可聚合的且可溶於該質子溶 劑中； -足夠晋> ,1、 主夕一種酸藉由將該溶液之pH值調整為小 、7，較佳小於2.5之值而使該重氮鹽穩定； —b)根據電位或電流脈衝模式極化該表面歷時—足以形成 厚度在至少80奈米且較佳在1〇〇與5〇〇奈米之間之膜的時 ，利地，在前述方法中使用之質子溶劑係選自由以下各 =、成之群.水（較佳為去離子水或蒸餘水）、經化溶劑（詳 Ί 1至4個碳原子之醇）、具有2至4個石農原子之幾 酉“洋言之’甲酸及乙酸)，及其混合物。 水構成在本發明之情形下當前較佳的質子溶劑。 -般而I，許多重氮鹽(且詳言之，在文獻卿肅 9218中提及之重氮鹽）能夠用於實施根據本發明之 一態樣之方法。 因此’根據特定特性， 物的芳基重氮鹽： 重氮鹽為選自具有下式（I)之化合 其中： R-N2+，A- (I) -A表示單價陰離子 -R表示芳基。 或多個芳族 取代之芳埃 作為芳基基團R之實例，可能尤其提及由一 或雜芳族環組成之未經取代、經單取代或經多 141352.doc 201009938 或雜芳族碳結構’該-或多個芳族或雜芳族環各自包含3 至8個原子，雜原子係選自N、〇、可選取代基較佳 係選自吸電子基團，諸如N〇2、c〇H、_、CN、c〇2H、 NH2、酯及鹵素。 尤其較佳之基團R為硝基苯基及苯基。 在具有上式（I)之化合物中，A可尤其係選自以下各項： 無機陰離子’諸如像Γ、Br及α.之幽化物、諸如四氣職 之齒代蝴烧；及有機陰離子，諸如醇鹽，根、過氣酸 根及硫酸根。 根據本發明之較佳實施例’具有前述式⑴之重氮鹽係選 自以下各項：苯基重氮四氟硼酸鹽、4_硝基苯基重氮四氟 硼酸鹽、4-溴苯基重氮四氟硼酸鹽、2_甲基_4_氣苯基重氮 氣化物、4-苯甲醯基苯重氮四氟硼酸鹽、心氰基-苯基重氮 四氟硼酸鹽、4-羧基苯基重氮四氟硼酸鹽、4_乙醯胺基苯 基重氮四氟硼酸鹽、4-苯基乙酸重氮四氟硼酸鹽、2_甲基_ 4-[(2_甲基本基）-二氮稀基]苯重氮硫酸鹽、9，1〇_二側氧_ 9，10-二氫_1_蒽重氮氣化物、4_硝基萘重氮四氟硼酸鹽及 萘重氮四氟硼酸鹽、4-胺基-苯基重氮氣化物。 較佳地’重氮鹽將係選自苯基重氮四氟硼酸鹽及4硝基 苯基重氮四氟硼酸鹽。 重氮鹽通常以在ΙΟ-3 Μ與10·1 Μ之間，較佳在5xl0-3 Μ與 3χ1(Γ2Μ之間的量存在於液態電接枝溶液中。 一般而言，電接枝溶液含有至少一種單體，該至少一種 單體為鏈可聚合的且可溶於質子溶劑中。 141352.doc •12· 201009938 可溶於質子溶劑中之單體的選擇構成本發明之基本且原 創特徵。 u 「可溶於質子溶劑中」此處係理解為表示在質子溶劑中 之溶解度為至少05 M之任何單體或單體混合物。 熟習此項技術者將可容易地選擇能夠在本發明之情形下 使用之單體。 此等單體將有利地係選自可溶於質子溶劑中且滿足以下 $ 通式（π)的乙烯基單體： >=< 其中相同或不同之基團心至尺4表示：單價非金屬原子（諸 如鹵素原子或氫原子），或飽和或不飽和之化學基團（諸如 C「c0烷基或芳基、_C00R5基團），其中Rs表示氫原子或 Ci-C6烷基、腈、羰基、胺或醯胺基團。 較佳地，將使用水溶性單體。此等單體將有利地係選自 * 包含吡啶基團之乙烯系單體（諸如，4-乙烯基吡啶或2•乙烯 基吡啶），或係選自包含羧基之乙烯系單體，諸如丙烯 . 酸、甲基丙烯酸、衣康酸、順丁烯二酸、反丁烯二酸及其 ' 鈉、鉀、銨或胺鹽；此等羧酸之醯胺且詳言之丙烯醯胺及 甲基丙烯醯胺連同其N-取代衍生物；此等羧酸之酯，諸 如，甲基丙烯酸2-羥乙基酯、甲基丙烯酸縮水甘油酯、二 曱基胺基-或二乙基胺基（乙基或丙基曱基）丙烯酯及其 鹽；此等陽離子醋之銨化衍生物，諸如，丙烯醯氧基乙基 141352.doc -13· 201009938 三甲基氣化錢、2-丙稀醯胺基·2_曱基丙烧績酸（AMps)、 乙稀基續酸、乙烯基鱗酸、乙稀基乳酸及其鹽；丙稀猜、 N_乙稀基°比錢_、乙酸乙烯醋、N·乙稀基咪料及其衍 生物，N乙稀基咪唾及二稀丙基錢型衍生物，諸如氣化二 甲基二稀丙基錢、演化二曱基二稀丙基錄及氯化二乙基二 稀丙基錢。 液態電接枝溶液之定量組合物可在廣泛限度内改變。 一般而言，此溶液包含： -至少0.3 Μ之可聚合單體， -至少5χ10·3Μ之重氮鹽， 可聚合單體與重氮鹽之莫耳比係在1〇與3〇〇之間。 如先前所提，以脈衝模式使用電接枝方案構成本發明之 另一基本且原創特徵以致此電接枝方案可（完纟未預期地 且〃循％伏女法電接枝方案形成對比）獲得具有與工業約 束相容之生長動力學的連續且均勻之膜。 般而5，待由膜覆蓋之表面的極化係以脈衝模式產 生，脈衝模式之每一循環的特徵在於： 在10 ms與2 S之間，較佳為約〇 6 s的總週期ρ ; 在〇.〇1與1 s之間，較佳為約〇 36 s的極化時間τ〇η，在該 極化時間丁。„期間將電位差或電流施加至基板表面；及 -具有零電位或電流的間置週期持續一在〇 〇1與i 3之 間’較佳為約0.24 s之時間。 方才已描述之製備電絕緣膜的方法尤其可用於製備用於 構成内部電絕緣層之穿孔（詳言之，3〇積趙電路之穿孔）， 141352.doc -14· 201009938 該内部電絕緣層經設計以由用以防止銅遷移或擴散的障壁 層來塗布。 有利地’前述障壁層自身藉由濕式沈積方法，較佳在具 有質子性質之液態煤劑中（出於可直接理解之原因）產生。 在此情形下’已發現用以防止銅遷移或擴散之障壁層可 有利地由鎳基或鈷基金屬膜組成，且此構成本發明之原創 特徵。
因此，根據第二態樣，本發明係關於一種製備電導體或 半導體基板之塗層的方法，該塗層由形成電絕緣膜之第一 層及形成銅擴散障壁的第二層組成，該方法特徵在於： A.該第一層係藉由使用先前所描述之方法來產生； B_該第二層係藉由以下操作來產生： a)藉由濕式製程在如此獲得之第一層之表面處形成含 有金屬或金屬合金（詳言之，錄歧）之微粒（尤其奈米微 粒）之有機膜； 你杜^在使得能夠形成具有至少_⑽之厚度的金屬膜的 右I ’使如此形成之膜與液態溶液接觸，該液態溶液含 有與併入至有機膜中之金屬之性質相同的性質之 夕 金屬鹽以及至少一種還原劑。 根據本發明之— 述内層之自由例，前述步驟B.a)係藉由使前 有： 一液態溶液接觸而進行，該液態溶液含 至夕一種溶劑，較佳為質子溶劑； 至少一種重氮鹽； 141352.doc -15- 201009938 _至乂一種單體，其為鏈可聚合的且可溶於該溶劑 中；及 -至少-種化學引發劑，其使得能夠自該重氮鹽形成 自由基實體。 用於前述步驟B.a)中之質子溶劑及重氮鹽可具有與在步 驟A中使用之相應化合物之性質相同的性質。 然而，在實施步驟B.a)之範疇内可構想諸如二甲基甲醯 胺、丙酮或二甲基亞砜之非質子溶劑的使用。 可藉由自由基方法進行鏈聚合之單體性質上可改變。 該單體將尤其係選自在文獻w〇 2〇〇7/〇99218中所描述的 該等單體。 較佳地，亦將使用已相對於步驟A進行描述之水溶性單 體。 能夠用以使得能夠自重氮鹽形成自由基實體之化學引發 劑將通常係選自呈精細分裂形式之金屬還原劑或處於足夠 比例以使液態溶液之pH值大於或等於4之有機或無機鹼。 較佳地，在本發明之情形内，化學引發劑為選自鐵、鋅 或鎳之呈精細分裂形式（諸如，銼屑）之金屬還原劑。 在步驟B.a)中使用之液態溶液之定量組合物可在廣泛限 度内改變。 、 一般而言，此溶液包含： •至少0.3 Μ之可聚合單體， -至少5xl〇-2 Μ之重氮鹽。 如將理解，步驟B.a)使得能夠在於環境方面為尤其有利 141352.doc -16 - 201009938 之非電化學條件下形成有機膜。 根據本發明，如此獲得之有機膜經處理以含有金屬或金 屬合金（詳言之’職則之微粒，尤其奈米微粒。 為此，使此膜與含有該等微粒之懸浮液接觸。 如將理解，用於在步驟B.a)中製備有機膜之單體的性質 及該等微粒之性質將經選擇以使得在步驟叫中獲得之膜
及該等微粒具有；^物理化學親和力，以將該等微粒鍵接 至該膜並允許後續之金屬化。 一般而S ’含於有機膜中之微粒將由金屬?戈金屬合金组 成，此等金屬可能尤其係選自貴金屬及過渡金屬以及其合 金。此等金屬可與諸如磷或硼之元素或此等組份之混合物 組成合金。 有利地，將使用與硼組成合金之鎳或鈷的微粒。 此等微粒較佳具有奈米微粒形式，該等奈米微粒較佳具 有小於25奈米且更佳小於1 〇奈米的平均大小。 一般而s，該等微粒之併入將使用此等微粒之膠狀懸浮 液進行。 在與硼組成合金之鎳的奈米微粒之特定狀況下，此懸浮 液可在諸如十六烷基三甲基溴化銨之界面活性劑穩定劑 (A. Roucoux 等人，5>„，六忒 cab/.，2003 年，30 , 第222至229頁）存在下藉由諸如硫酸錄之金屬前驅物與諸 如蝴氫化鈉之還原劑之間的反應來進行，從而使得可合成 呈膠狀形式的零價金屬微粒。 存在於在步驟B.a)令獲得之有機膜中的微粒使得能夠藉 141352.doc 201009938 由非電化學（通常稱為「無電」）方法（R C AgarwaU等人， 心办《似，2003年6月/8月第3及第4部分，第28卷第475 至493頁）後續製備金屬塗層。 為此，在使得能夠形成具有至少1〇〇奈米之厚度的金屬 膜之條件下使含有金屬微粒之有機膜與液態溶液接觸，該 液態溶液含有： -至少一種金屬鹽，其較佳具有與併入至有機膜中之金 屬之性質相同的性質； -穩定劑；及 -至少一種還原劑。 有利地，前述金屬鹽可係選自由以下各項組成之群：前 述金屬的乙酸鹽、乙醯基丙酮化物、六氟磷酸鹽、硝酸 鹽、過氣酸鹽、硫酸鹽，或四氟删酸鹽。 有利地，前述還原劑可係選自由以下各項組成之群：次 鱗酸及其鹽、硼炫•衍生物（NaBH4、DMAB)、葡萄糖、甲 醛及肼。 有利地，前述穩定劑係選自由以下各項組成之群··乙_ 胺、鹼金屬的乙酸鹽、琥珀酸鹽、丙二酸鹽、胺基乙酸 鹽、蘋果酸鹽或檸檬酸鹽。 根據一根據本發明之第二態樣之製備方法的第二實施 例’在於步驟A.a)中使用之鏈可聚合單體為乙稀基π比咬， 較佳為4-乙烯基吡啶的狀況下，步驟B.a)藉由使聚乙稀基 吡啶之内層的自由表面與液態溶液接觸而進行，該液，離、溶 液包含： 141352.doc • 18- 201009938 -至少一種溶劑，較佳為質子溶劑； -至少一種聚合物’其可溶於該溶劑且包含能夠藉由氫 鍵或凡得瓦爾鍵（Van der Waals bond)與聚乙烯基吡啶之官 能基鍵接的官能基，該聚合物係選自含有選自以下官能基 之一或多個官能基的聚合物：羥基、（一級或二級）胺、銨 基、羧酸、羧酸鹽、（環狀或直鏈）羧酸酐、醯胺： C(=0)NHR，其中R表示氫原子或具有1至6個碳原子的烷 基；胺基酸、膦酸、膦酸鹽、磷酸、磷酸鹽、磺酸、磺酸 鹽、硫酸、硫酸鹽、琥珀醯胺酸、琥珀醯胺酸鹽、鄰苯二 曱醯亞胺、鄰苯二曱醯亞胺鹽、Si(〇H)n，其中η為1與3之 間的整數； 該接觸歷時足夠時間以使得能夠形成該等氫或凡得瓦爾 鍵。 較佳地’所使用之質子溶劑將為水，且聚合物將為水溶 性聚合物。 根據本發明之當前較佳實施例，在步驟A.a)中使用之鏈 可聚合卓體為4-乙稀基°比咬，且在步驟b. a)中使用之可溶 性聚合物為丙烯酸系多元酸。 方才已描述之製備雙層塗層（絕緣體/障壁層）之方法尤其 可用於製備穿孔（尤其是積體電路的穿孔），該等穿孔用於 構成意欲由使得穿孔能夠得以金屬化之銅晶種層塗布之内 部結構。 有利地’前述銅晶種層自身藉由濕式沈積方法較佳在液 態煤劑中產生。 141352.doc • 19- 201009938 因此，根據第三態樣，本發明係關於一種製備電導體戈 半導體基板之塗層的方法，該塗層由根據先前所描述之步 驟A·獲得之形成電絕緣膜的内部第一層、根據先前所描述 之步驟B.獲得之形成銅擴散障壁的中間第二層及第三外部 銅晶種層組成’該第三外部銅晶種層藉由以下操作產生： C. a)使第二層之自由表面與液態溶液接觸，該液態溶 液包含： -至少一種溶劑； -濃度於14 mM與120 mM之間的銅離子； -乙二胺； _乙一胺與銅之莫耳比係在1.80與2.03之間； -該組合物之pH值係在6.6與7.5之間； b)極化第二層之該自由表面歷時足夠時間以形成該第 三層。 如將理解，步驟C.使得可進行通孔之金屬化。 已展示，在步驟C·中使用之該等液態溶液使得可完全驚 人地獲得銅晶種層，從而導致基板之包括通孔之多數臨界 區域在内的尤其高之覆蓋率（大於99%)且甚至在結構具有 高形狀因數（大於3:1或甚至為約10至15」之縱橫比）及相對 咼之通孔容積（自0.8X101至5χ1〇6 μιη3)時仍導致此情形。此 等液態溶液因此與工業規模之使用完美相容。 在步驟C.中使用之一系列較佳液態溶液包含銅離子以16 與64 mM之間的濃度存在之液態溶液。 在步驟C.中使用之另一系列較佳液態溶液包含銅離子與 141352.doc • 20- 201009938 乙二胺之莫耳比在1.96與2.00之間的液態溶液。 儘管原則上並不存在對溶劑之性質之限制（只要其充分 溶解溶液之活性物質且不干擾電沈積即可），但溶劑較佳 為水。 一般而言，在步驟C.中使用之液態溶液包含銅離子（詳 言之’ Cu2+二價銅離子）之來源。 有利地’銅離子之來源為銅鹽’諸如（詳言之）硫酸銅、 風化銅、靖酸銅、乙酸銅，較佳為硫酸銅且更佳為硫酸銅 五水合物。 根據特定特性’銅離子以14與120 mM之間，較佳在16 與64 mM之間的濃度存在於於步驟c.中使用的液態溶液 内。 藉由其中銅離子來源以16與32 mM之間的濃度存在之液 態溶液已獲得極佳之結果。 在於步驟C.中使用之液態溶液中，銅離子與乙二胺之莫 耳比係在1.80與2.03之間，較佳在1.96與2.00之間。 一般而s ’在步驟C.中使用之液態溶液具有在& 6與7.5 之間的pH值。在於步驟C_中使用之液態溶液僅由處於先前 所提及之比例的銅離子與乙二胺組成時，通常達到此值。 在於步驟C.中使用之液態溶液包含除銅離子來源與乙二 胺外的組份之狀況下，在步驟C.中使用之液態溶液之pH值 視需要可藉助於諸如在以下文獻中描述之彼等緩衝劑中之 一者的緩衝劑而調整於前述pH值範圍内：rHandbook 〇f
chemistry and physics-84th edition」，David R. Lide x CRC 14l352.doc -21 - 201009938
Press ° 根據本發明當前較佳之在步驟c•中使用之液態溶液包含 以下各者於水溶液中： -濃度於16 mM與64 mM之間的銅離子； -乙二胺； -乙二胺與銅離子之莫耳比係在1·96與2.00之間； -該組合物之pH值係在6.6與7.5之間。 前述液態溶液可用於習知電沈積方法中，該習知電沈積 方法包含使基板之表面（諸如，詳言之，穿孔類型之結構 之銅擴散障壁層）與諸如先前定義之液態溶液接觸及在基 板之該表面上形成塗層的步驟，在該步驟過程中使該表面 極化歷時足夠時間以形成該塗層。 已驚人地觀測到：相關極佳結果可利用液態溶液在形成 塗層之前在步驟C.中實施之電沈積程序期間藉由監視用於 使待塗布表面與該液態溶液接觸的條件而獲得。 已完全未預期地觀測到，可能在電沈積步驟之前不進行 電極化（亦即，不相對於待塗布表面處之反電極或相對於 參考電極施加電流或電位）的情況下藉由使此表面與步驟 C.中使用之液態溶液接觸來改良電沈積產生之銅塗層與障 壁層間的黏附。 當仍在電沈積步驟之前使基板之待塗布表面保持與步驟 C·中使用之液態溶液接觸（例如’經由浸沒於電沈積組合 物中）歷時至少1分鐘（例如，約3分鐘）的時間時，已觀測到 此黏附之極大幅增加。 141352.doc •22- 201009938 已觀測到：晶種層於障壁層上之黏附性的改良亦使得可 整體改良「晶種層/填充層或厚銅層或厚層」的黏附（亦 即，為其而產生晶種層之組合件的「工作」黏附性）。 舉例而言，可（例如）藉由使用測試機器或抗張測試機器 剥離黏結於組合件上表面上的黏著帶來評估此黏附性。如 此里測之黏附或以j.m-2表達之界面能總體表徵障壁上之晶 種層之黏附性及晶種層上之厚銅層的黏附性。 原則上對在形成塗層之後自銅晶種層分離經塗布基板之 ^ 步驟無限制。 已觀測到：可（例如）在自步驟c.中使用之液態溶液分離 之後將經塗布表面保持於電極化下較佳歷時丨與〗〇秒之間 的時間（較佳歷時1與5秒之間的時間）來獲得具有與藉由電 /尤積填充通孔之傳統方法相容之電導率的晶種層。 因此，步驟C.中使用之液態溶液將較佳地用於一種電沈 積方法中’該電沈積方法包含： • _稱為「冷入（cold entlT)」步驟之步驟，在該步驟過程 中在無進行電極化之情況下使該待塗布表面與液態電沈 積溶液接觸，且使其較佳地保持於此狀態歷時至少i分鐘 的時間； 形成塗層之步驟，在該步驟過程中，該表面係經極化 歷時一足夠時間以形成該塗層； •稱為「熱出（hot exit)」步驟之步驟，在該步驟過程 中，將該表面自液態電沈積溶液分離同時仍對其進行電極 化0 141352.doc -23- 201009938 在此方法中，藉由電沈積形成塗層之步驟進行足夠時間 以形成所要塗層。此時間可容易地藉由熟習此項技術者來 判定’此係s祕之生長係隨電荷而冑，其等於沈積週期 期間進入電路中之電流的時間積分（法拉第定律（Faraday,s Law))。 在形成塗層之步驟的過程中，待塗布表面可以恆定電流 模式（固定施加電流）或以恆定電位模式（視需要相對於參考 電極固定施加電位）或者以脈衝模式（電流或電壓）極化。 一般而言，已觀測到：可藉由以脈衝模式進行極化以便 較佳地施加電流階（current step)而獲得尤其令人滿意的塗 層。 一般而言，此步驟可藉由施加對應於在〇·6 mA.cm-2(且更具體而言自1 mA.cm-2至5 mAcm-2)之範圍内 的每單位表面積之最大電流且對應於在〇 mA.cm·2至5 mA.cm之範圍内（且較佳為〇 mAcm-2)的每單位表面之最 小電流的電流階來進行。 更具體而5 ,最大電流處之極化的持續時間可在2X丨〇·3 與1.6秒之間，較佳〇丨與〇 8秒之間，例如為約〇 秒；而 最小電流處之持續時間可在2><1〇-3與16秒之間，較佳〇」 與0.8秒之間，例如為約0 25秒。 在此步驟過程中待進行之循環的數目視塗層之所要厚度 而定。 一般而言，在知曉在前述較佳條件下已觀測到沈積之速 率為每秒約0.3 nm情況下，熟習此項技術者將能夠容易地 141352.doc -24- 201009938 判定待進行之循環的數目。 實施步驟c·之此模式使得可在具有「穿孔」結構之高電 阻陡基板上產生厚度在50 nm與1 μηι之間的銅晶種層，高 電阻性基板之薄片電阻可達到每薄片1〇〇〇歐姆或甚至每薄 片若干兆歐姆。 本發明因此涵蓋一種塗布基板之表面（諸如，詳言之， 「穿孔」結構之銅擴散障壁層的表面）之方法，該方法包 含：使該表面與如先前描述之在步㈣中使用之液態溶液 接觸’及在其過程中使該表面極化歷料夠時間以形成該 塗層的步驟。 此塗布步驟C.尤其可詩在諸如藉由在「穿孔」結構中 實施步驟Α.及Β.而獲得之銅擴散障壁的表面上產生銅晶種 層，該銅晶種層具有可為約5〇細至】㈣，較㈣2〇〇至 80〇nm，例如為約3〇〇nm的厚度。 方才已描述之方法使得可製造具有新穎結構之導體或半 φ 導體材料（尤其由矽製成）之晶圓。 因此’根據最終態樣，本發明之主題為： 甘一種包含—或多個通孔之導體或半導體材料的晶圓， '尤其由♦製成’該晶圓特徵在於每—通孔之壁由形成電 ㈣It,厚度在_與4⑽奈米之間由聚_4•乙婦基^ 内層覆蓋，該内層自身塗布有形成銅擴散障 層：二白0與300奈米之間視需要與侧組成合金的鎳 :銅層：及身由形成晶種層之厚度在~米之間 141352.doc -25· 201009938 -一種包含一或多個通孔之導體或半導體材料的晶圓， 其尤其由石夕製成’該晶圓特徵在於每一通孔之壁由形成電 絕緣體之厚度在200與400奈米之間由聚_2_羥乙基甲基丙烯 酸酯（PHEMA)製成之内層覆蓋，該内層自身塗布有形成銅 擴散障壁之厚度在100與3 00奈米之間視需要與爛組成合金 的錄層，該錄層自身由形成晶種層之厚度在2〇〇與5 〇〇奈米 之間的銅層覆蓋。 【實施方式】 μ % 在參看附加圖式閱讀以下非限制性實例之描述時將更佳 地理解本發明。 已在實驗室規模上產生以下實例。 除非相反地指示，否則此等實例已在環境空氣中於常溫 及常壓條件（以約1 atm約25°C)下產生，且所使用之反應物 已在無額外純化情況下直接購得。
所使用之基板具有待塗布之表面，該表面通常由視需要 由各種元素（n、p、p+)以各種百分比進行摻雜的矽組成。 H 在一些狀況下，且更具體而言在一些ρ摻雜基板情況 下，矽表面有利地經受預處理：浸沒於食人魚溶液 (Piranha solution)(H2S04:H202 5:1 ν/ν)中繼之以浸沒於氫 氟酸溶液（10% ν/ν)中。 在此等實例中使用之矽基板具有在1與1〇〇 Ω cm之間的 電阻率值。 、實例1_在平坦n摻雜矽基板上製備聚-4-乙烯基吡啶（P4Vp) 141352.doc •26- 201009938 臈。 基板： 在此實例中使用之基板為η摻雜矽之試片，其具有4 cm 側邊（4x4 cm)且具有750 μιη深度以及20 Q.cm之電阻率。 溶液： 在此實例中使用之電接枝溶液（electrografting solution) 為藉由將5 ml 4·乙烯基吡啶（4-VP ; 4·5χ1〇_2莫耳）引入至 95 ml HC1(1 Μ)中，接著向如此構成之混合物添加236 mg
A W 4_硝基苯重氮四氟硼酸鹽（DN02 ; lxlO·3莫耳）而製備的水 溶液。 溶液在其使用之前已藉由氬氣流脫氣10分鐘。 方案： 為了在矽基板上進行電接枝，已使用由以下各項組成的 系統： -樣本固持器，其裝備有用於以預定速度旋轉之構件且 Φ 經成形以支撐基板’如此構成之組合件意欲用作工作電 極； -意欲用作反電極之薄碳片； -穩定之電源及電連接器件。 P4VP於石夕基板表面上之電接枝已藉由向先前已使得以 40至100 rpm(在此實例令為6〇 rpm)之速度旋轉的基板應用 「脈衝電壓」電化學方案歷時約1〇至3〇分鐘（在此實例中 為15分鐘）的預定時間而進行。 圖1說明已使用之電化學方案，其具有： 141352.doc •27· 201009938 -在〇.〇 1與2秒之間（在此實例中為〇6秒）的總週期L •在〇.〇1與！ S之間（在此實例中為G 36秒）的極化時間L， 在該極化時間T。"期間將5 V V之電位差施加至基板之 表面（在此實例中為_17 V的陰極電位”及 -具有零電位稱為^的閒置週期持續一在s之間 (在此實例中為〇·24秒）的時間。 如將理解’此電接枝步驟之持續時間視聚合物絕緣層之 所要厚度而疋。由於層之生長係隨所施加之電位差而變， 所以此持續時間可容易地由熟習此項技術者來判定。 鲁 在前述條件下，[獲得具有3〇〇奈米之厚度的聚合物 (P4VP)層。 一旦完成電接枝，則樣本藉由水接著藉由二甲基甲醯胺 (DMF)清洗若干次，隨後在氬氣流下進行乾燥，接著進行 烘箱乾燥歷時2小時（90。〇。樣本之乾燥亦可在惰性氣氛中 且在通常在100t與200。(：之間的較高溫度下進行，以便獲 得儘可能無水的材料。 特徵化： ® 已藉由紅外線光譜法且藉由飛行時間二次離子質譜法 (Time-of-Flight Secondary Ion Mass Spectroscopy ’ ToF_ SIMS)對如此製造之樣本進行了分析。 如所獲得之紅外線光譜所展示（參見圖2)，在1580 cm-i (P4VP)、1520 cm·1(重氮）及1350 cm·1(重氮）處之吸附帶的 存在證實經電接枝之聚合物（P4VP)於矽表面上之存在。 在正離子的ToF-SIMS分析期間觀測到之P4VP特徵性峰 141352.doc •28- 201009938 值報告於表1中。 離子 C2H6N C5H5N c5h6n c6h7n C7H8N C9H8N cI4h15n2 ct質量 44 79 80 93 106 130 211 表1 :藉由陽離子之飛行時間二次離子質譜法（ToF-SIMS) 觀測到之沈積在η摻雜Si上之P4VP的特徵性峰值 掃描電子顯微鏡（SEM)分析（參見圖3)亦已使得可看見均 質聚合物膜在矽樣本表面上的存在。 所獲得之聚合物膜之絕緣特性已藉由C(V)(電容•電壓）量 • 測進行了分析。所獲得之結果收集於表2中。 聚合物 折射率 擊穿電壓(MV/cm) 介電常數 電阻率(μΩ .cm) P4VP 1.5 1.66 4.95 2.6.101** PHEMA 0.98 1.43 1.89 4.38.101' 表2 :關於P4VP及PHEMA膜所獲得之電量測結果。 所獲得之值證實如此形成之P4VP塗層的強絕緣特性。 實例2-在平坦p摻雜矽基板上製備聚·4-乙烯基吡啶（P4VP) 膜。 基板： 在此實例中使用之基板為ρ摻雜矽之試片，其具有4 cm 侧邊（4x4 cm)且具有750 μιη深以及20 Q.cm之電阻率。 溶液： 與在實例1中使用之溶液相同。 方案： 實驗方案與在實例1中描述之實驗方案相同，其中額外 使用之光源（齒素燈，150 W)置放於ρ摻雜矽樣本前方，以 便在樣本表面上獲得最大光強度。為達到此情形，在距樣 141352.doc •29· 201009938 本表面約10 cm之距離處置放燈。貫穿實驗之持續時間照 射樣本。 使用在實例1中描述之脈衝式電化學方案，同時施加J V 至10 V的電位差（在該實例中為陰極電位_3 V)。 特徵化： 掃描電子顯微鏡（SEM)分析（參見圖4)使得可看見均質聚 合物膜在ρ摻雜矽樣本表面上之存在。 實例3-在穿孔之ρ摻雜矽表面上製備聚_4乙烯基吡啶 (P4VP)膜。 _ 基板： 在此實例中使用之基板由蝕刻有具有6〇 μηι深度及3〇 μπι 直徑之「穿孔」之圓柱形圖案的矽晶圓組成，其具有4 cm 側邊（4x4 cm)且具有750 4瓜深度以及3 〇(^與26 之 間的電阻率。 溶液： 與在實例1令使用之溶液相同。 方案： ® 首先，在超音波下將樣本置放於電接枝溶液中歷時3〇秒 以便使得能夠適當地填充通孔。 . 接著方案與在實例2中所描述之方案相同。 特徵化： 掃描電子顯微鏡（SEM)分析使得可證明通孔的覆蓋。圖5 使得可看見通孔由經電接枝之P4VP膜的完全覆蓋。 所獲仔之膜具有良好一致性。沈積之一致性百分比係藉 141352.doc -30- 201009938 由得到通孔之垂直表面（剖面或倒面）上之經電接枝層之厚 度與通孔之頂部上之水平表面上的經電接枝層的厚度之比 來计算。在通孔之給定深度（在通孔之底部上方4 μιη)處量 測垂直表面上之厚度。在此等條件下獲得之一致性百分比 接近於50%。 實例4-在平坦η摻雜矽基板上製備聚_2羥乙基甲基丙烯酸 酯（ΡΗΕΜΑ)膜。 基板： 與在實例1中使用之基板相同。 溶液： 在此實例中使用之電接枝溶液為藉由將3〇 ml 2_羥乙基 甲基丙烯酸酯（HEMA，0.24莫耳）添加至70 mi (m Nh2S〇4 中’接著藉由向如此構成之混合物添加236 mg 4-硝基苯重 氮四氟硼酸鹽（DN〇2，lxl〇-3莫耳）而製備的水溶液。 溶液在其使用之前已藉由氬氣流脫氣1〇分鐘。 方案： 與在實例1中所描述之方案相同，在該實例中已施加_2〇 V的陰極電位。 特徵化： 所獲得之樣本已藉由紅外線光譜法進行了分析，且所獲 得之紅外線光譜（圖6)展示在172〇 cni-i(PHEMA)、1520 cm·1 (重氮）及1350 cm·1(重氮）處之吸附帶的存在，其證實經電 接枝之聚合物膜於碎樣本表面上的存在。 掃描電子顯微鏡（SEM)分析（參見圖7)亦已使得可看見均 141352.doc -31 - 201009938 質聚合物膜在>5夕樣本表面上的存在。 在PHEMA膜上進行之電量測報告於前文表2中。所獲得 之值證實如此形成之PHEMA塗層的強絕緣特性。 實例5-在平坦p摻雜矽基板上製備聚_2_羥乙基甲基丙烯酸 酶（PHEMA)膜。 基板： 與在實例2中使用之基板相同。 溶液： 與在實例4中使用之溶液相同。 方案： 與在實例2中使用之方案相同。 特徵化： 所獲得之樣本已藉由紅外線光譜法進行了分析，且紅外 線光譜清楚地展示經電接枝之聚合物膜之特徵性頻帶於矽 表面上的存在。 實例6-在通孔之p+摻雜矽表面上製備聚_2羥乙基甲基丙烯 酸酯（PHEMA)膜》 基板： 在此實例中使用之基板由蝕刻有具有2〇〇 深度及75 μΓΠ直徑之「穿孔」之圓柱形圖案的矽晶圓組成，其具有々 cm側邊（4x4 cm)且具有75〇 μπι深度以及在8仏⑽與汕 Ω.cm之間的電阻率。 溶液： 與在實例4中使用之溶液相同。 141352.doc -32- 201009938 方案： 與在實例2中使用之方案相同。 特徵化： 所獲得之樣本已藉由紅外線光譜法進行了分析且紅外 線光谱證實經電接枝之聚合物（pHEMA)於⑦樣本表面上的 存在。 掃描電子顯微鏡（SEM)分析（參見圖8)使得可看見覆蓋通 孔之整個表面之均質聚合物膜的存在。如在實例3中所量 測之沈積之一致性百分比為4〇0/〇。 實例7-在平坦n摻雜矽基板上產生p4vppAANiB絕緣體/ 障壁堆疊。 基板： 與在實例1中使用之基板相同。 絕緣： 根據實例1來產生。 擴散障壁： 將鎳硼（NiB)障壁以三個步驟沈積於在實例1結束時獲得 之聚-4-乙烯基吡啶（P4VP)表面上。 步称1:形成多元緩類型之聚合物黏結層： 溶液： 在此實例中使用之溶液為聚丙烯酸之水溶液（PAA， MW 450000，1 g.r1)。 方案： 將在實例1中獲得之由P4VP膜塗布之基板浸沒於含有 141352.doc -33- 201009938 聚丙烯酸之水溶液的燒杯中歷時ίο分鐘。接著使用蒸餾水 清洗樣本若干次，接著在氬氣流下對樣本進行乾燥。 特徵化： 如此獲得之樣本已藉由飛行時間二次離子質譜法 (ToF-SIMS)進行了分析。結果報告於表3中之ToF-SIMS分 析已使得可證明特徵性PAA峰。 離子 C2H302 C3H3O3 C6H7〇2 C6H9〇2 CH7O4 C9H8N C,〇H15〇5 ct質量 51 71 111 113 143 130 215 表3 :藉由負離子之飛行時間二次離子質譜法（ToF-SIMS) 觀測到之SiN/P4VP/PAA堆疊上的特徵性PAA峰。 步驟2 :併入NiB之奈米微粒： 溶液： 在20°C製備NiB奈米微粒之膠狀懸浮液。為此，將120 mg金屬前驅物NiSO4(4.5xl0_4莫耳）溶解於50 ml去離子水 中，接著添加1.8 g十六烷基三甲基溴化銨（CTAB，4.7xl0_3 莫耳）穩定劑。接著以單次注入向此溶液添加溶解於2 ml去 離子水中的80 mg硼氫化鈉（NaBH4，2xl0·3莫耳）。溶液立 即變成深黑色，表示以膠狀形式存在之零價金屬。 方案： 將在前述步驟中製備之表面塗布有P4 VP-PAA聚合物 雙層之基板引入至膠狀NiB溶液中。將樣本保持於此溶液 中歷時若干分鐘（例如，在1與15分鐘之間），接著在去離子 水中清洗約1分鐘，隨後在氬氣流下進行乾燥。 特徵化： 141352.doc -34· 201009938 掃描電子顯微鏡（SEM)分析（參見圖9)使得可看見NiB 奈米微粒在聚合物表面上的分布。 步驟3:藉由無電沈積形成鎳層： 溶液： 在此實例中使用之溶液係藉由將5〇 ml去離子水、丨41 g NiS04 (5_4xl〇_3莫耳）、3 g擰檬酸三鈉（1χ1〇-2莫耳）或2 g 擰檬酸（1x10莫耳）及141 mg二曱基胺基硼烷（DMAB， 2x10莫耳）引入至派熱司燒杯（Pyrex beaker)中而製備。藉 由添加氫氧化鈉溶液NaOH或TMAH而將該溶液之pH值調 整為9。 方案： 將溶液加熱至6CTC，接著將在前述步驟中製備之樣本 引入至煤劑中歷時若干分鐘（例如，在2與1〇分鐘之間）。接 著移除基板，接著在去離子水中清洗且在氬氣流下進行乾 燥。 特徵化： 如此處理之表面以均勻之金屬（鏡面）外觀為特徵。視 金屬化時間而定’所獲得之金屬之厚度可在幾奈米與數百 奈米之間改變。 掃描電子顯微鏡（SEM)分析（參見圖ι〇)使得可證明連 續NiB金屬膜於整個表面上的形成。 實例8-在通孔之p+摻雜矽表面上產生PHEMA_pHEMA_NiB 絕緣體/障壁堆疊。 基板： 141352.doc •35· 201009938 與在實例6中使用之基板相同。 絕緣： 根據實例6來產生。 擴散障壁： 將鎳硼（NiB)障壁以三個步驟沈積於在實例6結束時獲得 之聚-2-羥乙基甲基丙烯酸酯（PHEMA)表面上。 步驟1:由黏附底塗劑形成之黏結層的形成 此層藉由遵循出版物.M6vellec等人，C*Aem. Μαίβ/·. 2007 年，茗八姜，第6323至6330頁之通用教示來產生。 溶液： 在此實例中使用之溶液為黏附底塗劑之水溶液。為形成 該溶液，首先製備以下溶液： -於 100 ml HC1(0.5 Μ)中之 1.08 g (lxl〇-2 莫耳）對胺 基苯胺（溶液Α)。 -於100 ml去離子水中之690 mg(lxl0_2莫耳） NaN02(溶液 B)。 將25 ml溶液B緩慢地添加至25 ml溶液a中。接著向此混 合物添加5 ml 2-羥乙基甲基丙烯酸酯（ΗΕΜΑ，4χ1〇·2莫 耳），接著藉由添加充當還原劑的99%之i g鐵粉末 (1.7x10莫耳）或在水中以質量計為5〇%之16 ml商用次 填酸來起始反應。 方案： 將在實例6中獲得之藉由PHEMA官能化之矽基板浸 沒於該溶液中歷時1與2〇分鐘之間的時間，隨後進行清 141352.doc -36 - 201009938 洗（dmf，水）’接著在氮氣流下進行乾燥。 步琢2 :併入NiB奈米微粒： 溶液： 與在實例7之步驟2中使用之溶液相同。 方案： 與在實例7之步驟2中使用之方案相同。 特徵化： 掃描電子顯微鏡（SEM)分析（參使得可看見臟 奈米微粒在聚合物表面上的分布。 步驟3:藉由無電沈積形成鎳層： 溶液： 與在實例7之步驟3中使用之溶液相同。 方案： 與在實例7之步驟3中使用之方案相同。 特徵化： 如此處理之表面以均勻之金屬（鏡面）外觀為特徵。視 金屬化時間而定，所獲得之金屬之厚度可在幾奈米與數 百奈米之間改變。 知描電子顯微鏡（SEM)分析（參見圖12)使得可證明連續 NiB金屬膜於整個表面上的形成。如在實例3中所量測之 NiB沈積之一致性百分比為50%。 實例9-在通孔之p摻雜矽表面上產生P4vP_PHEMA_NiB絕 緣體/障壁堆|。 基板： 141352.doc -37- 201009938 與在實例3中使用之基板相同。 絕緣： 根據實例3來產生。 擴散障壁： 根據實例8來產生。 掃描電子顯微鏡（SEM)分析使得可證明通孔之整個表面 上的絕緣體/障壁堆疊（參見圖13)。如在實例3中所量測之 沈積之一致性百分比為65〇/〇。 實例10-在通孔之p摻雜矽表面上產生P4VP-PHEMA-NiB-Cu絕緣體/障壁/晶種層堆疊。 基板： 與在實例3中使用之基板相同。 絕緣： 根據實例3來產生。 擴散障壁： 根據實例8來產生。 銅晶種層之形成： 溶液： 銅晶種層之沈積使用含有2_1 ml.l·1 (32 mM)乙二胺及 4 g.l'UM mM)CuS04,5H20之電沈積水溶液來進行。 方案： 在此實例中實施之電沈積方法包含多種連貫步驟： -「冷入j步驟’其中藉由在無電力供應情況下浸沒 於電沈積溶液中而與基板接觸歷時至少一分鐘（例如，3 141352.doc -38- 201009938 分鐘）的時間；
_銅生長步驟，其中基板以電流·脈衝模式經陰極極 化’且同時經設定而以每分鐘2()至刚轉（例如，每分鐘 ㈣）之速度旋轉。W1詳細描述能夠制之電流脈衝方 案’其具有在1〇阳與2 s之間（在該實例中為〇6 s)的總 週期P、在2 msW.6 s之間（在該實财為〇35 s)的極化 時間τ0Ν(此時每單位表面積施加通常在Q 6心⑽2與1〇 mA/Cm2之間（在該實例中為2·77 mA/cm2)之電流）、在2 抓與1·6 s之間（在該實財為〇25 s)的不進行極化的間 置週期T°ff。如將理解，此步驟之持續時間視晶種層之 所要厚度而由於膜生長係隨進人電路之電荷而變， 所以此持續時間可容易地由熟f此項技術者來判定。在 前述條件下，沈積之速率為每庫侖進入電路之電荷約 L5 mn，其給出約17分鐘之電沈積步驟的持續時間以便 獲得具有300 nm之厚度的塗層。 熱出」步驟，其中將塗布有銅之基板以零旋轉速 度自電沈積溶液移除，同時使其在電壓下保持極化。此 階段之持續時間為約2秒。接著使旋轉速度達到每分鐘 5〇〇轉歷時1〇秒’在此最終階段中切斷陰極極化。接著 在去離子水中清洗基板，且在氬氣流下進行乾燥。 特徵化： 掃描電子顯微鏡（SEM)分析（參見圖14)使得可證明通 孔之整個表面上的三層絕緣體/障壁/銅堆疊。如在實例3 中所量測之銅層之一致性百分比為60%。 141352.doc -39· 201009938
NiB層之障壁性質已藉由熟知分析方法（M.Yoshino等 人’五，2005年第卷第916至920頁）證 明，該熟知分析方法在於藉由T〇f_SIMS分布在退火之後 追蹤銅至擴散障壁中的擴散。 退火之前（原始樣本）與在受控氣氛中於4〇(^c退火歷 時2小時之後的Tof-SIMS分布之比較（參見圖15)展示銅擴 散在NiB擴散障壁中不存在。 實例11-在通孔之P摻雜矽表面上產生p4Vp_pHE]V[A_]ViB-Cu絕緣體/障壁/晶種層堆4。 基板： 在此實例中使用之基板由姓刻有具有9〇 pm深度及30 μιη 直徑之「穿孔」類型之圓柱形圖案的矽晶圓組成，其具有 4 cm側邊（4x4 cm)且具有750 μηι深度以及在3 Ω.cm與26 Ω.cm之間的電阻率。 絕緣： 根據實例3來產生。 擴散障壁： 根據實例8來產生。 晶種層： 根據實例10來產生。 掃描電子顯微鏡（SEM)分析（參見圖16)使得可證明絕緣 體/障壁/銅之三個層在通孔之整個表面上的堆疊。 資例12-在p摻雜矽表面上產生p4VP-NiB絕緣艎/障壁堆 疊。 141352.doc -40- 201009938 基板： 與在實例2中使用之基板相同。 絕緣： 根據實例2來產生。 擴散障壁： 將鎳硼（NiB)障壁以兩個步驟沈積於在實例2中描述之隔 離步驟結束時獲得之聚-4-乙烯基吼啶（P4VP)表面上。 步驟1 :藉由鈀鹽活化聚_4_乙烯基吡啶 溶液： 在此實例中使用之溶液為含有溶解於i 0〇 ml HC1(0.1 Μ)中之2 mg(l · 105莫耳）商用氣化把鹽pdc〖2的活化水溶 液。 方案： 將在實例2中獲得之藉由P4VP官能化之矽基板浸沒於 活化溶液中歷時30秒與5分鐘之間的時間，隨後於去離子 水中清洗’接著在氮氣流下進行乾燥。 特徵化： 如此處理之表面以均勻之金屬（鏡面）外觀為特徵。視金 屬化時間而定，所獲得之金屬之厚度可在幾奈米與數百奈 米之間改變。 實例13_在通孔之P摻雜矽表面上產生P4VP-NiB-Cu絕緣體/ 障壁/晶種層堆曼。 基板： 在此實例中使用之基板由蝕刻有具有3〇只出深度及％卩爪 141352.doc •41 - 201009938 直徑之「穿孔」之圓柱形圖案的矽晶圓組成，其具有4 cm 侧邊（4x4 cm)且具有750 μιη深度以及為20 aem之電阻 率 〇 絕緣： 根據實例2來產生。 擴散障壁： 根據實例12來產生。為了允許不同溶液更佳地穿透「穿 孔」類型圖案’步驟1及步驟2可在超音波下進行。 晶種層： 根據實例10來產生。 特徵化： 掃描電子顯微鏡（SEM)分析使得可證明絕緣體/障壁/銅 之三個層在通孔之整個表面上的堆疊。如在實例3中量測 之鎳沈積之一致性百分比為78%，且如在實例3中量測之 銅沈積之一致性百分比為6〇%。 【圖式簡單說明】 圖1為可根據本發明使用之脈衝式電接枝方案的示意性 表示； 明2為在實例1中獲得之η摻雜Si上的P4VP膜之紅外線 ATR-IR光譜； 圖3為在實例i中獲得之n摻雜Si上的p4vp膜之掃描電子 顯微鏡影像； 圈4為在實例2中獲得之p摻雜Si上的p4vp膜之掃描電子 顯微鏡影像； 141352.doc •42- 201009938 圓5為在p摻雜石夕中切割出之3 0 x60 μπι通孔中且在實例3 中獲得的P4VP膜之掃描電子顯微鏡影像； 圖6為在實例4中獲得之η摻雜Si上的ΡΗΕΜΑ膜之紅外線 ATR-IR光譜； 圈7為在實例4中獲得之η摻雜Si上的PHEMA膜之掃描電 子顯微鏡影像； 圖8為在實例6中獲得之在p+摻雜矽中切割出之75x200 μπι通孔中的PHEMA膜之掃描電子顯微鏡影像； 圖9為上面已沈積在實例7之第二步驟中獲得之ΡΑΑ層及 金屬奈米微粒之P4VP膜的掃描電子顯微鏡影像； 圖10為在實例7之第三步驟中獲得之η摻雜Si上的P4VP-PAA-NiB堆疊之掃描電子顯微鏡影像； 圈11為上面已沈積在實例8之第二步驟中獲得之PHEMA 層及金屬奈米微粒之經電接枝之PHEMA膜的掃描電子顯 微鏡影像； 圖12為在實例8之第三步驟中獲得之在p+掺雜矽中切割 出之75x200 μπι通孔中的PHEMA-PHEMA-NiB堆疊之掃描 電子顯微鏡影像； 圈13為在實例9中獲得之在p摻雜矽_切割出之30x60 μπι 通孔中的P4VP-PHEMA-NiB堆疊之掃描電子顯微鏡影像； 圖14為在實例10中獲得之在p摻雜矽中切割出之30x60 μπι通孔中的P4VP-PHEMA-NiB-Cu堆疊之掃描電子顯微鏡 影像； 圖15為在退火之前（原始樣本）且在於惰性氣體中在 141352.doc 43· 201009938 400°C下退火歷時2小時之後的在實例10中獲得之P4VP-PHEMA-NiB-Cu堆疊上產生的Tof-SIMS深度分布；及 圖16為在實例11中獲得之在p摻雜矽中切割出之30x90 μιη通孔中的P4VP-PHEMA-NiB-Cu堆疊之掃描電子顯微鏡 影像。 【主要元件符號說明】 P 總週期 Toff 閒置週期 T〇n 極化時間 141352.doc -44-

Claims (1)

  1. 201009938 七、申請專利範圍： 1.種在-電導體或諸如一石夕基板之半導體基板之表 製備一電絕緣膜之方法，該方法之特徵在於其包含： a)使》亥表面與液態溶液接觸，該液態溶液包含： 質子溶劑； 至少一種重氮鹽； 至少-種單體，其為鏈可聚合的且可溶於該質子漆 劑中； 適且頁之至少一種酸藉由將該溶液之pH值調整至小 於7，較佳小於2.5之值而使該重氮鹽穩定； b)根據電位或電流脈衝模式極化該纟面歷時一足以形 成一厚度在至少60奈米且較佳在8〇奈米與5〇〇奈米之間 之膜的時間。 θ 2. 如研求項1之方法，其特徵在於該質子溶劑係選自由以 下各項组成之群：水’較佳為去離子水或蒸館水；經化 溶劑，詳言之具有丨至4個碳原子之醇；具有2至*個碳原 子之羧酸，詳言之甲酸及乙酸，及其混合物。 3. 如响求項1或2之方法，其特徵在於該重氮鹽為選自具有 下式⑴之化合物的芳基重氮鹽： R-n2+，a- ⑴ 其中： A表示單價陰離子， R表不芳基。 4. 如請求項1至3中任一項之方法，其特徵在於該鏈可聚合 141352.doc 201009938 早體可命於該質子溶劑中，且係選自乙烯基單體之群， 該等乙烯基單體係選自具有下式⑼的單體： it RlwRa r4 其"目同或不同之基團表示：單價非金屬原子， 諸如齒素原子或氫原子；或飽和h鮮之化學基團， 諸如C丨-c6燒基或芳基、_c〇 * L〇OR5基團，其中R5表示氫原 子或CrC6烷基、腈、羰基、胺或醯胺基團。 5. 如清求項1至4中任一适夕女^ 14. 項之方法’其特徵在於該前述液態 溶液包含： ‘ 至少0.3 Μ之可聚合單體， 至少5x1 〇·3 Μ之重氮鹽， 該（等）可聚合單體與該（等）重氮鹽之莫耳比係在1〇與 3 00之間。 6.如請求項⑴中任一項之方法，其特徵在於該表面之該 極化係以脈衝模式產生，該脈衝模式之每—循環特徵在 於： 在10 ms與2 s之間，較佳為約〇6s的總週期ρ; 在〇·〇1與1 S之間，較佳為約〇 36 s的極化時間，在 該極化時間TQn_電位差或電流施加至該基板的該表 面；及 持續時間在G.G1 s與1 s之間，較佳為約Q 24 3之具有零 電位或電流的間置週期。 141352.doc 201009938 -種製備-電導體或諸如一石夕基板之半導體基板之一塗 層的方法，該塗層係由形成一電絕緣膜之一内層及形成 一銅擴散㈣之-外層組成’該方法特徵在於： A.該内層_由使用根據前料求射任—項之方法 所產生； B ·該外層係藉由以下操作產生： a)藉由濕式製程在如此獲得之該内層表面處形成一
    3有金屬或金屬合金’詳言之錄或鈷之微粒（尤其奈米微 粒）之有機膜； b)在使得能夠形成-具有至少刚nm之厚度的金屬 膜之條件下’使如此形成之該膜與液態溶液接觸，該液 態岭液含有較佳具有與併人該有機膜中之該金屬之性質 相同的質之至少—種金屬鹽、穩定劑及至少—種還原 劑。 如叫求項7之方法，其特徵在於該前述步驟B.a)係藉由在 • 非電化學條件下使該前述内層之自由表面與液態溶液接 觸而進行，該液態溶液含有： 至少—種溶劑，較佳為質子溶劑； 至少—種重氮鹽； 種單體，其為藉由自由基方法鏈可聚合的且可 溶於該溶劑中；及 至少—種化學引發劑’其使得能夠自該重氮鹽形成 自由基實體。 、、項7或8中任一項之方法，其特徵在於步驟A幻使 I41352.doc 201009938 用之該鏈可聚合單體為乙烯基吡啶，較佳為4_乙烯基吡 β定，或甲基丙稀酸酯，較佳為2_經乙基甲基丙稀酸醋， 且特徵在於步驟B. a)中使用之藉由自由基方法而鏈可聚 合的該單體為2-羥乙基甲基丙稀酸酯。 10. 如請求項8或9中任一項之方法，其特徵在於該前述化學 引發劑係選自呈精細分裂形式之金屬還原劑或足夠比例 而使該液態溶液之pH值大於或等於4之有機或無機鹼。 11. 如請求項7之方法，其特徵在於步驟A a)中使用之該鏈可 聚合單體為乙烯基吡啶，較佳為4·乙烯基吡啶，且特徵 在於步驟B.a)係藉由使聚乙烯基吡啶之該内層的該自由 表面與液態溶液接觸而進行，該液態溶液包含： 至少一種溶劑，較佳為質子溶劑； 至少一種聚合物，其可溶於該溶劑中且包含能夠藉由 氫鍵或凡得瓦爾鍵（Van der Waals bond)與聚乙烯基吡啶 之官能基鍵接的官能基，該聚合物係選自含有選自以下 官能基之一或多個官能基的聚合物：羥基、（一級或二 級）胺、銨、羧酸、羧酸鹽、（環狀或直鏈）羧酸酐、醯 胺：C(=0)NHR，其中R表示氫原子或具有丨至6個碳原子 的'烷基；胺基酸、膦酸、膦酸鹽、磷酸、磷酸鹽、磺 酸、磺酸鹽、硫酸、硫酸鹽、琥柏醯胺酸、琥㈣胺酸 鹽、鄰苯二甲酿亞胺、鄰苯二甲醯亞胺鹽、Μ⑽)。，其 中η為1與3之間的整數； ’、 該接觸歷時一 瓦爾鍵。 足夠時間以使得能夠形成該等氫或凡得 141352.doc 201009938 如叫求項11之方法，其特徵在於步驟A. a)中使用之該鏈 可聚合單體為4-乙烯基吡啶，且在步驟Ba)中使用之該 可溶性聚合物為丙烯酸系多元酸。 13. 如凊求項7至12中任一項之方法，其特徵在於該等前述 金屬鹽係選自由以下各項組成之群：該前述金屬的乙酸 鹽、乙醯基丙酮化物、六氟磷酸鹽、硝酸鹽、過氯酸 鹽、硫酸鹽，或四氟蝴酸鹽。 14. 如明求項7至13中任一項之方法，其特徵在於該前述還 原劑係選自由以下各項組成之群：次磷酸及其鹽、硼烷 衍生物（NaBH4、DMAB)、葡萄糖、甲醛及肼。 15. —種製備一電導體或諸如一矽基板之半導體基板之一塗 層的方法，該塗層係由形成一電絕緣膜之一内層、形成 一銅擴散障壁之一中間層及形成一銅晶種層之一外層組 成’該方法特徵在於： A. 該内層係藉由實施如請求項1至6中任一項之方法而 產生； B. 該中間層係藉由實施如請求項7至14中任一項之方 法而產生； C. 該外層係藉由以下操作而產生： a)使該中間層之自由表面與液態溶液接觸，該液態 溶液包含： ^ 至少一種溶劑； 濃度於14mM與i20mM之間的銅離子； 乙二胺； 141352.doc 201009938 乙二胺與銅之莫耳比係在i.80與2.〇3之間； 該組合物之pH值係在6.6與7.5之間； b)極化該第二層之該自由表面歷時一足夠時間以形 成該外層。 16. 17. 18. 如請求項15之方法，其特徵在於在該前述步驟c.a)中使 用之该液態溶液包含來自量介於16 與64 mM之間的 硫酸銅的銅離子，且特徵在於乙二胺與該等銅離子之該 莫耳比係在1.96與2.0之間。 一種包含一或多個通孔之導體或半導體材料之晶圓，其蠹 尤其係由矽製成，該晶圓的特徵在於每一通孔之壁係由 形成一電絕緣體之厚度在2〇〇奈米與4〇〇奈米之間由聚 乙烯基吼啶所製成之内層覆蓋，該内層自身塗布有—形 成一銅擴散障壁之厚度在100奈米與3〇〇奈米之間視需要 與硼組成合金的鎳層，該鎳層自身係由形成一晶種層之 厚度在200奈米與5〇〇奈米之間的一銅層覆蓋。 一種包含一或多個通孔之導體或半導體材料之晶圓其 尤其係由矽製成，該晶圓的特徵在於每一通孔之壁係由❹ 形成一電絕緣體之厚度在2〇〇奈米與4〇〇奈米之間由聚 羥乙基甲基丙烯酸酯製成之内層覆蓋，該内層自身塗布 有形成一銅擴散障壁之厚度在1〇〇奈米與3〇〇奈米之間視 需要與硼組成合金的鎳層’該鎳層自身係由形成一晶種 層之厚度在200奈米與500奈米之間的鋼層覆蓋。 141352.doc -6 -
TW098122311A 2008-07-01 2009-07-01 製造電絕緣膜之方法及通孔之金屬化的應用 TWI474398B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR0854442A FR2933425B1 (fr) 2008-07-01 2008-07-01 Procede de preparation d'un film isolant electrique et application pour la metallisation de vias traversants

Publications (2)

Publication Number Publication Date
TW201009938A true TW201009938A (en) 2010-03-01
TWI474398B TWI474398B (zh) 2015-02-21

Family

ID=40242524

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098122311A TWI474398B (zh) 2008-07-01 2009-07-01 製造電絕緣膜之方法及通孔之金屬化的應用

Country Status (10)

Country Link
US (1) US8119542B2 (zh)
EP (1) EP2324085B1 (zh)
JP (1) JP5543446B2 (zh)
KR (1) KR101679434B1 (zh)
CN (1) CN102083921B (zh)
CA (1) CA2728498C (zh)
FR (1) FR2933425B1 (zh)
IL (1) IL210122A (zh)
TW (1) TWI474398B (zh)
WO (1) WO2010001054A2 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI552200B (zh) * 2011-05-05 2016-10-01 阿奇默公司 於半導電性固態基板上沈積以鎳或鈷為主之金屬層的方法及用以施行該方法之套件

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8829677B2 (en) * 2010-10-14 2014-09-09 Invensas Corporation Semiconductor die having fine pitch electrical interconnects
FR2946982B1 (fr) * 2009-06-23 2012-12-14 Commissariat Energie Atomique Procede de preparation d'un film lubrifiant, support solide ainsi obtenu et kit de preparation.
US20110192462A1 (en) * 2010-01-03 2011-08-11 Alchimer, S.A. Solar cells
US20110162701A1 (en) * 2010-01-03 2011-07-07 Claudio Truzzi Photovoltaic Cells
JP5560793B2 (ja) * 2010-03-16 2014-07-30 凸版印刷株式会社 シリコン配線基板
US20130168255A1 (en) * 2010-06-11 2013-07-04 Alchimer Copper-electroplating composition and process for filling a cavity in a semiconductor substrate using this composition
FR2961220B1 (fr) * 2010-06-11 2012-08-17 Alchimer Composition d'electrodeposition de cuivre et procede de remplissage d'une cavite d'un substrat semi-conducteur utilisant cette composition
FR2962450B1 (fr) * 2010-07-07 2014-10-31 Commissariat Energie Atomique Procede de preparation d'un materiau composite, materiau ainsi obtenu et ses utilisations
EP2528089B1 (en) * 2011-05-23 2014-03-05 Alchimer Method for forming a vertical electrical connection in a layered semiconductor structure
FR2982877B1 (fr) 2011-11-18 2014-10-03 Alchimer Machine adaptee pour metalliser une cavite d'un substrat semi-conducteur ou conducteur telle qu'une structure du type via traversant
KR102229958B1 (ko) 2012-10-19 2021-03-18 콜로라도 스테이트 유니버시티 리써치 파운데이션 전극 재료 상에서의 코팅의 전기중합
DE102012021144B3 (de) 2012-10-24 2013-10-10 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zur Erzeugung von Metallisierungen in Sackloch-Vias
WO2014076431A2 (fr) 2012-11-15 2014-05-22 Alchimer Dispositif semi-conducteur et son procede de fabrication
FR2998585B1 (fr) * 2012-11-26 2014-12-19 Univ Rennes Procede de revetement d'un materiau organique ou metallique par des composes organiques par reduction electrochimique des ions diazonium desdits composes organiques, en courant pulse
CN103344687B (zh) * 2013-07-11 2015-09-16 华东交通大学 水滑石/铜纳米粒子修饰电极的制备及无酶法测定葡萄糖
FR3009210B1 (fr) 2013-07-30 2017-01-13 Commissariat Energie Atomique Procede de realisation d'un revetement metallique sur une surface
WO2015082828A1 (fr) 2013-12-02 2015-06-11 Alchimer Dispositif semi-conducteur mesa et procede de fabrication
EP3176288A1 (en) * 2015-12-03 2017-06-07 ATOTECH Deutschland GmbH Method for galvanic metal deposition
CN106206252B (zh) * 2016-06-30 2019-06-21 上海交通大学 在半导体基材表面一步法化学接枝有机膜的方法
CN106206542A (zh) * 2016-07-21 2016-12-07 上海交通大学 半导体垂直铜互连中填充有机聚合物的tsv结构及成型方法
CN106229268B (zh) * 2016-07-21 2020-07-14 上海交通大学 在导体或半导体微孔中填充有机聚合物的方法
JPWO2018131495A1 (ja) * 2017-01-10 2019-11-07 Ｊｓｒ株式会社 カバー膜形成方法、基材の処理方法及び組成物
FR3109840B1 (fr) 2020-04-29 2022-05-13 Aveni Procédé de métallisation d’un substrat semi-conducteur, électrolyte et méthode de fabrication de 3D-NAND

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6709564B1 (en) 1999-09-30 2004-03-23 Rockwell Scientific Licensing, Llc Integrated circuit plating using highly-complexed copper plating baths
FR2804973B1 (fr) * 2000-02-11 2002-09-20 Univ Paris 7 Denis Diderot Materiau metallique dont la surface est modifiee, son procede de preparation et utilisation du materiau modifie
FR2829046B1 (fr) * 2001-08-28 2005-01-14 Commissariat Energie Atomique Procede de greffage et de croissance d'un film organique conducteur sur une surface
US6645832B2 (en) 2002-02-20 2003-11-11 Intel Corporation Etch stop layer for silicon (Si) via etch in three-dimensional (3-D) wafer-to-wafer vertical stack
FR2837842B1 (fr) * 2002-03-26 2004-06-18 Commissariat Energie Atomique Procede de fixation de macro-objets sur une surface conductrice ou semi-conductrice de l'electricite par electro-greffage, surfaces obtenues et applications
FR2843757B1 (fr) * 2002-08-26 2005-04-29 Commissariat Energie Atomique Procede de garniture d'une surface par un film organique
FR2851181B1 (fr) * 2003-02-17 2006-05-26 Commissariat Energie Atomique Procede de revetement d'une surface
US7060624B2 (en) 2003-08-13 2006-06-13 International Business Machines Corporation Deep filled vias
US7101792B2 (en) 2003-10-09 2006-09-05 Micron Technology, Inc. Methods of plating via interconnects
WO2006086337A1 (en) 2005-02-09 2006-08-17 Rockwell Scientific Licensing, Llc A low temperature method for fabricating high-aspect ratio vias and devices fabricated by said method
JP5236503B2 (ja) * 2006-02-28 2013-07-17 コミサリア ア レネルジィ アトミーク エ オ ゼネ ルジイ アルテアナティーフ 水溶液から導電性または半導電性表面上に有機フィルムを形成する方法
US8152986B2 (en) * 2006-02-28 2012-04-10 Commissariat A L'energie Atomique Process for forming organic films on electrically conductive or semi-conductive surfaces using aqueous solutions
EP2813553B1 (en) * 2006-02-28 2019-11-06 Alchimer Formation of organic electro-grafted films on the surface of electrically conductive or semi-conductive surfaces
FR2910007B1 (fr) 2006-12-19 2009-03-06 Commissariat Energie Atomique Procede de preparation d'un film organique a la surface d'un support solide dans des conditions non-electrochimiques, support solide ainsi obtenu et kit de preparation
FR2910006B1 (fr) * 2006-12-19 2009-03-06 Commissariat Energie Atomique Procede de preparation d'un film organique a la surface d'un support solide dans des conditions non-electrochimiques, support solide ainsi obtenu et kit de preparation

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI552200B (zh) * 2011-05-05 2016-10-01 阿奇默公司 於半導電性固態基板上沈積以鎳或鈷為主之金屬層的方法及用以施行該方法之套件

Also Published As

Publication number Publication date
US8119542B2 (en) 2012-02-21
CA2728498C (fr) 2018-08-14
CN102083921A (zh) 2011-06-01
IL210122A (en) 2015-02-26
IL210122A0 (en) 2011-02-28
EP2324085B1 (fr) 2014-12-17
WO2010001054A3 (fr) 2010-04-22
FR2933425B1 (fr) 2010-09-10
KR101679434B1 (ko) 2016-11-24
CA2728498A1 (fr) 2010-01-07
JP2011526641A (ja) 2011-10-13
KR20110033824A (ko) 2011-03-31
JP5543446B2 (ja) 2014-07-09
CN102083921B (zh) 2013-06-26
US20100003808A1 (en) 2010-01-07
WO2010001054A2 (fr) 2010-01-07
EP2324085A2 (fr) 2011-05-25
TWI474398B (zh) 2015-02-21
FR2933425A1 (fr) 2010-01-08

Similar Documents

Publication Publication Date Title
TW201009938A (en) Method of preparing an electrically insulating film and application for the metallization of vias
TWI546410B (zh) 活化半導體基板表面之溶液及方法
JP6067681B2 (ja) 半導体固体基板へのニッケル系又はコバルト系の金属層の積層方法及びその方法を行うためのキット
Inoue et al. Formation of electroless barrier and seed layers in a high aspect ratio through-Si vias using Au nanoparticle catalyst for all-wet Cu filling technology
FR2890983A1 (fr) Composition d'electrodeposition destinee au revetement d'une surface d'un substrat par un metal.
JP6347744B2 (ja) 積層半導体構造における縦方向の電気接続の形成方法
FR2890984A1 (fr) Procede d'electrodeposition destine au revetement d'une surface d'un substrat par un metal.
FR2930785A1 (fr) Composition d'electrodeposition et procede de revetement d'un substrat semi-conducteur utilisant ladite composition
US8524512B2 (en) Method for repairing copper diffusion barrier layers on a semiconductor solid substrate and repair kit for implementing this method
JP5901630B2 (ja) メタライゼーション処理、混合物、および、電子デバイス
TWI633627B (zh) 用於銅金屬化之方法及用於形成鈷或鎳矽化物之方法
Inoue et al. All-wet fabrication technology for high aspect ratio TSV using electroless barrier and seed layers
WO2014076431A2 (fr) Dispositif semi-conducteur et son procede de fabrication