TW200921891A - Multi-die semiconductor package and the method for making the same - Google Patents

Description

200921891 九、發明說明： 【發明所屬之技術領域】 本發明係關於一種半導體封裝結構及其製造方法，詳言 之’係關於一種多晶片半導體封裝結構及其製造方法。 【先前技術】 參考圖1，顯示美國專利第US 6,326,696號所揭示之第一 種習知多晶片半導體封裝結構之示意圖。該第一種習知多 晶片半導體封裝結構1包括一基板、一散熱板12、—第 一晶片13、一第二晶片14、複數條導線15及一封膠材料 16。該基板11具有一貫穿孔m，該基板丨丨與該散熱板12 相連接，使得該貫穿孔111及該散熱板12之一表面形成一 凹穴112。該第一晶片13係位於該凹穴112内，並附著至該 散熱板12。該第一晶片13利用該等導線15電性連接至基板 11。該第二晶片14係附著至該第一晶片13，且電性連接該 第一晶片13。該封膠材料16係用以包覆部分該基板11、部 分該散熱板12、該第一晶片13、該第二晶片14及該等導線 15 ° 該第一種習知多晶片半導體封裝結構1之缺點如下。由 於該散熱板12不具有可提供電性連接之結構，故該散熱板 12之背面不能堆疊晶片，而無法提升該第一種習知多晶片 半導體封裝結構1之晶片堆疊密度。 參考圖2 ’顯示美國專利第US 6,515,356號所揭示之第二 種習知多晶片半導體封裝結構之示意圖。該第二種習知多 晶片半導體封裝結構2包括一基板21、一第一晶片22、一 125378.doc 200921891 第二晶片23、複數條導線24及一封膠材料25。該基板21具 有一穿孔211。該第一晶片22及第二晶片23係位於該基板 21之穿孔211内，並以該等導線24電性連接至該基板21。 該封膠材料25係用以包覆部分該基板2丨、該第一晶片22、 該第二晶片23及該等導線24。 該第二種習知多晶片半導體封裝結構2之缺點如下。由 於該基板21設有一穿孔211，以容納該第一晶片22及該第 二晶片23 ’使該第二種習知多晶片半導體封裝結構2整體 結構強度降低。 因此，有必要提供一種創新且具進步性的多晶片半導體 封裝結構，以解決上述問題。 【發明内容】 本發明提供-種多晶片半導體封裝結構，其包括一電路 基板帛曰曰片、-第二晶片、一第一封膠材料及一第 二封膠材料。該電路基板具有一第一表面及一第二表面， 〇 ㈣-表面具有複數個第—接點及-凹穴，該等第一接點 係環繞該凹穴，且該n -矣；g 士土 ^ 第—表面具有複數個第二接點。該第 曰日片係位於該電路某杯^^, 电路丞板之第一表面之凹穴内，且電性連 接至5亥電路基板。該繁-曰 逐第一明片係位於該電路基板之第二表 面，且電性連接至該電路基拓筮__ 电叫丞孜之第一表面之該等第二接 ^該第—封膠材料係用以包覆該第—晶片及部分該電路 ，之第-表面。該第二封膠材料係用以包覆該第二晶片 及該電路基板之第二表面。 本發明另提供半導體封裝結構，其包括—第 I25378.doc 200921891 —電路基板、一第二電路基板、複數個第一銲球、—第一 • 晶片、一第一封膠材料、一第二晶片及一第二封膠材料。 該第一電路基板具有一第一表面及一第二表面，該第一表 面具有複數個第一接點，該第二表面具有複數個第二接 點。該第二電路基板具有一第三表面、一第四表面及一貫 牙孔，該第三表面具有複數個第三接點，該第四表面具有 複數個第四接點，該貫穿孔係貫穿該第二電路基板。該等 〇 帛-鮮球係、連接該第—電路基板之第-表面及該第二電路 基板之第三表面，使得該第二電路基板之貫穿孔及該第一 電路基板之第-表面定義出一凹穴。該第一晶片係位於該 凹穴内，且電性連接至該第一電路基板或該第二電路基 板。該第-封膠材料係用以包覆該第一電路基板之第一表 面、該第一晶片及部分該第二電路基板之第四表面。該第 二晶片係位於該第一電路基板之第二表面，且電性連接至 胃第-電路基板之第二表面之該等第二接點。該第二封膝 ^ 材料係用以包覆該第二晶片及該第-電路基板之第二表 面。 一 本發明另提供__種多晶片半導體封裝結構之製程方法， =括:下㈣：⑷提供—第—電路基板，該第—電路基板 具有一第—表面、—第二表面及複數個第-銲球’該第一 $面具有複數個第一接點，該第二表面具有複數個第二接 該等第—銲球係位於該等第-接點；⑻配置—第一晶 板， I板之[表面；⑷提供-第二電路基 電路基板具有一第三表面、一第四表面及一貫 I25378.doc 200921891 穿孔，該第三表面具有複數個第 递盔棚梦禪點，該第四表面具有 複數個第四接點，該貫穿孔係貫穿 有 該第-雷其h地 〇X 一電路基板，（d)將 第：電路基板之第三表面之第三接點連

;之第桿球，且使得該第一晶片位於該貫穿孔中：⑽ 黛、第-封膠材料，包覆該第一電路基板之第一表面 第一晶片及部分該第二電路基板之第四表面；（f)配置_第 二晶片於該第-電路基板之第：表面，且電性連接該第二 晶片至該第一電路基板之第二表面;及⑵提供-第二封膠 材料，包覆該第二晶片及該第—電路基板之第 提升其封裝結構強度。 藉此’該電路基板雙面皆可與晶片電性連接，可以縮小 封裝體積’增加晶片堆疊密度。並且，該電路基板之凹穴 設計，可容納該第-晶片，再以該第一封膠材料包覆，可 【實施方式】 參考圖3至圖5，顯示本發明多晶片半導體封裝結構之第 一實施例之製造方法之示意圖。首先，參考圖3，提供一 電路基板31，該電路基板31具有一第一表面311及—第二 表面313。該第一表面311具有複數個第一接點312、一凹 穴3 10及複數條導電跡線（Conductive trace)(圖中未示），兮· 等第一接點312係環繞該凹穴310，且該凹穴310具有一第 三表面315。該第二表面313具有複數個第二接點314及複 數條導電跡線（圖中未示）。該第一表面311之該等導電跡線 (圖中未示）及該第二表面313之該等導電跡線（圖中未示）係 為該電路基板3 1之表面線路。 125378.doc 200921891 . 將該電路基板31之第一表面311朝上，接著，提供一第 . 一晶片33,將該第一晶片33置於該電路基板31之第一表面 311之凹穴310内，且電性連接至該電路基板31。 在本實施例中，該凹穴310之第三表面3丨5不具有任何接 點。該第一晶片33係黏附於該凹穴310之第三表面315，且 利用複數條第一導線331電性連接至該電路基板3丨之第一 表面311之部分該等第一接點312。接著，提供一第一封膠 〇 材料35，用以包覆該第一晶片33、該等第一導線331、該 第二表面315及部分該第一表面311。該第一封膠材料35具 有底面351。藉由將該第一晶片33置於該電路基板31之 第一表面311之凹穴3H)内，再以該第一封膠材料％包覆， 可增強其封裝結構之強度。藉此，該電路基板3丨之凹穴 3 HK又叶，可容納該第一晶片33，再以該第一封膠材料μ 包覆’可提升其封裝結構強度。 接著，參考圖4，將該電路基板31旋轉180度，使該電路 〇 基板31之第二表面313朝上。接著，提供一第二晶片34’ 將該第二晶片34附著於該電路基板31之第二表面313上， 且電性連接至該電路基板31之第二表面313之該等第二接 點3 14在本實把例中，該第二晶片34係黏附於該電路基 板31之第二表面313，且利用複數條第二導線341電性連接 至該電路基板31之第二表面313之第二接點314。因此，該 電路基板31可同時與該第一晶片33及該第二晶片34電性連 • 接，即該電路基板31雙面皆可與晶片電性連接，以縮小封 裝結構體積。接著，提供一第二封膠材料36，以包覆該第 125378.doc -10· 200921891 —晶片34、該等第二導線341及該電路基板 • 313。 〈弟-表面 接著參考圖5，形成複數個銲球37於該電路基板31之 第一表面311之部分第一接點312，且依照該第一封膠材料 35,厚度決定該等銲球37之高度，使該等銲球η較該第一 ί膠材料35之底面351為突出。如圖所示，該等鲜球W之 下端係低於該第—封膠材料35之底面351。 〇 再參考圖5,本發明多晶片半導體封裝結構之第一實施 例之示意圖。該多晶片半導體封裝結構3包括一電路基板 31、一第一晶片33、一第二晶片34、一第一封膠材料35、 一第一封膠材料36及複數個銲球37。 該電路基板31具有一第一表面311及一第二表面313。該 第一表面311具有複數個第一接點312、一凹穴31〇及複數 條導電跡線（圖中未示），該等第一接點3 12係環繞該凹穴 310’該凹穴310具有一第三表面315。該第二表面313具有 L) 複數個第二接點314及複數條導電跡線（圖中未示）。該第一 表面311之該等導電跡線（圖中未示）及該第二表面313之該 等導電跡線（圖中未示）係為該電路基板31之表面線路。 該第一晶片33係位於該電路基板31之第一表面311之凹 穴3 10内，且電性連接至該電路基板3丨。在本實施例中， 該凹穴310之第三表面315不具有任何接點。該第一晶片33 係黏附於該凹穴3 10之第三表面3 15，且利用複數條第一導 線33 1電性連接至該電路基板3丨之第一表面3丨丨之部分該等 第一接點3 12。 125378.doc -11 - 200921891 該第一封膠材料35包覆該第一晶片33及部分該電路基板 31之第一表面311。該第一封膠材料35具有一底面351。該 等銲球37係位於該第一表面311之第一接點312，且較該第 封膠材料35之底面351為突出，如圖所示，該等銲球37 之下端係低於該第一封膠材料35之底面351。藉此，該電 路基板31之凹穴310設計，可容納該第一晶片33，再以該 第一封膠材料35包覆，可提升其封裝結構強度。 該第二晶片34係位於該電路基板31之第二表面3 13，且 電性連接至該電路基板31之第二表面313之該等第二接點 3 14。在本實施例中，該第二晶片34係黏附於該電路基板 31之第二表面313 ’且利用複數條第二導線341電性連接至 β亥電路基板31之第二表面313之該等第二接點314。該第二 封膠材料36包覆該第二晶片34及該電路基板31之第二表面 313 = 參考圖6 ’顯示本發明多晶片半導體封裝結構之第二實 施例之示意圖。本實施例之多晶片半導體封裝結構4與第 實施例之多晶片半導體封裝結構3大致相同，其中相同 之元件賦予相同之編號。本實施例與第一實施例之不同 處’僅在於該第二晶片34與該電路基板31之第二表面3 13 之電性連接方式。 在本實施例中，該第二晶片34係以覆晶方式接合至該電 路基板31之第二表面313上’換言之，該第二晶片34係以 複數個第二凸塊342電性連接至該電路基板3丨之第二表面 313之該等第二接點3丨4。 125378.doc -12- 200921891 參考圖7，顯示本發明多晶片半導體封裝結構之第三實 施例之示意圖。本實施例之多晶片半導體封裝結構5與第 一實施例之多晶片半導體封裝結構3大致相同，其中相同 之元件賦予相同之編號。本實施例與第一實施例之不同 處，僅在於該第一晶片33與該電路基板31之電性連接方 式。 在本實施例中，該凹穴310之第三表面315具有複數個第 一接點316。s亥第一晶片3 3係以覆晶方式接合至該第三表 面315上，換言之，該第一晶片33係以複數個第一凸塊η】 電性連接至該第三表面315之第三接點316。 參考圖8，顯示本發明多晶片半導體封裝結構之第四實 施例。本實施例之多晶片半導體封裝結構6與第三實施例 之多晶片半導體封裝結構5大致相同，其中相同之元件賦 予相同之編號。本實施例與第三實施例之不同處，僅在於 該第二晶片34與該電路基板31之第二表面313之電性連接 方式。 在本實施例中，該第二晶片34係以覆晶方式接合至該電 路基板31之第二表面313上，換言之，該第二晶片34係以 複數個第二凸塊342電性連接至該電路基板31之第二表面 313之該等第二接點314。 參考圖9至圖11，顯示本發明多晶片半導體封裝結構之 第五實施例之製造方法之示意圖。首先，參考圖9,提供 一第一電路基板41，該第一電路基板41具有一第一表面 411、一第二表面413及複數個第一銲球471。該第一表面 125378.doc •13· 200921891 411具有複數個第一接點412及複數條導電跡線（圖中未 ‘示）。該第二表面413具有複數個第二接點414及複數條導 電跡線（圖中未示）。該等第一銲球471係位於該等第一接點 412。該第一表面411之該等導電跡線（圖中未示）及該第二 表面413之該等導電跡線（圖中未示）係為該第一電路基板41 之表面線路。 接著，配置一第一晶片43於該第一電路基板41之第—表 面411。在本實施例中，該第一晶片43係黏附於該第一電 路基板41之第·—表面411。 接著，提供一第二電路基板42，該第二電路基板42具有 一第三表面421、一第四表面423及一貫穿孔425。該第三 表面421具有複數個第三接點422及複數條導電跡線（圖中 未示）。該第四表面423具有複數個第四接點424及複數條 導電跡線（圖中未示）。該貫穿孔425係貫穿該第二電路基板 42。該第三表面421之該等導電跡線（圖中未示）及該第四表 G 面423之該等導電跡線（圖中未示）係為該第二電路基板42之 表面線路。 接著，將該第二電路基板42之第三表面421之該等第= 接點422連接該第一電路基板41之該等第一銲球47}，且使 得該第一晶片43位於該貫穿孔425中。在本實施例中，該 第一晶片43係以複數條第一導線43 1以電性連接至該第二 電路基板42之第四表面423之部分該等第四接點424。 接著，提供一第一封膠材料45包f該第一電路基板以 第一表面411、該第一晶片43及部分該第二電路基板心之 125378.doc -14· 200921891 第四表面423。該第一封膠材料45具有一底面451。在本實 施例中，該第一電路基板41及該第二電路基板42間具有一 間距48，該第一封膠材料係延伸至該間距48。藉此，該第 二電路基板42係圍繞該第一晶片43，再以該第一封膠材料 45包覆’可提升其封裝結構強度。 參考圖ίο，配置一第二晶片44於該第一電路基板41之第 二表面413，且電性連接該第二晶片44至該第一電路基板 f 41之第二表面413。在本實施例中，該第二晶片44係黏附 於該第一電路基板41之第二表面413 ’且利用複數條第二 導線441電性連接該第二晶片44至該第一電路基板4〗之第 二表面413之該等第二接點414。接著，提供-第二封膠材 料46以包覆該第二晶片44及該第一電路基板4ι之第二表面 413 ° 參考圖11，形成複數個第二銲球472於該第二電路基板 42之第四表面423之部分該等第四接點424。依照該第一封 〇 膠材料45之厚度決定該等第二銲球472之高度，使該等第 二輝球472較該第—封膠#料45之底面451為突出。如圖所 示’該等鮮球472之下端係低於該第一封膠材糾之底面 45卜 ☆再參考圖1卜顯*本發明多晶片半導㈣裝結構之第五 實施例之示意圖。該多晶片半導體封裝結構7包括一第一 電^基板41、—第二電路基板42、複數個第—銲球⑺、 奏日日片43 一第一封膠材料45、一第二晶片44、一第 二封膠材料46及複數個第二銲球472。 125378.doc -15- 200921891 該第一電路基板41具有一第一表面411及一第二表面 413，該第一表面411具有複數個第一接點412及複數條導 電跡線（圖中未示），該第二表面413具有複數個第二接點 414及複數條導電跡線（圖中未示）。該第一表面411之該等 導電跡線（圖中未示）及該第二表面413之該等導電跡線（圖 中未示）係為該第一電路基板41之表面線路。 該第二電路基板42具有一第三表面421、一第四表面423 及一貫穿孔425，該第三表面421具有複數個第三接點422 及複數條導電跡線（圖中未示），該第四表面423具有複數個 第四接點424及複數條導電跡線（圖中未示），該貫穿孔425 係貫穿該第二電路基板42。該第三表面421之該等導電跡 線（圖中未示）及該第四表面423之該等導電跡線（圖中未示） 係為該第二電路基板42之表面線路。 該等第一銲球471係連接該第一電路基板41之第一表面 411及該第二電路基板42之第三表面421，使得該第二電路 基板42之貫穿孔425及該第一電路基板41之第一表面4ιι定 義出一凹穴49。 該第一晶片43係位於該凹穴49内，且電性連接至該第一 電路基板41或該第二電路基板42。在本實施例中，該第一 晶片43係黏附於該第一電路基板41之第—表面4ΐι，且利 用複數仏第一導線43 1電性連接至該第二電路基板42之第 四表面423之部分該等第四接點424。 该第—封膠材料45具有一底面451，包覆該第一電路基 板41之第-表面411、該第一晶片43及部分該第二電路基 125378.doc -16- 200921891 板42之第四表面423。該第一電路基板41及該第二電路基 板42間具有—間距48，該第一封膠材料45係延伸至該間距 48藉此，由該第二電路基板42之貫穿孔425及該第一電 路基板41之第一表面411所定義出之該凹穴49，可容納該 第一晶片43，再以該第一封膠材料45包覆，可提升其封裝 結構強度。 該第二晶片44位於該第一電路基板41之第二表面413， 〇 且電性連接至該第一電路基板41之第二表面413之該等第 二接點414。在本實施例中，該第二晶片44係黏附於該第 電路基板41之第二表面413，且利用複數條第二導線441 電丨生連接至該第一電路基板41之第二表面413之該等第二 接點414。該第二封膠材料46係用以包覆該第二晶片44及 該第一電路基板41之第二表面413。 該等第二銲球472係配置於該第二電路基板42之第四表 面423之部分該等第四接點424，且依照該第一封膠材料衫 Gs 之厚度決定該等第二銲球472之高度，使該等第二銲球472 較該第一封膠材料45之底面451為突出。如圖所示，該等 第二銲球472之下端係低於該第一封膠材料45之底面451。 參考圖I2，顯示本發明多晶片半導體封裝結構之第六實 轭例之示意圖。本實施例之多晶片半導體封裝結構8與第 五實施例之多晶片半導體封裝結構7大致相同，其中相同 之元件賦予相同之編號。本實施例與第五實施例之不同 處，僅在於該第二晶片44與該第一電路基板41之第二表面 413之電性連接方式。 125378.doc •17- 200921891 在本實施例中，該第二晶片44係以覆晶方式接合至該第 電路基板41之第二表面413上，換言之，該第二晶片44 係以複數個第二凸塊442電性連接至該第-電路基板41之 第二表面413之該等第二接點414。 /考圖13，顯示本發明多晶片半導體封裝結構之第七實 施例之不思圖。本實施例之多晶片_導體封裝結構9與第 五實施例之多晶片半導體封裝結構7大致相同其中相同

之元件賦予相同之編號。本實施例與第五實施例之不同 處，僅在於該第-晶片43與㈣—電路基板41或該第二電 路基板42之電性連接方式。 在本實施例中，該第—晶片43係以覆晶方式接合至該第 :電路基板之第一表面411，換言之，該第一晶片叫系 以複數個第-凸塊432電性連接至該第—電路基板Μ之第 一表面411之該等第一接點412。 參考圖Μ，顯示本發明多晶片半導體封裝結構之第八實 把例本實她例之多晶片半導體封裝結構⑺與第七實施例 之多晶片半導體封裝結構9大致相同，其"目同之元件賦 ;予相同之編I本實施例與第七實施例之不同處僅在於 該第二晶片44與該第一電路基板41之第二表面413之電性 連接方式。 之 在本實把例中’該第U 44係以覆晶方式接合至該第 -電路基板41之第二表面413上’換言之該第二晶片44 孫以複數個第二凸塊442電性連接至㈣—電路基板41 第一表面413之該等第二接點4丨4。 125378.doc -18· 200921891 惟上述實施例僅為說明本發明之原理及其功效，而非用 α限制本發明。因此，f於此技術之人士對上述實施例進 行修改及變化仍不脫本發明之精神。本發明之權利範圍應 如後述之申請專利範圍所列。 【圖式簡單說明】 圖1顯示第—種習知多晶片帛導體封裝結構之示意圖； 圖2顯示第二種習知多晶片半導體封裝結構之示意圖； 〇 ®3至圖5顯示本發明多晶片半導體封装結構之第一實施 例之製造方法之示意圖； 圖6顯示本發明多晶片半導體封裝結構之第二實施例之 不意圖； 圖7顯示本發明多晶片半導體封裝結構之第三實施例之 不意圖； 圖8顯示本發明多晶片半導體封裝結構之第四實施例之 不意圖； ° 目9至圖11顯示本發明多晶片半導體封裳結構之第五實 施例之製造方法之示意圖； 圖12顯π本發明多晶片半導體封裝結構之第六實施例之 不意圖； 圖13顯不本發明多晶片半導體封裝結構之第七實施例之 示意圖；及 -圖14顯示本發明多晶片半導體封裝結構之第八實施例之 不意圖。 【主要元件符號說明】 125378.doc -19· 200921891 第一種習知多晶片半導體封裝結構 2 第二種習知多晶片半導體封裝結構 3 本發明第一 .實施例多晶片半導體封裝結構 4 本發明第二 實施例多晶片半導體封裝結構 5 本發明第三實施例多晶片半導體封裝結構 6 本發明第四 實施例多晶片半導體封裝結構 7 本發明第五實施例多晶片半導體封裝結構 8 本發明第六實施例多晶片半導體封裝結構 9 本發明第七實施例多晶片半導體封裝結構 10 本發明第八 實施例多晶片半導體封裝結構 11 基板 12 散熱板 13 第一晶片 14 苐一晶片 15 導線 16 封膠材料 21 基板 22 第一晶片 23 第*—晶片 24 導線 25 封膠材料 31 電路基板 33 第一晶片 34 第二晶片 125378.doc -20- 第 - 封 膠材料 第 二 封 膠材料 銲球 第 一 電 路基板 第 二 電 路基板 第 —— 晶 片 第 一 鍾 晶 片 第 V-— 封 膠材料 第 二 封 膠材料 間 距 凹 穴 貫 穿 孔 凹 穴 穿 孔 凹 穴 第 — 表 面 第 — 接 點 第 二 表 面 第 二 接 點 第 三 表 面 第 二 接 點 第 一 導 線 苐 — 凸 塊 第 二 導 線 -21 - 200921891 342 第二凸塊 351 底面 411 第一表面 412 第一接點 413 第二表面 414 第二接點 421 第三表面 疒， 422 \ 第三接點 423 第四表面 424 第四接點 425 貫穿孔 431 第一導線 432 第一凸塊 441 第二導線 442 第二凸塊 U 451 底面 471 第一鮮球 472 第二銲球 125378.doc -22

Claims (1)

1. 200921891 十、申請專利範圍： 1. 一種多晶片半導體封裝結構，包括： 一電路基板，具有一第一表面及一第二表面，該第一 表面具有複數個第-接點及-凹穴，該等第—接點係環 繞s玄凹穴，且該第二表面具有複數個第二接點； 一第一晶片，位於該電路基板之第一表面之凹穴内， 且電性連接至該電路基板；

   〇 一第二晶片，位於該電路基板之第二表面，且電性連 接至該電路基板之第二表面之該等第二接點； 一第一封膠材料 之第一表面；及 包覆該第一晶片及部分該電路基板 二晶片及該電路基板之第 一第一封膠材料，包覆該第

   2.如晴求項1之結構，其中該凹穴具有—第三表面。 3·如請求項2之結構，Α中兮楚 a , 稱〃以第—晶片細覆晶方式接合 至該凹穴之第三表面。 4. 如請求項2之結構，苴中纺铱 楚一 八第一晶片係黏附於該凹穴之 弟二表面’且利用複數條第— y'弟導線電性連接至該電路基 板之苐一表面之部分該等第—接點。 5. 如請求項2之結構，其中續 5 第—日日片係以覆晶方式接合 至該電路基板之第二表面上。 6·如請求項2之結構，其中誃 ^ ^ ^ °x第一日日片係黏附於該電路基 電路基表面且利用複數條第二導線電性連接至該 <及寻第二接點。 125378.doc 200921891 7. 士叫求項1之結構’更包括複數個銲球，配置於該電路 基板之部分該等第一接點。 8. 9. 10.

   如β求項7之結構，其中該第一封膠材料具有一底面， 且該等銲球較該第—封膠材料之底面為突出。 如請求項1之結構，其中該電路基板之第一表面及第二 表面白具有複數條導電跡線（C〇nductive trace)。 種多晶片半導體封裝結構，包括： 一第一電路基板，具有一第一表面及一第二表面，該 第-表面具有複數個第一接點，該第二表面具有複數個 第二接點； + 一第二電路基板，具有一第三表面、一第四表面及一 貫穿孔’該第三表面具有複數個第三接點，該第四表面 具有複數個第四接點，言亥貫穿孔係貫穿該第二電路基 板；

   複數個第-輝球，連接該第一電路基板之第一表面及 忒第一電路基板之第三表面，使得該第二電路基板之貫 穿孔及該第-電路基板之第—表面定義出—凹穴； 一第一晶片，位於該凹穴内，且電性連接至該第一電 路基板或該第二電路基板； -第-封勝材料’包覆該第一電路基板之第一表面 該第一晶片及部分該第二電路基板之第四表面； 一弟二晶片， 性連接至該第一 及 位於該第一電路基板之第二表面且 電路基板之第二表面之該等第二接點 電 125378.doc 200921891 -第二封膠材料’包覆該第 ^日曰月及該第一電路基板 ·<»弟二表面。 "t請求項1〇之結構，其中該第—晶片係以覆晶方式接合 至該第一電路基板之第_表面。 12. 如請求項10之結構，其曰 甲。乂弟一日日片係黏附於該第一電 路基板之第-表面，且利用複數條第—導線電性連接至 Ο ϋ 該第二電路基板之第四表面之部分該等第四接點。 13. 如請求項10之結構，其中 曰 第一日日片係以覆晶方式接合 至該第一電路基板之第二表面。 14. 如請求項1G之結構，其中該第二晶片係黏附於該第-電 路基板m且利用複數條第二導線電性連接至 a亥第-電路基板之第二表面之該等第二接點。 15. 如請求項10之結構’更包括複數個第二銲球，配置於該 第一電路基板之第四表面之該等第四接點。 %如請求項15之結構，其中該第—封膠材料具有一底面， 且該等第二銲球較該第一封膠材料之底面為突出。 π如請求項H)之結構，其中該第_電路基板之第一表面及 第二表面皆具有複數條導電跡線（CQnduetive的⑻。 18. 如請求項10之結構’其中該第二電路基板之第三表面及 第四表面皆具有複數條導電跡線（c〇nductive化扣幻。 19. 如請求項1()之結構，其中該第—電路基板及該第二電路 基板間具有一間距，該第一封膠材料係延伸至該間距。 20. —種多晶片半導體封裝結構之製造方法，包括： (a)提供一第一電路基板，該第一電路基板具有一第一 125378.doc 200921891 表面、一第二表面及複數個第一銲球，該第—表面 具有複數個第一接點’該第二表面具有複數個第二 接點，該等第一銲球係位於該等第一接點； ⑻配置一第一晶片於該第—電路基板之第—表面；

   (C)提供一第二電路基板，該第二電路基板具有—第三 表面…第四表Φ及-貫穿孔，該第三表面具有複 數個第三接點’該第四表面具有複數個第四接點， 該貫穿孔係貫穿該第二電路基板； ⑷將該第二電路基板之第三表面之第三接點連接該第 -電路基板之第一銲球’且使得該第一晶片位於該 貫穿孔中； ⑷提供一第—封膠材料，包覆該第-電路基板之第一 表面、該第-晶片及部分該第二電路基板之第四表 面； 第一電路基板之第二表面，且 至該第一電路基板之第二表 (f)配置一第二晶片於該 電性連接該第二晶片 面；及 (g)提供—第二封膠材料，包覆該第二晶片及該第-電 路基板之苐二表面。 21·如請求項20之方法’其中該步驟⑻中，該第一晶片係黏 ㈣㈣板m且步驟⑷之後更包括 ::成複數條第一導線以電性連接該第一晶片至該第二 電路基板之第四表面之步驟。 22·如凊求項20之方法，其中該步驟㈨中，該第一晶片係利 125378.doc 200921891 用覆晶方式配置於該第一電路基板之第一表面。 23·如請求項20之方法，其中該步驟（e)尹，該第一電路基板 及該第二電路基板間具有一間距，該第一封膠材料係延 伸至該間距。 24. 如請求項20之方法，其中該步驟（f)卜該第二晶片係黏 附於β亥苐-電路基板之第二表面，且利用複數條第二導 線電性連接該第二晶片至該第—電路基板之第二表面。 25. 如請求項2G之方法，其中該步驟⑴卜該第：晶片_ 用覆晶方式配置於該第一電路基板之第二表面。 26. 如請求項20之方法 數個第二銲球於該 接點之步驟。 ，其中該步驟（g)之後更包括—形成複 第二電路基板之第四表面之該等第四 125378.doc