TW200921384A - NOR interface flash memory device and access method thereof - Google Patents

Description

200921384 玖、發明說明： 【發明所屬之技術領域】 本發明係關於一種NOR介面快閃記憶體裝置及其存取方 法，尤指一種具有NAND型快閃記憶體之N〇R介面快閃記憶 體裝置及其存取方法。 【先前技術】 快閃記憶體主要可分為NAND和NOR型兩種。NAND型 快，記憶體容量大、成長速度快，但不支援本地執行代碼（網

功能’寫人速度較NOR型為快。而腿型快閃記憶體支援本 地執仃代碼（XIP)功能，讀取速度較NAND型為快，但型 快閃記憶體最主要缺點在於很難實現較高的存儲密度。 舰型快閃記憶體由於具有依照線性的記憶：位置區即 能快速且隨機地讀取資料(Rand〇mRead)的特性，能支援本地執 行代碼（XIP)魏，料具有b咖bility，且*會有bad block 矛bad bu的產S，因此，多用於儲存電子裝置如

型電腦等之主控制程式、關媿和斗、 搞T ㈣式開機私式。而N A N D型快閃記憶體由 有快速抹除、寫入的特性，且單位容量成本遠車交職型 快閃繼為低’主要應用於單純、大量的資料儲存。缺而， —般而言，對Ν·型快閃記憶體之資料存取係以Page、為單 位’無法如 NOR型快閃寸卜立μ β 、 铖體酼機地讀取資料（Random ㈤），疋以，讀取的速度遠較n〇r型為慢，且盆 執行代碼啊功能’如在前述電子產品中採用_d型快閃 5己憶體儲存主控制程式、㈣程式等，將會出現 速度慢、較容易當機等嚴重㈣題。 % 由於NAND型快閃記憶體的容量遠大於崎型快閃記憶 200921384 體，現今業界對快閃記憶體已發展出若干解決方案，嘗試使快 閃記憶體裝置產品能兼顧NAND型快閃記憶體高容量及舰 型快閃記憶體高速讀取且可靠度高的優點。 Γ!· 現今業界所提出之方案不外將SRAM加入快閃記憶體裝置 内’利用SRAM冑速，仿效中央處理器（cpu)内部設置快取 (二㈣：方式’提高快閃記憶體裝置之讀取速度。再者，或更 進步 < 计一欣入式控制軟體，即時監控nand型快閃記憶體 的讀寫區塊，當出現損壞區塊時，立即加以隱藏’避免「程〜式」 存取到此損壞區域，而導致電子產品啟動速度慢、當機等嚴重 的問題’而能避免NAND型快閃記憶體物理 例如韓國三星所研發出之〇neNAND。 然而，基本上，此類解決方案於主機端仍然需要敌入式控 制軟體等及驅動裎式的$ M，甘+协^ 寸㈣柱式的純，#主機對快閃記憶體裝置之存取 指令㈣是以對NAND型快閃記憶體的模式進行資料的存取， 而非以對舰型快閃記憶體的模式，依照線性的記憶體位置 區進行資料存取，@能快速且能隨機地讀取資料（Rand_

Read)。且其雖將快取SRAM作為可支援—ye的部份，而 能做到支援本地執行代碼（χιρ)的功能，但亦僅支援⑽長度 的ΧΙΡ ’與N0R型快閃記憶體仍具有相當的差距。 " 疋以，如旎發展出一與N0R型快閃記憶體相當之介 面快閃記憶體裝置及其資料存取方法，能快速且隨機地存取資 料（Random access)，方可跨越前述NAND和N〇R型快閃記憶 體間之鸿溝，兼具NAND型快閃記憶體以及職型快閃= 體的優點’使快閃記憶體裝置產品能滿足各式產品全方位需 求。 200921384 【發明内容】 本發明之主要目的在於提供—種職介面快閃記憶體裝 置及其存取方法，能快速且隨機地存取資料（細如心⑽）。 本發明之主要目的在於提供—種N〇r介面快閃記憶體裝 置及其存取方法’同時兼具NAND型快閃記憶體快速抹除、寫 入的速度以及N〇R型介而卩左她4 i ' 尘）丨面ik機禎取的優點，且具有容量 充之特性。 ’、 本發明之職介面快閃記憶體裝i包含-NAND型快門 =體一映射表列以及—職型快閃記憶體介面 里快閃記憶體係用以儲存資料。映射表列用以查找存取資料之 外部夺曰令之弟-位址與N AND型快閃記憶體内對應第一位址之 ==T記憶體介面接收外部指令並查找映射表 =:::Γ隨機存取_型快閃記憶體所儲存 、y x之NOR介面快閃記憶體裝置更進一步包含— 資料緩衝區以及-錯誤修正碼單^資料緩衝區用： N細型快閃記憶體介面所存取之資料。當資料緩衝區所 之貝枓有錯誤時，錯誤修正碼單元則用以修正錯誤。 本發明之NOR型供陰辦人 玉决閃a-體介面更進一步包含—指 ，用以暫存外部指令，並且，更進-步包含—控輪 —找映射表列内與弟一位址對應之第二位址。 么明亦提供一種N0R介面快閃記憶體襄置存取 以對NAND型快閃記憶體作存取，該方法包含下列步驟Γ 、OR a _ z憶體介面，接收存取資料之外部指人. 於映射表列，杳找外邱#八货 7 ’ 产…… 第一位址與NAND型快閃呓 仏體内對應第一位址之第二位址；以及 門。己 200921384 隨機存取NAND型快閃記憶體所儲存之資料。 象本七月自匕以NOR型快閃記憶體介面快速且隨機地對 NAND型快閃記憶體存取資 貝1十而非僅如習知技術以分頁（Page) 早位對NAND型快閃記憶體進行資料存取，本發明之職 介面快閃記憶體裝置，同時兼具職型介面隨機讀取以及 NAND型快閃記憶體快速抹除、寫入的速度的優點，同時，能 亚連複數個本發明之N〇R介面快閃記憶體裝置，同時為一主 機所存取’具有記憶體容量可擴充之特性。

為讓本毛明之上述和其他目的、特徵、和優點能更明顯易 懂，配合所附圖式，作詳細說明如下： 【實施方式】 处Μ多考第1圖，係本發明之職介面快閃記憶體裝置的# 此方塊圖。本發明之N〇R介面快閃記憶體裝置_主要包令 NAND型快閃記憶體1〇2以及_ n〇r介面控制電路細， 賺介面控制電路包含—映射㈣（,★ iabie)2〇2、一 賺型快閃記憶體介面綱、—NAND型快閃記憶體介面2〇6、 資料緩衝區208以及-錯誤修正碼單元2工〇。N〇R型快閃記 憶體介面204更進一步包含一指令緩衝區212以及一控制單元 214。本發明之N〇R介面快閃記憶體裝置⑽透過恥汉型快 閃記憶體介面204與一主機300通連，接收來自主機3〇 、 部指令。 NAND型快閃兄憶體1 〇2彳用以儲存程式瑪（啟動碼， b〇〇tC°de)或者單純的資料。映射表列202係為外部指令之第— 位址與譲D型快閃記憶體⑽位置區之第二位址的映射表 列NAND型快閃記憶體介面2〇6耦接於型快閃記憶體 200921384 102，用以存取NAND型快閃v ,卜立挪， 思體0所儲存之資料。資料 緩衝£ 208耦接於n〇R型快閃々掊躺入 、門Z U體介面204與NAND型快 閃記憶體介面206之間，用以塹左M A 、 暫存NAND型快閃記憶體介面206 所存取之資料。錯誤修正碼單 ^ ^ 早兀210則耦接至資料缓衝區208， 虽育料緩衝區208所暫存之資粗古姐β 貝枓有錯誤時，用以修正資料之錯 誤。

NOR型快閃記憶體介面2〇4的指令緩衝區212係用以暫存 自主機所接收之外部指令，值得一提的是，指令緩衝區212可 緩衝複數個外部指令，彻多管式指令的存取處理方式，能大 幅提昇NOR型快閃記憶體介面2()4的存取效能。臓型快閃 記憶體介面204的控制單元214可以為—微處理器，並且本發 明以自有之指令集’用以控制整個N〇R介面控制電路2〇〇，例 如：根據指令緩衝區212内之外部指令，查找映射表列2〇2内 與第一位址對應之第二位址 再依據第二位址，控制NAND型 快閃s己憶體介面206存取NAND型快閃記憶體丨〇2所儲存之資 料至資料緩衝區208。而本發明中與資料緩衝區2〇8耦接之錯 玦修正碼單元210具有錯誤修正碼（ECC)功能，當資料有錯誤 時，能對資料缓衝區208内之資料進行錯誤修正。 值付一長:的疋’映射表列202為一線性之映射表列，用以 對照、查找外部指令具有的邏輯位址（第一位址）及NAND型快 閃記憶體内對應該邏輯位址之物理位址（第二位址）。透過此線 性之映射表列202，NOR型快閃記憶體介面204能對NAND型 決閃§己憶體内的貝料進^亍隨機存取（Random Access)，不再如習 知技術以Page為單位對NAND型快閃記憶體進行資料存取， 而能實現NOR型快閃記憶體快速且隨機地讀取資料（Random 200921384

Read)的特性’更能支援本地執行代碼（XIP)功能，亦即具有 b〇〇tablllty之功能’且本發明優於OneNAND僅支援1KB長度 的χιρ ’視指令緩衝區212以及資料緩衝㊣·的大小，而能 支极長度更長之）QP。同時，純有皿助型快閃記憶體快速 抹除' 寫入的特性。 並且，依據本發明，錯誤修正碼單元210之ECC功能亦優 於習知技術-般lblt之ECC能力，更進一步提高糾錯能力， 例如二設計為4bits甚至更強之咖能力，確保資料的可靠度。 此明參考第2圖’係繪示本發明之NOR介面快閃記憶體裝置 月匕並連方式為-外部主機存取，能擴充記憶體容量之示意圖。 為因應T日記憶體容量不斷增加的需求，是以，如第2圖所示， 可對於單一主機則，以並連方式配置4個與第^圖之酿介 面快閃記憶體裝置100相同之第一職介面快閃記憶體裝置 uo立、第二N0R介面快閃記憶體裝置12〇、第三⑽r介面快閃 己體衣置130以及第四NOR介面快閃記憶體裝置14〇。主機 便此同日年對第一至第四N0R介面快閃記憶體裝置11 〇、120、 、乂及14G進行存取’而實現整體記憶體裝置之容量擴充。 於此第2圖中雖以4個N⑽介面快閃記憶體袭置為例，但本 發明並未以此為限。 請參考第3圖，係依據本發明之N〇R介面快閃記憶體裝置 之存取方法的流程圖。 為完成本發明之目的，本發明之職介面快閃記憶體裝置 存取方法包括下列步驟： 步驟310，以N〇R型快閃記憶體介面，接收存取資料之外 10 200921384 步驟320，以指令缓衝區，暫存外部指令之步驟. 步驟330，於映射表列，查找外部指令夕埜

曰7 <弟—位址與NAND 型快閃記憶體内對應第一位址之第二位址； 步驟340，以資料缓衝區，暫存NAND型快閃記憶體介面 所存取之資料； 步驟350’以錯誤修正碼單元，修正暫存於資料緩衝區的 資料之錯誤； 步驟360，隨機存取NAND型快閃記憶體所儲存之資料。 總言之，本發明之NOR介面快閃記憶體裝置，兼具 型介面隨機讀取以及NAND型快閃記憶體快速抹除、寫^的速 度的優點，同時，能並連複數個本發明之N〇R介面快閃記= 體裝置，同時為一主機所存取，而具有記憶體容量可擴充之特 性。 八 ' 雖然本發明以已一較佳實施例揭露如上，然其並非用以限 定本發明。本發明所屬技術領域中具有通常知識者，在不脫離 本發明之精神和範圍内，當可作各種之變更和潤舞。因此，本 發明之保護範圍當視後附之申請專利範圍所界定者為準。 [圖式簡單說明】 第1圖係本發明之N0R介面快閃記憶體裝置的功能方塊 圖； 、，第2圖係繪示本發明之N〇R介面快閃記憶體裝置能並連方 式為一外部主機存取，能擴充記憶體容量之示意圖；以及 第3圖係依據本發明之N 〇 R介面快閃記憶體裝置之存取方 法的流程圖。 【主要元件符號說明】 200921384 100 NOR介面快閃記憶體裝置 102 NAND型快閃記憶體 110 第一 NOR介面快閃記憶體裝置 120 第二NOR介面快閃記憶體裝置 130 第三NOR介面快閃記憶體裝置 140 第四NOR介面快閃記憶體裝置 200 NOR介面控制電路 f 202 映射表列 204 NOR型快閃記憶體介面 206 NAND型快閃記憶體介面 208 資料緩衝區 210 錯誤修正碼單元 212 指令緩衝區 214 控制單元 C 300 主機 12

Claims (1)

1. 200921384 拾、申請專利範圍： 1 · 一種NOR介面快閃記憶體裝置，包含： 一 NAND型快閃記憶體，用以儲存一資料； 映射表列，用以查找一存取該資料之—外部指令之—第 一位址與該NAND型快閃記憶體内對應該第—位址之一第二位 址；以及 NOR型快閃記憶體介面，接收該外部指令並查找 射表列=之該第二位址，隨機存取該糊〇型快閃記憶體所健 存之該資料。 2·,如中請㈣範圍第丨項所述之職介面㈣記憶體襄 置’更進-步包含-NAND型快閃記憶體介面，輕接該軸〇 讓”己憶體，用以存取該N娜型快閃記憶體所儲存 料。 貝 ^如申請專利範圍第2項所述之職介面㈣記憶體裝 置’更進一步包含—資祖绞：儀;_ 乂貝枓綾衝區，用以暫存該NAND型快 憶體介面所存取之該資料。 、u己 置，更進-申+=!^圍第3項所述之n〇r介面快閃記憶體裳 次八3錯㈣正碼單元，當該資料緩衝區所暫存 亥貝料有錯誤時，用以修正該資料之錯誤。 :·如申請專利範圍第丨項所述之nor介 置，其中該職型快閃記憶體介面更進一步包含一指人= 區，用以暫存該外部指令。 7誕衝 :二申請專利範圍第5項所述之職介面快閃記憶體壯 〆、中该NOR型快閃記憶體介面—二一衣 根據該外部指令，杳找該映 空制單兀， 映射表列内與該第-位址對應之該第 13 200921384 .位址 二如申請專利範圍第1所述之N〇R介面快閃記憶體裝 置、、中該第-位址係線性映射於對應之該第二位址，使該 ==己憶體介面能隨機存取該NAND型快閃記憶體所 專利範圍第丨項所述之麵介面快閃記憶體裝 置 中σ亥NOR型快μ々橋雜人r l 門。己匕體"面能隨機存取該NAND型快 月& a記憶體所儲存之該資料，心支援本地執行代碼（XIP)之功' 9. 一種NOR介面快閃記憶體裝置，包含： 體； NAND型快閃記憶體，用以儲# n AND里決閃§己憶體介面，耗接該财湘型快閃記憶 -資料緩衝區，用以暫存該NA N侧型快閃記憶體所存取之該資料；]4體)丨面“ — ㈣表列’用以查找-存取該資料之—外部指令之 Γ=Γ請AND型快閃記憶體内對應該第—位址之—第二七 N0R型快閃記憶體介面，接收該外部指令並杳找該电 射表列内之該第二位址，透 —找°亥明 列查找對應該第一位址之;；該區，依據於該映射4 憶體所儲存之該資料。“二位址’存取該臟。型她 請專利範圍第9項所述之臟介面 差置，其中該N〇R型椒 CU免 • “ 介㈣能隨機存取該NANI 主既閃5己丨思體所儲存之該資 14 200921384 二：專利竭9項所述之N〇R介面快閃記憶體裝 置，更進一步包含-錯誤修正碼單元，當該資料緩衝區所暫存 之該資料有錯誤時，用以修正該資料之錯誤。 梦1=請專利範圍第9項所述之舰介面快閃記憶體 裝置，其中s亥NOR型供& μ入 、’。己It體介面更進一步包含一指今 衝區’用以暫存該外部指令。 牡晉^請專利範圍第12項所述之職介面快閃記憶體 衣〃 N〇R型快閃記憶體介面更進-步包含—控制單 ^根據該外部指令，查找該映射表列内與該第—位址對應之 該弟·一位址。 ':中請專利範圍第9項所述之職介面快閃記憶體 波置、、中4弟-位址係線性映射於對應之該第二位址，使該 體介面能隨機存取該N鳩型快閃記憶體所 ':中請專利範圍第9項所述之職介面快閃記憶體 置、中該N0R型快閃記憶體介面能隨機存取該NAND型 快閃記《所儲存之該資料’心支援本地執行代碼（XIP)之功 能。 16. —種NOR介面快閃記 含下列步驟： 憶體裝置存取方法，該方法包 以-NOR型快閃記憶體介面，接收存取 指令； θ π· i i 於—映射表列，查找該外邱沪 卜7之一苐~位址與該NAND 型快^己憶體内對應該第一位址之一第二位址，·以及 隨機存取一 NAND型快閃記憶體所儲存之該資料。 15 200921384 ^ .申月專利軏圍第16項所述之方法，於接收該外邛 指令之步驟後，更包合 純及外/ 3 一以一指令緩衝區，暫存該外部指令之 步称。 資料之步=1:圍第16項所述之方法’於隨機存取該 xrn L 3步驟，其中以一資料緩衝區，暫存該 nand型快閃記情髀 曰廿必 u溫j丨面所存取之該資料。 19·如申請專利範圍第 ^ ^s 弟18項所述之方法，於暫存該資料 之少驟後，更包含一步驟，复 〃、中以錯秩修正碼單元，修正暫 存於滅-貝料緩衝區的該資料之錯誤。 16