200912937 九、發明說明： 【發明所屬之技術領域】 ^本發明係有關於一種主機板測試技術，更詳而言之 係關於種應用於具有至少—記憶體之電腦設備中之主 機板糾錯測試方法。 【先前技術】 私月自设備中配置之記憶體係用以配合中央處理單元 (Central process〇r Unit;cpu)高速儲存正在執行之 (程f及資料，所以作為電腦系統中重要之元件，其可靠性 和容錯能力一直係業界研究之課題。 目月ii，業界已將錯誤檢查與糾錯技術（Err〇r
Correcting Code ; ECC)應用於例如伺服器、工作站等電 腦設備中，以透過該電腦設備之主機板測試配置於該電月^ 叹備中之記憶體性能。而且，應用上述錯誤檢查與糾錯技 術之同時需配合使用一記憶體位元錯誤產生裝置，以透過 (该記憶體位元錯誤產生裝置令一記憶體產生記憶體位元 錯5吳，俾供後續透過該主機板並應用該錯誤檢查與糾錯技 術執行記憶體性能測試作業。 。月參閱第1圖，係顯示上述記憶體位元錯誤產生裝置 1應用於一電腦設備之記憶體2中之配置示意圖，其中， 該記憶體2具有複數晶片單元，具體而言，該記憶體即為 雙面針腳定義記憶體模組（Dual In —line Mem〇ry
Modules ; DI匪），而該晶片單元即為動態隨機存取記憶 體（Dynamic Random Access Memory ; DRAM)，且各嗜晶 110327 5 200912937 片單元具有一輸出引腳以及對應該輪出引腳之資料引 腳’如圖所示’該記憶體位元錯誤產生裝置^應用於該 記億體2之二晶片單元21a、21b之輪出引腳心、⑴匕 與資料引腳213a、213b之間’以產生雙位元記憶體位元 錯誤，但不以此為限，亦可依該記憶體位元錯誤產生裝置 1應用於該記憶體2中之晶片單元之數量予以確定欲產生 之記憶體錯誤絲。相應地，目前之主機板糾錯測試方法 係百先將該記憶體插入至該電腦設備主機板中之一設定 記憶體插槽後，啟動該電腦設備；接著，於該電腦設備啟 動後，透過配置於該電腦設備主機板中之記憶體控制器 (Memory Controller Hub ; MCH) 31 (如第丨圖所示）向 該記憶體之-位址段連續寫入數值1;隨後，透過上述記 憶體位元錯誤產生裝置斷開該記憶體之晶片單元之輸出 引腳與資料引腳之間之傳輸路徑以產生記憶體位元錯 誤；然後’透過該記憶體控制器讀取自該位址段輸出之數 =，並於自該位址段讀取之數值由寫入時之數值丨變為〇 時，透過該主機板中之記憶體控制器並應用該錯誤檢查盥 糾錯技術記錄該記憶體出錯之相關訊息。 a此外，如第1圖所示，由於配置於該電腦設備中之記 憶體2之各該晶片單元之資料引腳透過一資料匯流排 (Data Bus) 30並行連接至記憶體控制器3卜以由該呓 憶體控制器31對該記憶體2之晶片單元進行資料讀寫作 業。然，當透過上述記憶體位元錯誤產生裝置i斷開該記 憶體2之晶片單元21a、21b之輸出引腳211&、21化與資 6 Π0327 200912937 料引腳213a、213b之間之傳輸路徑時，該記憶體2之晶 月單元21a、21b之資料引腳213a、21 3b處於懸空狀態， 即此時，該資料引腳213a及213b之數值取決於藉由該記 憶體位元錯誤產生裝置丨斷開該輸出引腳2Ua、2]lb與 各忒貝料引腳213a、213b之間之傳輸路徑時，該輸出引 腳2118、21。輸出至該資料引腳2133、21补之數值，由 於斷開時’該輪出引腳211a、2Ub輸出之數值係為獻數， 造成該資料引腳213a、213b之數值亦為亂數，可能為數 值〇，亦可能為數值1。 如此’則透過該主機板糾錯測試方法預先經由該記憶 體控制器31向該記憶體2之一位址段連續寫入數值i 後’再由該記憶體控制器31自該位址段中讀取該記憶體 2之各晶片單元之資料引腳輸出之數值，此時，該位址段 中對應該記憶體2中未配置該記憶體位元錯誤產生裝置j 之晶片早兀之資料引腳之輸出數值仍舊為數值丨，而該位 址段中對應該記憶體2中配置該記憶體位元錯誤產生裝 置1之晶片單元21&、211)之資料引腳213&、2135輸：之 數值則可能為數值1亦或數值G，由於該資料引腳⑽ 及213b之數值係為亂數，當透過該記憶體位元錯 裝置1斷開各該輸出引腳2na、㈣與各該資料引腳 213a、213b之間之傳輸路徑時’該資料引腳⑽ 之數值恰純值〇時，自該健段讀 引腳⑽、⑽之輸出數值係為〇,此時 錯測試方法可正確記錄該記憶體出錯相關訊息； 110327 7 200912937 • L該^引腳⑽、213b之數值恰為數值丨時，則自 .值則為！，此時，由於透二:：2心、襲之輸出數 ,,^ 、之忒主機板糾錯測試方法自該位 址奴舄入與讀取之數值均 勺為1，則热法偵測該記憶體2是 否出錯，進而得到錯誤 疋 ^ ^ ^ j D式，、，°果。事實上，按照第1 圖之配置方式，記憶體2上係 憶體位元錯誤測試結果庫钎又位兀記憶體錯誤’記 置產生有雙位元記憶體錯誤等相關訊息，而透過上述主 f機板糾錯測試方法得到之 』 行引之5己、體出錯訊息係為一不確定 因素，極大影響該測試結果。 综上所述，如何提出一種可生 結果之主機板糾錯測試方法，以解古” 士測試 么曰、， 无以解決習知技術之缺失，實 為目w亟欲解決之技術問題。 天Λ 【發明内容】 鑒於上述習知技術之缺點，本發明之主 供一種主機板糾錯測試方 〇在於提 (結果，俾提升測試準確率Υ Β正確記Μ錯誤測試 有至，^上述目的及其他目的’本發明提供一種應用於具 發明i主體之電腦設備中之主機板糾錯測試方法。本 糾錯測試方法係包括：將該記憶體與該電腦 機板向該=體腦設備，透過該電腦設備之主 ,^心 弟一位址段連續寫入第一數值，同時 p U记憶體之一第二位址段連續g 、 值”讓一杳… 入乐一數值’該第-數 …乐-數值為不同數值；於該記憶體上產生記憶體位 ]10327 8 200912937 元錯誤；透過該電腦設備之主機板讀取自該第一及第二位 址段輸出之數值；以及分別比對自該第—位址段以及該第 二位址段寫入與讀取之數值，並於該第—及該第二位址段 其中之一者寫入與讀取數值不一致時，記錄該記憶體產生 該位元錯誤的相關訊息。 其中’該電腦設備係搭載有記憶體錯誤檢查與糾錯 (Error Correcting Code ; ECC)測試軟體之作業系統， 相應地’於本發明之主機板糾錯測試方法中，啟動該電腦 (設備之步驟係為啓動該電腦設備之主機板並進入該電腦 没備之作業系統後再運行該記憶體錯誤檢查與糾錯測試 軚體之操作步驟。此外，於一實施例中，該第一位址段與 該第二位址段之間距不小於4位元組。再者，該記憶體具 有複數曰曰片單元’且各該晶片單元具有一輸出引腳以及對 應該輸出引腳之資料引腳，而該記憶體位元錯誤之產生係 使該輸出引腳與對應該輸出引腳之資料引腳之間呈懸浮 《狀態時，而令該記憶體產生記憶體位元錯誤。該電爿^設備 之各該記憶體中包含一配置該憶體錯誤產生裝置之記憶 體。該電腦設備復具有記憶體控制器（Mem〇ry c〇nt⑺丨丨打 Hub; MCH)、以及複數用以供各該記憶體並行連接至該記 憶體控制器而由該記憶體控制器對各該記憶體之晶片單 元進行資料讀寫作業之資料匯流排（DataBus)。 相較於習知技術’本發明之主機板糾錯測試方法主要 係先將記憶體插入至電腦設備主機板之一設定記憶體插 槽後，啟動該電腦設備後，再透過配置該主機板中之記憶 ]10327 9 200912937 體控㈣分別同時向該記憶體之第—及第二位址段分別 =、只寫入第及第二數值，接著，於該記憶體上產生記憶 .體位ί錯誤1隨後，透過該主機板中之記憶體控制器讀取 自。玄第及第—位址段輸出之數值，並分別比對自該第一 位址t以及5亥第二位址段寫入與讀取之數值，且於該第一 及該第二其中之—位址段寫入與讀取數值不一致時，記錄 έ己憶體出錯相關訊自，蕤舲，^4 心错此無淪透過一記憶體位元錯誤 衣置斷開該記憶體之晶片單元之輸出引腳與資料引 r =間之傳輸路徑的時，該記憶體之晶片單元之資料引腳 H之錢係為數值1亦或數值《，均可由其中-位址段 传5己憶體出錯相關訊息，以得到正確測試結果。 【實施方式】 以下係藉由特定的具體實例說明本發明之實施方 悉此技藝之人士可由本說明書所揭示之内容輕易地 f二明之其他優點與功效。本發明亦可藉由其他不同 ί美厂貫例加以施行或應用，本說明書中的各項細節亦可 二、不同觀點與應用，在不悖離本發 修飾與變更。 π竹卜進仃各種 閱第2圖，係顯示本發明之主機板糾錯測試方法 叫作〜程示意圖。請同時參閱第1圖，本發明之主機板 糾錯測試方法侍庫用於I, 成板 中」 具有至少—記憶體之電腦設備 2，本貫施例中，該電腦設備中係為配置有記憶體2、 憶體位元錯誤產生裝置】係應用於該記憶體2 弟1圖所示）’但不以此為限，其中，該記憶體2 110327 10 200912937 具有複數晶片單元21a(21b等），且各該晶片單元2la (21b)具有一輸出引腳211a (2Ub)以及對應該輸出引 腳211a (211b)之資料引腳213a (213b);此外，該電 月tsj设備係為搭載有記憶體錯誤檢查與糾錯（
Correcting Code ; ECC)測試軟體之作業系統；再者，該 電腦設備之主機板復配置有記憶體控制器（Mem〇ry "
Controller Hub; MCH)、複數資料匯流排（1)&忭如3)、 以及複數供插接該記憶體之記憶體插槽（未圖示），由於 本發明之主機板糾錯測試方法均卩應用於習知電腦設備 之所有记憶體與記憶體控制器之連接方式中，即該電腦設 備之各該記憶體係透過各該資料匯流排並行連接至該記 憶體控制器’以由該記憶體控制器對各該記憶體2、2，之 晶片單元進行資料讀寫作業，故為簡化說明及圖式，並使 本發明之特徵及結構更為清晰易懂，乃於圖式中僅顯示出 與本發明直接關聯之結構，其餘部份則省略。以下將一併 配合第1圖詳細說明本發明之主機板糾錯測試方法之呈 體操作步驟。 』如第2圖所示，首先進行步驟sl〇，將該記憶體插入 至該電腦設備之主機板之一設定記憶體插槽後，啟動該電 腦設備。其中，該記憶體之記憶體插槽之設定規則係為當 該電腦設備之各該記憶體插槽中僅插接單一記憶體（僅為 一配置有該記憶體位元錯誤產生裂置}之記憶體2存在） 時’係將離該記憶體控制器最遠之記憶體插槽中作為該設 定記憶體插槽，以插接該記憶體，俾供產生合理之記憶體 110327 11 200912937 配置由於此s己憶體配置方式係為所屬技術領域熟知技 讨在此不再為文贅述。此外，於本實施例中，啟動該電 月®。又廣係指啓動該電腦設備之主機板並進入該電腦設備 之作業糸統後，再運行該記憶體錯誤檢查與糾錯測試軟體 之操作步驟。接著進行步驟S20。 v h S20中，於该電腦設備啟動後，透過該電腦設 借之主機板向該記憶體之―第—位址段連續寫入第一數 / 值、，同％向該記憶體之一第二位址段連續寫入第二數值。 更詳而言之，係透過配置於該主機板中之記憶體控制器向 ^己憶體之第-及第二位址段分別寫入第一及第二數 ，。亦即，該第一數值及該第二數值係為相異之二進位數 :乂數值0或1)，於一實施例中，該第一數值係為數值 八Λ第—數值係為數值1 ’以32位元的記憶體為例，即 :^別同時向該第一位址段寫入0x00000000(32位元資 為〇)，向該第二位址段寫入0xffffffff(32位元資 Γ,Ι為/)，於另一實施例中，亦可係該第一數值為數值 同日f第二數值為數值0，以32位記憶體為例，即為分別 1°)捋向該第一位址段寫入〇xffffffff(32位元資料全為 〇)，向該第二位址段寫入0x00000000(32位元資料全為 :此外，該第一位址段與該第二位址段之間距不小於* 立兀組。接著進行步驟S3〇。 具触於f驟S3G中，於該記憶體上產生記憶體位元錯誤。 過：=如第1圖所示，該記憶體位元錯誤之產生係透 D思組位元錯誤產生裝置1應用於該記憶體2之晶片 110327 12 200912937 .單元2la、21b之輸出引腳2Ua、2Ub與資料引腳心、 213b之間予以實現者’以由該記憶體位元錯誤產生 斷開該輸出引腳2山、2爪與資料引腳_、⑽之間 的傳輸路徑時，而令該記憶體2產生記憶體位元錯誤，亦 即，使該輸出引腳與對應該輪出引腳之資料引腳之間呈縣 浮狀態時，而該產生記悴麫仞-奴冲 心 』 L肢位兀錯误之記憶體係為該電腦 置該憶體位元錯誤產生裝置1之記憶體2。接著 進仃步驟S40。 ★ =步·S4G中’透過該電腦設備之主機板讀取自該第 二ί弟二位址段輸出之數值。更詳而言之，係透過配置於 電腦設備之該主機板中之記憶體控制器利用各該資料 „問該記憶體2之第一及第二位址段，以自該 弟及第—位址段讀取該記憶體2之各晶片單元之 引腳輸出之數值。接著進行步驟85〇。 ' 於步驟S50中，分別比對自該第一位址段以及該第二 位入與讀取之數值’並於該第一及第二位址段其中 之:者寫入與讀取數值不—致時，記錄記憶體出錯之相關 為更明確瞭解應用本發明之主機板糾錯測試方法如 何具現準確§己錄記憶體出錯之相關訊息，纟此將以向該記 I·思體寫入之第一數值為數值〇、第二數值為數值】（但不 二：為限)_為範例進一步說明。如第i圖所示，當透過該 己L脰位元錯5吳產生裝置1斷開該記憶體2之晶片單元 21a、21b之各該輸出引腳2Ua' 2Ub與各該資料引腳 213a、213b之間之傳輸路徑時，該資料引腳η%、η扑 110327 13 200912937 之數值恰均為數值〇時’則自該第一及第二位址段讀取到 之對應該資料引腳213a、213b之輸出數值分別為數值〇、 0，此時，即使比對該第一位址段中寫入與讀取數值均為 〇，未能從中偵測到該記憶體2出錯，亦可由比對該第二 位址段中寫入與讀取數值不一致，偵測到該記憶體2出 錯；倘若透過該記憶體位元錯誤產生裝置丨斷開各該輸出 引腳2113、2111)與各該資料引腳2133、2131)之間之傳輸 路控時，該資料引腳213a、213b之數值恰均為數值丨時， 則自該第一及第二位址段讀取到之對應該資料引腳 213a、213b之輸出數值則分別為數值丨、丨，此時，即使 比對該第二位址段中寫入與讀取數值均A】，未能從中偵 測到該記憶體2出錯，亦可由比對該第一位址段中寫入與 讀取數值不一致，偵測到該記憶體2出錯。亦即，無論透 過該記憶體位元錯誤產生裝置！斷開各該輸出引腳 21 la、21 lb與各該資料引腳213a、2m之間之傳輸路徑 時，該記憶體2之晶片單元21a、21b之資料引腳⑽、 213b輸出之數值係為數值丨亦或數值q，均可透過本發明 之主機板糾錯測試方法由其中—位址段獲取正確之測試 情本發明之主機板糾錯測試方法係先行將記 :二"A设備主機板之一設定記憶體插槽後，啟動 4 ▲又備’之後’再透過配置該主機板 器分別同時向該呓，丨咅俨夕笙u ^k制 入第t及第二位址段分別連續寫 一數值，接著，於該記憶體上產生記憶體位元 110327 14 200912937 錯誤；隨後，復透過該記憶體控制器讀取自該第—及μ 位址段輸k數值，並分別比對自該第—位址段以及= 一位址段寫入與讀取之數值，且於該第一及該第二其 =址段寫人與讀取數值不—致時，記錄記憶體出錯相= 況心，错此，無淪透過一記憶體錯誤位元產生裝置 記憶體之晶片單元之輪出引腳與資料引腳之間之傳榦：/ 徑時’該記憶體之晶片單元之資料引腳輪出之⑴ 值1亦或數值0,均可由其中一位 I ^、马數 曰, 位址·^又取侍记憶體出錯相 關訊心，以得到正確測試結果，極大地提高了測試正確率。 上述實施例僅例示性說明本發明之原理及其^ 非用於限制本發明。任何熟f此項技藝之人士均可在 I本發明之精神及範嚕下’對上述實施例進行修飾與/ 變。因此，本發明之權利保護範 範圍所列。 ㈤應'如後述之申請專利 【圖式簡單說明】 第1圖係顯示記憶體位心誤產生I置應用於記憶 體中之配置示意圖；以及 、第2圖係顯示本發明之主機板糾錯測試方法之操作 流程不意圖。 , 【主要元件符號說明】 記憶體位元錯誤產生裝置 、‘、2’ 記憶體 21a、21b 晶片單元 211a、211b輸出引腳 110327 15 200912937 213a 、 213b 30 31 S10〜S50 數據引腳 資料匯流排 記憶體控制器 步驟 ( 16 110327