TW200842890A - Pilot placement for non-volatile memory - Google Patents

Pilot placement for non-volatile memory Download PDF

Info

Publication number
TW200842890A
TW200842890A TW097104818A TW97104818A TW200842890A TW 200842890 A TW200842890 A TW 200842890A TW 097104818 A TW097104818 A TW 097104818A TW 97104818 A TW97104818 A TW 97104818A TW 200842890 A TW200842890 A TW 200842890A
Authority
TW
Taiwan
Prior art keywords
memory
module
read
pages
control module
Prior art date
Application number
TW097104818A
Other languages
English (en)
Other versions
TWI473109B (zh
Inventor
Xue-Shi Yang
zi-ning Wu
Pantas Sutardja
Original Assignee
Marvell World Trade Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Marvell World Trade Ltd filed Critical Marvell World Trade Ltd
Publication of TW200842890A publication Critical patent/TW200842890A/zh
Application granted granted Critical
Publication of TWI473109B publication Critical patent/TWI473109B/zh

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1068Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in sector programmable memories, e.g. flash disk
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G11C29/24Accessing extra cells, e.g. dummy cells or redundant cells
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50Marginal testing, e.g. race, voltage or current testing
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0409Online test
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0411Online error correction
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50Marginal testing, e.g. race, voltage or current testing
    • G11C2029/5002Characteristic

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Read Only Memory (AREA)

Description

200842890 九、發明說明: 【發明所屬之技術領域】 本發明涉及一種記憶體,尤其涉及一種非揮發性記憶體。 【先前技術】
這晨提供的背景技術描述僅用於一般地呈現本發明的上下 文。在該背景技術部份中所描述的當前署名的發明人的工作以及 不能以其他方式被當作提交時的現有技術的這些描述中的一些方 面不能明示或暗示地看作是本發明的現有技術。 參考圖卜2A和2B,非揮發性半導體記憶體1〇可包括快閃 記憶體、靜態隨機存取記憶體(SRAM)、氮化物唯讀取記憶體 (NROM)、相變記憶體、磁阻式隨機存取記憶體(Mag二价 RAM)、多態記憶體等。非揮發性半導體記憶體1〇可包括一個或 多個陣列16。陣列16可以安排為B個記憶體塊18_丨、18_2、和 18·Β (共同稱為塊18)。 … 在圖2Α中,每個塊18包括ρ個頁2(Μ、2〇_2、…和2〇_ρ (共同稱為頁20)。在圖2Β中,每個頁20可包括與資料部份% 相,聯的夠記.ϋ體單元,並且可包括額接資料部份26相關聯
,他記,體單元’雜資料部份26例如是錯誤修正程式碼 (ECC)資料或其他(〇)間接資料。 έ^縣!生半導體記憶體10 一般與主機裝置的記憶體控麵 ΐ:也ίί硬體連接塊大小來定址記憶體。塊 τ的貝也具有硬體連接物理頁大小,因此,可哺為物 ^間接部份24和26中的記憶體單元的數目分別可以是硬體連 接的。 僅作為例+,NAND_K憶斷列對於總共二付 的記憶體可包括16384個塊。每個塊可包括64 ΐ中的 j t、,且(ΚΒ)。每個頁可包括2112個位元組。在2112個位 瓜组中’2048個位元組可以與資料部份相關聯,而64個位元組可 200842890 * · 物獨—他特。為了 或整頁。 科’5己,fe體控制模組一般需要擦除整塊和/ (共同%5^記包括物理頁糾、称...和聊 元(記憶體單元你! 包 料部份的Υ個記憶體單 記憶體單元(記奸垔分w;;·^ 6_γ)和用於間接部份的Ζ個 j t ν, 2 - 二寫入操作期間,資料被寫人到對第二寫人資料塊的第 ZT/50:6 50-6 ^ 格式化顯示為邏輯頁51]至51_3 說,貧料根據邏輯頁而不是根據物理頁被冑入到記憶體 1換句活 【發明内容】 《所欲解決之技術問題》 一種圮憶體控制模組包括格式模組,所述格式模袓盘 B個記憶體塊的記憶體陣列連接,每個記憶體塊包括p個^勿理 和Q個邏輯頁。格式模組在B個記憶觀中的每一個 個 預定位置以寫入引導資料(write pil〇t data)和讀回引導俨號 (read-backpilot signals)。B、P、Q 和 X 是大於或等於丨的整^ 記憶體控制模組還包括信號處理模組’所述信號處理模組 入的引導資料與讀_引導信號相啸’並根觀較結果確定二斤 寫入的引導資料和所讀回的引導信號之間的差異。 《解決問題之技術裝置》 a 在其他特徵中’引料在記憶體陣列的讀取、寫入和擦 200842890 邏輯頁中的每。格式模組選擇性地設置Q個 個物理頁中的每格式模組選擇性地設置p 寫入模組和讀取模組中之模組還包括 括引導資料的資料官 斤义寫入核組選擇性地將包 體陣列讀回資料1.....心體陣列,讀取模組選擇性地從記憶 在域仙下謝㈣一種: 對發生差記,位、置寫人操作中不 至少部份地是由於對置進订寫人/δ胃取㈣。所述差異 陷之-引起的。 $體陣的物理干擾和記憶體陣列内的缺 μ 一。μ個預定位中的每—個包括開始和結束之 結束是相同的。=是==輯頁中的每一個來說相對於開始和 結束和某-:輯頁中的每一個内的開始、 们預位置中的至少另一個設置在緊鄰結克。 Μ個的引、導位記憶體控制模組包括設置X個預定^置中的 一 P鶴理頁中的每—她括開始和結2 結束是相同的。Ϊ 個物理頁中的每内::個 斤途位置匕括P個物理頁中的每一個的中間。 定位置。〗中的每—個内按預定模式設置Μ個預 始,練置中的至少-個設置在1 令VI個預讀置中的至少另—個設置在緊鄰結束。 7 200842890
在其他特徵中,一種記憶體糸統包括記憶體控制模組,並且 還包括記憶體陣列。記憶體陣列包括快閃記憶體、靜態隨機存取 記憶體(SRAM)、氮化物唯讀取記憶體(NROM)、相變記憶體、 磁阻式隨機存取記憶體(Magnetic RAM)和多態記憶體中的至少 一種。格式模組產生記憶體陣列的記憶體圖像。格式模組執行以 下操作中的至少一種··將記憶體映射校正為記憶體陣列中發生差 異的指示部份中的至少一個,以及不再繼續使用記憶體陣列中發 生差異的部份。 X 在其他特徵中,一種用於操作記憶體控制模組的方法包括在 記憶體陣列的B個記憶體塊中的每一個中選擇X個預定位置來寫 入引導資料和讀回引導信號。B個記憶體塊中的每一個包括p ^固 物理頁和Q個邏輯頁。B、P、Q和X是大於或等於1的整數。該 方法還包括將所寫入的引導資料與讀回的引導信號相比較。該^ 法還包括根據比較結果確定所寫入的引導資料和所讀回的引導 號之間的差異。 、 、^ 次…在其他特徵中,該方法包括讀取、寫入和擦除嵌入在使用者 ,料中的引導資料。該方法還包括選擇性地設置Q個邏輯頁中的 每一個的開始和結束之一。該方法還包括選擇性地設置p個物理 頁中Ϊ每一^的開始和結束之一。該方法還包括選擇性地將包括 引Ϊ料的資料寫入到5己|思體陣列和選擇性地從記憶體陣 ^巧中的至少一種。該方法還包括以下操作中的至少一種: 作巾祕絲’以及錢續棘/以操射不對發 生至/、的圮憶體陣列中的位置進行寫入/讀取操作。所述差昱至 部=ί由於對記碰陣列的物理干擾和記憶體陣列内“陷之 一引起的。 個、羅徵巾’該方法包括設置Χ個預定位置中的Μ個。Q 母—個包括開始和結束之—,個預定位置對於^ 個u中的母-個來說相對於開始和結束是相同的,其 大於五、、、於1的整數。該方法還包括將則_定位置巾的至少一 200842890 個設置在Q個邏輯頁中的每一個内的 述位置包括Q個邏輯S中的每—個的中間,束和某—位置。所 定糍^^^徵+,财法包括在Q麵贿t的每-個内按預 ,杈式权置Μ個預定位置。該方法還 : 少-個設置在縣,並賴_定=置中的至 ί的t個預_的Μ個。ρ個物理頁 。括開和結束之一,個預定位置對於Ρ個物理百 相對於開始和結束是相_,其中Μ是大於或等 設置在在3=二:該5法包括將Μ個預定位置中的至少一個 你署勺紅TW勿里頁中的母一個内的開始、結束和某一位置。所述 理頁Ϊ的每—目巾的每—個种間。該方法還包括在ρ個物 理貝甲的母個内按預定模式設置Μ 定位置中的至少—個設置在開始,並將Μ個 的至少另-個,置在緊_束。 疋位置中 記憶記憶體陣列包括快閃記憶體、靜態隨機存取 勺包括產生記憶體陣列的一記憶體映射。該方法還 的至少一種:將記憶體圖像校正為記憶體陣列中 ΐ中發的至少一個,以及不再繼續使用記憶體陣 拉紗ίΐΓ4寺徵中’控制記憶體的控制裝置包含格式化裝置以連 骑jit陣列裝置。陣舰置包括Β個記憶體塊,每個記憶 匕f山個物理頁和〇個邏輯頁。格式裝置在Β個記憶體塊中 個中選擇^個預定位置以寫入引導資料和讀回引導信號。 狀罢、〇和^是大於或等於1的整數。控制裝置還包括信號處理 二所述信號處理裝於將所寫人的引導資料與讀回的引導 ^虎相比較’並根據比較結果較所寫人的引導資料和所讀回的 200842890 引導信號之間的差異。 二:所述寫繼用於選擇性地將包括引導 ;ΐ^ίj ^5 ηϋ他ί徵中’信號處理裝置執行以下操作中的至少一種: ίί、Γϊΐΐ,作中忽略差異,以及在後續讀取/寫入操作中不 技生差/、的陣舰置巾的位置進行寫人/讀取操作 妓由於辦職置的物理干擾和陣職置内的缺紅一 的引特f中^控制裝置包括設置χ個縱位置中的則固 ί iii Q個邏輯頁中的每—個包括開始和結束之-。 3^=於Q個邏輯頁中的每—個來說相對於開始和結束 Ξΐ=鱗於1的整數。引導位置裝置將M個預定 和掌一位署y置在Q個邏輯f中的每—個内的開始、結束 t ϋ =述位置包括Q個邏輯頁中的每—個的中間。引ί 頁中的每—個内按預定模式設置μ二= ^ 衣置將Μ個預定位置中的至少一個設置在開护, 且祕Μ個預定位置中的至少另-個設置在緊鄰結束在° ㈣ϋΐί徵中’控概置包紐置Χ侧定位置巾的Μ個 的引=位置桓組。Ρ個物理頁中的每一個包括開始和結束之一 位5於p個严理頁中的每—個來說相對於開始和結束是 署:⑽I二大於或等於1的整數。引導位置健彳㈣個預定位 個設置在p個物理頁中的每一個内的開始、結束和 署狀署i °P /述位置包括p個物理頁中的每―個的㈣。引導位 衣置在個物理頁_的每一個内按預定模式設置Μ個預定位 200842890 置:引導位置裝置將Μ麵定錄巾的至少—個設置在開始,並 且還將Μ個預定位置中的至少另一個設置在緊鄰結束。 在其他特徵中,一種記憶體系統包括控制裝置,並且還包括 陣列裝置。,列裝置包括快閃記憶體、靜態隨機存取記憶體 ^SRAM)、氮化物唯讀取記憶體(NR〇M)、相變記憶體、磁阻式 隨機存取記憶體(MagneticRAM)和多態記憶體中的至少一種。 格式裝置紅陣舰置的記紐映射。赋裝置執行以下操作中 =至少-種:將記憶體映射校正為_裝置中發生差異的指示部 份中的至少一個,以及不再繼續使用陣列裝置中發生差異的部份。 兩在其他特徵中,上述系統和方法實施一個或多個處理器是由 電^程式執行的。電腦程式可以存在於電腦可讀取介質上,電腦 可讀取介質例如但不限於記憶體、非揮發性資料儲存裝置、和/ 其他合適的實體儲存介質。 / 電腦程式包括在記憶體陣列的B個記憶體塊中的每一個選 ,Xj固預疋位置來寫入引導資料和讀回引導信號。B個記憶體塊 中,每一個包括P個物理頁和Q個邏輯頁。B、p、Q和χ是大於 或等^ 1的整數。電腦程式還包括將所寫入的引導資料與讀回的 弓丨¥仏號相比較。電腦程式還包括根據比較結果確定所寫入 導資料和所讀回的引導信號之間的差異。 土次、,在其他特徵中,電腦程式包括讀取、寫入和擦除嵌入在使用 中的引導資料。電腦程式還包括選擇性地設置Q個邏輯頁 中的每一個的開始和結束之一。電腦程式還包括選擇性地設置p 個物理頁^的每一個的開始和結束之一。電腦程式還包括選擇性 ,將弓^導資料的資料寫入到記憶體陣列和選擇十生地從記憶體 讀回資/料,的至少一種。電腦程式還包括以下操作中^至少一 ,·在後續,取續入操作中忽略差異,以及在後續讀取入操作 ^不對發生差異的記憶體陣列中的位置進行寫入/讀取操作。所述 差異至少冑份地是由於對記憶體陣列的物理干擾和記憶 的缺陷之一引起的。 11 200842890 在其他特徵中’電腦程式句括机番γ伽箱A & Μ丄 =邏輯頁中的每-個包括預Μ:::: 中的每一個來說相對於開始和結束是相=位= :,置在Q個邏輯頁中的每-個_始、ίϋί2 置所種置包括Q個邏輯頁中的每一個的中間。 八 預定他署特電腦程式包括在Q個邏輯頁中的每-個内按 =ί:ΐ設置在開始,並將Μ個預定位置中的至少 =:ί-個包括===== Ϊ==Γ_對於開始和結束是_,其中Μ是大於或 個設置在在其_ Μ _定位置中的至少-你 物理頁中母一個開始、結束和某一位置。斛汁你耍 物理1中每—個的中間。電腦程式還包括在Ρ個物理頁 Μ個模歧置Μ個縱錄。電職式還包括將 至置讎,細個歡位置中的 記㈣在f己憶體陣列包括快閃記憶體、靜態隨機存取 ‘式隨機存t讀取記腦M)、相變記憶體、 —種。電腦程gnetlC )和多態記憶體中的至少 還包括以下操g二f生記憶體陣列的記憶體映射。電腦程式 陣中的至少—個,以及不再繼續使用記憶體 的詳對於本發明的大概贿和下面對於本發明 -步解^ 液和解釋性,並且將提供作為帽專利的進 12 200842890 【實施方式】 下面的描述本負上僅僅是示例性的, 立 明的^理。 驟可以按不同順序執行,而不改變本發 、室〜 用的術語·指專用積體電路(ASIC)、電子電路、 引導資料^六+缺斤逑功能的其他合適的元件。 括預定在記憶體中的多個位置内。引導資料可包 可以根據51導資料;S 取出。信號處理模組 料的記憶體塊的干擾的統計參數。例如,雜 、、、干擾可以有諸如雜訊的幅度和長度的統計參數。 輯頁可一勺以是具有硬體連接大小的記鍾單元的群組。邏 個物理頁内的格式化的開始和結束點。當要 在邏親^ frf胃料具有與物理1巾—段不_長度時可以用 因而,數情況下,邏輯1大小和物理頁大小是不同的。 έ _ 们璉輯頁可以被分段並保存在不同的物理頁中。押制;^ 叙和在物理和/或邏輯頁中設置引導資料的位置。控她 心雜歡細干鮮㈣輯取人賴、製造差異和/ 況而隨不同的邏輯和物理頁有所不同。控制模組的 可以接收引導錢,將引導信號與引導資料相比 導ί號和將資料之間的差別確定干擾參數。根據 祕女0虎$理增加位置數量可以增加確定干擾的準確性,另外, 的it輯頁都應當包括引導資料的位置。因此,本發明包括提 13 200842890 供用於引導資料的預定位置。所有的邏輯頁和 包括相同數目的引導資料的位置。這些位置相對於斤里頁可 束點可以是相同的。 、、的開始和結 在當前的快閃記憶體中,引導單元被放置在鱼 不同的位置中。例如,引導單元可以放置在錯誤修2程致 份中;或者它們可以放置在使用者不 i置2記憶體系統使用將引導單元與使用者資料°二同 置(甘入入)的肷入式方案。在這方案中,引導土 + =歷相1 的讀取/胃入/擦除迴圈,此,讀回的引導;號提供T 對使用者資料的雜訊和干擾的準確性指示。 、/、 的纪产m考f 3ί_3Ε’圖示說棚於非揮發性轉體記憶體從 t:?; :^!:r72"" f 目。控制模組72還可以確定非揮發性記憶㈣ f音體的格式模組110可以利用引導資料的位置對記 kH 式格式模組U〇可包括在記憶體68中設置引 的引2置模組112。引導程式模組116將已知的模 式、·扁耘為位置,以有利於快速獲得雜訊和干擾的來數。 輯頁^1!莫組士110可以將引導資料的位置設置在物理頁和/或邏 知^ 、中間和/或結束。格式模組110也可以把根據相對已 體引導資料触置。物理頁可以是就義的,並被硬 記憶體68中。邏輯頁可以是一個或多個物理頁 内的璉軻構造,並且可能不是硬體連接的。 陵别7^揮發性半導體記憶體68可包括記憶體單元的一個或多個 I1、78"2、…和78·Α (共同稱為陣列78)。陣列78可以安 3R J己气體塊8CM、8〇·2、...和8〇-Χ (共同稱為塊80)中。在圖 ,母個塊80包括物理頁82-卜82-2、…和82-Q (共同稱為 200842890 頁 82)。 控制模組72可以改變每頁的記憶體單元的數目、每圮愤體 ^元的位元數目和/或分別與資料部份和間接部份相關聯的記'憶體 單兀的相對數目。格式模組110可以根據由控制模組72確定的 結構來改變引導資料的位置。在圖3C中,每個胃82包括與資料 部? 9〇相關聯的記憶體單元和與間接部份%相關聯的其他記憶 體單元。 〜 在圖3D中,控制模組72與記憶體68通信。控制模組72 包括包含引導位置模組112的格式模組11〇、類型確定模組114 /或信號處理模組115。信號處理模組115可以確定記情體 干擾的統計參數。控制模組72將引導資料寫入到這些1置並 且信號處賴組115讀回㈣並將讀回的資料與引導資料相比較。 干擾特性可能隨記憶體68的每個物理塊而變化。作 模II5可以根據預期引導信號和實際引導信號的差別^定 擾夢數。信號處理模組115可包括確定這些參數的演算法。 例如,該演算法可包括由第一變換矩陣A代表 =代表讀_引導數據。信號處理^ 矩陣A和B之間的差別作為干擾參數。信號處理模組n ί法f ΐ後續的讀取/寫入操作。例如,定期發生的干擾可 被,括在錄巾。S此’信聽理 lls可以通過树定預 和貫際引導#號之間的差別之前,從讀 定期 發生的1,在___场作帽針擾不m去疋期 枚110可以根據引導資料的位置來對記憶體68進行 巧化。格式化可包括產生記賊映射。因此,t 的ΐϋ?寫入到記憶體68中時’該資料被儲存在引導資料的位i =外的^位置中。格式模組11G還可以根據信號處理演算法f t正德體轉。例如,如果錢處理模組n 200842890 類型確定模組114可以用於確定已經連接到記憶體控制模組 72的記憶體的類型。類型確定模組114可以使用任何方法,命丨'如 但不限於與記憶體68連接並接收設定資訊。設定資訊可以儲存在 具有標準或預定設定的記憶體68的設置部份中。控制模組72可 以讀取取設置部份並配置記憶體68的其餘部份。 二旦確定了記憶體類型,格式模組11〇就可以接收來自類 確疋模組114的記憶體設定資訊。根據該資訊,格式模纟且11〇可 =針對物理和邏輯頁兩者確定引導資料的位置的預定安排。格 模組11〇可以可替換地產生引導資料的位置。格式模組ιι〇 以確定每頁的位置或位址的開始和結束、記憶體單元的密度、每 頁的ECC/0位元組的數目,並根據這歸減生引導資料的位置。 控制模組72包括寫入模組118和讀取模組12〇,這兩個模 =據由格式模組11G確找記憶偷置向記舰68讀取寫入資、 ί入和,模組118、120向引導資料的位置和記憶體68中 的其他位置讀取寫入資料。 出)118、12G可以採崎和舰擇模組(未示 ϊ ι^ϊί f内的記憶體單元。在寫入操作_,寫入模 ΐΐί 早凡、—列單元、—行單元、—塊單元、一頁 ίΐΐ’ ίίίΓΐΐ元相關聯的引導資料。一旦選擇了寫入目' 铩早兀二寫入桓組118就產生寫入信號。 产覃亓作期間,讀取模組120選擇讀取目標單元,讀取目 讀取模、组120就讀二標單C等。一旦選擇了讀取目標單元, 置,設二,二置,112可以在相對於物理頁的不同位 資料的位。^位置歡112可以將引導 中間)。引導位置模i u、n,束和/或固定段處(例如,在 12還可以按預·的模式在整個物理頁_ 16 200842890 。又置引$資料的位置(例如,在整個物理頁中均勻間隔)。 引組112也可以在相對於邏輯頁的不同位置中設置 以?=。例如’引導_組112可以將引導資料的位 ίΞϊίί==始、結束和/或固极處(例如,在中間)。引 按預定義的模式在整個邏輯頁中設置引導 貝枓的位胃置例如,在整個邏輯頁中均勻間隔)。 貧fir以經歷類似的讀取/寫入迴圈,並且在記憶體68 A貝料的附近。引導信號可以用於處理整個邏輯頁的干 处理包括引導資料的邏輯頁的任何段的干擾。根據第一 和弟一貝施/列說明了兩種範例性的校正位置。 純ΐ在參考圖4,該圖說明廣泛識別為170的根據第一實施例 ㈣間、。$第—實施例中,引導資料被包含在物理頁 二者中。邏輯頁大小說明大於物理頁大小。邏輯頁Α開 理頁1的開始。信號處理模組115可以使用在物理頁1和 t於^中的引導資料172、174的位置來確定存在於物理 困你^、邏輯頁A、的部份雜的干擾。信號處賴組115可以使 都八Ϊ/6 *的引導資料來確定存在於物理頁2中的邏輯頁A的 號處理模組115可以使用位置178中的引導 貝料來確疋邏輯頁B的干擾。 現在茶考圖5 ’該圖說明廣泛翻為18G的根據第一實施例 ^理記紐空間。魏肢小說9狀於物理頁大小。邏輯頁A 二理頁1的中間。信號處理模組115可以使用位置182中 的引V育料來確定邏輯頁c的干擾。信號處理模組 115可以使用 …^84中的引t資料來確定存在於物理頁1中的邏輯頁A的部 二,碑的干擾。信號處理模組115可以使用位置186中的引導資 存在於物理頁2巾的賴頁A _份資料的干擾。信號 模組115可以使用位置188中的引導資料來確定邏輯頁B的 干擾。 現在餐考圖6 ’該圖說明廣泛識別為190的根據第一實施例 17 200842890 的物理纪憶體空間。邏輯頁大小小於物理頁大小。邏輯頁A開始 於物理頁1的開始。信號處理模組可以使用位置I%、194中 的引導貧料來確定邏輯頁A的干擾。信號處理模組115可以使用 ϋ、196中的引導資料來確定存在於物理頁1中的邏輯頁B的部 ^資料的干擾。信號處理模組115可以使用位置198中的引導資 存在於物理頁2巾的邏輯頁Β的部份龍的干擾。信號 115可以使用位置200中的引導資料來確定邏輯頁C的 Μ料干擾。 物理ΐΐίίγ 严泛識別為210的根據第-實施例的 Ϊίΐ rft,小小於物理頁大小。邏輯頁Α開始於 次枓士、中間。佗號處理模組115可以使用位置212中的引導 ”干擾爾理模組115可以使用位置214 ίϊ 於物理頁1中的邏輯頁Α的部份資料的 存使用位置216中的引導資料來較
Ϊ令的引導資料來確定邏輯頁B的干擾。信 的^擾Γ、且可以使用位置22G中的引導資料來確定邏輯頁C 見在參考圖8-9,§亥圖說明了根據本發明的笛_△丨& &讲 記憶體空間。第二實施例可 x月的弟1轭例的物理 大小時。;^楚-:1 用在虽邏輯頁大小說明大於物理頁 但是,當邏輯頁被寫入時引導資 二里貝円的固疋位置處’ 位置個-胃A 導資料的結束 的物理‘刪二實施例
開始於物理頁i的開始。作# ;物理頁大小。邏輯頁A 232、234的引導組115可以使用來自位置 +采確疋存在於物理頁1中的邏輯頁A的部份 200842890
資料的干擾。信號處理模組115可以使用來自位置236的引導資 料來確定存在於物理頁2中的邏輯頁A的部份資料的干擾。信號 處理模組115可以使用來自位置238的引導資料來確定邏輯頁b 的干擾。 N 現在參考圖9,該圖說明廣泛識別為240的根據第二實施例的 物理記憶體空間。邏輯頁大小可能大於物理頁大小。邏輯頁A開 始於物理頁1的中間。信號處理模組115可以使用來自位置242 的引導資料來確定邏輯頁c的干擾。信號處理模組115可以使用 來自位置244的引導資料來確定存在於物理頁丨中的邏輯頁a的
部份資料的干擾。信號處理模組115可以使用來自位置246的引 ^資料來確定存在於物理頁2中的邏輯頁a的部份資料的干擾。 ^號處理模組115可以使用來自位置248的引導資料來確定^輯 頁B的干擾。 現在翏考圖10 '乳取郷,說明了系統 該$ ίί開ίϊϊ驟302。在步驟304,,系統確定是否請求了讀取操 04 則系f進行到步驟3〇6。如果假,則系統返回到步驟 」糸統在作為目標的資料塊中定位引導資料的 入操作中對該干擾不加以考慮4步=中=的 ===算法從_中_為_ J = ° ^ Ι-) 心驟318中’系統在作為目標的資料塊中 19 200842890 运擇引&的位置。在步驟320中,系統產生引導資料。在步驟322 中’系統將引導資料嵌入使用者資料中。在步驟324中,系統寫 入使用者資料以及嵌入的引導資料。 μ ’… 現在參考圖11Α-11Η,示出了結合本發明的教導的各種範例 性實現方式。 現在麥考圖11Α,本發明的教導可以實現在硬碟驅動哭 (HDD) 900的非揮發性記憶體912中。HDD 900包括硬碟元^ (HDA) 901和HDD印刷電路板(PCB) 902。HAD 901可包括 磁性介質903 (例如儲存資料的一個或多個碟片)和讀取/寫入元 件904。讀取/寫入元件904可以安排在磁頭驅動臂9〇5上,並且 可以讀取寫入磁性介質903上的資料。另外,had 901包括旋轉 磁性介質903的主轴馬達906和磁頭驅動臂905的音圈馬達 (VCM) 907。放大器元件908在讀取操作期間由讀取/寫入元件 904產生的放大信號,並且在寫入操作期間將信號提供給讀取/ 入元件904。 、 ” HDD PCB 902包括讀取/寫入通道模組(下文中稱為“讀取通 道”)909、硬碟控制器(hdc)模組910、緩衝器9n、非揮發性 記憶體912、處理器913和主軸/VCM驅動器模組914。讀取通道 909處理攸放大器元件908接收的以及向放大器元件9〇8發送的資 料。HDC模組910控制HAD 901的元件,並且經由輸入出(1/〇) 介面915與外部裝置(未示出)通信。外部裝置可包括電腦、多 媒體裝置、移動計算裝置等。I/O介面915可包括有線和/或無線 通信鏈路。 ^ HDC模組910可以接收來自HDA 90卜讀取通道909、緩衝 器9Ή、非揮發性記憶體912、處理器913、主軸/VCM驅動器模 組914和/或I/O介面915的資料。處理器913可以處理資料,‘ 括編碼、解碼、過濾和/或格式化。處理後的資料可以被輸出到肋八 9(H、讀取通道909、緩衝器9n、非揮發性記憶體912、處理器 913、主轴/VCM驅動器模組914和/或I/O介面915。 200842890 HDC模組910可以使用緩衝器911和/或非揮發性記憶體912 來儲存與HDD 900的控制和操作有關的資料。緩衝器可包括 DRAM、SD^AM等。非揮發性記憶體912可包括任何合適類型的 半導體或_記憶體,例如㈣記憶體(包括NAND和n〇r快 ,體)、機記鐘、磁阻式隨齡取記賴(Magnetie从⑷ =多態記憶體,在多態記憶體中每個域體單元具有多於兩種狀 恶。主軸/VCM驅動器模組914控制主軸馬達9〇6和VCM 907。 HDDPCB,包括向HDD900的元件供電的電源916。 現在參考w UB,本發明賊導可以實現在DVD驅動哭918 或CD驅動器(未示出)的非揮發性記憶體923 ^ ⑽包括 DVD PCB 919 和 DVD 元件(DVDA)92〇。娜Dpg動^ 5 7 921、緩衝器' 922、非揮發性記憶體923、處 里态924、主軸/FM (饋送馬達)驅動器模組 926、寫入策略模組927和DSP模組928。 獻别她組 人=VD控制模組921控制DVDA 920的元件,並且經由1/〇 ;ι面929與外部裝置(未示出)通信。外部裝置可包括 移轉瓣。I/G介面929可_線和或無線 Μ 寫入策略模組927、DSP模組928和/或 ^ ' 以料,包括辆、解碼、過貌祕^匕』 ^料可以ΐϋϊΐ處 如視頻和/或音頻編碼/解碼。處理後的 ΐ 衝器、922、非揮發性記憶體923、處理哭9= ==/=r_6、寫入策略模“、 器奶可包括DRAM、有關的資料。緩衝 WKAM寻非揮發性記憶體奶可包括 21 200842890 任何合適類型的半導體或固態記憶體,例如快閃記憶體(包括 NAND和NOR快閃記憶體)、相變記憶體、磁阻式隨機存取記情 體(Magnetic RAM)和多態記憶體,在多態記憶體中每個記憶^ 單元具有多於兩種狀態。DVD PCB 919包括向DVD驅動哭^18 的元件供電的電源930。 DVDA920可包括放大器元件931、雷射驅動器932和光學元 件933,光學元件933可以是光學讀取/寫入(〇RW)元件或光學 ,讀取(OR)元件。主軸馬達934旋轉光學儲存介質935,而饋 送馬達936相對於光學儲存介質935致動光學元件933。 當從+光學儲存介質935讀取資料時,雷射驅動器向光學元件 933提供讀取功率。光學元件933檢測來自光學儲存介質 料,ΐ將資料發送到放大器元件931。類比前端模組926接收來自 放大器兀件931的資料,並執行過濾和a/d轉換之類的功能。 了向光學,存介質935執行寫入,寫入策略模組927將傳送功率 層和疋時資料發送到雷射驅動器932。雷射驅動器932控制 件933向光學儲存介質935寫入資料。 現在參相11C,本發_教導可以實3^在高畫f數位 (JV) 937的非揮發性記憶體941中。HDTV 937包括 控制模組938、顯示器939、電源940、記憶體941、儲存裝置942、 943㊉外部介面945。如果網路介面943包括 ^IDTV 937可以接收來自網路介面943和/或外部介面9 ,入彳§號,網路介面943和/或外部介面945可以經由電纜、寬頻 送和接收資料。騰乂控制模組938可以處 啼別( 〇括編碼、解碼、過濾和/或格式化),並產生輸出信 942 > 939 ' 941 ^ :罔面943和外部介面945中的一個或多個。 印心己可包括隨機存取記憶體(RAM)和/或非揮發性 。思-。非轉性記紐可包括任何合賴型辭導體或固態記 22 200842890 憶體,例如快閃記憶體(包括NAND和N〇R快閃記憶體)、相變 η己k體、磁阻式隨機存取記憶體(施职咖)和多態記憶體, 在多態記憶體中每個記憶體單元具有多於兩種狀態。館存裝置942 可包括光學儲存驅動器,例如DVD驅動器和/或硬碟驅動器 (HDD)。HDTV控制模組938經由網路介面943和/或外部介面 945與外部通信。電源940向HDTV 937的元件供電。 現在I相UD ’本發明的教導可以實現在車輛946的 ,性記憶體949中。車輛946可包括車輛控制系統947、電源948、 把憶體949、儲存裝置950和網路介面952。如果網路介面952台 括無線區域網路介面,則可包括天線(未示出)。車輛控制系統947 傳,系控制系統、車_制系統、娛樂控制系統、防鎖死 ΐίί統(ABS)、導航系統、無線數據通訊系統、車道偏離系统、 主動車距控制巡航系統等。 ’、漉 車輛控制系統947可以與一個或多個感測器954通信, ί ^ΐ多個輸出信號956。感測器954可包括溫度感測器、加速 、壓強感測器、旋轉感測器、氣流感 娜可以控制引擎工作參數、傳動工作參數、懸吊參數^出域 =8向車輛946的元件供電。車輛控制系統947可以 ί 在ΐ憶體949和/或儲存裝置95G中。記憶體949可包括 ^:^取吞己憶體(RAM)和/或非揮發性記憶體。非揮發性記憶 二f括任何合適類型的半導體或固態記憶體,例如快閃記憶體^ 和N〇R快閃記憶體)、相變記憶體、磁阻式隨機存取艽 fe體(Magnetic RAM)和多態記憶體’在多態記, 體單元具有錄_狀態爾裝請可包括光 例如DVD驅動器和/或硬碟驅動器⑽D) 李统°。 以利用網路介面952與外部通信。 早觀制糸、、先947可 現在參考圖11E,本發明_導可以實現在行動電話 为3性f^996644 ^亍動電話958包括電話控制模組960、電 源962、,己板、體964、儲存襄置%6和行動網路介面。行^ 23 200842890 968:麥克風970、諸如揚聲器和/或輸出插 、顯不器974和諸如鍵盤和/或指向裝置之 ϊ ίΓ6。如果網路介面968包括㊣線區域網路介 面,則可包括天線(未示出)。 ⑽8電=制模組960可以接收來自行動網路介面967、網路介 和/或使用者輸人裝置976的輸人信號。電話 二’亚輸出^號。輸出信號可以被傳輸到記憶體964、儲 存裝置966、行動網路介面%7、網路介面%8和音頻輸出972 的一個或多個。 記憶體964可包括隨機存取記憶體(RAM)和/或非揮發性籲 u己fe體。非揮發性兄憶體可包括任何合適類型的半導體或固態記 憶體,例如快閃記憶體(包括ΝΑΝ〇和N〇R快閃記憶體)、 體、磁阻式隨機存取記憶體(Magnetic r^)和多能記情體, 在多態記憶體中每個記憶體單元具有多於兩種狀態。儲g裝^ 976 可包括光學儲存驅動器,例如DVD驅動器和/或硬碟驅動器 (HDD)。電源962向行動電話958的元件供電。 現在參考圖11F,本發明的教導可以實現在機頂盒978的非 揮發性記憶體中。機頂盒978包括機頂盒控制模組980、顯示器 981、電源982、記憶體983、儲存裝置984和網路介面985。如果 網路介面985包括無線區域網路介面,則可包括天線(未示出)。鲁 機頂盒控制模組980可以接收來自網路介面985和外部介面 987的輸入信號,網路介面985和外部介面987可以經由電繞、寬 頻網際網路和/或衛星發送和接收資料。機頂盒控制模組98〇可以 處理信號(包括編碼、解碼、過濾和/或格式化),並產生輸出信號。 輸出k號可包括標準和/或高清晰度格式的音頻和/或視頻信號。輸 出信號可以被傳輸到網路介面985和/或顯示器981。顯示器981 可包括電視、投影儀和/或監視器。 、°° 電源982向機頂盒978的元件供電。記憶體983可包括隨機 24 200842890 存取記憶體(RAM)和/或非揮發性記憶體。非揮發性記 括任何合適類型的半導體或固態記憶體’例如快閃記= =ND和NOR快閃記憶體)、相變記憶體、磁阻式隨&存取= ^ (Magnetic RAM)和多態記舰,在多態記憶體中每個記 早兀具有多於兩餘態。儲存裝置984可包括絲儲存驅動ς體 例如DVD驅動器和/或硬碟驅動器:]^^)。 口口 現在參考圖iig,本發明的教導可以實現在行動裝置98 非揮發性記憶體992中。行動裝置989可包括行動震置押制模电 =、電源99卜記憶體992、儲存裝置993、網路介面 ^面9奶。如果網路介面994包括無線區域網路介面,則可包括天 線(未不出)。 仃動裝置控麵、组990可以接收來自網路介面994和 ”面999的輸入信號。外部介面999可包括USB、紅外和/或^ ,路。輸入信號可包括經_的音頻和/或視頻,並且可以 外’行動裝置控制模組"〇可以接收來自諸如鍵盤口、 $拴板或各個按鈕之類的使用者輸入996的輸入。行動 ^Ϊ=可以處理輸入信號(包括編碼、解碼、過遽和/或^式^), 亚產生輸出信號。 、,心曰仃一動^裝置控制模組"Ο可以向音頻輸出"7輸出音頻信#, ίΐϊΠ98輸出視頻信號。音頻輸出997可包括揚聲器和/或 ^出插孔。顯示器998可以呈現圖形使用者介面,圖形使介 =包括功能表、圖示等。電源991向行動裝置_的元 记憶體992可包括隨機存取記憶體(RAM)和/或非揮發性記障體。 #,m11記麵可包括任何合適麵料導體或_〜記憶 tr f己憶體(包括nand和驗快閃記憶體)、相變記 〜中母個°己彳思體單元具有多於兩種狀態。儲存裝置993 學驅動器,例如勵驅動器和/或硬碟驅動器 )仃動衣置可包括個人數位助理、媒體播放器、筆記型電 25 200842890 細、遊戲控制臺或其他行動計算裝置。 現在參考圖nH,本發明的教導可以實現在固態儲存裝置 1066的非揮發性記憶體令。固態儲存裝置1066包括記憶體控制模 組^072和非揮發性記憶體1〇68。記憶體控制模組1〇72可以與主 Ϊΐΐ 1〇71 通信。非揮發性記憶體1068可包括任何合適類^的 半或固態記憶體,例如快閃記憶體(包括NAND和NOR快 f體)、相變記憶體、磁阻式隨機存取記憶體(Magnetic RAM') 憶體,在多態記籠巾每個記舰單元具有多於兩種狀 控制杈組1072可以經由寫入和讀取路徑模組1073、 =發性記Ϊ體_通信,寫人^取路徑模組期、 麵體單元的一個*多個降列_心1〇78·2、…和 憶體晶片進订冑入和讀取操作’每個陣列可以對應於一個或多個記 泛教導人/^在可峨前秘料4鋼,本發明的廣 /之敦v j以以夕種形式實現。因此,儘管該公聞白妊, 但是本發明的直實範圍不雍♦為卩開包括了将疋不例, 讲穿附图Γπ ^ W不應田又限於此’因為本領域技術人員在 研九附圖、_書和申請專利範圍之後將清楚其他修改。
26 200842890 【圖式簡單說明】 圖1疋根據習知技術包括塊的記憶體的功能方塊圖; 圖2A說明了根據習知技術記憶體的塊内的頁; 圖2B說明了根據習知技術頁内的記憶體單元; 圖2C说明了根據習知技術安排在記憶體塊中的記憶體單元; 圖2D,明了根據習知技術安排在記憶體塊中的記憶體單元; 圖3A疋根據本發明具有記憶體控繼組的記憶體系統的功能方 塊圖; 圖3B =明了包括具有可變密度、頁長度和/或間接的頁的記憶體 塊,
圖3C ^明了包括與資料部份和間接部份相關聯的記憶體單元的 貝, 的圖3A的記憶體系統的範讎功能方塊圖 圖3E祝明了範例性引導位置模組; :,說明根據本發明的物理記憶體空間的視圖,· 二6 明根據本發明的物理記憶體空間的視圖 二?^說明根據本發明的物理記憶體空間的視圖 “ 說明根據本發明的物理記憶體空間的視圖 ,說明根據本發_物理記憶體空間的視圖; ^0 ^示·根據本發明的物理記憶體空間的視圖; 圖丨輸程圖 圖11B 驅動器的功能方塊圖; ^而晝質數位電視的功能方塊圖; 車輛控制系統的功能方塊圖; 圖疋仃動電話的功能方塊圖; 圖11F是機頂盒的功能方塊圖; 圍=Ϊ行練置的功能方塊圖;以及 圖 疋固態儲存裝置的功能方塊圖。 27 200842890 【主要元件符號說明】 10半導體記憶體 16 陣列 18塊 20、2(M、20-2〜20_P 頁 24資料部份 26間接資料部份 48 記憶塊 50- 1、50-2〜50-9 物理頁 46-1、46-1〜46_Y〜46-(Y+Z)記憶體單元 51- 1〜51-3邏輯頁 ❿ 68 非揮發性記憶體 70 主機裝置 72 記憶體控制模組 78-:1、78-2〜78-Α 陣列 80 記憶塊 82-1、82-2〜82-Q 物理頁 90 資料部份 92 間接資料部份 118 寫入模組 _ 120讀取模組 115信號處理模組 110格式模組 112引導位置模組 114確定類型模組 116引導程式模組 170、180、190、210、230、240 物理記憶體空間 172、174引導裝置 176、178、182、184、186、188、192、194、196、198、212、214、 28 200842890 216、218、220、232、234、236、238、242、244、246、248 位置 300 流程 302、304、306、308、312、314、316、320、322、324 步驟 900 硬碟驅動器(HDD) 901 硬碟元件(HDA) 902、919印刷電路板 903 磁性介質 904 讀取/寫入元件 905 磁頭驅動臂 906、934主軸馬達 ⑩ 907音圈馬達(VCM) 908、931放大器元件 909 讀取/寫入通道模組(讀取通道) 910 硬碟控制器(HDC)模組 9H、922缓衝器 912、 923 NV記憶體 913、 924處理器 914 主轴/VCM驅動器模組 915、929輸入/輸出(I/O)介面 φ 916、930、940、948、962、982、991 電源 918 DVD驅動器 920 DVD元件 921 DVD控制模組 925 主軸/FM驅動器模組 926 類比前端模組 927 寫入策略模組 928 DSP模組 932 雷射驅動器 933 光學元件 29 200842890 935 光學儲存介質 936 饋送馬達 937 高晝質數位電視(HDTV) 938 HDTV控制模組 939、974、981、998 顯示器 941、 949、964、983、992 記憶體 942、 950、966、984、993 儲存裝置 943、 952、968、985、994 網路介面 945、987、999 外部介面 946 車輛 947 車輛控制系統 954 感測器 956 輸出信號 958 行動電話 960 電話控制模組 967 行動網路介面 970 麥克風 972、497音頻輸出 976 使用者輸入裝置 978 機頂盒 980 機頂盒控制模組 989 行動裝置 990 行動裝置控制模組 996 使用者輸入 1066固態儲存裝置 1068非揮發性記憶體 1070 主機裝置 1072記憶體控制裝置 1073 寫入路徑模組 30 200842890 1075讀取路徑模組 1078、1078-2 〜1078-X 陣列
31

Claims (1)

  1. 200842890 十、申請專利範圍: 1· 種a己憶體控制模組,包括: 格,所述格式模組與包括B個記憶體塊的記憶體陣列連 接,母個記憶體塊包括P個物理頁和Q個邏輯頁,並且所 述格式模組在所述B個記憶體塊中的每一個選擇χ個預 位置以寫入引導資料並讀回引導信號,其中B、p、卩和χ 是大於或等於1的整數;以及 k號處理模組,所述信號處理模組將所寫入的引導資料與所讀 回的引導信號相比較,並根據所述比較結果確定所寫入的 引導資料和所讀取回的引導信號之間的差異。 2·如f請專利範圍第1項所述的記憶體控制模組,其中所述之引 導貧料在所述記憶體陣列的讀取、寫入和擦除操作期間被嵌入 到使用者資料中。 3·如申請專利範圍第1項所述的記憶體控制模組,其中所述之格 式模組選擇性地設置所述Q個邏輯頁中的每一個的開始和結束 * 0 4·如申請專利範圍第1項所述的記憶體控制模組,其中所述之格 式模組選擇性地設置所述p個物理頁中的每一個的開始和結束 之一 0 5·如申請專利範圍第1項所述的記憶體控制模組,還包括寫入模 組和讀取模組中的至少一個,所述寫入模組選擇性地將包括所 述引導資料的資料寫入到所述記憶體陣列,所述讀取模組選擇 性地從所述記憶體陣列讀取回所述資料。 6·如申請專利範圍第1項所述的記憶體控制模組,其中所述之信 32 200842890 行以下操作+的至少-種: 在後,,取/寫入操作中忽略所述差異,以及 在後f/寫入操作中不對發生所述差異的所述記憶體陣列中 的所述位置進行寫入/讀取操作。 7· 專^圍第6項所述的記憶體控繼組,其中所述之少 是由於對所述記憶體陣列的物理干擾和所述記憶 體陣列内的缺陷之一引起的。 8·=請專種圍第丨項所_記髓控繼組 中的Μ個的引導位置模組,其中所:以邏 個包括開始和結束之―,並且其中所述Μ個預 於所述Q個邏輯頁中的每—個來說相對於所述開始 和m束疋相同的,其中M是大於或等於丨的整數。 9·如申凊專+利範圍第8項所述的記憶體控繼組,其中所述之引 M個預定位置中的至少―個設置在所述Q 们璉輯頁中的每一個内的所述開始、所述結束和某一位置。 10·如申請專利範圍第9項所述的記憶體控麵組,其中所述之位 置包括所述Q個邏輯頁中的每一個的中間。 11.如申請專利範圍第9項所述的記憶體控制模組,盆中所述之引 導位置模組在所述Q個邏輯頁中的每一個内按預定模式設置 所述Μ個預定位置。 、、 12.如申請專利範圍第9項所述的記憶體控制模組,i中所述之引 導位置模組將所述Μ個預定位置中的所述至少二個設置在所 述開始,並且將所述Μ個預定位置中的至少另一個設置在緊 33 200842890 鄰所述結束。 13· 士口^專種’丨躺記賴㈣顧,還包麟置所述又 百0^^置巾的M個的引導位置模組,其帽述之P個物理 命署包綱始和結束之…並且其情述M個預定 .H '秕p個物理頁中的每一個來說相對於所述開始和 、、、口束疋相同的,其中M是大於或等於〗的整數。 14·^請專利範圍帛i3項所述的記憶體控制模組,纟中所述之 置i莫f將所述M個預定位置中的至少一個設置在所述 個物理1中的每—個内的所述開始、所述結束和某-位置。 I5·如申請專利範圍帛U項所述的記憶體控制模組,射所述之 位置包括所述P個物理頁中的每一個的中間。a 16·如申請專利範圍帛14項所述的記憶體控麵组,財所述之 組在所述P個物理頁中的每—個内按預定模式設 置所述Μ個預定位置。 17·如申請專利範圍第14項所述的記憶體控制模組,盆中所述之 引導位置模組將所述Μ個預定位置中的所述至少二個設置在 所述開始,並且將所述Μ個預定位置中的至 設 緊鄰所述結束。 力H 又置在 18. —,記丨意體系統’包括如申請專利範圍第丨項所述的記憶體控 制模組並且還包括所述記憶體陣列。 19. 如申請專利範圍第18項所述的記憶體系統,其中所述之記憐 體陣列包括快閃記憶體、靜態隨機存取記憶體(SRAM)°、£ 34 200842890 化物唯讀取記憶體(NROM)、相變記憶體、磁阻式隨機存取 記憶體(MagneticRAM)和多態記憶體中的至少一種。 20·如申請專利範圍第1項所述的記憶體系統,其中所述之格式模 組產生所述記憶體陣列的記憶體圖像。 ' 21·如申請專利範圍第20項所述的記憶體系統,其中所述之格式 模組執行至少一種以下操作: 將所述記憶體圖像校正為所述記憶體陣列中發生所述差異的 指示部份中的至少一個,以及 、 不再繼續使用所述記憶體陣列中發生所述差異的所述部份。 22· —種用於操作記憶體控制模組的方法,包括: 在兄憶體陣列的B個記憶體塊中的每一個中選擇X個預定位 置來寫入引導資料和讀回引導信號,其中所述之B個記 憶體塊中的每一個包括P個物理頁和Q個邏輯頁,其中 B、P、Q和X是大於或等於1的整數; 將所寫入的引導資料與所讀回的引導信號相比較;以及 根據所述比較結果確定所寫入的引導資料和所讀回的引導信 號之間的差異。 3· 月專利細第22項所述之方法,還包括讀取、寫入和擦 除肷入在使用者資料中的引導資料。 24· 專利範圍帛22項所述之方法,還包括選擇性地設置所 述Q個邏輯頁中的每一個的開始和結束之一。 第22賴奴方法,還包括選擇性地設置所 述P個物理頁中的每一個的開始和結束之一。 35 200842890 26·如申請專=範圍S a項所述之方法,還包括選擇性地將包括 所述引導貧料的資料寫入到所述記憶體陣列和選擇性地從所 述記憶體陣列讀回所述資料中的至少一種。 27.如:請專利範圍第a項所述之方法,其中所述之信號處理模 組包括以下操作十的至少一種: 如後續讀取/寫入操作中忽略所述差異,以及 在後續讀取/以操作巾不紐生所述差異麟述記憶體陣列 中的所述位置進行寫入/讀取操作。 28·如申明專利乾圍弟27項所述之方法,其中所述之至少部份差鲁 異疋由於對所述記憶體陣列的物理干擾和所述記憶體陣列内 的缺陷之一引起的。 29·如^申請專利範圍第22項所述之方法,還包括設置所述χ個預 定位置中的Μ個,其中所述q個邏輯頁中的每一個包括開 始^結束之一,並且其中所述Μ個預定位置對於所述Q個 邏輯頁中的每一個來說相對於所述開始和結束是相同的,其 中Μ是大於或等於1的整數。 30·如申請專利範圍第29項所述之方法,還包括將所述μ個預位魯 置中的至少一個設置在所述Q個邏輯頁中的每一個内的所述 開始、所述結束和某一位置。 31·如申請專利範圍第3〇項所述之方法,其中所述之位置包括所 述Q個邏輯頁中的每一個的中間。 32·如申請專利範圍第30項所述之方法’還包括在所述Q個邏輯 頁中的每一個内按預定模式設置所述Μ個預定位置。 36 200842890 33 申請專利軸第3G俩述之方法 將所述Μ個預定位置中小 疋匕括· 、 將所述Μ個預定位置中的^ 一個設置在所述開始;以及 、 置中的至少另一個設置在緊鄰所述結束。 定t ^ 方法’還包括設置所述Χ個預 始和釺走之一口,’/、中所述之ρ個物理頁中的每一個包括開 ‘理ΐ中的二’ft其中所述之^固預定位置對於所述1^ μ是對於觀開始和結束是相同的’其1(1 圍?34項所述之方法,還包括將所述m個預位 於、所、f置在所述p個物理頁中的每—個内所述開 始、所述結束和某一位置。 36mi利範圍第35項所述之方法,其中所述之位置包括所 以ρ個物理頁中的每一個的中間。
    37· ΐΓ利乾圍第35項所述之方法,還包括在所述ρ個物理 頁中的母一個按預定模式設置内所述M個預定位置。 38.如申請專利範圍第35項所述之方法,還包括: 將所述Μ個縱位置巾的至少—個設置在所觸始;以及 將所述Μ個預定位置中的至少另一個設置在緊鄰所述結束。 说^申請專利範圍g 22項所述之方法,其中所述之記憶體 ,括快閃記憶體、靜態隨機存取記憶體(SRAM)、氮化物 讀取記憶體(NROM)、相變記憶體、磁阻式隨機存取記情體 (Magnetic RAM)和多態記憶體中的至少一種。° 37 200842890 還包括產生所述記憶體 4〇·如申請專利範圍帛a項所述之方法 陣列的記憶體圖像。 41.如申請專利範圍* *項所述之方法,還包括以下操作中的至 少一種: 如所述記憶體圖像校正為所述記憶體陣列中發生所述差異至 少一個的指示部份中,以及 ^ 不再繼續使用所述§己憶體陣列中發生所述差異的部份。
    38
TW97104818A 2007-02-12 2008-02-12 用於非揮發性記憶體之導引設置 TWI473109B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US88944107P 2007-02-12 2007-02-12
US12/029,134 US8316206B2 (en) 2007-02-12 2008-02-11 Pilot placement for non-volatile memory

Publications (2)

Publication Number Publication Date
TW200842890A true TW200842890A (en) 2008-11-01
TWI473109B TWI473109B (zh) 2015-02-11

Family

ID=39686854

Family Applications (1)

Application Number Title Priority Date Filing Date
TW97104818A TWI473109B (zh) 2007-02-12 2008-02-12 用於非揮發性記憶體之導引設置

Country Status (4)

Country Link
US (3) US8316206B2 (zh)
CN (1) CN101652753B (zh)
TW (1) TWI473109B (zh)
WO (1) WO2008100529A2 (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2083541A3 (en) * 2008-01-28 2013-07-10 Core Logic, Inc. Apparatus and method for estimating the channel in orthogonal frequency division multiplexing communication systems
US8028123B2 (en) * 2008-04-15 2011-09-27 SMART Modular Technologies (AZ) , Inc. Circular wear leveling
US8180954B2 (en) * 2008-04-15 2012-05-15 SMART Storage Systems, Inc. Flash management using logical page size
US8566505B2 (en) * 2008-04-15 2013-10-22 SMART Storage Systems, Inc. Flash management using sequential techniques
US20090259806A1 (en) * 2008-04-15 2009-10-15 Adtron, Inc. Flash management using bad page tracking and high defect flash memory
US8185778B2 (en) * 2008-04-15 2012-05-22 SMART Storage Systems, Inc. Flash management using separate metadata storage
US9159422B1 (en) * 2011-04-12 2015-10-13 Sk Hynix Memory Solutions Inc. Cross page management to avoid NAND physical page size limitation
US9268682B2 (en) * 2012-10-05 2016-02-23 Skyera, Llc Methods, devices and systems for physical-to-logical mapping in solid state drives
US9653184B2 (en) 2014-06-16 2017-05-16 Sandisk Technologies Llc Non-volatile memory module with physical-to-physical address remapping
US8976609B1 (en) 2014-06-16 2015-03-10 Sandisk Enterprise Ip Llc Low-test memory stack for non-volatile storage
US9613715B2 (en) 2014-06-16 2017-04-04 Sandisk Technologies Llc Low-test memory stack for non-volatile storage
GB201701747D0 (en) * 2017-02-02 2017-03-22 Blancco Tech Group Ip Oy Intelligent verification of cryptographic erase and other firmware erasure processes
CN117270963A (zh) * 2022-06-14 2023-12-22 瑞昱半导体股份有限公司 开机数据读取系统、方法以及处理电路
CN114845100B (zh) * 2022-07-04 2023-04-14 苏州浪潮智能科技有限公司 一种视频压缩系统、方法、设备、介质、芯片及服务器

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05225693A (ja) 1992-02-14 1993-09-03 Sony Corp ディジタル信号処理回路
CN1180429A (zh) * 1995-04-04 1998-04-29 记忆体公共有限公司 存储器管理
US5956743A (en) * 1997-08-25 1999-09-21 Bit Microsystems, Inc. Transparent management at host interface of flash-memory overhead-bytes using flash-specific DMA having programmable processor-interrupt of high-level operations
US6279133B1 (en) 1997-12-31 2001-08-21 Kawasaki Steel Corporation Method and apparatus for significantly improving the reliability of multilevel memory architecture
US6487685B1 (en) * 1999-09-30 2002-11-26 Silicon Graphics, Inc. System and method for minimizing error correction code bits in variable sized data formats
US6564346B1 (en) * 1999-12-07 2003-05-13 Infineon Technologies Richmond, Lp. Advanced bit fail map compression with fail signature analysis
US6684289B1 (en) * 2000-11-22 2004-01-27 Sandisk Corporation Techniques for operating non-volatile memory systems with data sectors having different sizes than the sizes of the pages and/or blocks of the memory
US6694451B2 (en) * 2000-12-07 2004-02-17 Hewlett-Packard Development Company, L.P. Method for redundant suspend to RAM
US6683817B2 (en) 2002-02-21 2004-01-27 Qualcomm, Incorporated Direct memory swapping between NAND flash and SRAM with error correction coding
US20040153902A1 (en) * 2003-01-21 2004-08-05 Nexflash Technologies, Inc. Serial flash integrated circuit having error detection and correction
US7173852B2 (en) * 2003-10-03 2007-02-06 Sandisk Corporation Corrected data storage and handling methods
KR100634356B1 (ko) * 2004-05-12 2006-10-16 삼성전자주식회사 메인 데이터를 안전하게 로딩하는 메모리 시스템 및 그것의 데이터 로딩 방법
US7340668B2 (en) * 2004-06-25 2008-03-04 Micron Technology, Inc. Low power cost-effective ECC memory system and method
JP4408783B2 (ja) 2004-09-29 2010-02-03 Necエレクトロニクス株式会社 復号装置及び復号方法
US7366826B2 (en) * 2004-12-16 2008-04-29 Sandisk Corporation Non-volatile memory and method with multi-stream update tracking
US7315916B2 (en) * 2004-12-16 2008-01-01 Sandisk Corporation Scratch pad block
TW200723709A (en) 2005-07-21 2007-06-16 Wionics Research Deinterleaver and dual-viterbi decoder architecture
US7469368B2 (en) * 2005-11-29 2008-12-23 Broadcom Corporation Method and system for a non-volatile memory with multiple bits error correction and detection for improving production yield
US20070143561A1 (en) * 2005-12-21 2007-06-21 Gorobets Sergey A Methods for adaptive file data handling in non-volatile memories with a directly mapped file storage system
US20070143567A1 (en) * 2005-12-21 2007-06-21 Gorobets Sergey A Methods for data alignment in non-volatile memories with a directly mapped file storage system
US7844879B2 (en) 2006-01-20 2010-11-30 Marvell World Trade Ltd. Method and system for error correction in flash memory
CN103258572B (zh) 2006-05-12 2016-12-07 苹果公司 存储设备中的失真估计和消除
US20070300130A1 (en) * 2006-05-17 2007-12-27 Sandisk Corporation Method of Error Correction Coding for Multiple-Sector Pages in Flash Memory Devices
US7561482B2 (en) * 2006-09-07 2009-07-14 Sandisk Corporation Defective block isolation in a non-volatile memory system

Also Published As

Publication number Publication date
US20130080729A1 (en) 2013-03-28
US20080195822A1 (en) 2008-08-14
WO2008100529A2 (en) 2008-08-21
WO2008100529A3 (en) 2008-11-27
US8732432B2 (en) 2014-05-20
CN101652753B (zh) 2013-06-05
CN101652753A (zh) 2010-02-17
US20140325179A1 (en) 2014-10-30
US8316206B2 (en) 2012-11-20
TWI473109B (zh) 2015-02-11
US9594630B2 (en) 2017-03-14

Similar Documents

Publication Publication Date Title
TW200842890A (en) Pilot placement for non-volatile memory
CN102999432B (zh) 存储器控制器
US8156347B2 (en) Semiconductor memory card, playback apparatus, recording apparatus, playback method, recording method, and computer-readable recording medium
TWI317132B (en) Reconfigurable memory block redundancy to repair defective input/output lines
US8432753B2 (en) High speed interface for multi-level memory
TW200842893A (en) Nonvolatile memory system
TW200813984A (en) Lowest power mode for a mobile drive in USB application
TW200915329A (en) Analog sensing of memory cells in a solid-state memory device
JP2007529844A5 (zh)
TW200409124A (en) Semiconductor memory device
US7706197B2 (en) Storage device and control method of storage device
EP1225563A2 (en) Memory card with music performance function
TW200845000A (en) Improved multi-level memory
US8395959B2 (en) Storage device, control method of storage device, and control method of storage control device
TW200815979A (en) Fully-buffered dual in-line memory module with fault correction
TWI323547B (en) Method for eliminating a sound of motor and digital image capture device using the method
US7911845B2 (en) Non-volatile semiconductor memory device
CN101004919A (zh) 利用环回测试存储系统电子器件
KR20080058042A (ko) 음악 재생 장치 및 그 재생방법
US7565476B2 (en) Memory device
JP4329686B2 (ja) 情報処理装置および方法、並びにプログラム
TWI339388B (en) Apparatus for sharing access by two modules and method thereof
US7640393B2 (en) Signal reproducing device
CN101184188A (zh) 媒体管理系统及方法
JP2021140611A (ja) 情報処理装置及び情報処理プログラム

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees