TW200842570A - Method for enhancing the diagnostic accuracy of a VLSI chip - Google Patents

Method for enhancing the diagnostic accuracy of a VLSI chip Download PDF

Info

Publication number
TW200842570A
TW200842570A TW097100682A TW97100682A TW200842570A TW 200842570 A TW200842570 A TW 200842570A TW 097100682 A TW097100682 A TW 097100682A TW 97100682 A TW97100682 A TW 97100682A TW 200842570 A TW200842570 A TW 200842570A
Authority
TW
Taiwan
Prior art keywords
diagnostic
test
environmental
simulation
fault
Prior art date
Application number
TW097100682A
Other languages
English (en)
Inventor
Mary P Kusko
Gary W Maier
Franco Motika
Phong T Tran
Original Assignee
Ibm
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibm filed Critical Ibm
Publication of TW200842570A publication Critical patent/TW200842570A/zh

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/22Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26Functional testing
    • G06F11/261Functional testing by simulating additional hardware, e.g. fault simulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)
  • Tests Of Electronic Circuits (AREA)

Description

200842570 九、發明說明: 【發明所屬之技術領域】 本發明一般係關於自動化設計的領域,尤其是關於_ 由當測試與診斷VLSI晶片時改變,以及隨後使用利用^ 環境資訊以達成增強診斷能力的增強之環境增強診斷以 及創造錯誤行為效果的方法。
【先前技術】 對於複雜VLSI元件的測試與接續的診斷中,常遇到 的典型問題為是否存在有效以及精確的診斷方法,以指出 在廣大範圍的模型化以及未模型化的錯誤中根本^原 因。這些VLSI元件快速的整合成長以及伴隨的高電路效 能與非常複雜的半導體製程,增強了舊有的缺陷且引起=斤 形式的缺陷。伴隨著有限的錯誤模式,使得缺陷的差異度 以及精細度通常會導致巨大以及不足的樣式集合,不適^ 的診斷故障資料收集、無效的診斷模擬,這些都會導致^ 差的診斷準確度。所導致的問題使得出現「 : :,誤」的次數一直成長,最後只好進到半;= 析實驗室中。 方〒"^百跃亚指出大型邏輯結構中問題的根本原因,需 =解析度的診斷預告以隔離缺陷並且成功地完成物理 缺陷局部化,以最終地達 目可趣輯賴演算法和技㈣解析度取決於測試的次數 200842570 生測4樣Gr所通過和故障的測試結果資料量。傳統產 結果在診的職結紅及騎有故障測試 斷解析度。應用的方法,常不足以達成所需要的診 請參照第1圖, 54〇之測試樣式530 用於物理故障分析6 習知糸統。 Γ 其中說明使用應用於待測元件(DUT) 的典型診斷過程4以及接著將回應和 的錯誤診斷預報5送入診斷模擬3的 測試樣式的產生 、、一在製造測試以偵測缺陷的過程中需要測試樣式53Θ。 ’則4可以使用报多種方法產生。通常使用缺陷的代表模型 並稱為錯誤模型510。錯誤模型510有利地用於導引最終 樣效性的產生及量測。定值故障(stuck_at fault)模 常使用的模型,但也有其他賴麵成功地應用於 ° 產業中。對於定值故障的模型,在定值於O(S-a-O)和定 值於1 (S-a-Ι)的條件下將錯誤指定給每個初始方塊的輸 入和輸出。初始方塊例如是任何包括ANd、〇R、NAND、 =〇R、INV閘極或類似者的設計中的最低邏輯階層。對於 每個錯誤,產生器根據一些邏輯模型500決定啟動邏輯中 錯决所必要的條件,允許條件傳遞錯誤至觀測點。產生測 A係針對在總晶片錯誤集中的每個錯誤,並且接著使用方 法以壓纟侣這些樣式來最大化測試的每個樣式的錯誤數目。 Ο Ο 200842570 在衣k的環i兄中,測試器時間和言, ^ ^ ^ 診^母個樣式的最大數目的錯誤(料它們更難以 式應用物収件(這裡稱為 J 54〇並收集2測試結果資料。 包括通過以及故障樣式,以及 二,料一般 (觀測點),以及如何故障。為了检鎖或是接腳 Ϊ ’,障資料裁入診斷模擬器4 一Γ故障。從這個模擬3中產生的結果 ^為„斷預報報告’其中列出每個有嫌疑的錯誤 Ι^〇ίΓΓ^^ ρ章分析王正確)至較低的信賴數字。物理故 而要在準確的位置定位出故障,因此 診斷預報。診斷結果的診斷預報益法=的 錯誤位置指示’甚至可能提供完全錯誤的診忒= 二出一些錯,沒有一個可以具有精確的診:預= 月况下’就而要更精密轉析度以 中根據錯誤診斷預報來創造樣式的聚焦集合 决模擬3中,—旦過程完成後就將錯誤標示為已_到曰。 錯疾模型推導缺陷模型 200842570 任何:彳;多由種方:自我顯現而且常常不符合 偵測到未模型化錯誤式的方法,足以 樣式、應用測試樣式、收隼所^^傳統方法中產生測試 統診斷演算法峨以達⑽執行傳 診斷模擬
Ο 於vfsf ff Π2圖’ ί中顯示說明產業所使用可應用 決定故障本】多因晶:模,最終測試,以及可以用來 f測U或模組係以描述待測元件的邏輯模 沾-"的形式來描述’請參考第1圖。這些邏輯模型500 广歹| J以疋邏輯電路的高階代表的形式來表示 ’例如行 ,疋在另一方面,也可以包括基本單元(N〇R、NAND 以及類似者)及其各別内連接的網表。 亦可,為測試向量的一組測試樣式,係根據邏輯電路 的尺寸及雜度’制乡個自_試樣式產生Μ Ατρ⑻ 520之其中之—來產生’其中可以包括—或多個決定性的 樣式產生ϋ、㈣適應_#式產生器、假_樣產生器 以及類似者。
C Ο 200842570 請,續參考第2圖,在方塊!中,在測試完成的時候 ^也就是在應用所有事先已知的測試樣式未偵測任何故 ,存在後)就決定晶片或是模組是否通過或是不通過該測 忒如果合案為「是」,京尤將待測元件劃線、裂片並且附 下-個階段的包裝。相反地,如果待測元件在測試時 支IV,就收集對應的故障資料(方塊2),並且進入 障Γ組診斷模擬程式(方塊3)。診斷模擬係 =待測林的邏龍型,以及在制到剌元件中的錯 广所應用❹m樣式來進行。診斷工具的目的是決 ==貧料的錯誤或錯誤組。診斷工具的結果就是錯誤多 ^預報。—般和錯誤診_報連結的是測量診斷預報; :個錯誤如何解釋物理故障的發生(方塊5)。這 。錯誤診斷預報接著較佳地輪入物: 的物理故障其中邏輯輯的相·與實際 、連、、、σ疋位出物理故障就可以決定問 ”’以讓工料進行必要的步雜改問題。 χ 延伸==界需要可以在不同的環境測試條件下提# 【發明内容】 ,此,本發_主要目的在於提 在硬數個環境下測試待測元件的診斷過程中 200842570 以增強診斷準確性的方法。 本發明的另一個目的係為提供增強的診斷模擬和增 強的診斷結果評分演算法,其係使用來自於該複數個測試 條件結果的錯誤行為資料。 本發明進一步的目的為包括平行或連續的增強模擬 以及增強診斷結果評分。 本發明的另一個目的在於包括具有被記錄故障結果 的環境測試條件。 本發明的另一個目的在於使用元件參數以及製造過 程資料以定義並修改測試所需的環境條件。 本發明的另一個目的係為根據診斷模擬結果調整環 境測試條件。 本發明的另一個目的係為利用適合的測試技術以創 造測試樣式,以進一步修改診斷解析度。 本發明的另一個目的係為從首次通過診斷之結果所 產生的環境診斷樣式中創造獨特的子集合,以重新模擬在 初始測試中所不了解之更為準確之邏輯路徑集合。 -10- 200842570 本發明的另一個目的為包括額外的 料,例如物理和元件模型、程序參數 ;ς和 參數所推導出來之_錯誤_。 及攸这些板型和 本發明的所有目的、優點以及各方面 :爾回報評分’並將環境資料加入考量以及 為南信賴程度時進行物理故障分析;以 ==加之1修“= Ο 試產生方法來創使用適應的測 境條件,以及重新施加二敕二"^強組,u)修改並調整環 帶入額外的設計及/ 測=樣式或是子集合;出) 括但不限於元件資貝^以修改診斷預報,其中包 型;以及iv)調整測試的順^料、程序資訊、替代錯誤模 料的收集,並改善顿模擬如及内容以增強診斷錯誤資 因此本發明的方法驻 整個診斷過程的環境^n具有模擬和錯誤解析的 回報。 、抖末達成準確、高信賴的錯誤診斷 200842570 料目的中’來自不同測試環境的故障資 重r有價值或 Γ Ο 之前將演算二新例如 施加於任何錯誤的環境應力創造了 獨 - 化。這是藉由動態地創造獨特3寄生灯為敏感 造新的賴、__程、改變測試或創 所有的環境條件所達成的。心在&加這酬試時調整 訊以,_ 了多種設計和程序資 分。这此次1日^析又或驅使進一步的改善模擬和評 以及二料限t··物理設計資訊、元件模型, 件所推導^以及雜且變化的過程條 本毛月的另一個目的中,增強的診斷過程在第一次 -12 - 200842570 可以只用來模 有自第—製造測集合 =時移除所 二次,並且重種讀條件下重新施加第 ,»、彔成更聚焦的故障資料記錄檔集合。 7所有物件的整個增強診斷過 蘇’以顯著地改善在現今技術中,在較 舆處理的«切料频切分_顯;^隔^叶 【實施方式】 凊參照第3圖待屋g ;产—Μ 加於待測元件之測=環境條件組下,使用施 應送至增強模擬和診斷預報演算 Ο 樣料被完全地模擬過後,提供了診斷樣式第 一-人的通過組。改善以及更針對 /研铋式弟 、、、、口果灿強錯誤診_報會用於pFA。 條件來 =製造f斷測試樣式530和環境 54〇。來自測試純9、= ° 3輸人會施加到待測元件 環境增強沒f過的結果10。 I邏輯模型·、通過結果 ^ 1块板型51〇以及物理模型550若有 :入坆個錯誤模擬和診斷方塊600所能提供的 係將达至物理轉料6的職錯誤賴預報4〇。 -13- 200842570 請繼續參考第3 _、顯示使用環境增強診斷過程的 過程。將元件規格610用於待測元件540,就可以定義環 _以測試。輸入樣式530在預定的環境條件62〇 環境警告通過 ( Ο 二及視需要的物理模型550、程序資訊630及元= 格-起送至具有複雜評分600的增強模擬器 分析的結果即是增強錯誤診斷預報40,接著也 理故障分析6 6騎輯㈣。达至物 要額外的測試產生520以和新的揭守以Λ Τ此而 540直看也可以調整環境條件㈣行接二==置 一直重複這_程朗診_報提供適當的解析/。 境條 資料收集並且錯存在各別的環境條件10中。故障 =斷模擬以應用全部的資料以得出更 增 及更南的錯誤解析20。當新的結果具有較佳=疋位以 就需要更複雜的複合演算法方法來丑同並立,析時’ 的環境資訊30來權衡結果。接著就儲 ^地使用新 準的結果40。接著應用新的準確度標:合坪分標 有的故障樣式都有原因,且結果提供所需的解 -14- Ο ϋ 200842570 鋒传t 果不付合標準’過程就會對每姉擬動作繼 標準(分別是60、3()、4()、5())式直到付合祕的解析 4υ 50),以便進行故障分析6。 多種本發明額外的實施例,其中在施加 測試適應測試方法。這個方法動態地改變 析故障資料創造新的㈣=錄^亚且藉由動態地分 或增加測試,存資料《二 “的診切=明二:種, W料、組給兄故障貧料的第-次收隼中所始
^出的部分隔絕的網路組。本發明進_牛0# A 在此圖中,1中在㈣握朽til步的實施例則包括 ,、肀在乓強杈撻中應用設計以及程序資訊。 請繼續參考第5U5b0,其中顯示本發明的較 整流程。每個實施例將依照在流程圖中出現的順 初始的測試和流程是為了達成環境故障資料收 集的目的。首先在每個環境條件ω下收集故障資料。 如果測試_許可,新的適應職方法和流程提供 故障資料收集的方法’就是使用連續的測試和故障資料收 集以及設計㈣程參數以建立更針對目標的測試來改變 或增加'料、賴、流程以及關的資料記錄12。。接 如同在單—或重複進行(9、10、120和110)中提到達到 更聚焦的測試和資料收集。此外,有很多種與缺陷特性連 -15 - 200842570 過程參數可以影響電路的功能與效能,而這會 錯'^離樣柄針對的缺陷所無法連結的故障。這 吏用設計來針對每個的樣式錯誤的測試模型 詩2診斷#料可藉由在每個環境下強雛計、過程和 '曰η早特點以達成延伸的適合測試資料來源UG。接著 改化的測試和故障資料分析⑽,接著騎時測試 二Z以及重新測試9’“嘗試地只記錄和缺陷關聯的 移除過程的系統效應1G°這會改善送去增 強衫断引擎20的資料品質。 曰 來自每個這祕件的輯⑽接著送進診斷 同時模擬2G。可以使用故障資料的完整集合或 疋术&。故障貧料可以不同的方式模擬。這些方法包括 旦不限於:在每個環境條件τ模擬以及在多重環 擬。有時候診斷故障資料並不完整,這 = 隔離樣式’或是雖然存在可是並沒有被記錄’、、。'、’曰决 ^果已經蚊新的樣式可以幫助隔離問題而且目前 並播法使用,就使践简的環境料故障資料來 ^並更聚焦的賴H 8〇。軸這個對本發明並關 鍵,部可以進—步地增絲終診斷通報解析度。如 讀通報解析度是有效的9G而且職相許可,可以將 -16- 200842570 這些樣式加入測試流程11 〇並且在不同的環境條件下再重 新施加於待測元件’以產生更精確且減少的故障資料組 9、10 〇 如果使用新的診斷樣式90,而且樣式的決定和過程 疋完整的’就將樣式加入流程110,重新施加9,然後記 錄結果10。診斷引擎20接著導入在每個故障環境條件 下,來自單一或多個晶片的和邏輯測試模型一起使用的測 試樣示以及關聯的故障資料組1〇。增強的診斷引擎接著 進行增強的分離或同時的交互模擬2〇。 _ . + 通報從有用的診斷模擬20中編 如,並儲存結果的環境錯誤診斷通報4G。如果ί
V 於:累積較,騎包括但不限 里缚八n m 衣兄3〇的分數總和起來,或是差 5。’就需要Γ用二C數6〇。如果解析不夠 他的模型及資料型式物理資料以及很多種其 資料重覆複合評分3G。I雜可以選擇性地使用額外的 強的環境模擬和評分如Λ不詩額外㈣料和模型於增 流程中當作另—種在* =: ’可以選擇性地包括在目前的 在而要蚪的可能解析增強方法。 接著記錄環境診斷預報及其環境資料4〇,測量標準 17 200842570 (也就是預訂可接受的分數程度)50。這個資料可以先用 於此過程的任意次重複或改變,其中決定了尚未達成適當 的診斷回報或解析度以成功地完成根本原因故障分析 如果仍不滿意解析度,可以使用額外資訊的任意組合 以進行更聚焦及複雜的模擬以及重複複合評分3〇。有利 地用於複雜模擬60的資訊包括但不限於:邏輯模 Γ職型、元件模型、程序資訊^可以定;== 複雜錯誤模型來創造更多樣式8〇。 在新的資料插入被懷疑的故障元件和内連接後接著 開始重新模擬60。模擬持續至達到預定的精確度。重複 複,複合評分方法接著被重新應用以儲存較新、更精確的 錯誤診斷通報40。統計和環境權重的標準會決定錯誤解 析的準確性50。完成後,元件可以被送至物理故障分析6。 CJ 總而言之,本發明提供一種新的方法以提供增強診斷 解析和準確性。本發明可以有效地處理廣大包括未模型化 j誤、AC錯誤、網對網缺陷、樣式敏感錯誤或類似的錯 誤選擇。本發明並與傳統的測試產生和診斷方法相容,並 可以簡易地整合進入現有的測試系統架構和測試流程。 本發明的方法也包括可能減少故障資料的數量,並且 對應地減少測試器的時間,又可以同時提供更有效的測試 -18 - 200842570 組以及完整的診斷報告。本發明的方法更可以延伸成診斷 Schmoo分析以及環境敏感度。 最後,本發明可以用硬體、軟體或硬體和軟體的組合 來實現。本發明可以在一台電腦系統中以中央的方式實 現’或是以分散的方式將不同的元素分散到數個内連接的 電月包糸統中。任何形式的電腦系統,或是其他可以執行此 處所描述的方法的裝置都是適合的。典型的硬體和軟體組 合可以疋一般功能的電腦糸統’搭配於載入和執行電腦程 式日守可以控制電腦系統以執行此處所描述的方法。 本發明也可以置入電腦程式產品中,其中包括所有可 以執行此處所描述的方法的特點,而且當載入電腦系統 時’可以執行這些方法。 ' Ο 這裡所謂的電腦程式方法或電腦程式表示任何指令 組的壓縮、以任何語言、編碼或記號,以造成具有資 理能力的线以進行狀的功能以直接或經過轉換成^ 一種語言、編碼或記號或不同材料形式的重製。、 雖然本發明已經以示範的實施例作出描述, 知相關技術者可以根據前面的描述了解到有很多替代^ 改以及更動的方法。因此接下來的專利範二 類的替代、修改以及更㈣方法,因為將會落在本 -19- 200842570 實際範圍及精神中。 【圖式簡單說明] •、土 :二的圖式係為說明書的一部分,用以說明本發明之 的砰細彳田述一起來解釋本發明的原理。 -置知技術之示意圖,其中為使用應用於測試 衣置之似樣式的典型診斷過程’接著將回應輸入診斷模 擬,結果的錯誤診斷預報則用於物理故障分析; 、
V 第2圖係習知技術之流程圖,其中說明如何根據適卷 的錯誤模型、職樣式錢給賴裝置適當 ^ 進行診斷模擬; ^求 第3圖係根據本發明之一實施例之環境增強診斷系 $之示意圖,其中測試樣式在一組環境條件下施加於測試 裝置,而環境回應被輸入到增強模擬和診斷通報方法,結 果的增強錯誤診斷通報則被用於物理故障分析; 第4圖係根據本發明一實施例之應用於增強診斷 程之基本流程; ° 第5a至5b圖說明本發明之較佳實施例,其中在施加 -20- 200842570 多重環境條件時應用適應測試方法。
L) 【主要元件符號說明】 1 測試系統 2 警告通過/沒通過資料 3 診斷模擬 4 診斷模擬器 5 診斷預報 6 物理故障分析 9 測試系統 10 警告通過/沒通過資料 40 錯誤診斷預報 500 邏輯模型 510 錯誤模型 520 自動測試樣式產生器 530 測試樣式 540 待測元件 550 物理模型 600 環境增強錯誤模擬和診斷 610 元件規格 620 環境條件 630 程序資訊 -21 -

Claims (1)

  1. Ο 0 200842570 申請專利範圍·· 不同的環境測τ)進行診斷模擬時,於 方法包括下列;:件爛 a)環該測試樣式施加於 •C) ί=Ϊ環境條件下執行診斷模擬; =析來自該執行診斷模擬的錯誤診斷以 d)誤診斷預報中所選擇之-進行-物理故 如申請專利範JS第1項所述之方法,其中步驟 進一步包括進行環賴感評分的步驟, 預疋的信賴程度之一評分結果為止。 3·如申請專利範圍第1項所述之方法,其中以故障資 料為基準的環境之錢決定故_解析度。' 4· t申請專利範圍第3項所述之方法,其中以故障資 料為基準的該環境之聯集決定故障的解析度。 5·如申請專利範圍第1項所述之方法,其中該環境條 -22- 200842570 件係選自由元件設計參數、過程變異以及相關的故 障模型所組成之一群組。 6. 如申請專利範圍第1項所述之方法,其中該環境條 件係與該收集的故障資料之每組分別相關聯。 7. 如申請專利範圍第6項所述之方法,其中該環境條 件分別儲存每組該收集的故障資料。 8. 如申請專利範圍第1項所述之方法,其中該測試係 根據該進行中之診斷模擬所得出之該錯誤診斷預 報重新應用於該待測元件。 9. 如申請專利範圍第1項所述之方法,其中該環境條 件係根據該診斷模擬的結果進行調整,並且以該調 整過之環境條件重新應用該測試。 10. 如申請專利範圍第1項所述之方法,其中適應的測 試樣式係根據來自該執行中診斷模擬的結果所產 生,並且重新應用於該待測元件。 11. 如申請專利範圍第1項所述之方法,其中該樣式之 一子集合重新應用於該待測元件,並且接著執行該 診斷模擬與該錯誤解析。 -23- 200842570 12·如申請專利範圍第u項所述之方法,其中該樣式 之子集合重新應用於選自於物理資料、元件模型、 條件、邏輯模型、以及包括在該診斷模擬及錯 誤診斷預報中之錯誤模型所組成之環境條件。 13·如申請專利範圍第n項所述之方法,進一步包括 ”誤診斷預報重新執行該診斷模擬,並有額 =資料加入所開始的診斷模擬以相關錯誤診斷 14·=ΐ,範圍第1項所述之方法’其中該錯誤診 =預報係使用複數個改變以及相互作用的設計、過 二二測試參數’以在一較小集合的邏輯電路下產 15.::=圍第1項所述 誤數個該環境條件下各別的行為於一錯 、目錄或資料庫中。 於11障f料的方法’其中該故障資料係來自 不寺測元件(DUT)進行診斷模擬時,於 用條件下之一組_樣式的多個應 Μ方法包括下列步驟·· -24- 200842570 a) 在定義之環境測試條件下施加測試樣式; b) 收集故障回應以及相關之環境測試條件; c) 執行一診斷模擬以及一診斷預報評分,其中包 括故障資料與各別的環境測試條件;以及 d) 在達到一預定之最終診斷預報分數時執行一物 理故障分析。 17. 如申請專利範圍第16項所述之方法,其中在步驟 Γ d)中,若未達成該預定最終診斷預報分數,則重新 產生該最終分數直到達成一預定之信賴程度。 18. 如申請專利範圍第17項所述之方法,其中重新產 生最終診斷預報分數之步驟包括: a) 使用適應測試產生以創造一增強測試樣式組; b) 修正及調整該環境條件,並且重新施加至少一 組該測試樣式之子集合;以及 {j c)併入額外之設計與程序資訊以修改該預報分 數。 19. 如申請專利範圍第18項所述之方法,其中該步驟 c) 中該額外設計和程序資訊係選擇自由元件資 料、物理資料、程序資訊,以及替代錯誤模型所組 成之一群組。 -25- 200842570 20· —種可由一機器讀取之一程式儲存裝置,其中包含 可由該機器執行之一指令程式以進行方法的步 驟,該方法步驟係合併故障資料,討該故障資料 係來自於當對-待測元件(DUT)進行診斷模擬 時,於不同的環境職條件下之職樣式的多個應 用,該方法步驟包括: a) 在複數_環境條件下施 測元独收集所導致之故障資^樣式至該待 b) 在該複數個環境條株 C)分析來自所執模擬; 以及 "斷&擬之私診斷預報;
    d) 對该錯誤診斷預報中 障分析。 所選擇之〜 執行一物理故 -26-
TW097100682A 2007-01-11 2008-01-08 Method for enhancing the diagnostic accuracy of a VLSI chip TW200842570A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/622,055 US7831863B2 (en) 2007-01-11 2007-01-11 Method for enhancing the diagnostic accuracy of a VLSI chip

Publications (1)

Publication Number Publication Date
TW200842570A true TW200842570A (en) 2008-11-01

Family

ID=39618684

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097100682A TW200842570A (en) 2007-01-11 2008-01-08 Method for enhancing the diagnostic accuracy of a VLSI chip

Country Status (3)

Country Link
US (1) US7831863B2 (zh)
TW (1) TW200842570A (zh)
WO (1) WO2008088992A2 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI408391B (zh) * 2008-12-08 2013-09-11 Advantest Corp 測試裝置與測試方法
TWI418823B (zh) * 2011-05-02 2013-12-11 Univ Nat Sun Yat Sen 多層晶片之交連線及矽穿孔之診斷方法

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7647528B2 (en) * 2007-04-03 2010-01-12 International Business Machines Corporation Problem determination via model-based debugging
US20080263489A1 (en) * 2007-04-23 2008-10-23 Canada Miles G Method to identify and generate critical timing path test vectors
US8516449B2 (en) * 2009-07-14 2013-08-20 International Business Machines Corporation Detecting and localizing security vulnerabilities in client-server application
DE102009033614B4 (de) * 2009-07-17 2020-01-23 Wolfgang Klippel Anordnung und Verfahren zur Erkennung, Ortung und Klassifikation von Defekten
US8108805B2 (en) * 2010-03-26 2012-01-31 Tokyo Electron Limited Simplified micro-bridging and roughness analysis
US8689066B2 (en) * 2011-06-29 2014-04-01 International Business Machines Corporation Integrated circuit test optimization using adaptive test pattern sampling algorithm
CN102760208B (zh) * 2012-07-03 2015-07-29 清华大学 基于模拟疫苗的动态人工免疫故障诊断方法
US9868311B2 (en) 2015-05-18 2018-01-16 The Procter & Gamble Company In-line case printing system with dynamic sampling frequency and method therefor
US9552449B1 (en) * 2016-01-13 2017-01-24 International Business Machines Corporation Dynamic fault model generation for diagnostics simulation and pattern generation
US10705947B2 (en) 2016-01-19 2020-07-07 Micro Focus Llc Impairment in an application test execution
US10024910B2 (en) 2016-01-29 2018-07-17 International Business Machines Corporation Iterative N-detect based logic diagnostic technique
CN112348211B (zh) * 2020-11-05 2023-09-26 通用电气(武汉)自动化有限公司 一种过程诊断方法、装置、设备和介质
US20230259113A1 (en) * 2022-02-11 2023-08-17 Novity, Inc. Subsystem-level model-based diagnosis

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4817093A (en) * 1987-06-18 1989-03-28 International Business Machines Corporation Method of partitioning, testing and diagnosing a VLSI multichip package and associated structure
US6202181B1 (en) * 1996-11-04 2001-03-13 The Regents Of The University Of California Method for diagnosing bridging faults in integrated circuits
US7302624B2 (en) * 2003-02-13 2007-11-27 Janusz Rajski Adaptive fault diagnosis of compressed test responses
US20040216061A1 (en) * 2003-04-28 2004-10-28 International Business Machines Corporation Embeddable method and apparatus for functional pattern testing of repeatable program instruction-driven logic circuits via signal signature generation
US7135344B2 (en) * 2003-07-11 2006-11-14 Applied Materials, Israel, Ltd. Design-based monitoring
TW200622275A (en) * 2004-09-06 2006-07-01 Mentor Graphics Corp Integrated circuit yield and quality analysis methods and systems

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI408391B (zh) * 2008-12-08 2013-09-11 Advantest Corp 測試裝置與測試方法
TWI418823B (zh) * 2011-05-02 2013-12-11 Univ Nat Sun Yat Sen 多層晶片之交連線及矽穿孔之診斷方法

Also Published As

Publication number Publication date
US20080172576A1 (en) 2008-07-17
WO2008088992A3 (en) 2008-09-18
WO2008088992A2 (en) 2008-07-24
US7831863B2 (en) 2010-11-09

Similar Documents

Publication Publication Date Title
TW200842570A (en) Method for enhancing the diagnostic accuracy of a VLSI chip
JP4955559B2 (ja) 集積回路の歩留り及び品質の分析の方法及びシステム
KR100527911B1 (ko) 논리 집적 회로들의 논리적인 기능 테스트 데이터를물리적인 표시로 맵핑하기 위한 집적 회로 테스트소프트웨어 시스템
JP3833982B2 (ja) テストパターン選択装置、テストパターン選択方法、及びテストパターン選択プログラム
US20090132976A1 (en) Method for testing an integrated circuit and analyzing test data
JP2005292144A (ja) 集積回路デバイスを試験するための集積回路デバイス試験を検証する方法及び装置
Liu et al. Incremental fault diagnosis
Hora et al. An effective diagnosis method to support yield improvement
US10169510B2 (en) Dynamic fault model generation for diagnostics simulation and pattern generation
Nelson et al. Automatic classification of bridge defects
US7971119B2 (en) System and method for defect-based scan analysis
US11789077B2 (en) Single-pass diagnosis for multiple chain defects
US10605863B2 (en) Mapping physical shift failures to scan cells for detecting physical faults in integrated circuits
Tam et al. Physically-aware analysis of systematic defects in integrated circuits
Huang et al. Advancements in diagnosis driven yield analysis (DDYA): A survey of state-of-the-art scan diagnosis and yield analysis technologies
US6721914B2 (en) Diagnosis of combinational logic circuit failures
Fan et al. Diagnosis of cell internal defects with multi-cycle test patterns
Lee et al. Efficient overdetection elimination of acceptable faults for yield improvement
Appello et al. Understanding yield losses in logic circuits
Zou et al. On methods to improve location based logic diagnosis
Pomeranz et al. Location of stuck-at faults and bridging faults based on circuit partitioning
Hora et al. On a statistical fault diagnosis approach enabling fast yield ramp-up
Tam et al. Automated failure population creation for validating integrated circuit diagnosis methods
Tian On improving estimation of root cause distribution of volume diagnosis
Hariri et al. 3DSDM: A 3 data-source diagnostic method