TWI418823B - 多層晶片之交連線及矽穿孔之診斷方法 - Google Patents

多層晶片之交連線及矽穿孔之診斷方法 Download PDF

Info

Publication number
TWI418823B
TWI418823B TW100115383A TW100115383A TWI418823B TW I418823 B TWI418823 B TW I418823B TW 100115383 A TW100115383 A TW 100115383A TW 100115383 A TW100115383 A TW 100115383A TW I418823 B TWI418823 B TW I418823B
Authority
TW
Taiwan
Prior art keywords
cross
layer
vertical
perforation
diagnosing
Prior art date
Application number
TW100115383A
Other languages
English (en)
Other versions
TW201245734A (en
Inventor
shu min Li
Chih Yun Pai
Original Assignee
Univ Nat Sun Yat Sen
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Univ Nat Sun Yat Sen filed Critical Univ Nat Sun Yat Sen
Priority to TW100115383A priority Critical patent/TWI418823B/zh
Publication of TW201245734A publication Critical patent/TW201245734A/zh
Application granted granted Critical
Publication of TWI418823B publication Critical patent/TWI418823B/zh

Links

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Description

多層晶片之交連線及矽穿孔之診斷方法
本發明係關於一種多層晶片之交連線及矽穿孔之診斷方法；特別是關於利用數個垂直震盪環進行測試及診斷其交連線及矽穿孔之診斷方法。
在大型電路中，交連線成為一個重要的瓶頸，數量過多且結構複雜的交連線提高了設計上的複雜度。雖然多層三維堆疊技術的出現適時解決了二維晶片[2D IC]在繞線上的問題，但同時也造成大量矽穿孔[Through Silicon Via，TSV]的使用。然而，在多層三維晶片中，矽穿孔的可靠度是影響多層三維晶片良率的重要因素之一。
目前針對多層三維晶片的測試部分，其可分為結合前[Pre-Bond]測試及結合後[Post-Bond]測試。為了確保三維晶片的可靠度，必須確保只有良好晶片[Known Good Dies，KGDs]可以被用來進行堆疊；因此，利用振盪環[Oscillation Ring，OR]的交連線振盪環測試[Interconnect Oscillation Ring Testing，IORT]方法來檢測晶片本身之交連線是否發生錯誤，更進一步以交連線振盪環診斷[Interconnect Oscillation Ring Diagnosis，IORD]方法進行診斷尋找發生錯誤之交連線。
一般而言，針對多層晶片或多層三維晶片中在堆疊及結合製程時，也可能由各種製程因素導致晶片產生各種瑕疵，進而也可能產生交連線錯誤。因此，多層三維晶片在堆疊及結合後，需要進行測試及診斷個別的交連線錯誤。
有關交連線測試技術已揭示於中華民國專利公開第200933389號〝以交連線與佈局為導向之多重掃描樹以降低測試時間與資料量以及繞線最佳化之測試合成方法以及其裝置〞；另外，有關晶片診斷技術已揭示於中華民國專利公開第200842570號〝增強診斷超大型積體電路晶片準確方法〞、中華民國專利公開第200712524號〝系統晶片之錯誤診斷裝置與其方法以及可錯誤診斷的系統晶片〞及中華民國專利公告第350918號〝數位電路之測試方法及其測試架構〞。前述諸中華民國專利及中華民國公開專利案僅為本發明技術背景之參考及說明目前技術發展狀態而已，其並非用以限制本發明之範圍。
雖然前述專利已揭示相關晶片診斷技術，但其並未提供如何診斷多層三維晶片之相關技術。因此，習用晶片診斷技術必然存在針對多層三維晶片的診斷需要提供適當診斷交連線錯誤的需求。
有鑑於此，本發明為了滿足上述需求，其提供一種多層晶片之交連線及矽穿孔之診斷方法，其利用數個垂直震盪環進行測試及診斷其交連線及矽穿孔，以達成診斷多層晶片之目的。
本發明之主要目的係提供一種多層晶片之交連線及矽穿孔之診斷方法，其利用數個垂直震盪環於一多層電路進行測試及診斷其交連線及矽穿孔，以達成診斷多層晶片之目的。
為了達成上述目的，本發明較佳實施例之多層晶片之交連線及矽穿孔之診斷方法，其包含步驟：將數個矽穿孔設置於一多層晶片內，而該多層晶片具有一多層電路，且該多層電路包含數層交連線；利用一震盪環產生演算法進行演算於該多層電路，以便自該多層電路之交連線產生數個垂直震盪環；及利用該垂直震盪環進行震盪環測試及診斷。
本發明較佳實施例之該垂直震盪環以深度優先搜尋法[DFS algorithm]結合廣度修先搜尋法[BFS algorithm]進行搜尋。
本發明較佳實施例之該垂直震盪環由至少一矽穿孔[TSV]及數個虛擬交連線[PI]組成。
本發明較佳實施例之該診斷方法具有先水平後垂直[HVOR]診斷架構。
本發明較佳實施例之該診斷方法具有先垂直後水平[VHOR]診斷架構。
本發明較佳實施例利用該震盪環產生演算法進行演算於該多層電路，以便自該多層電路之交連線產生數個水平震盪環。
為了充分瞭解本發明，於下文將例舉較佳實施例並配合所附圖式作詳細說明，且其並非用以限定本發明。
本發明較佳實施例之多層晶片之交連線及矽穿孔之診斷方法可應用於各種多階層[Multiple Tiers]的三維晶片，但其並非用以限定本發明之應用範圍。另外，本發明較佳實施例之多層晶片之交連線及矽穿孔之診斷方法亦可應用於其它各種系統單晶片[SoC]或網路晶片[NoC]之交連線測試及診斷相關領域。本發明之多層晶片之交連線及矽穿孔之診斷方法可減少晶片總體積。
本發明之多層晶片之交連線及矽穿孔之診斷方法之第一主要步驟：將數個矽穿孔[Through Silicon Via，TSV]設置於一多層晶片內，而該多層晶片具有一多層電路，且該多層電路包含數層交連線。
本發明之多層晶片之交連線及矽穿孔之診斷方法之第二主要步驟：利用一震盪環產生演算法進行演算於該多層電路，以便自該多層電路之交連線產生數個垂直震盪環。另外，利用該震盪環產生演算法進行演算於該多層電路，以便自該多層電路之交連線產生數個水平震盪環。
本發明之多層晶片之交連線及矽穿孔之診斷方法之第三主要步驟：利用該垂直震盪環進行震盪環測試及診斷。另外，若必要時，亦利用該水平震盪環進行震盪環測試及診斷。
本發明之多層晶片之交連線及矽穿孔之診斷方法將振盪環應用於三維晶片中各階層[Tier]上產生水平方向的振盪環[Horizontal Oscillation Ring，HOR]。將水平振盪環視為單一階層中二維交連線振盪環診斷[IORD for 2D]，並利用矽穿孔[TSV]來產生垂直方向的振盪環[Vertical Oscillation Ring，VOR]來做為階層與階層間之矽穿孔的檢測[亦即將矽穿孔視為一種特殊交連線，因而適用於IORD test scheme]，藉由垂直振盪環振盪與否來測試三維晶片中交連線及矽穿孔是否正常運作交連線振盪環測試[IORT]，並進一步檢測出發生錯誤之矽穿孔[三維交連線之垂直振盪環診斷]，並且對於三維晶片各階層中的二維交連線振盪環診斷，也可以使用振盪環的方式進行測試。
第1(a)圖揭示本發明較佳實施例之多層晶片之交連線及矽穿孔之診斷方法應用位於多層的處理元件之間交連線及矽穿孔之多層立體示意圖。第1(b)圖揭示本發明較佳實施例之多層晶片之交連線及矽穿孔之診斷方法應用位於多層的處理元件之間形成交連線及矽穿孔之平面展開連接關係示意圖。
請參照第1(a)及1(b)圖所示，本發明較佳實施例之多層晶片之交連線及矽穿孔之診斷方法由於只需要知道處理元件[Core]與處理元件之間的連線關係，所以不考慮矽穿孔的配置[Placement]及各階層中的平面配置[Floorplanning]。因此，假設矽穿孔的位置是在屬於兩個不同階層之處理元件的間，如第1(a)圖所示，其中垂直實心線段為矽穿孔，其位置設置在兩階層之間，以便垂直連接兩個處理元件。另外，分別位於兩階中的處理元件與矽穿孔係藉由平面上之交連線[虛線段]進行水平連接；因此，處理元件並不會直接與矽穿孔進行連接通訊，而是藉由在處理元件與矽穿孔之間以交連線形成連結，所以本發明較佳實施例之多層晶片之交連線及矽穿孔之診斷方法並不需要去修改處理元件的原封裝單元架構，如第1(b)圖所示。
請再參照第1(b)圖所示，當第一階層Tier 1之第一處理元件Core 1連接至第二階層Tier 2之第二處理元件Core 2時，存在一條交連線由第一處理元件Core 1的輸出封裝單元OWC[Output Wrapper Cell]連接至矽穿孔TSV。接著，再經由另一條交連線由矽穿孔TSV連接至第二處理元件Core 2的輸入封裝單元IWC[Input Wrapper Cell]。
第1(c)圖揭示本發明較佳實施例之多層晶片之交連線及矽穿孔之診斷方法應用於系統單晶片之平面展開連接關係示意圖，其對應於第1(b)圖所示之處理元件之間形成交連線及矽穿孔之連接關係架構。請參照第1(b)及1(c)圖所示，將第1(b)圖所示之架構對應於具多層架構的系統單晶片[即三維晶片]，且由交連線及矽穿孔TSV形成兩個振盪環C1及C2，如第1(c)圖所示。
第2(a)圖揭示本發明較佳實施例之多層晶片之交連線及矽穿孔之診斷方法應用於第一階層[單層]的交連線及矽穿孔之配置架構示意圖。請參照第2(a)圖所示，本發明較佳實施例之多層晶片之交連線及矽穿孔之診斷方法可應用於多層晶片的第一階層之虛擬交連線PI[Pseudo Interconnect][虛線]及矽穿孔TSV[實線]。在單層或各階層中，兩個矽穿孔TSV之間的虛擬交連線PI並不一定為實體晶片上的單一條交連線，而是由零條或一條以上交連線所組成的路徑。兩個矽穿孔TSV之間在單層平面上需由虛擬交連線PI相連，而虛擬交連線PI則是由矽穿孔TSV與處理元件之間形成的交連線及在處理元件與處理元件之間形成的交連線所組成。
第2(b)圖揭示本發明較佳實施例之多層晶片之交連線及矽穿孔之診斷方法應於第一階層至第五階層的交連線及矽穿孔形成垂直振盪環之配置架構示意圖，其中第2(a)圖所示之交連線及矽穿孔之配置架構對應於第2(b)圖之第一階層配置架構。請參照第2(b)圖所示，在第一階層至第五階層[標示1至5]的三維晶片中，垂直振盪環之實線箭頭為矽穿孔TSV，而虛線則為虛擬交連線PI。第2(b)圖顯示兩個垂直振盪環，另建立一個垂直連線矽穿孔TSV的垂直振盪環診斷表。
第3(a)圖揭示本發明較佳實施例之多層晶片之交連線及矽穿孔之診斷方法建立理想化垂直振盪環模型之示意圖。第3(b)圖揭示本發明較佳實施例之多層晶片之交連線及矽穿孔之診斷方法建立實際垂直振盪環模型之示意圖。請參照第3(a)及3(b)圖所示，垂直振盪環模型之實線箭頭為各個矽穿孔TSV，垂直振盪環模型之節點為分佈於各個二維單層Tieri ,Tieri+1 ,Tieri+2 ,Tieri+3 ,...Tierj ，在垂直振盪環模型之節點內虛線箭頭為各階層中的虛擬交連線。
請參照第3(a)圖所示，該理想化垂直振盪環模型包含矽穿孔TSV之數量為(#Tier-1)*2，且該理想化垂直振盪環模型在同一二維單層Tier中，兩個特定的矽穿孔TSV能透過平面上的交連線相連。
請參照第3(b)圖所示，在同一二維單層Tier中，兩個特定的矽穿孔TSV並不一定能透過平面上的交連線相連，而需經由其他矽穿孔TSV連接至其他階層後，再返回連接至原目標矽穿孔TSV。因此，在一階層內尋找矽穿孔TSV的過程中，並不一定能順利尋找到預期[方向]的矽穿孔TSV，此時必須先改變矽穿孔TSV搜尋方向，返回至前面幾階層尋找。然後，再改變矽穿孔TSV搜尋方向繼續尋找矽穿孔TSV。這樣不斷改變矽穿孔TSV搜尋方向的過程類似漣波[Ripple]，如第3(b)圖下半部所示，在二維單層Tieri 及二維單層Tieri+2 之間產生漣波。
請再參照第3(a)及3(b)圖所示，在建立垂直振盪環時，需注意尋找振盪環的起始層及結束層。以深度優先搜尋法[DFS algorithm]為基礎，並結合廣度修先搜尋法[Breadth First Search ，BFS ]來降低尋找矽穿孔TSV的難度，此垂直振盪環是由矽穿孔TSV及虛擬交連線PI所組成的結構，其以深度優先搜尋法對三維晶片做垂直搜尋矽穿孔TSV，而在各階層中再輔以廣度優先搜尋法做水平搜尋以建立虛擬交連線。
本發明較佳實施例之該診斷方法具有先水平後垂直[Horizontal and Vertical Oscillation Ring，HVOR]診斷架構或先垂直後水平[Vertical and Horizontal Oscillation Ring，VHOR]診斷架構。
前述較佳實施例僅舉例說明本發明及其技術特徵，該實施例之技術仍可適當進行各種實質等效修飾及/或替換方式予以實施；因此，本發明之權利範圍須視後附申請專利範圍所界定之範圍為準。
1．．．處理元件
11．．．矽穿孔
12．．．交連線
Tier 1．．．第一階層
Tier 2．．．第二階層
Core 1．．．第一處理元件
Core 2．．．第二處理元件
C1．．．振盪環
C2．．．振盪環
TSV．．．矽穿孔
PI．．．虛擬交連線
Tieri+1 ,Tieri+2 ,Tieri+3 ,Tierj ．．．二維單層
第1(a)圖：本發明較佳實施例之多層晶片之交連線及矽穿孔之診斷方法應用位於多層的處理元件之間交連線及矽穿孔之多層立體示意圖。
第1(b)圖：本發明較佳實施例之多層晶片之交連線及矽穿孔之診斷方法應用位於多層的處理元件之間形成交連線及矽穿孔之平面展開連接關係示意圖。
第1(c)圖：本發明較佳實施例之多層晶片之交連線及矽穿孔之診斷方法應用於系統單晶片之平面展開連接關係示意圖。
第2(a)圖：本發明較佳實施例之多層晶片之交連線及矽穿孔之診斷方法應用於第一階層[單層]的交連線及矽穿孔之配置架構示意圖。
第2(b)圖：本發明較佳實施例之多層晶片之交連線及矽穿孔之診斷方法應於第一階層至第五階層的交連線及矽穿孔形成垂直振盪環之配置架構示意圖。
第3(a)圖：本發明較佳實施例之多層晶片之交連線及矽穿孔之診斷方法建立理想化垂直振盪環模型之示意圖。
第3(b)圖：本發明較佳實施例之多層晶片之交連線及矽穿孔之診斷方法建立實際垂直振盪環模型之示意圖。
1．．．處理元件
11．．．矽穿孔
12．．．交連線

Claims (6)

  1. 一種多層晶片之交連線及矽穿孔之診斷方法，其包含步驟：將數個矽穿孔設置於一多層晶片內，而該多層晶片具有一多層電路，且該多層電路包含數層交連線；利用一震盪環產生演算法進行演算於該多層電路，以便自該多層電路之交連線產生數個垂直震盪環；及利用該垂直震盪環進行震盪環測試及診斷。
  2. 依申請專利範圍第1項所述之多層晶片之交連線及矽穿孔之診斷方法，其中該垂直震盪環以深度優先搜尋法結合廣度修先搜尋法進行搜尋。
  3. 依申請專利範圍第1項所述之多層晶片之交連線及矽穿孔之診斷方法，其中該垂直震盪環由至少一矽穿孔及數個虛擬交連線組成。
  4. 依申請專利範圍第1項所述之多層晶片之交連線及矽穿孔之診斷方法，其中該診斷方法具有先水平後垂直診斷架構。
  5. 依申請專利範圍第1項所述之多層晶片之交連線及矽穿孔之診斷方法，其中該診斷方法具有先垂直後水平診斷架構。
  6. 依申請專利範圍第1項所述之多層晶片之交連線及矽穿孔之診斷方法，其中利用該震盪環產生演算法進行演算於該多層電路，以便自該多層電路之交連線產生數個水平震盪環。
TW100115383A 2011-05-02 2011-05-02 多層晶片之交連線及矽穿孔之診斷方法 TWI418823B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW100115383A TWI418823B (zh) 2011-05-02 2011-05-02 多層晶片之交連線及矽穿孔之診斷方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW100115383A TWI418823B (zh) 2011-05-02 2011-05-02 多層晶片之交連線及矽穿孔之診斷方法

Publications (2)

Publication Number Publication Date
TW201245734A TW201245734A (en) 2012-11-16
TWI418823B true TWI418823B (zh) 2013-12-11

Family

ID=48094394

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100115383A TWI418823B (zh) 2011-05-02 2011-05-02 多層晶片之交連線及矽穿孔之診斷方法

Country Status (1)

Country Link
TW (1) TWI418823B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW350918B (en) * 1997-12-16 1999-01-21 Li Chong Ren Testing method and apparatus of a digital circuit
US6782520B1 (en) * 2001-08-13 2004-08-24 Cadence Design Systems, Inc. IC layout system having separate trial and detailed routing phases
TW200842570A (en) * 2007-01-11 2008-11-01 Ibm Method for enhancing the diagnostic accuracy of a VLSI chip
TW200933389A (en) * 2008-01-24 2009-08-01 Univ Nat Sun Yat Sen Interconnect-driven layout-aware multiple scan tree synthesis for test time, data compression and routing optimization

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW350918B (en) * 1997-12-16 1999-01-21 Li Chong Ren Testing method and apparatus of a digital circuit
US6782520B1 (en) * 2001-08-13 2004-08-24 Cadence Design Systems, Inc. IC layout system having separate trial and detailed routing phases
TW200842570A (en) * 2007-01-11 2008-11-01 Ibm Method for enhancing the diagnostic accuracy of a VLSI chip
TW200933389A (en) * 2008-01-24 2009-08-01 Univ Nat Sun Yat Sen Interconnect-driven layout-aware multiple scan tree synthesis for test time, data compression and routing optimization

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
K. S.-M. Li, C. Su, Y.-M. Chang, C.-L. Lee, and J.-E Chen, "IEEE Standard 1500 Compatible Interconnect Diagnosis for Delay and Crosstalk Faults", IEEE Trans. Computer-Aided Design, Vol. 25, Issue 11, pp. 2513-2525, November 2006 *
K. S.-M. Li, C.-L. Lee, C. Su, Y.-M. Chang, and J. E. Chen, "Oscillation Ring Based Interconnect Test Scheme for SoC", Journal of Electronic Testing: Theory and Applications, Vol. 23, Issue 4, pp. 341-355, August 2007 *

Also Published As

Publication number Publication date
TW201245734A (en) 2012-11-16

Similar Documents

Publication Publication Date Title
Chen et al. Cost-effective integration of three-dimensional (3D) ICs emphasizing testing cost analysis
US8689160B2 (en) Method and apparatus of an integrated circuit
TWI550289B (zh) 用來產生一單石堆疊積體電路已知良好層測試圖案的方法、單石堆疊積體電路及單石堆疊積體電路已知良好層錯誤測試方法
US20120319717A1 (en) Method and apparatus for 3d ic test
KR101643462B1 (ko) 모놀리식 적층형 집적 회로를 검사하기 위한 회로 및 방법
CN104133732B (zh) 针对3D NoC中TSV故障分级的容错方法
TWI567403B (zh) 單石堆疊積體電路、用來產生單石堆疊積體電路已知良好層路徑延遲測試圖案的方法及用來測試單石堆疊積體電路已知良好層延遲錯誤的方法
TWI545713B (zh) 半導體裝置
WO2013004836A1 (en) Test access architecture for interposer-based 3d die stacks
Beanato et al. Design and testing strategies for modular 3-D-multiprocessor systems using die-level through silicon via technology
Taouil et al. Using 3D-COSTAR for 2.5 D test cost optimization
Loi et al. 3D NoCs—Unifying inter & intra chip communication
TWI418823B (zh) 多層晶片之交連線及矽穿孔之診斷方法
US8732647B1 (en) Method for creating physical connections in 3D integrated circuits
Xie et al. Yield-aware time-efficient testing and self-fixing design for TSV-based 3D ICs
Taouil et al. Interconnect test for 3D stacked memory-on-logic
US20230116320A1 (en) Stacked Integrated Circuit Device
Wang et al. Prebond testing and test-path design for the silicon interposer in 2.5-D ICs
CN105787148B (zh) 设计集成电路的方法
Song et al. Fault and self-repair for high reliability in die-to-die interconnection of 2.5 D/3D IC
Li et al. Optimized pre-bond test methodology for silicon interposer testing
Sankararao et al. TSV BIST Repair: Design-For-Test Challenges and Emerging Solution for 3D Stacked IC's
Pai et al. A unified interconnects testing scheme for 3D integrated circuits
Wu 3D-IC FPGA: KGD, DFT and build-in FA capabilities
Li et al. A layout-aware test methodology for silicon interposer in system-in-a-package

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees