TW200840347A - Display control device and method - Google Patents

Description

200840347 九、發明說明： 【發明所屬技術領域】 特別是關於一種數位電視顯示裝置。 本發明係有關於一種數位顯示裝置 【先前技術】 在現今的生活中，顯示控制技術已然:成為日常生活中不可或缺之—環。伴 隨著科技騎步及媒體關放，使棚示裝置（例如：電視）所魏的頻道也 越來越多元化。 目前數位顯示控制的習知技術有二，第—種是圖框率轉換㈣ convert)，亦即_’暫存器（F腿心版）來暫存所接_的至少一圖框 的資料，經猶理後射哺放。_，輸出影像_之時序控制 ontrol)即可以①全與輸人影像訊號無關；但晶#面積會因大容量的圖框暫存 器而增加’因而增加成本。第二種是圖框同步（Frame Synchr〇nizati〇n)，亦即 利用線暫存器（Line buffer)來暫存少於-個圖框的資料，、經過處理後再予以 撥放，由於暫存的影像資料小於一圖框，所以必須維持輸入圖框和輸出圖框的 速率（frame rate )維持在一特定的關係下才不會導致線暫存器發生上溢 (overflow)或下溢（underflow)的現象，故輸出影像訊號之時序須與輸入影 像訊號之時序有特定的關係。為使輸出影像訊號與輸入影像訊號的圖框的速率 (frame rate)有特定的關係，通常，會依據一輸入垂直同步訊號（Inpm

Vertical Synchronization，IVS)來會啟動一顯示垂直同步訊號（Display Vertical

Synchronization，DVS); —習知作法，會依據該輸入垂直同步訊號IVS來將重 置（Reset)該顯示垂直同步訊號DVS後再重新輸出該顯示垂直同步訊號 DVS 〇 當碰到切換頻道時，由於二頻道的視訊訊號的時序彼此無關，即二頻道的 的輸入垂直同步訊號（IVS)的頻率和相位極可能不同，請參閱第1圖的頻道i 200840347 的IVS訊號以及頻道2的IVS訊號不同步。又由於習知的圖框同步技術須依據 該輸入垂直同步訊號IVS來將重置（Reset)該顯示垂直同步訊號DVS後。請 參閱第1圖，當在切換頻道時，可能導致該顯示垂直同步訊號Dvs的時序如第 1圖所不’此現象將導致面板（pand)會因該顯示垂直同步訊號Dvs的袼式 (即’圖框的時序）不符合該面板（pand)的時序要求而導致無法正常顯像。 因此，亟需一種新穎的發明以解決上述之問題。 【發明内容】 本發明之目的之-，在於提供—麵補繼置及其綠，贿決上述之 問題。 本發明之目狀-，在於提供—種控職置及其方法，對於未來電視 δίΐ號來源規格朝向多元之趨勢而提出一應對之道。 本發明之-種顯示控制裝置包含—第—量測電路、—第二量測電路、—判 斷電路％·序產生為及4脈產生器該顯示控制裝置利用切換頻道時所造成 的輸出訊號與輸人訊躺_位誤差及解誤差提供—齡器可接受 間；同時，亦兼具了資料流傳送平衡的目的。 、才 藉由上述之說明，無論頻道是採用何種頻率及相位週期，於頻道 地將將畫面給浦過去，喊也避免了因部分資料流無法示社 顯不出來而造成的資觸失的魏。射之，上述的問題皆可藉由样明W 到大te地改善。於此，可見本案不啻為一新颖之發明。 于 【實施方式】 在說明書及後績之申请專利範圍當中使 & 所屬領域㈣itf定的元件。 一。㈣及後續之申請專二 件的方式，咖谢魏增蝴㈣物。麵== 200840347 續的請求項當中所提及的「包含」係為—職式_語，故應解釋成「包含但 不限定於」。以外’ 「M接」—詞在此係包含任何直接及間接的電氣連接手 段。 第2圖係為本發明之顯示控制裝置的功能方塊圖。如第2圖所示，該顯示 控制裝置200包含-第-量測電路2〇1、一判斷電路搬、一第二量測電路 203、一時序產生器204及一時脈產生器205。 忒第一 1測電路201係用來偵測一輸入垂直同步訊號IVS的頻率。第二量 測單元203係用來侧-顯示垂直同步訊號IVS與該輸入垂直同步訊號謂 的相位差。該判斷電路202依據該ivs的頻率資訊以及IVS與Dvs的相位差 資訊以產生一第一控制訊號及一第二控制訊號，其中，該第一控制訊號係用以 指示顯示時脈的設定，該第二控制訊號係用以指示顯示時序的設定。該判斷電 路202可由一查表（i〇okup table，LUT)或是由硬體語言產生的邏輯電路來實 現。α亥日守脈產生裔205依據該第一控制訊號的設定以產生一適當的顯示時脈訊 说（Display Clock，DCLK)。通常，該時脈產生205可由一鎖相迴路來完 成。該時序產生器204係用以接收該第二控制訊號（通常包括：水平線的數 目、水平線的畫素的數目、重置訊號）以及該顯示時脈訊號DCLK，以產生顯 示垂直同步訊號DVS、顯示水平同步訊號（Display Horizontal Synchronization， DHS)、顯示致能訊號（Display Enable, DEN)。通常，該時序產生器204可 由一畫素計數器（pixel counter)以及一線計數器（line counter)來完成，其中 該畫素計數器依據該顯示時脈訊號DCLK來計數該水平線的晝素的個數，當該 畫素計數器之計數值到達該水平線的畫素的數目，則輸出該顯示水平同步訊號 DHS ;該線計數器依據該顯示水平同步訊號DHS來計數該水平線的個數，當 該線計數器之計數值到達該顯示圖框的水平線的數目，則輸出該顯示垂直同步 訊號DVS。 200840347 另一較佳實施例，該第一量測電路201尚可測量出一輸入水平同步訊號 (Input Horizontal Synchronization，IHS)、以及一輸入致能訊號（Input Enable， IEN)的頻率資訊，以利該判斷電路2〇2產生作出更精確的控制訊號。同理， 該該第二量測電路203尚可測量出IHS/DHS以及IEN/DEN的相位差資訊，以 利該判斷電路202產生作出更精確的控制訊號。 另一較佳實施例，該第一量測電路2〇1可測量出IVS、HIS、IEN、DVS、 DHS、DEN的頻率資訊’以利該判斷電路2〇2產生作出更精確的控制訊號。 由於垂直同步訊號與水平同步訊號有其關係存在。故，該第一量測電路 201可只測置輸入水平同步訊號（1叩饥H〇rizontai Synchronization，IHS)的頻率 貧訊來取代ivs的頻率資訊；該第二量測電路203可只測量IHS/DHS的相位差 來取代IVS/DVS的相位差。

第3圖係繪示根據本發明之顯示控制裝置在頻道切換後的時序圖。一剛開 始’該第二量測單元203會量測A IVS與DVS的相位的差異量來供給該判斷 電路202。該判斷電路202依據IVS與DVS的相位的差異量來進行判斷及設定 該顯示《與該顯示時序的修正量，諸如：線數目（Line麵_、像素數目 (pixel number)及時脈頻率（cl〇ck frequency)…等。如此反覆地調整及補償 -相位修正量X，將逐漸地對輸入端垂直同步訊號（IVS)與輸出端垂直同步 喊（DVS) _她誤差進行調整與修正至纽可接受的範_。請參閱第 4圖。第4圖係為本發明之顯示控制方法的流程圖。 當然，修正後相關的顯示時序仍須符合該面板的要求，即修正期間的每個 的新的顯示時序仍須為面板所許可，-實施方式：為對於訊«之頻率誤差的 调整及修正，係採_進式的線性切頻的概念來達成。 ❺閱第5圖。第5圖係為本發明之顯示控制中的 每 施例的糊。亀產如5嫩，請叫 9 200840347 鎖相迴路502 (PLL)、一相位吞嗟器503 (phase swau〇wer)、一三角積分 調變器 504 (sigma delta modulator)及一除頻器 505 (divider)。該同步器 5〇1 可由一正反器來實現，其餘電路元件係為此領域所熟悉，在此省略其描述。利 用该同步1§則、該三角積分調變器5〇4及具相位吞錢術的鎖相迴路來使得 該顯示時脈訊號DCLK的頻率可漸進式的遞增或是遞減，因此，即可藉此來調 整該第-控制訊號的變動大小以控制該鎖相迴路5〇2採用一漸近的頻率轉換方 式，以避免接收端因鮮轉換過劇而產生敎的抖動（jittei〇現象，進而導致 線性切頻失敗的現象。如此-來，即可在切換不_道時，齡順地將圖框率 f

給切換過去，這就是線性__德。請參_ 6圖；帛6嶋為本發明之時 脈產生器205的頻率變化圖。 七知此項技#者當可藉由上述的描述而得知此方法之其他細部特徵，故在 此不再贅述。 准以上所述者’僅為本伽讀佳實補而已，並_來限林發明實施 之範圍，舉凡依本發财請專利細所述之形狀、構造、特徵及精神所為之均 等變化與修飾，均應包括於本發明之_請專纖圍内。 【圖式簡單說明】 第1圖係為習知技術之頻道切換訊號同步時序圖； 第2圖係為本發明之顯示控制裝置的方塊圖； 第3圖係料根據本發明之_鋪裝置及其方法_位補償時序圖. 以及 第4圖係為本個之顯示控姆置中辦脈產生器之—實施例的魏方塊圖； 第5圖係為本發明之裝置中的時脈產生器的線性切頻示意圖 10 200840347 【主要元件符號說明】 200 本發明之顯示控制裝置的方塊圖 201 第一量測電路 202 203 第二量測電路 204 205 時脈產生器 400 時脈產生器 401 402 鎖相迴路 403 404 三角積分調變器 405 判斷電路 時序產生器 同步器 相位吞嗟器 除頻器 i 11

Claims (1)

1. 200840347 十、申請專利範圍·· 1· 一種顯示控制裝置，包含·· -第-量測電路，用以接收―輸人影像訊號之複數個輸出時序訊號之至，I、 輸出 個，並用以偵測該複數個輪出時序訊號之至少一個之 一輸入時序資訊； 貝半以 弟-里測電路，用以接收該複數個輸人時序訊號之至少—個以及一輸出 口像況叙至7輸出時序訊號，並用以侧該複數個輸入時序訊 號之至少-個與該至少一輸出時序訊號之相位差，以輪出一相 訊號； ί -判斷電路，雛該第-與該第二制單元，用以依據該輸人時序資訊以 及該相位差訊號以輸出一時序控制訊號以及一時脈控制訊號； 一時脈產生器，耦接該判斷電路，用以依據該時脈控制訊號以輸出一輸出 時脈訊號；以及 一時序產生器，耦接該判斷電路，用以依據該時序控制訊號以輸出複數個 輸出時序訊號。 2·如申請專利範圍第1項所述之顯示控制裝置，其中該複數個輸出時序訊號包 括一顯示垂直同步訊號（Display Vertical Synchronization，DVS )、一 顯示水 平同步訊號（Display Horizontal Synchronization，DHS)、一顯示致能 (Display Enable，DEN )。 3·如申請專利範圍第1項所述之顯示控制裝置，其中該複數個輸入時序訊號包 括一輸入垂直同步訊號（Input Vertical Synchronization，IVS)、一輸入水平 同步訊號（Input Horizontal Synchronization，IHS)、一輸入致能訊號（Input Enable，IEN )。 4.如申請專利範圍第1項所述之顯示控制裝置，其中該第一量測電路偵測該複 12 200840347 數時序訊號之至少-個之頻率以輪出一輸入時序 路（Lookuptable，LUT)。 包 5·如申請專利範圍第1項所述之顯示 ,,I姆置，其中4序控制訊號包括-水平 線之一畫素數量以及一水平線數量。 6·如申請專利範圍第5項所述之顯示押 # ^ ^ 匕制裝置，其中该時序產生器包括： 畫素计數裔，係依據該水41 叶綠之該畫素數㈣以計數該輸出時脈訊號以 輸出一顯示水平同步訊號；以及 一線计數器，搞接該晝素計數u τ & a "係依據该水平線數量用以計數該顯示水 平同步訊號以輸出一顯示垂直同步訊號。 7·如申請專利範圍第i項所述之顯示控制裝置，其中該時脈產生器包括：_具 有相位吞嗔功能的一鎖相迴路電路。 8.如申請專利範圍第丨項所述之顯示控繼置，其中該時脈產生器包括· 一鎖相迴路，用以依據-參考時脈以及—回鏆訊號以產生複數個不同相位 時脈訊號，其中，該複數個不_赠脈訊號的其中之_係為該輸出 時脈訊號； 相位吞嗤裔，接收該複數個不同相位時脈訊號，用以依據一調變訊號對 該複數個不同相位時脈訊號進行相位吞喔，並產生該回鑌訊號； 二角積分调變器，用以依據該時脈控制訊號以輸出該調變訊號。 9.如申β月專利範圍帛1項所述之顯示控制裝置，其中該時脈產生器尚包括：一 除頻器’用以對該回鑌訊號進行除頻以產生一除頻訊號；以及 一同步1§，依據該除頻訊號對該時脈控制訊號進行同步處理。 io· —種顯示控制方法，包含·· 接收一輸入影像訊號； 13 200840347 偵測該輸入影像訊號之複數個輸出時序訊號之至少一個之頻率以輸出一輸 入時序資訊； «該複數個輸人時序訊號之至少—倾—輸出影像滅之複數個輸出時 序訊號之至少-個之相位差，續出_相位差訊號； • 依據該輸人時序資誠及該她差賴以輸出-時序控制減以及一時脈 . 控制訊號； 依據該時脈控制訊號以產生該輸出影像訊號之一輸出時脈訊號；以及 依據該時序控觀號减生讀出f彡像峨之該複數個輸出時序訊號。 f. u.如申明專利範圍第10項所述之顯不控制方法，其中該複數個輸出時序訊號 包括-顯示垂直同步訊號、—顯示水平同步峨、—顯示致能訊號。 12.如申請專利細第1G項所述之顯示控制方法，其中該複數個輸人時序訊號 包括-輸人垂直同步訊號、-輸人水伟步訊號、—輸人致能訊號。 13·如申請專利範圍第1〇項所述之顯示控制方法，尚包括： 偵測該輸出影像訊號之複數個輸出時序訊號之至少一個之頻率以輸出一輸 出時序訊號； 其中’依據該輸入時序資訊、輸出時序訊號以及該相位差訊號以輸出該時 ( 序控制訊號以及該時脈控制訊號。 H·如巾請專利_第H)項所述之顯示控制綠，其中，係藉由查表方式以產 * 生違日守序控制訊號以及該時脈控制訊號。 .如申請專利範圍第K)項所述之顯示控制方法，其中時序控制訊號包括一水 平線之一畫素數量以及一水平線數量。 队如申請專利範圍第15項所述之顯示控制方法，其中產生該複數個輸出時序 訊號之步驟尚包括： 依據該水平狀《絲量㈣計數職㈣觀號崎[顯示水平同 14 200840347 步訊號；以及 依據該水平線數量用以計數該顯示水平同步訊號以輸出一顯示垂直同步訊 號0 15