200830312 P950166 22093twf.doc/n 九、發明說明： 【發明所屬之技術領域】 本發明是有關於一種半導體元件的操作方法，且特別 疋有關於種非揮發記憶體(non-volatile memory)的重置 方法(reset method)，其是利用双邊偏壓(jQ〇uble4de^ias， DSB)·頻帶穿隧熱電洞 ffiancHo屯and Iimneling Hot Hole， ΒΤΒΊΉΗ)效應來進行的。 【先前技術】 快閃記憶體之類的可電除可程式化非揮發記憶體在使 用時，一般包括將電子注入電荷儲存層的操作及除去電荷 儲存層中的電子的操作，後者之操作例如是將電子驅趕出 電荷儲存層，或是將電洞注人電荷儲存層中與電子結合。 一此種，揮發記憶體之抹除-程式化操作的常見模式有 =。其一是先除去所有記憶胞的電荷儲存層中的電子以進 ^抹除，餅電子注人部分記憶胞的電荷儲存層中以進行 私式化。其一則疋先將電子注入所有記憶胞的電荷儲存層 中以進打抹除，再除去部分記m荷贿層中的電子 以進行程式化。 、在以上任倾式巾，由於抹除是對所有的記憶 胞進行戶斤以抹除㈤即在抹除態的記憶胞會有過度抹除的 見象因此f丨除去電荷儲存層中的電子以抹除的非揮發 ^憶體而言，其在多次抹除/程式化操作之後部分記憶胞的 電何儲存層中會有不少正顧，叫致漏電關題；對以 私子主入法進仃抹除相言，其在多:欠抹除/程式化操作後 5 200830312 P950166 22093twf.doc/n 則會有部分記憶胞的電荷儲存層中有過多電子，而導致過 尚的啟始電壓(threshold voltage，Vt)。如此容易使後續的 讀寫操作產生錯誤。 • 因此，當此種非揮發記憶體使用一段時間之後，必須 ，行重置(reset)操作，以使各個記憶胞具有相近的啟始電 壓。習知非揮發記憶體的重置操作通常是使各記憶胞的啟 始電壓在高Vt儲存態或低vt儲存態的預設啟始電壓附 • =。然而，在進行習知的重置操作後，各記憶胞的啟始電 壓之間的差異值(variation)仍不夠小，使得後續讀寫操作時 仍有產生錯誤的可能性。 【發明内容】 本發明的目的即是提供一種非揮發記憶體重置方法， 其利用双邊偏壓-頻帶穿隧熱電洞效應來進行重置。 本叙明之重置方法所適用之非揮發記憶體包括第一導 電型基底上的多個記憶胞，每一記憶胞包括部分基底、控 φ 制閘、此部分基底及控制閘間的電荷儲存層，以及此部分 基底中的二第二導電型源/汲極區。上述電荷儲存展例如是 浮置閘(floating gate)、電荷捕陷(charge_trapping)層或奈米 晶粒(nano-crystal)層。當電荷儲存層為電荷補陷層或奈米 晶粒層時，每一記憶胞可具有分別靠近二源/汲極區的二資 料儲存區。另外，此非揮發記憶體例如是具有一虛擬接地, 陣列(virtual ground array)結構。 此重置方法疋利用双邊偏壓-頻帶穿随熱電洞效應來 進行，包括在基底上施加第一電壓，並在每一記憶胞的兩 6 200830312 P950166 22093twf.doc/n 源Λ及極區上施加第二電壓(此即所謂双邊偏壓），盆 電壓之差足U鮮穿隨熱電洞；並包括控制各控制間 上所施加關錢Μ及該些F?1電朗杨咖 憶胞所具有的啟始電魏斂至—可容許範_。α ° 在本發明一實施例中，各控制閘上所施加的閘電壓等 於施加至基底的第-電壓。當前述第—導電型為ρ型
=導電型為Ν型時’第二電壓高於第—電壓，此時第一、 弟二電壓例如分別為〇V、5V〜7V。 在另-實施例中，上述閘電壓包括交替施加的第三電 壓及第四電壓，其中第三麵高於第—電壓，^第四電壓 低於該第-電壓。第三第四電壓陳佳施加方式是，第一 第三電壓之差等於第-第四電壓之差，且每—次施加第三 電壓的時間等於每一次施加第四電壓的時間。第一、第三、 第四電壓例如分別為〇V ' 5V〜7V、-5V〜。 本發明之重置方法並不是如習知方法般將各記憶胞的 啟始龟壓調整到咼或低Vt儲存態的預設啟始電壓附近，而 疋使各5己彳思胞的啟始電壓收斂(c〇nverge)到高、低儲存 態的預$又啟始電壓之間的一個範圍内。由於調整重置操作 時間即可使此範圍窄於習知重置方法所能得到的啟始電壓 分佈範圍，所以後續在使用該非揮發記憶體時，較不容易 產生資料讀寫錯誤的問題。 為讓本發明之上述和其他目的、特徵和優點更明顯易 懂，下文特舉較佳實施例並配合所附圖式，詳細說明如下。 【實施方式】 7 200830312 P950166 22093twf.doc/n p难首I要、ΓΓ的疋’雖然以下實施例是以第—導電型為 ^者型為^的情料例，但減領域中通常 可由以下實施例之說日知，本發_方法亦可 k於第一導電型為付、第二導電型為ρ型的情形。 發記之非揮發記憶體重置方法所適用之非揮 體中的電荷儲存層例如是浮、電陷層或夺 tr層。其中浮置閘的材質通常為摻雜複㈣，電荷補 k的材質通常為氮化;^ ’奈米晶粒層則包括位在一介電 層中的許多分離的導體材料奈米晶粒。以下實施例中雖僅 以使用電荷補陷層的非揮發記紐作說明，但具此領域中 通常知識者射由町實施例之說明推知，本發明亦適用 於使用/f置閘或奈米晶粒層儲存資料的非揮發記憶體。 H再者，雖然以下實施例中非揮發記憶體所用的抹除操 作疋除去電荷儲存層中的電子，但具此領域中通常知識者 應可由以下實施例之說縣知，對在電荷儲存層中注入電 子以進行抹除的非揮發記憶體而言，本發明第一及第二實 施例的兩種重置方法亦皆適用之。 貝 圖1繪示本發明第一實施例之非揮發記憶體重置方法 中，例示之記憶胞的各部分上所施加的電壓及其所引發的 ，象。此記憶胞10包括部分的P型基底100、依序向上堆 疊的底氧化層110、作為電荷補陷層的氮化矽層12〇、頂氧 化層130與控制閘140，及位在控制閘140兩側基底1〇〇 中的N型源極區150與汲極區160。記憶胞10可以只具有 一個資料儲存區(整個控制閘14〇下的區域”或是具有分 200830312 P950166 22093twf.doc/n 別罪近源極150及没極16〇的兩個資料儲存區。 η另外’以〒置閘為電荷儲存層之非揮發記憶胞的一例 疋將110、120、130二層換成穿隧氧化層、複晶石夕浮置閉 及閘間介電層而得之記憶胞；以奈米晶粒層為電荷儲存層 之非揮發心{^胞的一例，則是將氮化石夕層換成内含許 多奈米石夕晶粒的氧化石夕層而得者。當電荷儲存層為奈米晶 粒^時，每一記憶胞亦可具有分別靠近源極區與汲極區的 φ 二資料儲存區。 〜為同時說明高Vt儲存態之資料儲存區及過度抹除之 貢=儲存區其各自在重置操作時發生的現象，圖i例示之 a己^胞1〇具有分別靠近源極15〇及汲極16〇的兩個資料儲 ，區，其中位在左邊者在重置前已被過度抹除，使該處之 氮化矽層12〇帶正電荷，而位在右邊者則在高％儲存態。 4參照圖1，此實施例之重置方法在控制閘14〇及基 底100上施加0V，並在源極區150及汲極區16〇上同時施 加高於0V的電壓Vs、Vd(=Vs)，此即所謂的「双邊偏壓」。 此Vs、Vd之值足以產生頻帶穿隧熱電洞，通常為5V〜7V， 致使電子/電洞對產生於基底1〇0中，其中電子會受左資料 儲存區之氮化矽層120中的正電荷吸引而進入其中，使左 資料儲存區的啟始電壓逐漸升高；電洞則會受右資料儲存 區之氮化矽層120中的負電荷吸引而進入其中，使右資料 儲存區的啟始電壓逐漸降低。經過一段時間之後，各資料 儲存區之氮化矽層120中的電荷量即可接近一平衡值，使 各資料儲存區具有相近的啟始電壓。 9 200830312 F950166 22093twf.doc/n j上述原理可知，對兩資料儲存區的狀態並非過度抹 除編Vt館存態的其他記憶胞(即過度抹除態/過度抹除 態、南Vt儲存態/高vt儲存態、正常抹除態/正常抹除態、 過度抹除恶/正常抹除態及高vt儲存態/正常抹除態的記憶 ”’其所有的資料儲存區皆可在上述重置操作進行Γ ，時間之後具有相近的啟始電壓。糾職，上述各電壓 施加之％間須足以使各記憶胞所具有的啟始電壓收斂至一 Φ 可容許範圍内。 此外，由上述原理可知，在一記憶胞僅一資料儲存區 t非揮發記憶體中，過度抹除態、高vt儲存態及正常抹除 態的記憶胞皆可以上述重置方法而具有相近的啟始電壓。 上述重置方法的一個實例請見圖2,其中非揮發記憶 體具有一虛擬接地陣列結構。在此實例中，所有與控制^ 耦接的字元線(置ordUne，WL)及基底皆施加0V，且所有 與源/没極區耦接的位元線但it Line，BL)皆施加高於〇v且 足以使頻帶穿隧熱電洞產生的V〗，例如是5V〜7V。此時各 * 1己憶胞中所發生的現象如前所述。 接著請參照圖3、4A、4B，其繪示本發明第二實施例 之非揮發記憶體重置方法，其中圖3繪示閘電壓Vg隨時 間的變化，圖4A/B則繪示一例示之記憶胞的各部分上所 施加的電壓及閘電壓為正值/負值時所引發的現象。圖4A/ 4B所例示之記憶胞1〇與圖〗所示者相同，亦具有分別靠 近源極150及>及極160的兩個資料儲存區，其中位在左邊 者在重置前已被過度抹除，位在右邊者則在高Vt儲存態。 200830312
Fi^50166 22093twf.doc/n 如圖3、4A、4B所示，此實施例是在基底1〇〇上施加 0V，在源極區150與汲極區160上施加高於〇¥的Vs、Vd (Vs)並在各控制閘140上交替施加高於〇v的+v2及低 於0V的-V2，其中V2例如是〜，且每一次施加 的時間等於每一次施加_v2的時間。Vs、vd之大小足以產 生頻f牙隨熱電洞，通常為5V〜，致使電子/電洞對產 生於基底100中，其中電子會在每次於各控制閘14〇上施 _ 加+V2時注入各資料儲存區的氮化矽層120中，如圖4A所 示，且電洞會在每次於各控制閘14〇上施加_v2時注入各 資料儲存區的氮化矽層12〇中，如圖4B所示。 由於左資料儲存區的氮化矽層12〇具正電荷，故在其 思荷里趨近平衡狀態之前，每次施加+v2時注入的電子數 會多於其前一次或後一次施加_v2時注入的電洞數，致使 左資料儲存區的啟始電壓逐漸升高。另一方面，由於右資 料儲，區的電荷儲存層m具負電荷，故在其電荷趨近平 ，狀態之丽，每次施加_V2時注入的電洞數會多於其前一 次或後一次施加+V2時注入的電子數，致使右資料儲存區 的啟始電壓逐漸降低。因此，經過一段時間後，各資料儲 存區之氮化矽層120即具有相近的電荷量，使各資料儲存 區具有相近的啟始電壓。 上述原理可知，對兩資料儲存區的狀態並非過度抹 ，悲/鬲Vt儲存態的其他記憶胞而言，其所有的資料儲存 區皆可在上述重置方法進行一段時間後具有相近的啟始電 壓。換句話說’上述各電壓施加之時間須足以使各記憶胞 π 200830312 ^uioo 22093twf.doc/n 所具有的啟始電壓收斂至一可容許範圍内。同樣地，在一 記憶胞一資料儲存區的非揮發記憶體中，所有記憶胞亦皆 可以上述重置方法而具有相近的啟始電壓。
請再參照圖2,其亦繪示本發明第二實施例之重置方 法用於虛擬接地陣列結構之非揮發記憶體的一個例子。在 此例中’基底施加ον，所有與源/沒極區搞接的位元線(BL) 皆施加高於ον且足以使頻帶穿隧熱電洞產生的Vi，例如 是5V〜7V，且所有與閘極耦接的字元線(WL)皆同步交替施 加高於〇v的+V2及低於〇v的_%，其中V2例如是5v〜7v， 八中母一次施加+V2的時間等於每一次施加-V2的時間。此 時各記憶胞中所發生的現象如前所述。 接著睛夢照圖5，其!會示本發明第一實施例之非揮發 記憶體重置方法的-實驗例中，原為高啟始電壓之左/右^ 凡及原為低啟純壓之左/纽元的啟始錢隨時間的 =此實驗财的左、右資料儲存區各自只儲存一位元的 貝料’故以左、右位元稱之。基底及㈣閘上所加 〇v，且各源/汲極區上所加電壓為7V。 芍 如圖5所示，隨著重置操作的時間 過度抹除的低Vt儲存離的左、亡仿_ β ^董置刖已被 在能w ^ 右位兀及重置前為高Vt儲 始電壓漸漸朝一特定電壓值收教， Ά為重置啟始電壓。_重置操作咖要很長才 的啟始電壓皆等於該重置啟始電壓，但在實用上使 各黾壓施加之時間只要足以使各 、上， 收斂至-可容許範圍内即可。U斤具有的啟始電壓 12 200830312 F95U166 22093twf.doc/n 圖6繪不本發明第二實關之非揮發記憶體重置方法 的-實驗例中’原為⑥啟始電壓之左/右位元及原為低啟始 電壓之左/右位元的啟始電壓隨時_變化。此實驗例中的 左、右資料儲存區都只儲存一位元，故以左、右位元稱之。 基底上所加為GV，麵/祕區上所加電縣5v，且 各控制閘上交替絲價及_7V，其巾每次施加+7v或_7乂 之時間長度為1毫秒。 如圖6所示
丨返有更置耦作的時間增加，重置前已被 過度抹除的低vt儲存態的左、右位元及重置前為高^儲 存態的左、右位元的啟始電壓是則、幅振盪的方式漸漸收 斂至-個範_。雜此第二實施例之重置方法無法如第 =實施例之重置^法般使各位元驗始賴最終收敛至前 述^置啟始电壓’但卻有啟始電壓收斂較快的優點，而得 以節省重置操作的時間。 *由於使用本發明之重置方法所能得到的啟始電壓 範圍窄於使用習知重置方法所能得到者，所崎續在使用 該非揮發記憶體時，較不容易產生資料讀寫錯誤的問題。 發明已以較佳實施例揭露如上，然其並非用以 限=本發明任何熟習此技藝者，在不脫離本發明之精神 和祀圍内’當可作些許之更動與潤飾，因 伴護 範圍當視後附之申請專利範圍所界定者為準。之财 【圖式簡單說明】 圖㈣本㈣第—實關之非揮發記紐重置方法 ’例不之記憶胞的各部分上施加的電壓及其引發的現象。 13 200830312 i〇t> 22093twf.doc/n 圖2繪示本發明第一及第二實施例之非揮發記憶體重 置方法，其中非揮發記憶體是以電路簡圖來表示。 圖3繪示本發明第二實施例之非揮發記憶體重置方法 中，閘電壓Vg隨時間的變化。 圖4 A/4B繪示本發明第二實施例之非揮發記憶體重置 方法中，——例示之記憶胞的各部分上所施加的電壓及閘電 壓為正值/負值時所引發的現象。 圖5緣示本發明第一實施例之非揮發記憶體重置方法 的一實驗例中，原為高啟始電壓之左/右位元及原為低啟始 電壓之左/右位元的啟始電壓隨時間的變化。 圖6繪示本發明第二實施例之非揮發記憶體重置方法 的一實驗例中，原為高啟始電壓之左/右位元及原為低啟始 電壓之左/右位元的啟始電壓隨時間的變化。 【主要元件符號說明】 1〇 :記憶胞 100 :基底 110、120、130 :底氧化層、氮化矽層、頂氧化層 140 :控制閘 150、160 :源極區、汲極區 BL、WL:位元線、字元線 V!、V2 :電壓值的代號 Vb :基底電壓
Vd、Vs :汲極電壓、源極電壓 Vg :閘電壓