TW200819972A - Detecting and differentiating sata loopback modes - Google Patents

Detecting and differentiating sata loopback modes Download PDF

Info

Publication number
TW200819972A
TW200819972A TW096125996A TW96125996A TW200819972A TW 200819972 A TW200819972 A TW 200819972A TW 096125996 A TW096125996 A TW 096125996A TW 96125996 A TW96125996 A TW 96125996A TW 200819972 A TW200819972 A TW 200819972A
Authority
TW
Taiwan
Prior art keywords
remote
remote device
bits
conversion circuit
return mode
Prior art date
Application number
TW096125996A
Other languages
English (en)
Other versions
TWI353517B (en
Inventor
Luke L Chang
Pak-Lung Seto
Nai-Chih Chang
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of TW200819972A publication Critical patent/TW200819972A/zh
Application granted granted Critical
Publication of TWI353517B publication Critical patent/TWI353517B/zh

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/22Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2205Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
    • G06F11/221Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test buses, lines or interfaces, e.g. stuck-at or open line faults

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Communication Control (AREA)
  • Information Transfer Systems (AREA)

Description

200819972 九、發明說明: L· Λ ^ 發明領域 本發明揭鉻關於檢測與區別串列先進技術附接回返模 5 式之技術。 I:先前技術3 發明背景 回返測試是用來除錯設計或連接錯誤之診斷測試中最 容易切最快的一種。此方法長期以來已廣泛用於電子工 10業,例如用在此領域中之遠端故障隔離。此方法亦顯減少 產品或設備之停工期。最新的SATA規格(2005年10月27曰修 訂版2.5)指定三種用於SATA裝置之回返模式(主機、設備、 測試者),即遠端重新計時回返、遠端類比、及近端類比。 【發明内容3 15 發明概要 依據本發明之一較佳實施例,係特地提出一種裝置, 其包含有:一遠端裝置,其係組配來利用一串列先進技術 附接(SATA)通訊協定與一近端裝置通訊、以及接收具有兩 位元之一SATA信號序列,該等位元之狀態定義至少一種回 20 返模式;該遠端裝置更進一步組配來在該等兩位元被設定 時定義一保留及/或錯誤狀態;該遠端裝置更進一步組配來 一同處理該等兩位元以判定該等兩位元是在定義至少一種 該回返模式之一狀態或該等兩位元已被設定。 圖式簡單說明 5 200819972 本發明實施例之特點與優勢將藉由參考圖式進行詳細 說明,其中相同的數值指相同的部件’其中·· 第1圖係繪示一範例實施例之方塊圖; 第2圖繪示一範例SATABIST啟動F1S ; 5 第3圖係一 SATA BIST啟動FIS訊框之範例位元狀態表; 第4圖描繪一實施例之操作流程圖; 第5圖描繪另一實施例之操作流程圖; 第6圖描繪又另一實施例之操作流程圖;以及 第7圖繪示一範例系統實施例之方塊圖。 10 僅管將參考例說實施例之圖式來進行詳細說明,對於 熟於此技藝者而言許多的替換、修改、與變化是很明顯的。 L實方式3 較佳實施例之詳細說明 第1圖係繪示一範例系統實施例1〇〇之方塊圖。此實施 15 例可包括互相通訊的一近端裝置102和一遠端裝置1〇4。近 端裝置102可包括,譬如一主機初始器。遠端裝置可包括, 譬如一或更多串列先進技術附接(SATA)裝置(譬如一或更 多SATA磁碟機)及/或測試設備。近端裝置1〇2可包括能夠利 用多種通訊協定來通訊之協定引擎電路122。在至少一實施 20例中,協定引擎電路122能夠利用一串列先進技術附接 (SATA)與遠端裝置1〇4交換命令與資料。若一 SATA通訊協 定能被協定引導電路122用來與遠端裝置1〇4通訊,其可順 應或相容於SATA工作小組於2〇〇5年月27日公布之「串列 ΑΤΑ:高速串列附接」修訂第2·5版及其之前或之後版本的 6 200819972 通協定中所描述之協定。據此,遠端裝置104同樣能夠利用 前述SATA通訊協定與該近端裝置1〇2通訊。 近端裝置102亦可包括類比前端(AFE)電路106,其可包 括組配來產生一串列資料串流及發射該自然至該遠端裝置 5 104之發射電路(τχ)1〇8。最後,協定引擎電路123能夠產生 平行資料,其接著可被ΤΧ電路1〇8計時與串列化。AFE電路 106亦可包括能夠解串列所接收資料(譬如接收自該遠端裝 置104之串列資料)之接收電路(Rx)110。協定引擎電路ι22 可包括組配來從經由該RX電路11〇接收之一串列資料串流 10產生平行資料的一RX資料提取電路116。平行資料可儲存 在一彈性緩衝記憶體(未示),譬如一彈性先進先出(FIF〇) 緩衝記憶體。 遠端裝置104可包括能夠利用前述SATS通訊協定與遠 端裝置104交換命令與資料之控制器電路144。類似近端裝 15 置102之AFE106,遠端裝置104亦可包括AFE電路130,其可 包括對應發射電路TX136以及接收電路RX132(其操作可類 似於AFE106中之發射與接收電路)。控制電路144可包括組 配來從經R X電路13 2接收之該串列資料串流產生平行資料 之RX資料提取電路138(類似RX資料提取電路116)。平行資 20 料可儲存在一彈性緩衝記憶體(未示),譬如一彈性先進先出 (FIFO)緩充記憶體。又,控制器電路144能夠產生平行資 料,其接著可被TX電路136計時與串列化。通訊鏈路in和 119可被提供來支援個別TX與RX電路108/132與136/110之 間的差動通訊信號。當然,AFE電路106和130亦可順應或 7 200819972 相容於前述SATA通訊協定。 協定引擎電路122能夠隨遠端裝置1〇4進入一或更多回 返模式。一回返模式可用於測試及/或除錯用途。如前所 述,SATA通訊協定可支援三種回返模式:⑴遠端重新計時 5回返模式,⑺遠端類比回返模式,以及(3)近端類比回返模 式。在一遠端重新計時回返模式時,協定引擎電路122可傳 运測試貧料至空間器電路144。測試資料可被^^資料提取 電路138提取、重新計時、以及傳回到協定引擎電路122。 此操作能夠測試協定引擎122和控制器144之間的資料發射 10完整性及/或貫體連接完整性。在一遠端類比回返模式期 間’協定引擎電路122可沿著路徑142經由RX電路132傳送 測試資料’即串列化測試資料,以及經由RX電路138解串 列測试資料。此操作能測試遠端裝置1〇4之AFE130的完整 性。在近端類比回返模式期間,可在7^電路1〇8*RX電路 15 110之間建立一迴路來測試近端裝置102之AFE106。 依據SATA協定,協定引擎電路122可在SATA帶外信號 序列期間發射預定特殊基元信號序列,其可包含例如一預 疋停頓特性(譬如一K28.5特性)。為進入一遠端回返模式(重 新計時及/或類比),協定引擎電路122可被組配來發射一 20 BIST(内建自我測試)啟動FIS(訊框資訊結構)信號序列至遠 端裝置104。BIST啟動FIS可造成AFE電路130及/或控制器 144來進入其中一遠端回返模式(例如重新計時及/或類 比)。第2圖繪示一範例SATA BIST啟動FIS信號序列200。 BIST啟動FIS信號序列可包括多個位元,且依據SATA協 8 200819972 定,可包括一L位元202和一F位元204。根據L和F位元之狀 態,可進入一遠端回返重新計時模式或一遠端回返類比模 式。一旦BIST啟動FIS被傳送到遠端裝置,一測試資料可被 送至遠端裝置,其可順應或相容與前述SATA通訊協定。 5 譬如,第3圖繪示用於一 SATA BIST啟動FIS訊框之L位 元202和F位元204之一範例位元狀態表300。在前述SATA通 訊協定下,若L和F位元皆為0,控制器144和/或AFE電路130 可翁斷使狀態使之不進入任何遠端回返模式。若F位元被設 定⑴而L位元不被設定(0),此可使得FE電路130進入一遠端 10 類比回返模式。若L位元被設定(1)而F位元不被設定(〇),可 使得控制器144進入一遠端重新計時回返模式。前述三種L 和F位元狀態(即〇〇、〇41、10)定義在前述SATA通訊協定中。 然而,若錯誤在BIST啟動F1S發射期間發生,L和F位元之一 個11狀態會發生,此未定義於SATQ通訊協定中且會造成遠 15 端裝置不可預期之動作。 據此’在至少一實施例中,遠端裝置可被組配來建立 一保存/錯誤狀態供前述SATA標準中位定義之BIST啟動 FIS信號序列使用。前述傳統SATA通訊協定中,L和F位元 被分開處理,兩者均被設定時會導致不可預期之動作。據 20 此,當接收到L和F位元均設定為1的情況時,遠端裝置1〇4 可被組配來建立一保存/錯誤狀態。此繪示在第3圖之最後 302。同樣的,遠端裝置1〇4亦可組配來在接收到BIST啟動 FIS時一起處理L和F位元。譬如,此可令遠端裝置1〇4在L 和F位元均被設定時進行判定(而不是在這些位元被分開處 9 200819972 理時使得遠端裝置造成不可預期的回應)。遠端裝置104可 進一步組配來比較個別的L、F位元狀態以判定··(丨)是否進 入遠端回返模式(例如00)、(2)是否進入其中一種回返模式 (例如01或10)、(3)是否確認一保存及/或錯誤條件(η)。u 5狀態可對應於一錯誤狀態或一保存狀態。保存狀態可被未 來的應用及/或前述SATA通訊協定之修訂版來定義。 若11狀態被遠端裝置104接收而11狀態被遠端裝置1〇4 定義為一錯誤條件,遠端裝置104可被組配成以將一 SATA 定義錯誤基元傳回該進端裝置102作為回應。譬如,一 10 R—ERRp基元序列可被遠端裝置104傳回來回應在L和ρ位元 上之一錯誤條件。譬如,此可使得近端裝置1〇2來收集與回 報錯誤統計值至一主機系統。 第4圖繪示依據一實施例之一操作流程圖4〇〇。操作可 包括:若BIST啟動FIS中之兩個選定位元被設定時在遠端裳 15置中定義一保存及/或錯誤狀態(402)。操作亦可進一步包括 由一近端裝置傳送一BIST啟動FIS(404)。操作另可包括在 遠端裝置中一同處理兩個BIST啟動FIS選定位元(406)。操 作另可包括藉由遠端裝置判定一遠端回返模式是否被BIST 啟動ns請求(408)。若一遠端回返模式未被則§丁啟動FIS請 20求,操作另可包括當兩個選定位元在保存及/或錯誤狀態下 藉由遠端裝置傳送一錯誤基元至近端裝置(41〇)。 在另一層面中,本說明書内容提供不同回返模式間之 區別。譬如,當L和F位元(與BIST啟動FIS相關聯)被近端裝 置102傳送到遠端裝置104,一錯誤可在發射時發生,此造 200819972 成L及/或F位元反轉狀態(即0變成1或1變成0)。這會造成遠 端裝置進入不正確的一遠端回返模式。譬如,若近端裝置 102傳送具有經設定之F位元和未經設定之L位元的〆 啟動FIS,這可為進端裝置104請求遠端裝置104進入一遠端 5 類比回返模式之請求(見圖3)。若在BIST啟動FIS發射期間1 和F位元反轉(即,L位元變成被設定而F位元變成未經設 定),遠端裝置104可藉由進入一遠端重新計時回返模式來 回應。因此,由於遠端裝置所進入之回返模式不是近端裝 置所請求的回返模式,近端裝置102可接收沒有預期的來自 10 該遠端裝置104之資料。 據此,並再次參考弟1圖,為區別一遠端重新計時回返 模式和其他回返模式,此實施例可額外在近端裝置1〇2中包 括近端重新計時轉換電路144以及在遠端裝置1 中包括遠 端重新計時轉換電路140。電路144和140主要可提供反向資 15料轉換操作,使得在一重新計時回返模式期間被近端裝置 102送到遠端裝置104之一原始資料串流可在近端裝置中被 復原(在遠端裝置104中被轉換之後)。因此,譬如,重新計 時轉換電路140可被組配來執行下列資料轉換操作·· X—f(X)«>Y ;其t X是近端裝置搬傳送之原始資料串流, 20 f(X)是近端裳置執行的一種一般功能,其將被轉換資料復原 成原始資料串流,以及X為近端裝置1〇2傳送之_結果 資料串流。 ' 在一範例實施例中,重新計時轉換電路14_ 勺 含相匹配的近端與遠端X0R電路,其被組配來在解串列= 11 200819972 料:個別AFE中提取之後對解串列資料進行x〇r運算。 換吕之’ XOR電路114和14()可_取χΜ提取電路Μ 奋8執行之操作後獲得的平行資料進行x〇R運算。在一範 、也例中’重新§丨時轉換電路⑴和_可對相關聯資料 5和:有的1進行皿運算。應注意的是,利用XOR電路140 :貝料串机和所有的1進行x〇R運算以及利用x〇r電路 114與所有m再進行—次職運算,可操作來復原協定引 擎電路122傳送之原始資料。 —在操作日夺,同時假設一 BIST啟動FIS被具有[位元經設 10疋^位疋未設定之協定引擎電路m傳送(例如遠端重新 計時回返模式),協定引擎122可致動重新計時轉換電路114 並等待來自遠端裝置104之回應。若遠端裝置104接收此進 L^重新4日守回返模式(藉由處理L和f位元並判定這 些位元之狀態)之請求,控卿電路144可啟職新計時轉 15換電路140。近端裝置可傳送一測試資料串流,經由τχ⑽ 和RX132。當測試資料串流被控制器144所接收時,重新計 時轉換電路140可對平行測試資料執行一x〇R運算。控制器 144可傳送經重新計時轉換電路14〇修改之平行資料串流經 由TX1360和RXll〇至近端裝置1〇2。一收到來自遠端裝置 20 1〇4之資料,與近端裝置1〇2相關聯之重新計時轉換電路114 可執行XOR運算。若遠端裝置1〇4已進入正確的回返模式 (在此例中為遠端重新計時回返模式)並啟用遠端重新計時 轉換電路140,重新計時轉換電路114之又〇11運算可提取近 端裝置102傳送之原始資料。此可確認遠端裝置1〇4已如近 12 200819972 端裝置齡观sm簡邮請求地“正確的回返模式。 然而若遠端裝置1G4並未接收呈現㈣sm動FIS之L 和F位元的正確資訊,遠端裝置104可不啟用遠端重新計時 轉換電路14G。在此航巾’送回料端裝置觀之資料可 5能經重新計時轉換電路114進行X0R運算而未經遠端重新 計時轉換電路140進行X0R運算。這會對未進入正確回返模 式下的遠端裝置之近端裝置102中的—錯誤設旗標。近端裝 置102可再嘗試重新計時回返模式及/或收集和回報可回報 給主機系統之錯誤統計量。 10 為判定遠端裝置104是否包括遠端重新計時轉換電路 140來支援前述操作,近端裝置102可傳送一訊框至遠端裳 置104,譬如,在重送BIST啟動HS之前。舉例來說,近端 裝置102可傳送一 SATA IDENTIFY DEVICE和SET特性命令 至运端裝置104來判定遠端裝置1〇4是否包括支援重新計時 15 轉換策略。訊框中所保存字組78和79的一些選定位元可用 於此目的。遠端裝置104可設定IDENTIFY DEVICE回應訊 框中之一選定保留位元來指出遠端裝置是否包括支援重新 計時轉換操作之重新計時轉換電路140以區別遠端重新計 時回返模式。回返模式一完成,近端裝置和遠端裝置可停 20 用個別的重新計時轉換電路114和140。 如前述SATA通訊協定所指明的,一ALIGNp基元可用 來建立近端與遠端裝置間之雙字組同步化。然而,ALIGNp 基元之第一字元可包括一逗號字元(例如,K28.5字元)。為 了保持近端與遠端裝置間之適當的同步化,ALIGNp基元中 13 200819972 之逗號字元可不被重新計時轉換電路140改變。據此,AFE 電路130可被組配來通知重新計時轉換電路14〇檢測到一逗 號字元(c—detect)。譬如每1〇位元被處理的字元,AFE電路 130可確立一相關連的信號來指出字元是否為一逗號或資 5料(K或D)。另可選擇地或額外地,AFE電路13〇可藉由將逗 號子元放入RX^料提取電路138輸出之平行40位元資料之 前10位元中來強迫雙字組排列。後續字元可被載入接收序 中。在兩字元被以一列接收的事件中,第二個會覆寫掉第 一個。一範例串列RX流如下表1所繪。在此例中,C=K28.5 10 逗號字元而D=資料字元,其中時間進行從丁1到丁1〇 : 時槽 T1 T2 T3 T4 T5 T6 T7 T8 T9 T10 RX流 D1 D2 C1 D3 D4 C2 C3 D5 D6 D7 表1具有逗點字元舆資料之串列RX流 在此例中,RX資料提取電路138可輸出下列表2所繪之 平行40位元RX資料,其中X表示“未知,,: 4〇位兀RX資 料 時槽: T2 時槽: T5 時槽= T6 時槽:T10 [〇:9] D1 C1 C2 C3(未被遠端和近端進 行 XOR) [10:19] D2 D3 X 〇5(被遠端和近端進行 XOR) [20:29] X D4 X D6(被遠端和近端進行 XOR) [30:39] X X X D7(被遠端和近端進行 XOR) 15 表2追蹤平行1〇位元RX流中之逗號字元 在時槽T10處,RX資料提取電路138可檢測最新字元C3 並強迫其進入40位元平行資料之第一位元組(覆寫先前的 14 200819972
Cl和C2)。RX資料提取電路138可藉由傳送一c—detect信號 至重新計時轉換電路140指示這些操作。若重新計時轉換電 路140檢測到此c—detect信號被確立,其可傳送輸入資料之 位元[0:9]而不需對這些位元和1進行x〇r運算。因此,前述 5表2之最後一行中,C3可不被XOR電路14〇以1進行x〇r運 算,但D5到D7可被XOR電路140進行X〇R運算。近端裝置 102可被以類似的方式組配來檢測逗點字元以維持與遠端 裝置之雙字組同步化,並復原來自重新計時轉換電路14〇之 適當資料。 10 第5圖係依據另一實施例之一範例操作500之流程圖。 操作可包括藉由一近端裝置傳送一IDENTIFY DEVICE命 令至一遠端裝置來判定遠端裝置是否支援重新計時轉換策 略以區別一重新計時回返模式和其他回返模式(5〇2)。操作 亦可包括藉由一遠端裝置傳送一IDENTIFY DEVICE回應 15 訊框至一近端裝置來指示遠端裝置中是否支援重新計時轉 換策略(504)。若遠端裝置支援重新計時轉換策略,操作可 另外包括由近端裝置啟動重新計時轉換電路(506)。操作可 另包括藉近端裝置傳送一 BIST啟動FIS至遠端裝置來進入 一遠端重新計時回返模式(508)。若遠端裝置支援重新計時 20轉換策略,操作可另包括遠端裝置啟用重新計時轉換電路 (510)。在重新計時回返操作期間,依據此實施例之操作可 進一步包括由近端裝置查核來自遠端裝置之資料,以判定 运知裝置是否接收正確的回返模指令(如BIST啟動FIS所指 示者)(512)。 15 200819972 前述對於XOR操作之描述是提供作為重新計時轉換電 路140和114之-特定範例。當然,理應瞭解的是其他數位 及/或類比操作另可用於X0R運算,譬如重新計時轉換電路 140及/或114可被組配來執行2的互補運算及/或邏輯位元反 相操作及/或其他習知及/或將來開發之邏輯及/或類比運 算。 … 參考第1圖,為區別遠端類比回返模式與其他回返模 式,此貫施例可另外包括在近端裝置内之近端類比轉換電 路112以及在遠端裝置1〇4内之遠端類比轉換電路。電路112 10和134主要可提供反相類比轉換操作使得進端裝置在一 類比回返椒式期間傳送至运端裝置104之原始類比信號可 在近端裝置中被復原(在遠端裝置104中轉換之後)。因此, 譬如’類比轉換電路134可被組配來執行下列反相操作:a —f(A)~>B ;其中A為近端裝置102傳送之原始類比資料(響 15應於一類比回返模式)、f(A)可為遠端裝置執行之一般化反 相轉換功能、而B為送回近端裝置之結果反相類比信號。同 樣地,近端裝置102可被組配來執行下列反相轉換操作:B — f(B)—A;其中B為遠端裝置104傳送之經轉換類比信號, f(B)為近端裝置1〇2執行之一般化反相轉換功能,其從被轉 2〇 換類比信號復原原始類比信號、而A為遠端裝置104傳送之 結果原始資料串流。 在一範例實施例中,類比轉換電路140和114可包含匹 配在個別AFE電路106和130中之近端與遠端極性反相電路 112和134。極性反相電路134可被組配來反相在TX電路136 16 200819972 輸出之差動信號之極性。同樣的,極性反轉電路112可被組 配來反相在RX電路110輸入處之差動信號極性。
在操作上,假設BIST啟動HS被具有L位元未設定而F 位元經設定之一協定引擎122傳送(例如遠端類比回返模 5 式),協定引擎電路122可啟用極性反相電路112並等待來自 遠端裝置104之回應。若遠端裝置104接收到進入一遠端類 比回返模式之請求(如前述般藉由一同處理L和F位元並判 定這些位元之狀態),控制器電路144可啟用類比轉換電路 134。近端裝置可傳送一測試資料串流,經由τχι〇8和 10 RX132。當測試資料串流被AFE電路130接收時,極性反相 電路134可在TX電路136輸出之差動信號上執行一極性反 相操作。一收到來自遠端裝置104之資料,與近端裝置1〇2 相關聯之類比轉換電路112會對類比轉換電路134輸出之差 動#號執行同樣的極性反相操作,由此將資料串流轉回一 15原始狀態(即在被類比轉換電路134執行操作之前的狀態)。 若遠端裝置104已進入正確的回返模式(在此例中,遠端類 比回返模式)且啟用了遠端類比轉換電路134,類比轉換電 路112執行之極性反相操作可提取出原始資料。這可確認遠 端裝置104已如近端裝置102以BIST啟動F1S所要求的進入 20 正確的回返模式。 然而若遠端裝置104未接收正確的BIST啟動ns之^和 F位兀貝矾,遠端裝置1〇4不會啟用遠端類比轉換電路η#。 在此例中,送回近端裝置102之資料可被類比轉換電路112 而不疋被類比職電路134所反相。這可能對於未進入正確 17 200819972 回返模式下之遠端裝置的近端裝置1〇2中的一錯誤設旗 標。此近端裝置102可企圖重試類比回返模式/或收集及回 報可回報給主機系統之錯誤統計量。 為判定遠端裝置刚以包__換電路134來支援 5前述刼作,近端裝置102可傳送一訊框至遠端裝置UM,譬 如,在傳送BIST啟動FIS之前。#如,近端裳置1〇2可傳送 一 SAtAIDEntIFYDEVICE和SET特性命令至遠端裝置1〇4 來判定遠端裝置104是否包括支援類比轉換策略。訊框中所 保存字組78和79的一些選定位元可用於此目的。遠端裝置 104可設定IDENTIFY DEVICE回應訊框中之一選定保留位 兀來指出遠端裝置是否包括支援類比轉換操作之類比轉換 電路134以區別遠端類比回返模式。回返模式一完成,近端 裝置和遠端裝置可停用個別的類比轉換電路丨12和134。 第6圖係依據另一貫施例之一範例操作流程圖6〇〇。操 15 作可包括措由^一近端裝置傳送一 IDENTIFY DEVICE命令 至一遠端裝置來判定遠端裝置是否支援類比轉換策略以區 別一類比回返模式和其他回返模式(602)。操作亦可包括藉 由一达端裝置傳送一 IDENTIFY DEVICE回應訊框至一近 端裝置來指示遠端裝置中是否支援類比轉換策略作為回應 2〇 (604)。若遠端裝置支援類比轉換策略,操作可另外包括由 近端裝置啟動類比轉換電路(606)。操作可另包括藉近端裝 置傳送一BIST啟動FIS至遠端裝置來進入一遠端類比回返 模式(608)。在類比回返操作期間,依據此實施例之操作可 進一步包括由近端裝置查核來自遠端裝置之資料,以判定 18 200819972 ^裝置接收正確的回返模指令(如BIST啟動FIS所指示 者)(612)。 一月〕述反相操作備制比轉換電路⑼和IP之―特定組 m 4 ’理應瞭解其他類比及/離散操作也可用來進 ^生反相㈣。譬如,類比轉換電路⑽或in可被組配 1、订1的互補運n或賴位元反減作及/或其他反相 \ <數位操作(包括其他習知及/或後開發邏輯及/或類 10 15 20 1®之實施例和第4_6圖之操作可實施以各式各樣的 处理%境。譬如,近端裝置102之操作電路可以一或更多積 體電路123來構成。同樣的,遠端裝置1〇4之操作性電路; 乂 一或更夕積體電路15〇來構成。「積體電路」,如本文中任 貫知例所使用者,表示—種半成品裝置及/或微電子 置,例如,但不限於,一半導體積體電路晶片。如本文所、 tr實施例所使用者,「電路」可包含單—式或整合式硬 =:、可規劃電路、狀態機電路、及/或儲存有供爛 电執仃之指令拿刀體電路。本文實施例中所述佐何操作性 疋件亦可以軟體、㈣、硬體電路、及域其等全 之組合來實施。 / °丨w -另外,進端袭置102之操作性電路可被積設於—電腦節 Γ::ΓΛ更多積體電路内,譬如積設在-主機處理: (-可匕各警如一個Intd®Pentium®微處理哭及/ 口 Intel®pemium®雙核心處理器及/或其他可由*申請案受= 人處商業取得之處理器)及/或晶片組處理器及心定:用 19 200819972 積體電路(ASIC)及/或其他積體電路。又另一實施例中, 文所提供之操作性電路可被利用於譬如可使用一 訊協定來與一或更多SATA相容裝置交換命令與資料的通 主機匯流排轉接器(HBA)及/或任何系統、處理器、積、 5 路或方法。 第7圖繪示一範例系統實施例7〇〇。系統7〇〇可包接〜 機系統702,其可包括耦接至一晶片組708之一主機處硬u 704。主機處理器7〇4可包含,譬如,可由本申請案 〜 處商業取得之一Intel®Pentium®IV微處理器。當然,另可 10 擇地,主機處理器可包含另一型之微處理器,譬如,可由 本申請案受讓人處以外製造或商業取得之一微處理器,亦 不達背此實施例。 晶片組708可包含一主機橋接器/集線器系統,其可使 主機處理器704、一系統記憶體706、以及一使用者介面系 15 統710相互耦接及耦接至一匯流排系統712。晶片組708亦可 包括輸入/輸出(I/O)橋接器/集線器系統(未示),其可耦接主 機橋接器/匯流排系統至匯流排712。晶片組708可包含積體 電路晶片’例如由本申請案受讓人處商業取得之積體電路 晶片、组中選出者(譬如圖形記憶體及/或1/0控制器集線器晶 20片組),僅管其他積體電路晶片亦可或另可被始用,亦不違 背此實施例。使用者介面系統71〇可包含允許使用者輸入命 々至弟1圖之系統1 〇〇以及監示該系統1 〇〇之操作的,例如, 一鍵盤、指標裝置、顯示器系統。 匯流排712可包含一匯流排,其順應於美國奥勒岡州波 20 200819972 特蘭市之PCI特殊工作小組於2002年7月22日公布之周邊構 件互連結構(PCI)ExpressTM基本規格修定版丨〇(其後稱為 PCI ExpressTM匯流排)。另可選擇地,匯流排712另可包含 順應於美國奥勒岡州波特蘭市之pCI特殊工作小組於2〇⑻ 5年7月24日公布之PCI_X規格修訂版1.0a之一匯流排(其後稱 為PCI_X匯流排)。又另,匯流排712可包含其他類型與組態 之匯流排系統,而不違背此實施例。 控制夯720可|馬接及控制大量儲存器730之操作。在此 實施例中,大量儲存器73〇可包含··獨立碟(RAID)732A、 10 732B、732C、…、732D之一或更多冗餘陣列。可被大量儲 存器施用之RAID層可為〇、1、或大於1。大量儲存器可 包含,譬如一或更多SATA相容碟片大量儲存裝置。主機處 理為704、系統記憶體706、晶片組708、匯流排712、以及 電路卡槽714可包含在一單一電路板中,譬如一系統主機 15板。大量儲存器730可包含在一或更多個別的殼體中,其可 與裝有主機板及主機板所含構件之殼體分開。 積體電路122可包括在一電路卡720上。積體電路122 可操作以先前參考第1-6圖所述形式來利用譬如一 3八丁八通 訊協定與大量儲存器730交換資料及/或命令。當然,另可 20選擇地,1/0控制器卡720可利用其他及/或額外的通訊協定 來與大量儲存器交換資料及/或命令而亦不達被本實施例。 在此實施例中,本文所述至少一實施例可提供包含一 遠端裝置之一設備,該遠端裝置係組配來利用_SATA通訊 協定與一近端裝置通訊以及接收具有兩位元之一 Sata信 21 200819972 號序列,該等兩位元之狀態均被設定時定義一保存及/戈錯 誤狀態。遠端裴置可進一步組配來一同處理兩位元以 兩位元是否呈定義至少-種回返模式之狀態或兩位元均= 設定之狀態。 本文中之遣詞用字係用於描述而非限制,申請人無咅 以這些遣詞用字來排除本說明書揭露特性之任何等效,且 確認申請專利範圍中有各種可能的修改。目在匕,後列申請 專利範圍意圖涵蓋所有的等效變化。 【圖式簡單說明】 第1圖係繪示一範例實施例之方塊圖; 第2圖繪示一範例SATABIST啟動FIS ; 第3圖係一 SATA BIST啟動FIS訊框之範例位元狀態表; 第4圖描繪一實施例之操作流程圖; 第5圖描繪另一實施例之操作流程圖; 第6圖描繪又另一實施例之操作流程圖;以及 第7圖繪示一範例系統實施例之方塊圖。 【主要元件符號說明】 100範例系統 102近端裝置 104遠端裝置 106類比前端(AFE)電路 108發射電路(TX)108 110接收電路(RX) 112近端類比轉換電路 114重新計時轉換電路 117通訊鍵路 110 RX資料提取電路 119通訊鏈路 122協定引擎電路 22 200819972 123積體電路 130 AFE電路 132 RX電路 134類比轉換電路 136 TX電路 138 RX電路 140重新計時轉換電路 142路徑 144控制器電路 150積體電路 150A積體電路 150B積體電路 150C積體電路 150D積體電路 402410步驟 500操作流程圖 502-512 步驟 600操作流程圖 602-612 步驟 700系統 702主機系統 704主機處理器 706系統記憶體 708晶片組 710使用者介面系統 712匯流排系統 Ή4電路卡槽 720控制器 200 SATA BIST啟動FIS信號序 730大量儲存器
732A RAID 732B RAID 732C RAID 732D RAID 列 202 U立元 204 F位元 300位元狀態表 400操作流程圖 23

Claims (1)

  1. 200819972 十、申請專利範圍: 1· 一種裝置,其包含·· 一退端裝置,其雜配來彻先進技術附接 (SATA)通訊協定與—近端裝置通訊、以及接收具有兩 5 位元之一SATA信號序列,該等位元之狀態定義至少一 種回返模式,·該遠端裝置更進-步組配來在該等兩位元 被設定時定義一保留及/或錯誤狀態;該遠端裝置更進 一步組配來一同處理該等兩位元以判定該等兩位元是 在定義至少一種該回返模式之一狀態或該等兩位元已 10 被設定。 2.如申請專利範圍第1項之裝置,其中: 该SATA信號序列包含一個内建自我測試(BIST)啟 動訊框資訊結構(FIS);該遠端裝置更進一步被組配來 在该等位元被設定時將一錯誤基元傳送到該近端裝置。 15 3·如申請專利範圍第1項之裝置,其中: η亥运端裝置包含运端重新計時轉換電路,後者係組 配來轉換對應於一遠端重新計時回返模式由該近端裝 置傳送之一資料串流;該遠端裝置係組配來在該等兩位 元定義一遠端重新計時回返模式時致用該遠端重新計 20 時轉換電路。 4.如申請專利範圍第3項之裝置,其中: 该近端裝置包含近端重新計時轉換電路,後者係組 配來轉換該遠端裝置傳送之經轉換資料,並復原該近端 衣置傳送之原始資料;該近端裝置被組配來在該遠端裝 24 200819972 置致用該遠端重新計時轉換電路時致用該近端重新計 時轉換電路。 5. 如申請專利範圍第1項之裝置,其中: 該遠端裝置包含組配來轉換對應於一遠端類比回 5 返模式之信號的一遠端類比轉換電路;該遠端裝置被組 配來在該等兩個位元定義一遠端類比回返模式時致用 該遠端類比轉換電路。 6. 如申請專利範圍第5項之裝置,其中: 該近端裝置包含組配來轉換接收自該遠端裝置之 10 該等信號以復原該近端裝置所傳送之原始信號的近端 類比轉換電路;該近端裝置被組配來在遠端裝置致用該 遠端類比轉換電路時致用該近端類比轉換電路。 7. —種方法,其包含下列步驟: 利用一串列先進技術附接(SATA)通訊協定由一遠 15 端裝置與一近端裝置進行通訊; 由該遠端裝置接收具有兩位元之一 SATA信號序 列,該等位元之狀態定義至少一種回返模式; 在該等兩位元都被設定時由該遠端裝置定義一保 留及/或錯誤狀態; 20 由該遠端裝置一同處理該等兩位元以判定該等兩 位元是在定義該至少一種回返模式的狀態或是該等兩 位元都被設定。 8. 如申請專利範圍第7項之方法,其更包含下列步驟: 在該等兩位元皆被設定時,由該遠端裝置傳送一錯 25 200819972 誤基元至該近端裝置。 9. 如申請專利範圍第7項之方法,其更包含下列步驟: 由該遠端裝置判定該等兩位元是否定義一遠端重 新計時回返模式;以及 5 若該等兩位元定義一遠端重新計時回返模式,由該 遠端裝置轉換對應於一遠端重新計時回返模式之一資 料串流。 10. 如申請專利範圍第9項之方法,其更包含下列步驟: 由該近端裝置判定該遠端裝置是否能夠轉換該資 10 料串流;以及 若該遠端裝置能夠在該遠端裝置中轉換該資料串 流,由該近端裝置轉換自該遠端裝置收到之一資料串流 來復原該近端裝置傳送之原始資料。 11. 如申請專利範圍第7項之方法,其更包含下列步驟: 15 由該遠端裝置判定該等兩位元是否定義一遠端類 比回返模式;以及 若等兩位元定義一遠端類比回返模式,由該遠端裝 置轉換對應於一遠端類比回返模式之資料信號。 12. 如申請專利範圍第11項之方法,其更包含下列步驟: 20 由該近端裝置判定該遠端裝置是否能夠轉換該等 資料信號;以及 若該遠端裝置能夠在該遠端裝置中轉換該等資料 信號,由該近端裝置轉換自該遠端裝置收到之該等資料 信號來復原該近端裝置傳送之原始資料。 26 200819972 13. —種物品,其包含: 儲存有指令之一儲存媒體,該等指令在由一機器執 行會時造成下列動作: 利用一串列先進技術附接(SATA)通訊協定由一遠 5 端裝置與一近端裝置進行通訊; 由該遠端裝置接收具有兩位元之一 SATA信號序 列,該等兩位元之狀態定義至少一種回返模式; 由該遠端裝置在該等兩位元皆被設定時定義一保 留及/或錯誤狀態; 10 由該遠端裝置一同處理該等兩位元以判定該等兩 位元是在定義至少一種回返模式之一狀態或是該等兩 位元已被設定。 14. 如申請專利範圍第13項之物品,其中該等指令由該機器 執行時會造成下列額外動作: 15 在該等兩位元皆被設定時,由該遠端裝置傳送一錯 誤基元至該近端裝置。 15. 如申請專利範圍第13項之物品,其中該等指令由該機器 執行時會造成下列額外動作: 由該遠端裝置判定該等兩位元是否定義一遠端重 20 新計時回返模式;以及 若該等兩位元定義一遠端重新計時回返模式,由該 遠端裝置轉換對應於一遠端重新計時回返模式之一資 料串流。 16. 如申請專利範圍第15項之物品,其中該等指令由該機器 27 200819972 執行時會造成下列額外動作: 由該近端裝置判定該遠端裝置是否能夠轉換該資 料串流;以及 若該遠端裝置能夠在該遠端裝置中轉換該資料串 5 流,由該近端裝置轉換自該遠端裝置收到之一資料串流 來復原該近端裝置傳送之原始資料。 17. 如申請專利範圍第13項之物品,其中該等指令由該機器 執行時會造成下列額外動作: 由該遠端裝置判定該等兩位元是否定義一遠端類 10 比回返模式;以及 若等兩位元定義一遠端類比回返模式,由該遠端裝 置轉換對應於一遠端類比回返模式之資料信號。 18. 如申請專利範圍第17項之物品,其中該等指令由該機器 執行時會造成下列額外動作: 15 由該近端裝置判定該遠端裝置是否能夠轉換該等 資料信號;以及 若該遠端裝置能夠在該遠端裝置中轉換該等資料 信號,由該近端裝置轉換自該遠端裝置收到之該等資料 信號來復原該近端裝置傳送之原始信號。 20 19. —種系統,其包含: 組配來利用一串列先進技術附接(SATA)通訊協定 進行通訊之一近端裝置;以及 一遠端裝置,其係組配來利用該串列先進技術附接 (SATA)通訊協定與該近端裝置通訊、以及自該近端裝 28 200819972 置接收具有兩位元之一 SATA信號序列,該等位元之狀 態定義至少一種回返模式;該遠端裝置更進一步組配來 在該等兩位元被設定時定義一保留及/或錯誤狀態;該 遠端裝置更進一步組配來一同處理該等兩位元以判定 5 該等兩位元是在定義至少一種回返模式之一狀態或該 等兩位元已被設定。 20. 如申請專利範圍第19項之系統,其中: 該SATA信號序列包含一個内建自我測試(BIST)啟 動訊框資訊結構(FIS);該遠端裝置更進一步被組配來 10 在該等位元皆被設定時將一錯誤基元傳送到該近端裝 置。 21. 如申請專利範圍第19項之系統,其中: 該遠端裝置包含遠端重新計時轉換電路,後者係組 配來轉換對應於一遠端重新計回返模式由該近端裝置 15 傳送之一資料率流;該遠端裝置係組配來在該等兩位元 定義一遠端重新計時回返模式時致用該遠端重新計時 轉換電路。 22. 如申請專利範圍第21項之系統,其中·· 該近端裝置包含近端重新計時轉換電路,後者係組 20 配來轉換該遠端裝置傳送之經轉換資料並復原該近端 裝置傳送之原始資料;該近端裝置被組配來在該遠端裝 置致用該遠端重新計時轉換電路時致用該近端重新計 時轉換電路。 23. 如申請專利範圍第19項之系統,其中: 29 200819972 該遠端裝置包含組配來轉換對應於一遠端類比回 返模式之信號的遠端類比轉換電路;該遠端裝置被組配 來在該等兩個位元定義一遠端類比回返模式時致用該 遠端類比轉換電路。 5 24.如申請專利範圍第23項之系統,其中: 該近端裝置包含組配來轉換接收自該遠端裝置之 該等信號以復原該近端裝置所傳送之原始信號的近端 類比轉換電路;該近端裝置被組配來在遠端裝置致用該 遠端類比轉換電路時致用該近端類比轉換電路。 10 25.如申請專利範圍第19項之系統,其中: 該遠端裝置包含至少一個SATA碟片裝置,而該近 端裝置包含組配來與該遠端裝置交換命令與資料之一 主機系統。 26. 如申請專利範圍第21項之系統,其中: 15 該近端重新計時轉換電路與該遠端重新計時轉換 電路各自包含組配來對該資料串流執行XOR(互斥或) 運算之XOR電路。 27. 如申請專利範圍第24項之系統,其中: 該近端類比轉換電路與該遠端類比轉換電路各自 20 包含組配來對該等資料信號進行極性反相操作之極性 反相電路。 28. 如申請專利範圍第1項之裝置,其中: 該遠端裝置包含至少一個SATA碟片裝置,而該近 端裝置包含組配來與該遠端裝置交換命令與資料之一 30 200819972 主機系統。 29. 如申請專利範圍第4項之裝置,其中: 該近端重新計時轉換電路與該遠端重新計時轉換 電路各自包含組配來對該資料串流執行XOR(互斥或) 5 運算之XOR電路。 30. 如申請專利範圍第6項之裝置,其中: 該近端類比轉換電路與該遠端類比轉換電路各自 包含組配來對該等資料信號進行極性反相操作之極性 反相電路。 31
TW096125996A 2006-07-21 2007-07-17 Detecting and differentiating sata loopback modes TWI353517B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/490,892 US7650540B2 (en) 2006-07-21 2006-07-21 Detecting and differentiating SATA loopback modes

Publications (2)

Publication Number Publication Date
TW200819972A true TW200819972A (en) 2008-05-01
TWI353517B TWI353517B (en) 2011-12-01

Family

ID=38957099

Family Applications (1)

Application Number Title Priority Date Filing Date
TW096125996A TWI353517B (en) 2006-07-21 2007-07-17 Detecting and differentiating sata loopback modes

Country Status (3)

Country Link
US (1) US7650540B2 (zh)
TW (1) TWI353517B (zh)
WO (1) WO2008011326A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI402671B (zh) * 2008-09-05 2013-07-21 Hon Hai Prec Ind Co Ltd 一種sata介面測試系統及方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6965221B2 (en) 2002-11-12 2005-11-15 O2Micro International Limited Controller for DC to DC converter
US7634692B2 (en) * 2006-02-10 2009-12-15 Mediatek Inc. SATA primitive prediction and correction
US7650540B2 (en) 2006-07-21 2010-01-19 Intel Corporation Detecting and differentiating SATA loopback modes
KR20090009512A (ko) * 2007-07-20 2009-01-23 삼성전자주식회사 Sata 전자 장치 및 상기 sata 전자 장치의 테스트방법
US9059632B2 (en) 2008-03-24 2015-06-16 O2Micro, Inc. Controllers for DC to DC converters
JP4799670B2 (ja) * 2010-03-12 2011-10-26 株式会社東芝 通信装置及び通信方法
US9515809B2 (en) * 2012-12-06 2016-12-06 Intel Corporation Testing using analog near end loop back circuit

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5841362A (en) 1995-02-10 1998-11-24 Canon Kabushiki Kaisha Optional apparatus connectable to other apparatus
US7017087B2 (en) * 2000-12-29 2006-03-21 Teradyne, Inc. Enhanced loopback testing of serial devices
US7020834B2 (en) * 2001-10-18 2006-03-28 Via Technologies, Inc. Circuit and signal encoding method for reducing the number of serial ATA external PHY signals
US7486894B2 (en) * 2002-06-25 2009-02-03 Finisar Corporation Transceiver module and integrated circuit with dual eye openers
US7526587B2 (en) * 2004-02-09 2009-04-28 Lsi Corporation Dual port serial advanced technology attachment (SATA) disk drive
US7203460B2 (en) * 2003-10-10 2007-04-10 Texas Instruments Incorporated Automated test of receiver sensitivity and receiver jitter tolerance of an integrated circuit
US7444558B2 (en) * 2003-12-31 2008-10-28 Intel Corporation Programmable measurement mode for a serial point to point link
US7178054B2 (en) * 2004-02-09 2007-02-13 Intel Corporation Frame validation
US7650540B2 (en) 2006-07-21 2010-01-19 Intel Corporation Detecting and differentiating SATA loopback modes

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI402671B (zh) * 2008-09-05 2013-07-21 Hon Hai Prec Ind Co Ltd 一種sata介面測試系統及方法

Also Published As

Publication number Publication date
US20080019280A1 (en) 2008-01-24
US7650540B2 (en) 2010-01-19
WO2008011326A1 (en) 2008-01-24
TWI353517B (en) 2011-12-01

Similar Documents

Publication Publication Date Title
TW200819972A (en) Detecting and differentiating sata loopback modes
TWI343007B (en) Point-to-point link negotiation method and apparatus
US20080163005A1 (en) Error injection in pci-express devices
US9141496B2 (en) Methods and systems for testing electrical behavior of an interconnect having asymmetrical link
US10282341B2 (en) Method, apparatus and system for configuring a protocol stack of an integrated circuit chip
US8010860B2 (en) Method and architecture to prevent corrupt data propagation from a PCI express retry buffer
JP3444623B2 (ja) 階層接続方法、装置およびプロトコル
JP2017528830A (ja) 修正型uartインターフェースを有する可変フレーム長仮想gpio
US5953372A (en) Loopback transmission testing in a communications device
US9910814B2 (en) Method, apparatus and system for single-ended communication of transaction layer packets
WO2007030978A1 (fr) Procede, appareil de reinitialisation et equipement pour effectuer la reinitialisation d'un dispositif maitre dans un bus i2c
US20080159188A1 (en) Serial interface apparatus performing asynchronous serial data transfer using asynchronous serial communication method
CA3047934A1 (en) A method and a mirrored serial interface (msi) for transferring data
CN101304362B (zh) 重传缓冲装置及传输数据的方法
TWI804972B (zh) 晶粒之間的通訊系統及其操作方法
EP1988470B1 (en) Network device and transmission method thereof
EP3671720B1 (en) Real-time on-chip data transfer system
JP2008046996A (ja) データ処理装置、モード管理装置、及びモード管理方法
JP2011114625A (ja) 通信システムおよび通信装置
WO2006019853A2 (en) System and method for transferring data using storage controllers
KR101086599B1 (ko) 데이터 통신의 갭을 처리하는 방법
JP2006301784A (ja) プログラマブルロジックコントローラ
US20240118983A1 (en) Method for facilitating testing for an interconnection protocol, a controller, and an electronic device
Rohilla et al. Functional Verification of MAC-PHY Layer of PCI Express Gen5. 0 with PIPE Interface using UVM
TWI838280B (zh) 晶粒之間的通訊系統及其操作方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees