TW200809455A - Multiple output stage converter and operating method thereof - Google Patents

Description

2008094555-003 21024twf.dcK：/e 九、發明說明： 【發明所屬之技術領域】 本發明是有關於一種多輸出級電源轉換器及其操作 方法，且特別是有關於一種具有低功率損失，且不/須具有 高複雜度的邏輯控制模組之多輸出級電源轉換器及其操 方法。 ’、木 【先前技術】 隨著電子產品的功能越趨於多樣化，電子產品的廠商 _ 往往於其所設計的電子產品中採用多種不同規格的積體電 路(INTEGRATED CIRCUIT，簡稱IC)，以因應這樣的需 求。然而由於採用的積體電路所需要的操作電壓不盡相 同，因此電子產品的廠商便於其所設計的電子產品中搭配 使用多輸出級電源轉換器（Multiple 0utput stlge Converter) ’以將一固定值的電壓轉換為多種不同的電壓位 準’便於供給多個不同操作電壓的積體電路使用，以下所 描述之圖1與圖2的電路皆是其中的一例。 φ 圖1為習知之多輸出級電源轉換器。請參照圖1。此 1知夕輸出級電源轉換器包括邏輯控制器1〇l、pM〇s電 晶體102與103、NM0S電晶體1〇4、電池1〇5、以及電感 106。當邏輯控制器則控制電晶體104導通，而控制電晶 體102與103關閉時，電池1〇5所儲存的電力便依序透過 電感1^6與電晶體104對接地電壓GND放電，此時電感 106會藉此儲存一些能量。接著，邏輯控制器1〇1便控制 電晶體103與1〇4關閉，並控制電晶體1〇2導通，於是電 5 200809455丨-003 21024twf.doc/e 池105所儲存的電力與電感1〇6所儲存的能量便通過電晶 體102而來到多輪出級電源轉換器之輸出端VDD1，以供 應一電壓給耦接至輸出端VDD1的電路。

而後邏輯控制器1〇1又控制電晶體102與103關閉， 並控制電晶體104導通，於是電池1〇5又將所儲存的電力 依序透過電感106與電晶體104對接地電壓GND放電， 此時電感106會藉此儲存一些能量。接著，邏輯控制器ι〇1 便控制電晶體102與104關閉，並控制電晶體1〇3導通時， 於是電池105所儲存的電力與電感1〇6所儲存的能量便通 過電晶體103而來到多輸出級電源轉換器之輸出端 VDD2 ’以供應一電壓給耦接至輸出端VDD2的電路。 電感106所儲存的能量會隨著電晶體1〇4之導通時間 的長短而不同，因此控制電晶體1〇4的導通時間，就等於 控制電感106所儲存的能量大小，而控制電感1〇6所儲存 的能量大小，就可以控制輸出端VDD1與VDD2之電壓大

然而，在輸出端VDD1是用來輪出比輸出端VDm所 輸出的電壓更高的電壓之情況時，圖丨所示電路將電晶體 1〇3之本體(well)107搞接至輸出端VDm的設計方式便顯 得不合適，因為如此的做法將會讓電晶體1G3產生基體效 應(Body Effect)，使得電晶體1〇3的導通電阻上 消耗更多的功率’並使得電晶體_須 化費更夕的_去導通。反之，在輪出端vdd2是用來輸 6 2008094555-003 21024twf.doc/e 出比輸出端VDD1所輸出的電壓更高的電壓之情況時，電 晶體102亦會有相同的情況。 圖2為美國專利第6853171B2號專利所揭露的習知之 多輸出級電源轉換器。請參照圖2，此電路包括調節模組 201、PMOS電晶體202、PMOS電晶體203、NMOS雷曰 日日 體204、邏輯控制模組205、電池206、電感207、電容208、 以及電容209。圖2所示之輸出端VDD1是用來輸出比輪 出端VDD2所輸出的電壓更高的電壓。 圖2所示電路與圖1所示電路不同之處在於，圖2之 電晶體202、203、以及2〇4乃是依據調節模組2〇1所輪出 的信號來控制導通與關閉，並且圖2之邏輯控制模組2〇5 依照下述方式控制電晶體203的閘極與本體之電壓：當電 晶體202導通，且電晶體203與204關閉時，將電晶體2〇3 之閘極與本體耦接至輸出端VDD1。當欲從輸出端VDD2 輸出電壓時，輸出低邏輯信號(即低電位)至電晶體2〇3之 閘極，以使電晶體203導通，並將電晶體203之本體耦接 輸出端VDD2。當電晶體204導通，且電晶體202與2〇3 關閉時，將電晶體203之閘極與本體耦接至輸出端VDD2。 然而，邏輯控制模組205的這種控制方式，雖然可以 經由控制電晶體203的本體之電壓，達到使電晶體2〇3在 導通與關閉時能夠正確地動作，也可以避免電晶體2〇3有 漏電流的情形發生，但是卻增加了邏輯控制模組2〇5本身 的控制複雜度，相對地提尚了邏輯控制模組2〇5之設計困 難度。並且，隨著控制複雜度的增加，也反應出邏輯控制 7 200809455 6-003 21024twf.doc/e 205必須採用比較複雜的電路，如此也將會提高產品 的成本’降低廠商的獲益與產品的競爭力。 【發明内容】 /本!X月，目的就疋提供一種多輸出級電源轉換器，其 不須要具有❺娜度#邏魅麵_能準確軸作。 时的再-目的是提供—種多輸出級電源轉換 為，其具有低功率損失的優點。 哭ίΐΓ/的又一目的是提供一種多輸出級電源轉換 裔’其可降低產品的成本。 哭的另一目的是提供一種多輸出級電源轉換 為，其不存在任何漏電流路徑。 哭之再目的就是提供—種乡輸丨級電源轉換 雜度的邏輯控制模組也能準雜動作。有㈣ 之摔ΐ 目的是提供—種多輸纽電源轉換器 優= 輸出級電轉換11具有低功率損失的 之摔^ ^的目的是提供—種多輸出級電源轉換器 之私作方法，其可降低產品的成本。 夕;f的$目的是提供—種多輸出級電源轉換哭 =作方法’其使多輸出級電源轉換器不存在任二 轉換二，他=的，本發明提出—種多輸出級電源 …、包括弟—電晶體、第二電晶體、第三電晶體、 8 2008094556-003 21024twf.doc/e 以及邏輯控制模組。第一電晶體之其中一源/汲極耦接第一 輸出端，第一電晶體之另一源/汲極耦接電感，且第一電晶 體之閘極耦接第一控制信號，以依據第一控制信號決定是 否導通。第二電晶體之其中一源/汲極耦接第二輸出端，第 二電晶體之另一源/汲極耦接電感，且第二電晶體依據第二 控制信號決定是否導通，其中第二電晶體之本體浮接 (Floating) 〇 第三電晶體之其中一源/汲極耦接第一電晶體之另一 源/汲極，第三電晶體之另一源/汲極耦接接地電壓，且第 三電晶體之閘極耦接第三控制信號，以依據第三控制信號 決定是否導通。邏輯控制模組耦接第二電晶體之閘極，當 第一控制信號或第三控制信號致能時，輸出電壓至第二電 晶體之閘極，當第二控制信號致能時，輸出第二控制信號 至第二電晶體之閘極。 基於上述及其他目的，本發明提出一種多輸出級電源 轉換器，其包括第一電晶體、第二電晶體、第三電晶體、 以及邏輯控制模組。第一電晶體之其中一源/汲極耦接第一 輸出端，第一電晶體之另一源/汲極耦接電感，且第一電晶 體之閘極耦接第一控制信號，以依據第一控制信號決定是 否導通。第二電晶體之其中一源/汲極耦接第二輸出端，第 二電晶體之另一源及極輛接電感’且第二電晶體依據第二 控制信號決定是否導通。 第三電晶體之其中一源/汲極耦接第一電晶體之另一 源/汲極，第三電晶體之另一源/汲極耦接接地電壓，且第 9 2008094556. 2U)24twf.d(K/e

二電晶體之閘極I馬接第二和岳I 二，輸二—= 基於上述及其他目的二接第二輸出端。 轉換器之操作方法，夕山x明提出一種多輸出級電源 • •、第二電=第 ί中-源/汲極、第二電晶體之其中二:』電晶體之 電晶體之其巾—源後 極、以及第三 體之另-源/汲極耦接第二严耦接电源。而第-電晶 __第二輪二接弟第-4出=^ 電壓更高的電壓。 出比弟—輸出端所輸出的 一此知作方法包括下列步驟··導诵篦一 電晶體與第三電晶體，並將第二帝電曰曰體’關閉第 輪出端或第二輪出端，】阳體之間軸接第一 通第二電晶體，關閉赏一φ將弟—電晶體之本體浮接。導 電晶體之本體浮接第晶3第三電晶體，並將第二 以二二:晶體之_=輪= 基於上述之本趙浮接。 #作方法，此多輪出級電源轉換器源 ^ 電晶 20 0 8 0 9 4 5 56_0〇3 21024twf.doc/e Γ第二電晶體、第三電晶體、第四電晶體、以及電感。 弟-電晶體之其中-源/汲極、第二電晶體之其中 T以及第三電㈣之其中1成極皆透過電感_^ /匕而弟一電晶體之另一源/汲極耦接第-輸出端，第二-曰曰體之另-源/汲極耦接第二輪出端與第四電晶體之^ 汲極，第二電晶體之本體輕接第四電晶體二中 ，與第四電，之本體。第三電晶體之另-助及_接

地電壓。並且第-輸出端是用來輸出比第二輸 輸 出的電壓更高的電壓。 此操作方法包括下列步驟：導通第一電晶體，關閉第 -電晶體：第三電晶體、以及第四電晶體，以將第二電晶 ，^本體汗接二並將第二電晶體之閘極祕第一輸出端或 ^-輸出端。導通第二電晶體與第四電晶體，以將第二電 曰曰體之本體祕第二輸出端，並關閉第—電晶體與第三電 晶體。導通第三電晶體，關閉第一電晶體、第二電晶體、 以及第四電晶體，以將第二電晶體之本體浮接，並將第二 電晶體之閘極耦接第一輸出端或第二輸出端。 依照本發明的一貫施例所述之多輸出級電源轉換 為，上述之第一電晶體之另一源/汲極更透過電感輕接電 源，而電感用以儲存電源所提供的能量。 依照本發明的一貫施例所述之多輸出級電源轉換 器，其更包括調節模組。此調節模組耦接至第一電晶體之 ，極、第三電晶體之閘極、以及邏輯控制模組，用以提供 第一控制信號、第二控制信號、以及第三控制信號。 11 2008094556·003 21024減doc/e 依照本發明的一實施例所述之出級 ;二之邏輯控制模組包含第四電晶體。第四電= 二：垃:汲極耦接第二輸出端，第四電晶體之另-源,、及 一電晶體之本體’且第四電晶體之導通時間盥第 一電晶體之導通時間相同。 ^弟 哭，本!」月：一實施例所述之多輸出級電源轉換 °° :L #電晶體、第二電晶體、以及第四電晶體為 PM0S電晶體’而第三電晶體為NM〇s電晶體。〜 器，實^例所Ϊ之多輸出級電源轉換 地電壓之間，且上述之邏二控;輸接 而邏輯控制模組所輸出之電壓為第—輸出端之電壓。 w依照本發明的一實施例所述之多輸出級電源轉換 更包括第二電容。第二電容_於第二輸出端與接 卜电，之間’ J_上述之邏輯控制模組更麵接第二輪出端， 而邏輯控麵組所輸ώ之霞為第二輸㈣之電壓。 本發明因將用以輸出較低電壓的第二電晶體之本 體，在第一電晶體或第三電晶體導通時被浮接，而在第二 電晶體本身導通時，第二電晶體之本體亦被浮接，或被耦 接至第二輸出端，藉此解決習知技術所產生的基體效應問 題與因導通電阻上升而導致的功率消耗問題，並且不存在 任何漏電流路徑，同時不須要具有高複雜度的邏輯控制掇 組也能準確地動作。 ' 12 2008094555-003 2i〇24twf.d〇c/e 黑占能更明顯 ’作詳細說 為讓本發明之上述和其他目的、特徵和優 易懂，下文特舉較佳實施例，並配合所附 明如下。 、 【實施方式】 圖3為依照本發明一實施例之多輸出級 二4為依照圖3之多輸出級電源轉換器的摔作二’ 圖。請依照說明之需要而參關3與圖4。圖程

輪出級電源轉換器包括調節模組3〇卜 σ =之多 303、雷日麯Qrvt π站w… 包日日锻302、電晶體 電日日體3〇4、邏輯控制模組305、電池3〇6、 电容31卜以及電容312。其中電晶體 《 、

带日碰山 /、τ包日日菔川2與303以pMOS ^體來實現，而電晶體3G4以Ν_電晶體來實#，^ 笔晶體303之本體308不耦接任何物件，亦即浮接。另 夕為求說明之方便’先假設圖3所示電路的輸出端VDm 疋用來輸出比輸出端VDD2所輸出的電壓更高的電壓。 調節模組301用以分別提供第一控制信號、第二控制 二號以及第二控制信號給電晶體302之閘極、邏輯控制 模組305、以及電晶體304之閘極，使得電晶體3〇2 ^以 依據第一控制信號決定是否導通，電晶體3〇4可以依據第 ，控制信號決定是否導通，而邏輯控制模組3〇5可以依據 第二控制信號決定是否導通電晶體303。 邏輯控制模組305依照下述方式控制電晶體303的閘 極電壓：當第一控制信號致能而使電晶體302導通，且電 曰曰體303與304關閉時，輸出第一輸出端vdDI之電壓或 輸出第二輸出端VDD2之電壓至電晶體303之閘極(如圖4 13 200809455‘〇〇3 2i〇24twf.d〇c/e 之步驟401)。當第二控制信號致能，且電晶體3〇2與3〇4 關閉時，輸出第二控制信號至電晶體3〇3之閘極，據以使 電晶體303導通(如圖4之步驟4〇2)。當第三控制信號致能 而使電晶體304導通，且電晶體3〇2與3〇3關閉時，輸出 第一輸出端VDD1之電壓或輸出第二輸出端VDD2之電壓 至電晶體303之閘極(如圖4之步驟403)。 然而，不管電晶體303處於導通狀態或關閉狀態，電 晶體303之本體308總是處於浮接的狀態。因此，當電晶 體j〇3導通，且電晶體3〇2與304關閉時，電晶體303由 於其本身的PN接面(PN Junction)所形成的寄生二極體會 將第二輸出端VDD2的電壓導通至電晶體3〇3的本體 308,如圖5所示。圖5為圖3之電晶體303的導通狀態示 意圖。請參照圖5。故電晶體303的本體308之電壓會被 拉升至苐一輸出端VDD2的電壓，使得電晶體303之源極 (Source)與本體3〇8二者之電壓相同，因此不會有源極電壓 小於本體308之電壓的情形發生，電晶體3〇3也就不會有 基體效應發生。 同樣地，當電晶體302導通，且電晶體303與304關 閉時’電晶體303亦由於其本身的PN接面(PN Junction) 所形成的寄生二極體會將電感307與電晶體304相耦接處 LX的電壓導通至電晶體303的本體308，如圖6所示。圖 6為圖3之電晶體303的關閉狀態示意圖。請參照圖6。故 電晶體303的本體308之電壓會被拉升至電感307與電晶 體304相耦接處LX的電壓，使得電晶體303之本體308 14 200809455)6 -003 21024twf.doc/e ^ It於第輸出端VDD1之電壓，因此電晶體303也 就不會有漏電流產生。 包日日體303也 本體綱可知’圖3所示之電路將電晶體303的 3且改善了圖1所示電路具有基 不會有漏電流的情形發生，另外還

:;=二:圖3所示電路不需要再針對電晶細 ^通狀悲而控制電晶體303之本體308的電壓大小，因 路簡化了邏輯控制模組3G5的控制複雜度， 要在邏輯控制模組3〇5中採用比較複雜的電 低產品的成本’進而提高薇商的獲益 依照圖3所示電路之精神，為了使圖3之電晶體3〇3 具有更快的導通速度，使用者也可贱關7所示電路盘 圖7所示電路的操作方式而對電晶體303之本體308的電

壓進行控制。 哭，7為依照本發明另一實施例之多輸出級電源轉換 态-明參照圖3與圖7，以依照說明而區別圖3與圖7之 不同處。圖7所示電路乃是將電晶體303之本體308耦接 至ϋ輯控制模組3〇5，以利用邏輯控制模組305對電晶體 303之本體3〇8的電壓進行控制。 然而’由於必須對電晶體303之本體308的電壓進行 控制’因此在原有的邏輯控制模組305中加裝一個電晶體 15 20080945536·。。3 21024twf.doc/e :9’如f18所不J圖8為邏輯控制模組中之電晶體的耦接 不思圖。請參照圖8。此電晶體309亦以M0S電晶體 來貝現，並且將電晶體309的汲極與源極分別耦接至第二 輸出端VDD2與電晶體3〇3的本體3〇8，而電晶體的 本體310亦耦接至電晶體303的本體308。另外，針對此 新增的電晶體3G9 ’加裝了此電晶體的邏輯控制模組 305必須控制電晶體303與電晶體309於同一時間導通， 並於同一時間關閉。 蜍通 。圖9為依照圖7之多輸出級電源轉換器的操作方法流 耘圖。請依照說明之需要而參照圖7與圖9。請再參照圖7。 由於必須控制電晶體3〇3與電晶體3〇9於同一時間導通， 亚於同一時間關閉，因此原有的邏輯控制模組305的操作 必須改成以下述方式呈現：當第一控制信號致能而使 電晶體302導通時，將電晶體303、304、以及309關閉， 進而將電晶體303的本體308浮接，並輸出第一輸出端 VDD1之電壓或輸出第二輸出端VDD2之電壓至電晶體 303之閘極(如圖9之步驟9〇1)。 當第二控制信號致能時，將電晶體302與304關閉， 並輸出第二控制信號至電晶體303與309之閘極，據以使 電晶體303與309導通’進而將電晶體303的本體308耦 接至第二輸出端VDD2(如圖9之步驟902)。當第三控制信 號致能而使電晶體304導通時，將電晶體302、303、以及 3〇9關閉，進而將電晶體303的本體308浮接，並輸出第 16 20080945506·003 2腦就d〇c/e -輸出端VDD1之電壓或輸出第二輸出端乂臟之電壓至 電晶體303之閘極(如圖9之步驟903)。 依照上述邏輯控制模組3〇5的操作方式，要控制電晶 體303與電晶體309於同一時間導通’並於同一時間關閉 的最簡單方式’就是將電晶體應的閘_接電晶體3〇3 的閘極，以使電晶體3G9亦依據電晶體的閘極所接收 ^的信號而蚊是科通。但錢者切健實際 求而改採用別種方式。 @ 當電晶體303與309皆導通時，電晶體3〇3之本體3〇8 的電壓就會被快速地拉至第二輸出端VDD2的電壓位 進而加快電晶體3G3的導通速度，如圖1()所示。圖 電晶體303與309皆導通時的導通狀態示意圖。當電晶體 3 〇 3與309皆關閉時，藉由電晶體3 〇 3本身的pN接面所形 =^生二極體’電晶體303之本體雇的電壓也會被拉 至电感307與電晶體3〇4相_處LX的位準，如此 也可避免電晶體303有漏電流的情形發生，如圖u所示。 圖^為電晶體303與3〇9皆關閉時的關閉狀態示意圖。 猎由上述之描述可知，圖7所示電路不僅可使其所 2電晶體都能正確地操作，且圖7所示電路雖 ff莫組3〇5中新增了一個電晶體309,然而圖7之邏^ 控制模組305不需要如圖2之邏輯控麵組挪 電晶體203之本體的電墨在輸出端VDD1與V臟的電壓 =間交互切換’因此圖7之邏輯控制模組3〇5亦簡化了控 制腹雜度，也使得廠商不需要在邏輯控制模組305中採用 17 200809455孚〇〇3 2i〇24twf.d〇c/e 比較複雜的電路，如此一來就可降低產品的成本，進而提 高廠商的獲益與產品的競爭力。 另外，相較於圖1所示電路，圖7所示電路亦改善了 圖1所示電路具有基體效應之缺點，同時也不會有漏電流 的情形發生，不再有多餘的功率消耗。 雖然上述各實施例已經對多輸出級電源轉換器提供 了可能的實施型態，然而此領域具有通常知識者應當知 道，各廠商對於多輸出級電源轉換器的設計方式皆不一

樣，因此只要是將用以輸出較低電壓之電晶體的本體浮 接，並在此電晶體導通時選擇性地將其本體浮接或耦接至 較低電壓的輸出端，以簡化邏輯控制模組的控制複雜度與 消除基體效應的問題，便符合了本發明之精神所在。值得 一提的是，上述各實施例之電池306可用其他的直流電源 取代。 /x 、、牙、上所迷，本發明因將用以輸出較低電壓的第二電 體，本體，在第一電晶體或第三電晶體導通時被浮接， 在第二電晶體本身導料，第二電晶體之本體亦被浮接 或被輕接至第二輸出端，藉此解決胃知技術所產生的基彳 效應問題與目導通電阻上升而導致的功率彡肖耗問題，並 不存在任觸電祕;^，_不須要具有高複雜度的 控制模組也能準確地動作。 雖然本發明已續佳實施觸露如上，鮮並非心 限定本發明’任何熟習此技⑽，在不 承 乾圍*視後附之申請專利範圍所界定者為準。 18 2008094556-OG3 21024twf.doc/e 【圖式簡單說明】 圖1為習知之多輸出級電源轉換器。 圖2為美國專利第6853171B2號專利所揭露的習知之 多輸出級電源轉換器。 圖3為依照本發明一實施例之多輸出級電源轉換器。 圖4為依照圖3之多輸出級電源轉換器的操作方法流 程圖。 圖5為圖3之電晶體303的導通狀態示意圖。 圖6為圖3之電晶體303的關閉狀態示意圖。 圖7為依照本發明另一實施例之多輸出級電源轉換 器。 圖8為邏輯控制模組中之電晶體的耦接方式示意圖。 圖9為依照圖7之多輸出級電源轉換器的操作方法流 程圖。 圖10為電晶體303與309皆導通時的導通狀態示意 圖。 圖11為電晶體303與309皆關閉時的關閉狀態示意 圖。 【主要元件符號說明】 101 :邏輯控制器 2(Π、301 :調節模組 102、103、104、202、203、204、302、303、304、 3〇9 :電晶體 205、305 :邏輯控制模組 19 200809455)6-003 2l024twfd〇c/e 105、 206、306 ··電池 106、 207、307 :電感 208、209、3n、312 ··電容 308、310 :本體 4(H、402、403、9(Π、902、903 ··步驟 GND :接地電壓 LX:電感與第三電晶體相耦接處 VDD卜VDD2 :輸出端

20

Claims (1)

1. 200809455議21024twf.doc/e 十、申請專利範圍： 1·一種多輸出級電源轉換器，包括： 一第一電晶體，該第一電晶體之其中一源/汲極耦接一 苐一輸出端’該第一電晶體之另一源/汲極耦接一電感，且 該第一電晶體之閘極耦接一第一控制信號，以依據該第一 控制信號決定是否導通；

   一第二電晶體，該第二電晶體之其中一源/汲極耦接一 第二輸出端，該第二電晶體之另一源/汲極耦接該電感，且 該第二電晶體依據一第二控制信號決定是否導通， 其中該第二電晶體之本體浮接； 一第三電晶體，該第三電晶體之其中一源/汲極耦接該 第一電晶體之另一源/汲極，該第三電晶體之另一源/汲極 耦接一接地電壓，且該第三電晶體之閘極耦接一第三控制 仏號，以依據該第三控制信號決定是否導通；以及 一邏輯控制模組，耦接該第二電晶體之閘極，當該第 一控制信號或該第三控制信號致能時，輸出-電壓至該第

   二電晶體之·，當該第二控制信號致能時，輸出該第二 控制信號至該第二電晶體之閘極。 π 2·如^專利範圍第1項所述之多輸出級電源襄 ™八中該第t晶體之另_源/汲極更透過該電感細 電源’該電感用以儲存該電源所提供的能量。 -21:專利範圍第2項所述之多輸出級電源截 益，其中該電源由一電池提供。 21 200809455^ 21024twf.doc/e 口口 4·如申請專利'範圍帛丨項所述之多輸出級電源轉換 器，其更包括一調節模組，該調節模組耦接至該第一電晶 體之’、該第三電晶體之閘極、以及該邏輯控制模組， 用以提供該第-控制信號、該第二控制_、以及該第三 控制信號。 口口 5·如申睛專利範圍第1項所述之多輸出級電源轉換 器1其中該第—電晶體與該第二電晶體為PMOS電晶體， 該第二電晶體為NMOS電晶體。 口。=如申清專利範圍第i項所述之多輪出級電源轉換 括一第一電容，該第一電容耦接於該第-輸出 端與該接地電壓之間。 哭=申請專利範圍第6項所述之多輸出級電源轉換 控制模組所輸出之該電壓為該第—輸出==壓且該沾 界，專:範圍第1項所述之多輪出級電源轉換 端與該電容’該第二電容减於該第二輸出 器：==二，出級電源轉換 控制模組所輸出之該龍為該第二輪出且該邏輯 ι〇.;種多輸出級電源轉換器，包括° 弟電晶體，該第一電晶體之宜心 第-輸出端’該第一電晶體之;、中-源’汲極耦接- 之另一顿極耦接-電感，且 22 2008094556-003 21 〇24twf-d〇c/e 以依據該第一 該第一電晶體之閘極輕接一第一控制信號 控制信號決定是否導通； —-第二電晶體，該第二電晶體之其中—源级極麵接— 弟=輸出端，該第二電晶體之另一源/汲極輪該電感，且 該第二電晶體依據-第二控制信號決定是否導通；

   -邏輯控制模組，轉接該第二電晶體之與該第二 ^曰，之本體’當销—控制錢或該第三控制信號致能 ^ ’輸出^壓至該第二電晶體之，謂該第二電晶 座丨！，體:字巧’當该第二控制信號致能時，輸出該第二控 ，號，該第二電晶體之職’且將該第二電晶體之本體 輕接该弟二輪出姓。 -第三電晶體’該第三電晶體之其中—源級極輕接該 弟-電晶體之另-源/沒極，該第三電晶體之另一源/沒極 麵接接地電壓’且該第三電晶體之附蝴接—第三控制 信號’以依據該$三控制信號決定是否導通；以及 ⑺#如申明專利範圍帛10項所述之多輸出級電源轉換 :中該邏輯控制模組包含一第四電晶體，該第四電晶 -之其中源、/及極輕接該第二輸出端，該第四電晶體之另 源Λ及極耗接該第二電晶體之本體，且該第四電晶體之導 通時間與該第二電晶體之導通時間相同。 ^ 12·如申5專利範圍*11項所述之多輸出級電源轉換 杰’其中該第-電晶體、該第二電晶體、以及該第四電晶 體為PMQS電晶體，該第三電晶體為NMQS電晶體。 23 20080945 56003 21024twf.doc/e 申請專魏圍第1G項所述之多輪出級電 :源感· 14·如申凊專利範圍帛13項所述之多 器，其中該電源由一電池提供。 、、1原轉換 15·如申請專利範圍第1〇 之 :其更包括:調節模組，該調節模= 體之閘極、該第二電晶體之閉極、以及亨 兔晶 參 帛以提供該第-控制信號、該第二=知控制模緩， 控制信號。 工釔旎、以及該第三 16·如申請專利範圍第1〇 器，其更包括_第—電容，、夕輸出級電源轉換 端與該接地電壓之間。W 、谷馬接於該第一輪出 17·如申請專利範圍帛16 器’ f中該邏輯控制模組更轉接該===級電源轉換 控制模組所輪出之該電壓該：之:二且該邏輯 ，J8.如申請專利範園第10項所:=屋。 态’其更包括—第二電容，該第二帝夕:、級電源轉換 端與該接地電壓之間。 —电谷輕接於該第二輪4 π丄9.如申清專利範圍第μ項 =、$_輯控制模 接节二^級電源轉 控制模組所輪出之該電壓出端’且該遜輯 電種多輪出級電源轉換器—之摔作ti電壓。 轉細包括m -第:二，該f，料 _ 弟三電 24 200809455)6-003 21024twfdoc/e 晶體、以及-電感，該第_電晶體之其中一源/没極从 二電晶體之其中-源/及極、以及該第三電晶體之二弟 /疼極皆透_電_接—電源，而該第一電晶體ς =源、 /汲極耦接-第-輪出端，該第二電晶體之另1:碌 接-第二輸*端’該第三電晶體之另—源/雜二輕 電壓’並且該第-輸出端是絲輸出比 輪 出的電壓更高的·，該操作方法包括下列步ς “所輪 體，體’關閉該第二電晶體與該第三電晶 浐屮硿电曰曰體之閘極耦接該第一輸出端或該第二 輸出端’以及將該第二電晶體之本體浮接； J通該J二電晶體’關_第—電晶體與該第三電晶 -’並將該第二電晶體之本體浮接；以及 f通該第二電晶體’關閉該第一電晶體與該第二電晶 於屮f將該第二電晶體之閘極_該第—輸出端或該第二 輸“’以及_第二電晶體之本體浮接。 哭之i2。1 f申§t專利範11第2G項所述之錄出級電源轉換 -之細作方法’其中該電源由—電池提供。 器中請專利範㈣2G項所述之多輸出級電源轉換 :方法’其巾該多輸出級電源轉換器更包括： :調節模組’該調節模_接至該第—電晶體之間極 二弟三電晶體之問極’用以提供一第一控制信號、一第 —控制信號、以及-第三控制信號， 控制ΐ»Γ该第"'電晶體與該第三電晶體分別依據該第一 私嬈與該帛三_錢蚊是科通；以及 25 2008094556_003 21024tw£doc/e 閘極，用以‘收該第調節模組與該第二電晶體之 第：抑偷▲缺功二士—控制信號’當該第一控制信號或該 ，第二電晶體之閉_接至該第 出該第“號】該第二控制信號致能時，輸 電晶體決定是否導通Γ 1晶體之閉極’據以使該第二 器之項/述之多輸出級電源轉換 PMOS電晶於，諸1—以弟電晶體與該第二電晶體為 24·如申請專利^^第：^讀03電晶體。 器之操作方法，复由圍項所述之多輸出級電源轉換 電容，該第_#;該多輸出級電源轉換器更包括-第- 25·如申請專^於^亥第一輸出端與該接地電壓之間。 器之操作方法，其^夕第2〇項所述之多輸出級電源轉換 電容，該第二電^4該夕輸出級電源轉換器更包括-第二 26·ι多第二輸出端與該接地電壓之間。 電源轉換器包括L ,電^轉換器之操作方法 ，該多輪出級 晶體、-第四電晶髀7电晶體、一第二電晶體、-第三電 一源/汲極、該第_-以及—電感，該第一電晶體之其申 電晶體之其中二二電晶體之其中一源/汲極、以及該第三 -電晶體之另1、=皆透過該電感祕-電源，而該第 之另，極輕接:極第-輸出端，該第二電晶體 一源/沒極，該第二弟一輪出端與該第四電晶體之其尹 源/汲極與該第 Μ體之本體编接該第四電晶體之另一 電晶體之本體，該第三電晶體之另一源/ 26 2008094555姻 2u>24twf.doc/e 没極輕接-接地電壓，並且該第—輸出端 帛二輸出端所輸出的電壓更高的電壓，作方=出比該 列步驟： 、f乃法包括下 導通該第一電晶體，關閉該第二電晶體、該雨曰 體、巧該第四電晶體’以將該第二電晶體之本體^曰’曰 亚將該第二電晶體之閘極耦接該第一輸出端或該第二輸出 端； 導通該第二電晶體與該第四電晶體，以將該第二電晶 • M之本體_接該第二輸出端，並關閉該第-電晶體與該第 三電晶體；以及 一導通該第二電晶體，關閉該第一電晶體、該第二電晶 以及該第四電晶體，以將該第二電晶體之本體浮接， 亚將該第二電晶體之閘極耦接該第一輸出端或該第二輸出 27 200809455s观 21024twf.doc/e 一邏輯控制模組，耦接該第二電晶體之閘極、該第二 電晶體之本體、以及該調節模組，用以接收該第二控制信 號，當該第一控制信號或該第三控制信號致能時，將該第 二電晶體之閘極耦接該第一輸出端或該第二輸出端，當該 第二控制信號致能時，輸出該第二控制信號至該第二電晶 體之閘極，據以使該第二電晶體決定是否導通， 其中該弟四電晶體設置在該邏輯控制模組中，且該第 四電晶體亦依據該第二控制信號決定是否導通。 裔之操作方法，其中該第一電晶體、 該第四電晶體為PMOS電晶體，該 電晶體。 。 29.如申請專利範圍第26項所述之多輪出級電源轉換 I、該第二電晶體、以及 該第三電晶體為NMOS

   電壓之間。 28